TW202226245A - 四元場效電晶體 - Google Patents

四元場效電晶體 Download PDF

Info

Publication number
TW202226245A
TW202226245A TW110126302A TW110126302A TW202226245A TW 202226245 A TW202226245 A TW 202226245A TW 110126302 A TW110126302 A TW 110126302A TW 110126302 A TW110126302 A TW 110126302A TW 202226245 A TW202226245 A TW 202226245A
Authority
TW
Taiwan
Prior art keywords
field effect
gate
quaternary
effect transistor
conduction
Prior art date
Application number
TW110126302A
Other languages
English (en)
Inventor
郭子毅
Original Assignee
科鼎控股聯盟
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 科鼎控股聯盟 filed Critical 科鼎控股聯盟
Publication of TW202226245A publication Critical patent/TW202226245A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種四元場效電晶體，其具有兩個閘極用以獨立控制位於源極與汲極之間的導通區的導電性，使得場效元件可以開啟或是關閉。四元場效電晶體具有類似邏輯閘的運算，並且一個場效元件的面積接近一個傳統的金氧半場效電晶體。

Description

四元場效電晶體
本發明系有關於一種場效元件，特別是有關於一種四元場效電晶體。
在半導體的製程當中，摩爾定律(Moore’s law)是很重要的一項指標用以表彰一個處理器的運算能力或是記憶容量，因為單位面積中更多的電晶體會有更好的運算效能或是更多的記憶容量。另外，也讓一片晶圓可以切割出更多的晶方(die)，因而達到降低成本的目的。但是，目前的半導體製程已經遇到許多的瓶頸，使得摩爾定律很難像以往的方式持續前進，因此半導體產業可能因此停滯。
解決的出路有幾種。即使無法降低閘極的長度，但是可以透過一些布局的方式與製程的改良增加單位面積的電晶體數量。目前的半導體製程節點主要是採用這種方式來表彰半導體製程的先進程度。但是這個方式在電晶體密度上還是有其極限，同時單一電晶體的效能的增加幅度也無法改善。另一種方式是採用晶方之間透過矽穿孔(TSV；Through Silicon Via)的方式讓兩個晶方貼合，使得晶方與晶方之間有較寬的輸入輸出的匯流排頻寬。然而，這個方式在晶方之間的對準上的要求很高，並且當貼合失敗之後良率，可以預期的，是大幅的下降。再者，當貼合的晶方超過三片以上，中間的晶方的散熱會出現問題。而還在實驗室當中研發的，就是找 尋另一種半導體材料，讓電晶體的效能可以繼續增加。目前還沒有完整的商業可行化的方案出現。再者，即使不透過半導體製程也可以透過電路設計的方式讓晶片的運算效能提升。然而，這種方式，進步的幅度與效能都是有限。
因此，需要本發明以解決上述的問題。
本發明的主要目的是提供一種場效電晶體，其中元件的運算的模式類似於邏輯閘，可應用於數位電路。
本發明的另一目的在於提供了使用場效元件所組成的邏輯閘，其中面積比用傳統的互補式金氧半場效電晶體所組成的邏輯閘的面積還要小。在幾個特定的邏輯閘元件上，相較於傳統的邏輯閘面積可以縮減一半。
本發明的在一目的在於，相較於傳統使用互補式金氧半場效電晶體的邏輯閘，使用場效元件所形成的邏輯閘具有較低的功耗，因此可以有較佳的單位面積功耗的運算效能。
據此，本發明提供一種四元場效電晶體，包含一底材；一具有一第一導電性之第一井，位於該底材內；一具有該第一導電性之第二井，位於該底材內；一具有一第二導電性之導通區，位於該底材內，且位於該第一井與該第二井之間；一介電層位於該通道區上；一第一閘極，位於該介電層上，且部分覆蓋該通道區；以及一第二閘極，與該第一閘極電性分離，位於該介電層上，且部分覆蓋該通道區域，其中，當該第一閘極與該第二閘極的一個或兩個施加臨界電位，該通道區域之第二導電性會改變。
如本發明之四元場效電晶體，其中上述之第一導電性為負，且該第二導電性為正。
如本發明之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向串排。
如本發明之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向併排。
如本發明之四元場效電晶體，其中上述之第一導電性為負，且該第二導電性為正。
如本發明之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向串排。
如本發明之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向併排。
本發明之四元場效電晶體，更包含一負導通區域位於該通道區內，且未被該第一閘極與該第二閘極覆蓋。
本發明更提供一種反或閘，包含如前述本發明所述之一第一四元場效電晶體，其中一電位提供於上述之源極；如本發明前述之一第二四元場效電晶體，其中之汲極接地；一第一輸入端，與該第一四元場效電晶體之第一閘極以及該第二場效電晶體之第一閘極電性連接；一第二輸入端，與該第一四元場效電晶體之第二閘極以及該第二四元場效電晶體之第二閘極電性連接；以及一輸出端，與該第一四元場效電晶體之一汲極以及該第二四元場效電晶體之一源極電性相聯。
本發明更提東一種反及閘，包含本發明前述之一第一四元場 效電晶體，其中一電位提供於上述之源極；如本發明前述之一第二四元場效電晶體，其中之汲極接地；一第一輸入端，與該第一四元場效電晶體之第一閘極以及該第二場效電晶體之第一閘極電性連接；一第二輸入端，與該第一四元場效電晶體之第二閘極以及該第二四元場效電晶體之第二閘極電性連接；以及一輸出端，與該第一四元場效電晶體之一汲極以及該第二四元場效電晶體之一源極電性相聯。
本發明提供一種記憶晶包，包含一第一負型導通之金氧半場效電晶體；一第二負型導通之金氧半場效電晶體；如前述本發明之一第一四元場效電晶體，其中上述之第一四元場效電晶體的該第一井提供一工作電位，且上述之第一四元場效電晶體的該第二閘極接地；如前述本發明之一第二四元場效電晶體，其中上述之第二四元場效電晶體的該第一井提供一工作電位，且上述之第二四元場效電晶體的該第二閘極接地，其中上述之第二四元場效電晶體的該第一閘極與該第一四元場效電晶體的該第二井電性連接，並且上述之第一四元場效電晶體的該第二閘極與該第二四元場效電晶體的該第二井電性連接；一字元線電性連接該第一負型導通金氧半場效電晶體之一閘極與該第二負型導通金氧半場效電晶體之一閘極電性連接；一第一位元線與該第一負型導通金氧半場效電晶體之一第一端電性連接；以及一第二位元線與該第二負型導通金氧半場效電晶體之一第二端電性連接，其中上述之第一負型導通金氧半場效電晶體之一第二端與該第一四元場效電晶體之該第二井電性連接，且該第二負型導通金氧半場效電晶體之該第二端與該第二四元場效電晶體之該第二井電性連接。
本發明同時提供一種非或閘，包含一第一四元場效電晶體， 其包含一基板；一具有一正型導通之第一井位於該基板內；一具有該正型導通之第二井位於該基板內；一具有該正型導通之通道區位於該基板內，且位於該第一井與該第二井之間；一介電層覆蓋於該通道區上；一第一閘極位於該該介電層之上且部分覆蓋該通道區；以及一第二閘極，與該第一閘極電性隔離，位於該介電層上且部分覆蓋於該通道區，當上述之第一或是第二閘極之一或是兩者施以一閥值電位，其中上述之通道區之正型導通區反轉，其中上述之第一閘極與該第二閘極沿著該第一井到該第二井的方向串排，其中上述之第一四元場效電晶體的源極提供一工作電位。本發明之非或閘包含如前述之本發明之一第二四元場效電晶體，其中該第二四元場效電晶體之汲極接地；一第一輸入端電性連接於該第一四元場效電晶體之第一閘極與該第二場效電晶體的該第一閘極；一第二輸入端電性連接於該第一四元場效電晶體之第二閘極與該第二場效電晶體之第二閘極；以及一輸出端電性連接該第一四元場效電晶體之汲極與該第二四元場效電晶體之源極。
本發明同時提供一種非及閘，包含一第一四元場效電晶體，其包含一基板；一具有一正型導通之第一井位於該基板內；一具有該正型導通之第二井位於該基板內；一具有該正型導通之通道區位於該基板內，且位於該第一井與該第二井之間；一介電層覆蓋於該通道區上；一第一閘極位於該該介電層之上且部分覆蓋該通道區；以及一第二閘極，與該第一閘極電性隔離，位於該介電層上且部分覆蓋於該通道區，當上述之第一與該第二閘極兩者施以一閥值電位，其中上述之通道區之正型導通區反轉，其中上述之第一閘極與該第二閘極沿著該第一井到該第二井的方向並排， 其中上述之第一四元場效電晶體的源極提供一工作電位。本發明之非或閘包含如前述之本發明之一第二四元場效電晶體，其中該第二四元場效電晶體之汲極接地；一第一輸入端電性連接於該第一四元場效電晶體之第一閘極與該第二場效電晶體的該第一閘極；一第二輸入端電性連接於該第一四元場效電晶體之第二閘極與該第二場效電晶體之第二閘極；以及一輸出端電性連接該第一四元場效電晶體之汲極與該第二四元場效電晶體之源極。
本發明提供一種四元場效電晶體，包含一基板；一第一井與一第二井位於該基板內，其具有一第一導電性；一通道區位於該基板內，具有一正型導通區且位於該第一井與該第二井之間；一介電層位於該通道區上；一第一閘極位於該介電層上且部分覆蓋該通道區；以及一第二閘極，與該第一閘極電性隔離，位於該介電層上且部分覆蓋該通道區，其中該第一閘極與該第二閘極沿該第一井到該第二井之一方向串排。
如本發明之四元場效電晶體，其中上述之第一導電性為正型導通。
如本發明之四元場效電晶體，其中上述之第一導電性為負型導通。
本發明提供一種四元場效電晶體，包含一基板；一第一井與一第二井位於該基板內，其具有一第一導電性；一通道區位於該基板內，具有一正型導通區且位於該第一井與該第二井之間；一介電層位於該通道區上；一第一閘極位於該介電層上且部分覆蓋該通道區；以及一第二閘極，與該第一閘極電性隔離，位於該介電層上且部分覆蓋該通道區，其中該第一閘極與該第二閘極沿該第一井到該第二井之一方向並排。
如本發明之四元場效電晶體，其中上述之第一導電性為正型導通。
如本發明之四元場效電晶體，其中上述之第一導電性為負型導通。
本發明同時提供一種邏輯閘，包含一正型導通四元場效電晶體具有一源極被施以一工作電位；一負型導通之四元場效電晶體具有一接第之汲極；一第一輸入端電性偶接於該正型導通四元場效電晶體之第一閘極以及該負型導通四元場效電晶體之第一閘極；一第二輸入端電性偶接於該正型導通四元場效電晶體之第二閘極以及該負型導通四元場效電晶體之第二閘極；以及一輸出端電性偶接於該正型導通四元場效電晶體之汲極與該負型導通四元場效電晶體之源極。
如本發明之邏輯閘，其中上述之正型導通四元場效電晶體之一第一閘極與一第二閘極係沿著該源極到該汲極之一方向串排，而上述之負型導通四元場效電晶體之一第一閘極與一第二閘極係沿著該源極到該汲極之一方向並排。
如本發明之邏輯閘，其中上述之正型導通四元場效電晶體之一第一閘極與一第二閘極係沿著該源極到該汲極之一方向並排，而上述之負型導通四元場效電晶體之一第一閘極與一第二閘極係沿著該源極到該汲極之一方向串排。
10:底材
12:第一導電態的源極
12-1:第二導電態的源極
14:第一導電態的汲極
14-1:第二導電態的汲極
16:通道區
18:負型摻雜區
20:閘介電層
21:閘電極
22:第一閘電極
24:第二閘電極
26:第一閘電極
28:第二閘電極
102:接觸
104:接觸
104-1:接觸
106:接觸
106-1:接觸
108:接觸
112:Vdd
114:接地
118:輸出
302:串聯負型導通金氧半場效電晶體
304:串聯正型導通金氧半場效電晶體
306:併聯負型導通金氧半場效電晶體
308:併聯正型導通金氧半場效電晶體
310:電阻
321:正型導通金氧半場效電晶體
322:正型導通金氧半場效電晶體
323:正型導通金氧半場效電晶體
324:正型導通金氧半場效電晶體
326:負型導通金氧半場效電晶體
327:負型導通金氧半場效電晶體
328:負型導通金氧半場效電晶體
329:負型導通金氧半場效電晶體
第一A圖是根據本發明的一個實施例中並排四元金氧半場效電晶體之俯視結構示意圖。
第一B圖是根據本發明的一個實施例中並排閘極金氧半場效電晶體之剖面結構示意圖。
第二A圖是根據本發明的一個實施例中串排閘極金氧半場效電晶體之俯視結構示意圖。
第二B圖是根據本發明的一個實施例中串排閘極金氧半場效電晶體之剖面結構示意圖。
第三A圖到第三D圖是根據本發明的一個實施例中依據不同的雙控閘極並排或是串排以及通道的導通型態提供的電子電路示意圖。
第四A到第4D圖是根據本發明的不同的實施例中各種的雙控閘極金氧半場效電晶體作為邏輯閘的電路示意圖。
第五A到第五D圖是根據本發明的不同實施例中各種雙控閘極金氧半場效電晶體結合傳統的金氧半場效電晶體作為邏輯閘的電路示意圖。
第六A圖係根據本發明的一個實施例中將兩個雙控閘極金氧半場效電晶體連結後成為邏輯閘之電子電路示意圖。
第六B圖是根據第六A圖的實施例顯示本發明之邏輯閘電路布局圖。
第七A圖係根據本發明的一個實施例中將兩個雙控閘極金氧半場效電晶體連結後成為邏輯閘之電子電路示意圖。
第七B圖是根據第七A圖的實施例顯示本發明之邏輯閘電路布局圖。
第八A圖是根據本發明的一個實施例中將並排閘極金氧半 場效電晶體採用鰭式場效電晶體的俯視圖。
第八B圖是根據第八A圖並排閘極金氧半場效電晶體結構示意圖。
第九A圖係根據本發明之一實施例顯示之串排的負型導通之雙控閘極金氧半場效電晶體中加上一負型摻雜於導通區之剖面結構示意圖。
第九B圖係根據本發明之一實施例顯示之併排的正型導通之雙控閘極金氧半場效電晶體中加上一負型摻雜於導通區之剖面結構示意圖。
第十A圖與第十B圖係根據本發明之一實施例應用正型導通之串排場效元件或是正型導通之並排場效元件所組成之靜態隨機記憶體晶包之電路示意圖。
在此，術語“晶圓”一般是用來指稱形成板導體或是非半導體材料的底材。這樣的半導體或是非半導體材料的例子包含但不限於單晶矽，砷化鎵，以及磷化銦。這樣的底材可能會在半導體製造設備中共同找到以及/或是製造。
在一晶圓上可以形成一層或是多層。許多不同類型的這類的層是在已知技藝中所知，並且晶圓這個用在這的術語係意圖包含一晶圓，其上形成這些層的所有的類型。在一晶圓上的一層或是多層可能會被圖案化。例如，一晶圓可能包含許多的晶方，每一個具有重負的圖案化的特徵。這些材料層的形成與製程可能會產生一完整的半導體元件。同樣地，一晶 圓可能包含一個底材，其上在一個完整的半導體元件中不是所有的層都已經形成，或是一底材其上在一個完整的半導體元件中所有的層都已經形成。
晶圓可能更包含積體電路的至少一個部分，一個薄膜頭晶方，一個微機電系統元件，平面顯示器，磁讀寫頭，磁與光的儲存媒介，其他的元件包含光與電元件，例如雷射、波導以及其他在晶圓上處理的被動元件、列印頭、以及在晶圓上處理的生物晶片元件。
現在參閱圖示，需要注意到圖並非依照尺寸所繪。特別地，圖中的某些元件尺寸特別的誇大以強調元件的特徵。值得注意的，圖並非跟尺寸綁在一起。在一或是多個圖示中所示之元件可能有類似的構成會使用相同的參照數字指明。
因此，當本發明幾個範例的實施例可能會有不同的修正或是可替換的類型，這些實施例在繪圖中顯示，並且之後詳細的描述。然而，理當理解的，本發明的實施例並未意圖限縮於所揭露的特定的型式，而反過來的，發明的範例時失利是用來涵蓋本發明的範圍當中可供可能的修改，等同，以及可替代之。
在本發明中，術語“閘(gate)”是指“邏輯閘(logic gate)”。
在本發明中，術語“閘極(gate electrode)”是指場效電晶體或是場效元件控制電晶體或是元件導通或是關閉的元件。
在本發明中，術語“併排(parallel)”是指兩個閘極之間沿著訊號從源極傳遞到汲極的方向併排。在本發明中，源極與汲極同時也是場效元件的井。
在本發明中，術語“串排(serial)”是指兩個閘極之間沿著訊號從源極傳遞到汲極的方向依序排列。
在本發明中，術語“通道區(channel region)”，位於源極與汲極之間，是指在該區域中的訊號會從源極傳遞到汲極。在通道區中的導電性會被指為特定型態的導電性，例如負型導通表示訊號是由電子來傳遞，而正型導通表示訊號是由電洞來傳遞。
在本發明中，術語“反轉(inversion)”是指在導通區的導電性由負型導通傳換成正型導通，或是反過來。
本發明的概念並非是減少閘極的長度，或是縮小電晶體的面積。而是在單一一個金氧半場效電晶體(metal-oxide-semiconductor field effect transistor；MOSFET)的面積當中，運算當中植入多個態。傳統的金氧半場效電晶體的運算是二元運算，也就是輸入端只有0與1，分別表示低電位與高電位，其中低電位為接地。本發明提供的場效元件，主要是在接近一個金氧半場效電晶體的面積當中，提供了四元運算，也就是00，01，10，與11等四個輸入以控制場效元件的導通或是非導通態。這個運算與邏輯閘的運算相同。而傳統的數位電路當中，金氧半場效電晶體的第一階段的目的是要組成邏輯閘以供運算。因此，直接提供一個單一的場效元件，其本身具有邏輯閘的運算，是可以增加單位面積的運算能力。另外，在一些使用互補式金氧半場效電晶體所組成的邏輯閘當中，有時會有兩個或是兩個以上的電晶體同時在運作。在本發明中，所形成的NOR與NAND邏輯閘，運算時永遠只有一個場效元件在運作。相較於傳統的互補式金氧半場效電晶體所組成的NOR與NAND邏輯閘，功耗可以進一步的降低。
本發明提供一種場效元件，主要包含一個位於底材的源極與汲極、在源極與汲極之間的導通區域、在導通區域上方的閘介電層、以及在閘介電層上兩個電性隔離且獨立控制的閘極，其中兩個閘極之間的排列可以是併排或是串排。這個場效元件的結構與傳統的金氧半場效電晶體的結構類似，除了擁有兩個可獨立控制的閘極，因此也算是一種金氧半場效電晶體。透過兩個閘極的獨立控制，可以讓場效元件的導通區處於導通或是關閉的狀態。而兩個閘極提供的電位，可以是同時高電位，同時低電位，或是其中一個高電位而另一個低電位。因此，本發明的四元場效元件亦可稱為四元閘極金氧半場效電晶體，這是因為電晶體的本意是改變電阻。而本發明的四元場效元件的導通區域的電性是透過兩個閘極來控制。
與傳統的金氧半場效電晶體類似，在源極與汲極之間的通道區，導通的電性可以為負型導通，也可以是正型導通。四元場效元件的導通方式可以是增強型，也可以是空泛型。
上述之四元場效元件的面積，跟單一一個金氧半場效電晶體接近。跟傳統的金氧半場效電晶體相比較，在接近相同的面積上傳統的金氧半場效電晶體只能提供二元運算而本發明的四元場效元件可以提供四元運算。因此本發明的四元場效元件可以提供較複雜的運算，對於晶片的運算效能來說單位面積的運算能力可以提升。
上述之四元場效元件，可以是傳統的類似平面的互補式金氧半場效電晶體結構，或是具有鰭片的場效電晶體立體結構。同時，也可以形成輕摻雜汲極區，以及在閘極的側壁上形成間隙壁。製程與傳統製造互補式金氧半場效電晶體的製程相容。因此，製程上可以是先形成閘極或是 後形成閘極的製程。
上述之四元場效元件，運作方式很類似邏輯閘的運算方式。單獨串接一個電阻，就可以直接成為邏輯閘。如不計算電阻的面積，單一場效元件的面積是傳統的邏輯閘元件的四分之一。
上述之四元場效元件可以與傳統的兩個金氧半場效電晶體連接而成為邏輯閘，且具有與傳統互補式金氧半場效電晶體相似的省電的優點。相較於傳統用互補式金氧半場效電晶體所形成的邏輯閘其面積最多可降低四分之一。
兩個四元場效元件之間的電性連接，亦可形成邏輯閘，且具有類似傳統的互補式金氧半場效電晶體的省電的優點。相較於傳統用互補式金氧半場效電晶體所形成的邏輯閘其面積最多可降低二分之一。
本發明的四元場效元件的功耗與傳統的金氧半場效電晶體的功耗相同。然而，傳統使用互補式金氧半場效電晶體所形成的邏輯閘，有一些運算會動用到兩個場效電晶體。在本發明中使用兩個四元場效元件所形成的邏輯閘永遠只有一個四元場效元件會開啟，因此會有更低的功耗與單位功耗的運算效能。
本發明的四元場效元件，如果在電路當中只需要四元運算，可以提供較低的面積以及較少的內連接線。例如可以透過兩個正型導通串排四元場效元件與兩個傳統的負型導通金氧半場效電晶體就可組成一個靜態隨機存取記憶體的記憶晶包。相較於傳統必須要使用六個金氧半場效電晶體才可以組成一個靜態隨機存取記憶體的記憶晶包，本發明的場效電晶體的應用可以有較低的面積與較低的功耗。
本發明的場效元件，即使閘極的結構較為複雜，因而造成閘極的面積有些許增加，但是對整體的金氧半場效電晶體的面積來說，增加的幅度不大。並且持續的縮小閘極的長度，對於材料與物理極限的挑戰，會呈現指數而增加。但是，透過本發明的方式，即使閘極的長度無法減少，但是運算的效能與功耗都有顯著的提升。再者，如果隔離元件的面積考慮進去，面積的降低會較傳統的互補式場效電晶體更多。
本發明不同的實施例之後會跟著圖示一起更完整的詳述，其中顯示了本發明的一些實施例。為了不限縮本發明的權利範圍，實施例中的敘述與圖示主要是以矽半導體為主。然而，實施例並非用以限縮本發明在某個特定的矽半導體。
在圖示中，每個元件以及每個元件之間相對應的尺寸有可能被誇大。接在圖示的敘述相同或是類似的參照數字表示相同或是類似的元件或組成，並且只有對應到獨立不同的元件才會描述。
請參閱第一A圖，系本發明之四元場效元件之一實施例的俯視示意圖，其中之第一閘極22與第二24為串排，且位於源極12與汲極14的中間。在本實施例當中，如果源極12與汲極14為負型摻雜，且位於雙閘極22與24底下的導通區為正型摻雜，則這個場效元件為負型導通之串排金氧半場效電晶體。在另一實施例中，如果源極12與汲極14為正型摻雜，且位於雙閘極底下的導通區為正型摻雜，則這個場效元件為正型導通之串排金氧半場效電晶體。以上的兩個實施例分別為增強型負型導通的場效元件與空泛型正型導通的場效元件。如果導通區為負型摻雜且源極與汲極亦為負型摻雜則為空泛型負型導通的場效元件；而導通區為負型摻雜解源極與汲 極均為正型摻雜則為增強型正型導通場效元件。
請參閱第一B圖，系本發明之四元場效元件之一實施例沿著第一A圖中剖面線AA’的剖面結構示意圖。在半導體底材10內分別有源極12與汲極14，其為摻雜的井區。而在源極12與汲極14中間有摻雜的通道區16。在通道區16的上方有閘極介電層20，其上有兩個串排的閘極22與24。未被兩個串排的閘極22與24覆蓋的通道區16，在兩個串排的閘極22與24施加臨界電位時，只要兩個串排的閘極22與24之間的距離不要太遠，也會有熱電子效應讓導通區16產生反轉。
在第一圖中，當源極12與汲極14為負型摻雜，且導通區16為正型摻雜，只有在兩個閘電極施以閥值電位，負型串排四元金氧半場效電晶體會開啟。負型串排四元金氧半場效電晶體的運算就是AND閘的真值表。當源極12與汲極14為正型摻雜，且導通區16為負型摻雜，只有在兩個閘電極均不施以閥值電位，正型串排四元金氧半場效電晶體會開啟。正型串排四元金氧半場效電晶體的運算就是NOR閘的真值表。
請參閱第二A圖，系本發明之四元場效元件之另一實施例的俯視示意圖，其中之的一閘極26與第二閘極28為併排，且位於源極12與汲極14的中間。在本實施例當中，如果源極12與汲極14為負型摻雜，且位於雙閘極26與28底下的導通區為正型摻雜，則這個場效元件為負型導通之併排金氧半場效電晶體。在另一實施例中，如果源極12與汲極14為正型摻雜，且位於雙閘極底下的導通區為正型摻雜，則這個場效元件為正型導通之併排金氧半場效電晶體。以上的兩個實施例分別為增強型負型導通的場效元件與空泛型正型導通的場效元件。如果導通區為負型摻雜則為空泛型負型 導通的場效元件與增強型正型導通場效元件。
請參閱第二B圖，系本發明之場效元件之一實施例沿著第二A圖中剖面線BB’的剖面結構示意圖。在半導體底材10內分別有源極12與汲極14，其為摻雜的井區。而在源極12與汲極14中間有摻雜的通道區16。在通道區16的上方有閘極介電層20，其上有兩個併排的閘極26與28。由於沿著BB’剖面線，只有閘極28可以在第二B圖中顯示。與第二A圖類似的，未被兩個串排的閘極26與28覆蓋的通道區16，在兩個串排的閘極26與28施加臨界電位時，只要兩個串排的閘極26與28之間的距離不要太遠，也會有熱電子效應讓導通區16產生反轉。
在第二圖中，當源極12與汲極14為負型摻雜，且導通區16為正型摻雜，只有在兩個閘電極均未施以閥值電位，負型併排四元金氧半場效電晶體會關閉。負型串排四元金氧半場效電晶體的運算就是OR閘的真值表。當源極12與汲極14為正型摻雜，且導通區16為負型摻雜，只有在兩個閘電極均施以閥值電位，正型串排四元金氧半場效電晶體會關閉。正型併排四元金氧半場效電晶體的運算就是NOR閘的真值表。
傳統的金氧半場效電晶體與本發明的四元金氧半場效電晶體的差異為傳統的金氧半場效電晶體只有一個閘電極，而本發明的四元金氧半場效電晶體有兩個閘電極位於閘極介電層上。
在本發明中，半導體底材10可以是矽、絕緣層上的矽、碳化矽、或是三五族化合物半導體、二六族化合物半導體。負型摻雜提供電子，正型摻雜提供電洞。源極與汲極可以是矽鍺。閘極介電層可以是氧化矽，氮化矽，氮氧化矽，氧化坦(Ta2O5)，氧化鋯，氧化鉿(HfO2)，氧化鈦(TiO2)， 氧化鋁，鈦酸鋇鍶(Ba0.6Sr0.4TiO3)或是其他的高介電常數的介電材料。閘極可以是多晶矽(Polysilicon)、含有鈷、鎳、鈦、或是鎢之金屬矽化物(silicide)、金屬鋁、金屬鎢、金屬鈦、金屬鉭、金屬鎳、金屬鈷、或是以上的幾種材料的複合材料。尤其是目前的高介電常數金屬閘極製程，往往是由多個材料所組成。
由於本發明的四元場效元件，並沒有傳統的電子元件的示意圖，因此在本發明中提供一種類似於傳統金氧半場效電晶體的電子元件的示意圖。請參閱第三圖，本發明的四元場效元件可以是負導通型之串排金氧半場效電晶體302，正導通型之串排金氧半場效電晶體304，負導通型之併排金氧半場效電晶體306，正導通型之併排金氧半場效電晶體308。雙閘極當中的第一閘極由A表示，第二閘極由B表示。請注意到第一閘極與第二閘極是互相對稱的。
請參閱第三A圖，當雙閘極為串排且四元場效元件為負型導通時，為負導通型之串排金氧半場效電晶體302。當閘極A與閘極B同時施加臨界電位時，也就是輸入同時為1時，場效元件會導通。當閘極A與閘極B同時或是其中一個未施加臨界電位時，也就是輸入同時為零或是其中一個為零，場效元件處於不導通的狀態。這個導通的方式類似AND邏輯閘的運算或是真值表。
請參閱第三B圖，當雙閘極為串排且四元場效元件為正型導通時，為正導通型之串排金氧半場效電晶體304。當閘極A與閘極B同時或是其中一個施加臨界電位時，也就是同時輸入為1或是其中一個為1，電晶體不會導通。當閘極A或是閘極B同時未施加臨界電位時，也就是輸入同時為 0，場效元件處於導通的狀態。這個類似NOR邏輯閘的運算或是真值表。
請參閱第三C圖，當雙閘極為併排且四元場效元件為負型導通時，為負導通型之併排金氧半場效電晶體306。當閘極A與閘極B同時或是其中一個施加臨界電位時，也就是同時輸入為1或是其中一個輸入為1，電晶體會導通。當閘極A與閘極B同時未施加臨界電位時，也就是同時輸入為0，場效元件處於不導通的狀態。這個類似OR邏輯閘的運算或是真值表。
請參閱第三D圖，當雙閘極為併排且四元場效元件為正型導通時，為正導通型之併排金氧半場效電晶體308。當閘極A與閘極B同時施加臨界電位時，也就是同時輸入為1，電晶體會不導通。當閘極A與閘極B同時或是其中一個未施加臨界電位時，也就是同時輸入為0或是其中一個為0，場效元件處於導通的狀態。這個類似NAND邏輯閘的運算或是真值表。
以上的場效元件，負型導通場效元件的反轉區是屬於增強型，而正型導通場效元件的反轉趨勢屬於空泛型。這是因為臨界電位皆大於零，且這兩類大量應用於傳統的互補式場效電晶體。然而，本發明亦可提供負型導通場效元件的反轉區是屬於空泛型，而正型導通場效元件的反轉區是屬於增強型。
以上的四元場效元件，本身即可以提供邏輯閘運算。如果將以上的四元場效元件形成數位電路當中的邏輯閘，最簡單的方式就是串連一個電阻。實施的方式請參見第四圖。
請參閱第四A圖，當一個負導通型之串排金氧半場效電晶體302串聯一個電阻310時。在電阻310的一端提供工作電位Vdd，在電阻310的另一端與負導通型之串排金氧半場效電晶體302的源極電性連接處為輸 出端Y。負導通型之串排金氧半場效電晶體302的汲極接地。當閘極A與B兩者或是其中一個不提供電位，負導通型之串排金氧半場效電晶體302不會導通，工作電位Vdd直接經過電阻310到輸出端Y，這時候輸出為1。而當A與B同時提供電位，負導通型之串排金氧半場效電晶體302導通，工作電位Vdd提供的電流會透過電阻310與負導通型之串排金氧半場效電晶體302接地，這時候工作電位Vdd會經過負導通型之串排金氧半場效電晶體302，輸出端Y為零。這個元件的真值表與NAND閘的真值表相同。
請參閱第四B圖，當一個正導通型之串排金氧半場效電晶體304串聯一個電阻310時。在正導通型之串排金氧半場效電晶體304的源極提供工作電位Vdd，在電阻310與正導通型之串排金氧半場效電晶體304的汲極電性連接處為輸出端Y。電阻310的另一端接地。當A與B兩者不提供電位時，正導通型之串排金氧半場效電晶體304會導通，工作電位Vdd直接經過正導通型之串排金氧半場效電晶體304到輸出端Y，這時候輸出為1。而當A與B同時或是其中一個提供電位，正導通型之串排金氧半場效電晶體304不導通，輸出端Y透過電阻310接地，輸出為零。這個元件的真值表與NOR閘的真值表相同。
請參閱第四C圖，當一個負導通型之併排金氧半場效電晶體306串聯一個電阻310時，在電阻310的一端提供工作電位Vdd，在電阻310的另一端與負導通型之併排金氧半場效電晶體306的源極電性連接處為輸出端Y。負導通型之併排金氧半場效電晶體306的汲極接地。當A與B兩者不提供電位，負導通型之併排金氧半場效電晶體306不會導通，工作電位Vdd直接經過電阻310到輸出端Y，這時候輸出為1。而當A與B同時或是其中一 個提供電位，負導通型之併排金氧半場效電晶體306導通，工作電位Vdd提供的電流會透過電阻310與負導通型之併排金氧半場效電晶體306接地，這時候的輸出端Y為零。這個元件的真值表與NOR閘的真值表相同。
請參閱第四D圖，當一個正導通型之併排金氧半場效電晶體308串聯一個電阻310時，在正導通型之併排金氧半場效電晶體308的源極提供工作電位Vdd，在電阻310與正導通型之併排金氧半場效電晶體308的汲極電性連接處為輸出端Y。電阻310的另一端接地。當A與B兩者或是其中一個不提供電位，正導通型之併排金氧半場效電晶體308會導通，工作電位Vdd直接經過正導通型之併排金氧半場效電晶體308到輸出端Y，這時候輸出為1。而當A與B同時提供電位，正導通型之併排金氧半場效電晶體308不導通，輸出端Y透過電阻310接地，輸出為零。這個元件的真值表與NAND閘的真值表相同。
在實務上，上述的結構，功耗會比較高。因此可以透過與兩個傳統的金氧半場效電晶體電性的連接而形成具有類似互補式金氧半場效電晶體的低耗電的優點。
請參閱第五A圖，當一個負導通型之串排金氧半場效電晶體302併聯兩個正型導通之金氧半場效電晶體321與322時，其運算的真值表與NAND閘相同。兩個正型導通之金氧半場效電晶體321與322的源極分別連接工作電位Vdd，而汲極互相電性相聯，且與負導通型之串排金氧半場效電晶體302的源極電性相聯，成為輸出端Y。兩個正型導通之金氧半場效電晶體321與322的閘極，與負導通型之串排金氧半場效電晶體302的兩個閘極分別電性連接，成為輸入端A與輸入端B。負導通型之串排金氧半場效電晶體302 的汲極接地。當輸入端A與B同時為零或是其中一個為零，兩個正型導通之金氧半場效電晶體321與322同時或是其中一個一定會開啟，而負導通型之串排金氧半場效電晶體302永遠處於關閉，因此輸出端Y為1。當兩個輸入端A與B同時為1，兩個正型導通之金氧半場效電晶體321與322同時關閉而負導通型之串排金氧半場效電晶體302會打開。輸出端Y透過負導通型之串排金氧半場效電晶體302接地，輸出端Y為零。
請參閱第五B圖，當一個正導通型之串排金氧半場效電晶體304併聯兩個負型導通之金氧半場效電晶體326與327時，其運算的真值表與NOR閘相同。兩個負型導通之金氧半場效電晶體326與327的汲極分別接地。正導通型之串排金氧半場效電晶體304的源極連接工作電位Vdd，汲極電性相聯兩個負型導通之金氧半場效電晶體326與327的源極，成為輸出端Y。兩個負型導通之金氧半場效電晶體326與327的閘極，與正導通型之串排金氧半場效電晶體304的兩個閘極分別電性連接，成為輸入端A與輸入端B。當輸入端A與B同時為零，兩個負型導通之金氧半場效電晶體326與327同時一定會關閉，而正導通型之串排金氧半場效電晶體304永遠處於開啟，因此輸出端Y為1。當兩個輸入端A與B同時或是其中一個為1，兩個負型導通之金氧半場效電晶體326與327同時或是其中一個開啟而正導通型之串排金氧半場效電晶體304永遠處於關閉。輸出端Y透過兩個或是其中一個負型導通之金氧半場效電晶體326與327接地，輸出端Y為零。
請參閱第五C圖，當一個負導通型之併排金氧半場效電晶體306串聯兩個正型導通之金氧半場效電晶體323與324時，其運算的真值表與NOR閘相同。正型導通之金氧半場效電晶體321的源極連接工作電位Vdd， 汲極與正型導通之金氧半場效電晶體321的源極電性相聯。正型導通之金氧半場效電晶體324的汲極與負導通型之併排金氧半場效電晶體306的源極電性相聯，且為輸出端Y。負導通型之併排金氧半場效電晶體306的汲極接地。兩個正型導通之金氧半場效電晶體323與324的閘極，與負導通型之併排金氧半場效電晶體306的兩個閘極分別電性連接，成為輸入端A與輸入端B。當輸入端A與B同時為零，兩個正型導通之金氧半場效電晶體323與324一定會同時開啟，而負導通型之併排金氧半場效電晶體306永遠處於關閉，因此輸出端Y為1。當兩個輸入端A與B同時或是其中一個為1，兩個正型導通之金氧半場效電晶體323與324同時或是其中一個關閉而負導通型之併排金氧半場效電晶體306永遠會打開，輸出端Y透過負導通型之併排金氧半場效電晶體306接地，輸出端Y為零。
請參閱第五D圖，當一個正導通型之併排金氧半場效電晶體308串聯兩個負型導通之金氧半場效電晶體328與329時，其運算的真值表與NAND閘相同。負型導通之金氧半場效電晶體329的汲極接地，而源極與負型導通之金氧半場效電晶體328的汲極電性相聯。正導通型之併排金氧半場效電晶體308的源極連接工作電位Vdd，汲極電性相聯負型導通之金氧半場效電晶體328的源極，且為輸出端Y。兩個負型導通之金氧半場效電晶體328與329的閘極，與正導通型之併排金氧半場效電晶體308的兩個閘極分別電性連接，成為輸入端A與輸入端B。當輸入端A與B同時或是其中一個為零，兩個負型導通之金氧半場效電晶體328與329同時或是其中一個一定會關閉，而正導通型之併排金氧半場效電晶體308永遠處於開啟，因此輸出端Y為1。當兩個輸入端同時為1，兩個負型導通之金氧半場效電晶體328與329 同時開啟而正導通型之併排金氧半場效電晶體308永遠處於關閉。輸出端Y透過正導通型之併排金氧半場效電晶體308接地，輸出端Y為零。
在這裡發現，當本發明的雙控閘極金氧半場效電晶體與電阻或是傳統的金氧半場效電晶體電性連接之後，只有NAND閘與NOR閘兩種邏輯閘的運算。這個很類似傳統用互補式金氧半場效電晶體來組成邏輯閘的結果。要組成AND閘或是OR閘就加上一個反相器。本發明的雙控閘極金氧半場效電晶體與傳統的金氧半場效電晶體電性連接之後，組成的NAND閘與NOR閘兩種邏輯閘面積大約是傳統的三個金氧半場效電晶體的面積，比起傳統的NOR閘或是NAND閘的面積少了25%。
本發明提供的雙控閘極金氧半場效電晶體之間的組成，可以直接形成NAND閘或是NOR閘。
請參閱第六A圖，一個正導通型之串排金氧半場效電晶體304與一負導通型之併排金氧半場效電晶體306串聯之後的電路示意圖。正導通型之串排金氧半場效電晶體304的源極連接到工作電位Vdd，而汲極與負導通型之併排金氧半場效電晶體306的源極電性連接，並且為元件的輸出端Y。負導通型之併排金氧半場效電晶體306的汲極接地。正導通型之串排金氧半場效電晶體304與負導通型之併排金氧半場效電晶體306的兩個閘極分別電性連接，成為輸入端A與輸入端B。當兩個輸入端A與B同時為零時，正導通型之串排金氧半場效電晶體304導通而負導通型之併排金氧半場效電晶體306不導通。輸出端Y為1。當兩個輸入端A與B同時或是其中一個輸入為1時，正導通型之串排金氧半場效電晶體304關閉而負導通型之併排金氧半場效電晶體306永遠開啟，這時候輸出端Y透過負導通型之併排金氧半 場效電晶體306接地，輸出端Y為零。這個運算的真值表是NOR閘。
請參閱第六B圖，是依據第六A圖中一種線路布局圖實施例的俯視示意圖。源極12、汲極14、閘極22與閘極24組成第六A圖中的正導通型之串排金氧半場效電晶體304。源極12-1、汲極14-1、閘極26與閘極28組成第六A圖中的負導通型之併排金氧半場效電晶體306。第一金屬層112提供工作電位Vdd，透過接觸窗102與正導通型之串排金氧半場效電晶體304的源極12電性連接。第一金屬層118透過接觸窗106與正導通型之串排金氧半場效電晶體304的汲極14電性連接，且透過接觸窗106-1與負導通型之併排金氧半場效電晶體306的源極12-1電性連接。第一金屬層118同時為輸出端Y。第一金屬層114接地，透過接觸窗108與負導通型之併排金氧半場效電晶體306的汲極14-1電性連接。正導通型之串排金氧半場效電晶體304的閘極22與負導通型之併排金氧半場效電晶體306的閘極26可以在同一層直接電性連接，成為元件的輸入端A。而正導通型之串排金氧半場效電晶體304的閘極24與負導通型之併排金氧半場效電晶體306的閘極28需要透過第一金屬層116與接觸窗104與104-1電性連接，成為元件的輸入端B。
請參閱第七A圖，一個正導通型之併排金氧半場效電晶體308與一負導通型之串排金氧半場效電晶體302串聯之後的電路示意圖。正導通型之併排金氧半場效電晶體308的源極連接到工作電位Vdd，而汲極與負導通型之串排金氧半場效電晶體302的源極電性連接，並且為元件的輸出端Y。負導通型之串排金氧半場效電晶體302的汲極接地。正導通型之併排金氧半場效電晶體308與負導通型之串排金氧半場效電晶體302的兩個閘極分別電性連接，成為輸入端A與輸入端B。當兩個輸入端A與B同時或是其中 之一為零時，正導通型之併排金氧半場效電晶體304導通而負導通型之串排金氧半場效電晶體302不導通，輸出端Y為1。當兩個輸入端A與B同時輸入為1時，正導通型之併排金氧半場效電晶體308關閉而負導通型之串排金氧半場效電晶體302開啟，這時候輸出端Y透過負導通型之串排金氧半場效電晶體302接地，輸出端Y為零。這個運算的真值表是NAND閘。
請參閱第七B圖，是依據第七A圖中一種線路布局圖實施例的俯視示意圖。源極12、汲極14、閘極26與閘極28組成第七A圖中的正導通型之併排金氧半場效電晶體308。源極12-1、汲極14-1、閘極22與閘極24組成第七A圖中的負導通型之串排金氧半場效電晶體302。第一金屬層112提供工作電位Vdd，透過接觸窗102與正導通型之併排金氧半場效電晶體308的源極12電性連接。第一金屬層118透過接觸窗106與正導通型之併排金氧半場效電晶體308的汲極14電性連接，且透過接觸窗106-1與負導通型之串排金氧半場效電晶體302電性連接。第一金屬層118同時為輸出端Y。第一金屬層114接地，透過接觸窗108與負導通型之串排金氧半場效電晶體302的汲極14-1電性連接。正導通型之併排金氧半場效電晶體308的閘極28與負導通型之串排金氧半場效電晶體302的閘極22可以在同一層直接電性連接，成為輸入端A。而正導通型之併排金氧半場效電晶體308的閘極26與負導通型之串排金氧半場效電晶體302的閘極24需要透過第一金屬層116與接觸窗104與104-1電性連接，成為輸入端B。
以上兩個實施例，分別形成了邏輯閘當中最重要的兩個元件，NOR閘與NAND閘。其他所有的邏輯閘皆可透過NOR閘或是NAND閘組成。而在本發明的實施例中，與傳統的互補式金氧半場效電晶體所組成 的NOR閘與NAND閘相比較，面積少了一半。而代價是在互補式金氧半場效電晶體的閘極形成之後，需要多一次的蝕刻製程讓一個閘極成為兩個閘極。同時有一對的閘極需要依靠一第一金屬層電性連接。
如果需要用本發明的邏輯閘來組成反相器，只需要將第六A圖當中的兩個閘極的其中一個接地，則輸出的訊號就會跟另一個輸出訊號反向。另一個方式，就是將第七A圖中的兩個閘極其中一個永遠輸入1，則輸出訊號永遠是另一個輸入訊號的反向。
如果在應用端上需要用到AND閘或是OR閘，就分別加上一個反相器就可以達成。與傳統使用CMOSFET組成的AND閘或是OR閘相比較，面積減少1/3。
本發明的雙控閘極金氧半場效電晶體不只是可以用在傳統的平面式，也可以用在立體結構的，例如鰭式(Fin)場效電晶體，或是閘極環繞場(GAA；Gate All Around)效電晶體。對於串排閘極結構，是否為鰭式場效電晶體的影響不大。但是對於併排閘極結構，就會有比較好的製程。請參閱第八A圖，如果是鰭式場效電晶體，則雙閘極26與28中間就是閘極介電層20以及底下作為通道區的鰭片。請參閱第八B圖，係沿著第八A圖中剖面線CC’的剖面結構示意圖。鰭式通道區16就位於閘極介電層20裡面。要形成這個結構，只需要在原始的閘極形成之後直接蝕刻讓位於鰭片上的閘極被蝕刻完即可，或是可以透過化學機械研磨法移除位於鰭片上的閘極。在本發明中，鰭片愈薄，才可以讓單一的閘極26或是28就可以讓導通區16導通或是關閉。太厚的鰭片，可能無法讓導通區16導通或是關閉。
對於串排或是併排的閘極的製造過程，可以採用目前的多重 圖案轉移的製程，例如自行對準雙重圖案轉移(SADP；Self-Aligned Double Patterning)或是微影-蝕刻-微影-蝕刻(LELE；Litho-Etch-Litho-Etch)的製程。這在半導體製程節點進入浸沒式微影也無法形成更細微的圖案之後，主要是依靠不同的多重圖案轉移的方式讓半導體製程節點可以持續的前進。
一般來說，雙閘極之間的距離只要不太大，透過熱電子效應是可以讓導通區可以從正型導通反轉成負型導通。然而，製程上要控制這樣的距離並不容易，而且通常問題會出現在雙閘極之間的距離過大，即使依靠熱電子效應也不容易讓導通區的導電性產生完全的反轉。這個在負型導通併排場效元件與正型導通串排場效元件比較不容易產生問題。但是，在負型導通串排場效元件中，就有可能無法開啟場效元件，或是在正型導通串併排場效元件中就無法關閉場效元件。
如果擔心雙閘極在半導體製程中距離過大，造成負型導通串排的場效元件的導通區無法透過熱電子效應產生完整的反轉而產生正型導通而開啟元件，或是在正型導通並排的場效元件的導通區無法完全的反轉產生負型導通而關閉元件，可以利用製造雙閘極的光罩在通道區植入正型摻雜。對於負型導通串排的場效電晶體來說，雙閘極的任何一個未施加電位時導通區均不會反轉。但是當雙閘極均施加電位時未被雙閘極覆蓋到的導通區本身提供了正型摻雜可以讓導通區產生完整的正型導通。對於正型導通併排場效元件來說，當雙閘極均施加電位時，在雙閘極中間摻雜負型導通可以讓導通區完整的關閉。
請參閱第九A圖，在負導通型之串排金氧半場效電晶體中，如果兩個閘極之間因為蝕刻的製程造成距離太長，使得同時施加電壓與兩 個閘極時導通區中未被雙閘極覆蓋的區域不會產生反轉，這個時候的導通區並不會形成負型導通。一種簡單的解決方式，是用形成雙閘極的製程，在導通區域16中形成一負型摻雜區域18。請參閱第九B圖，在平面結構中正導通型之併排金氧半場效電晶體中，如果兩個閘極之間因為蝕刻的製程造成距離太長，使得同時施加電壓時導通區中未被雙閘極覆蓋的區域不會產生反轉，這個時候的場效元件並不會關閉。同樣的方式，可以使用雙閘極的製程，在導通區域16中形成一負型摻雜區19。
如果只是需要簡單的邏輯閘的運算，可以只使用第三圖的元件即可。例如，使用兩個正型導通之串排結構場效元件與兩個負型導通之金氧半場效電晶體，即可形成靜態隨機記憶體的記憶晶包。請參閱第十圖，兩個正型導通之串排金氧半場效電晶體304與304-1的源極均接到工作電位Vdd，而兩著的汲極Q與□Q分別連接到負型導通金氧半場效電晶體327與326的汲極或源極(汲極或源極取決於記憶晶包是寫入或是讀取，寫入時為汲極讀取時為源極)。兩個正型導通之串排金氧半場效電晶體304與304-1的其中一個閘極接地，而另一個閘極電性連接到對方的汲極Q與□Q。這時候，兩個正型導通之串排金氧半場效電晶體304與304-1提供了反相器的運作，其中未接地的閘極成為反相器的輸出端，而汲極Q與□Q分別成為反相器的輸出端。兩個負型導通金氧半場效電晶體的閘極連接到字元線WL，而第一負型導通金氧半場效電晶體327的源極(當記憶晶包為寫入時)連接到字元線BL且第二負型導通金氧半場效電晶體326的源極(當記憶晶包為寫入時)連接到字元線(BL)－。記憶晶包的運作與傳統的靜態隨機存取記憶體相同，當字元線BL寫入1而字元線(BL)－寫入0，Q為1，這時候正型導通之串排金氧 半場效電晶體304-1的輸入端為1，輸出端□Q為0。而正型導通之串排金氧半場效電晶體304的輸入端為0，輸出端為1。讀取的方式與寫入的方式相反。
從第十圖中可以看到，由於只有使用負型導通兩個金氧半場效電晶體與兩個正型導通串排場效元件，面積與傳統的靜態隨機記憶體晶包相比較減少了1/3。另外，與傳統的靜態隨機記憶體相比較，由於少了兩個金氧半場效電晶體，內連接線也比較少，這在半導體製程當中的後段製程來說可以有比較簡單的線路布局以及較高的良率。
綜上所述，本發明提供了一種四元場效電晶體及其應用。對於某一些傳統的互補式金氧半場效電晶體的應用，例如閘陣列(gate array)或是場控閘陣列(Field Programmable Gate Array；FPGA)，本發明可以提供具有較小面積晶方或是較少占有面積，較低的功耗，較容易的設計布局，較低的串音，以及較低的寄生電容等的這類元件。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
10:底材
12:第一導電態的源極
14:第一導電態的汲極
16:通道區
20:閘介電層
22:第一閘電極
24:第二閘電極

Claims (12)

  1. 一種四元場效電晶體，包含：
    一底材；
    一具有一第一導電性之第一井，位於該底材內；
    一具有該第一導電性之第二井，位於該底材內；
    一具有一第二導電性之導通區，位於該底材內，且位於該第一井與該第二井之間；
    一介電層位於該通道區上；
    一第一閘極，位於該介電層上，且部分覆蓋該通道區；以及
    一第二閘極，與該第一閘極電性分離，位於該介電層上，且部分覆蓋該通道區域，其中，當該第一閘極與該第二閘極的一個或兩個施加臨界電位，該通道區域之第二導電性會改變。
  2. 如申請專利範圍第1項所述之四元場效電晶體，其中上述之第一導電性為負，且該第二導電性為正。
  3. 如申請專利範圍第2項所述之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向串排。
  4. 如申請專利範圍第2項所述之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向併排。
  5. 如申請專利範圍第1項所述之四元場效電晶體，其中上述之第一導電性為負，且該第二導電性為正。
  6. 如申請專利範圍第5項所述之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向串排。
  7. 如申請專利範圍第5項所述之四元場效電晶體，其中上述之第一閘極與該第二閘極沿著從第一井到第二井的一方向併排。
  8. 如申請專利範圍第3項以及第7項所述之四元場效電晶體，更包含一負導通區域位於該通道區內，且未被該第一閘極與該第二閘極覆蓋。
  9. 一種反或閘，包含：
    一第一四元場效電晶體如申請專利範圍第6項所述，其中一電位提供於上述之源極；
    一第二四元場效電晶體如申請專利範圍第4項所述，其中之汲極接地；
    一第一輸入端，與該第一四元場效電晶體之第一閘極以及該第二場效電晶體之第一閘極電性連接；
    一第二輸入端，與該第一四元場效電晶體之第二閘極以及該第二四元場效電晶體之第二閘極電性連接；以及
    一輸出端，與該第一四元場效電晶體之一汲極以及該第二四元場效電晶體之一源極電性相聯。
  10. 一種反及閘，包含：
    一第一四元場效電晶體如申請專利範圍第7項所述，其中一電位提供於上述之源極；
    一第二四元場效電晶體如申請專利範圍第3項所述，其中之汲極接地；
    一第一輸入端，與該第一四元場效電晶體之第一閘極以及該第二場效電晶體之第一閘極電性連接；
    一第二輸入端，與該第一四元場效電晶體之第二閘極以及該第二四元場效電晶體之第二閘極電性連接；以及
    一輸出端，與該第一四元場效電晶體之一汲極以及該第二四元場效電晶體之一源極電性相聯。
  11. 一種記憶晶包，包含：
    一第一負型導通之金氧半場效電晶體；
    一第二負型導通之金氧半場效電晶體；
    一第一四元場效電晶體如申請專利範圍第6項所述，其中上述之第一四元場效電晶體的該第一井提供一工作電位，且上述之第一四元場效電晶體的該第二閘極接地；
    一第二四元場效電晶體如申請專利範圍第6項所述，其中上述之第二四元場效電晶體的該第一井提供一工作電位，且上述之第二四元場效電晶體的該第二閘極接地，其中上述之第二四元場效電晶體的該第一閘極與該第一四元場效電晶體的該第二井電性連接，並且上述之第一四元場效電晶體 的該第二閘極與該第二四元場效電晶體的該第二井電性連接；
    一字元線電性連接該第一負型導通金氧半場效電晶體之一閘極與該第二負型導通金氧半場效電晶體之一閘極電性連接；
    一第一位元線與該第一負型導通金氧半場效電晶體之一第一端電性連接；以及
    一第二位元線與該第二負型導通金氧半場效電晶體之一第二端電性連接，其中上述之第一負型導通金氧半場效電晶體之一第二端與該第一四元場效電晶體之該第二井電性連接，且該第二負型導通金氧半場效電晶體之該第二端與該第二四元場效電晶體之該第二井電性連接。
  12. 一種邏輯閘，包含：
    一正型導通四元場效電晶體具有一源極被施以一工作電位；
    一負型導通之四元場效電晶體具有一接第之汲極；
    一第一輸入端電性偶接於該正型導通四元場效電晶體之第一閘極以及該負型導通四元場效電晶體之第一閘極；
    一第二輸入端電性偶接於該正型導通四元場效電晶體之第二閘極以及該負型導通四元場效電晶體之第二閘極；以及
    一輸出端電性偶接於該正型導通四元場效電晶體之汲極與該負型導通四元場效電晶體之源極。
TW110126302A 2020-07-17 2021-07-16 四元場效電晶體 TW202226245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063053020P 2020-07-17 2020-07-17
US63/053,020 2020-07-17

Publications (1)

Publication Number Publication Date
TW202226245A true TW202226245A (zh) 2022-07-01

Family

ID=79556023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126302A TW202226245A (zh) 2020-07-17 2021-07-16 四元場效電晶體

Country Status (2)

Country Link
TW (1) TW202226245A (zh)
WO (1) WO2022015963A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647175B2 (ja) * 2002-04-18 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5349256B2 (ja) * 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
CN107077885B (zh) * 2015-03-31 2021-03-12 瑞萨电子株式会社 半导体器件
DE102016222213A1 (de) * 2016-11-11 2018-05-17 Robert Bosch Gmbh MOS-Bauelement, elektrische Schaltung sowie Batterieeinheit für ein Kraftfahrzeug

Also Published As

Publication number Publication date
WO2022015963A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
US9916893B2 (en) Dual-port SRAM connection structure
TWI677076B (zh) 靜態隨機存取記憶體裝置
KR101531795B1 (ko) ＦｉｎＦＥＴ를 위한 구조
TW419813B (en) Method for manufacturing a semiconductor integrated circuit device
TWI638432B (zh) 積體電路晶片、半導體裝置及其形成方法
US11114345B2 (en) IC including standard cells and SRAM cells
KR20210000529A (ko) 집적 회로 반도체 소자
US7045864B2 (en) Semiconductor integrated circuit device
US11984400B2 (en) Method of fabricating a semiconductor device including multiple contacts
US20220375964A1 (en) Ic including standard cells and sram cells
TW202226245A (zh) 四元場效電晶體
TWI753648B (zh) 記憶體裝置及其製造方法
KR20230052124A (ko) 적층형 반도체 소자
TW202240849A (zh) 使用cfet的雙列正反器之雙重交叉耦合
TWI821850B (zh) 積體電路晶片、鐵電場效電晶體裝置及其形成方法
US11329055B2 (en) Semiconductor device and methods of forming and operating the same
TWI831376B (zh) 半導體裝置及記憶體裝置的製造方法
JPH1154509A (ja) 半導体集積回路装置およびその製造方法
JP2877069B2 (ja) スタティック型半導体メモリ装置
US20230162768A1 (en) Memory array circuits, memory structures, and methods for fabricating a memory array circuit
US11968818B2 (en) SRAM memory cell for stacked transistors with different channel width
TW202332007A (zh) 記憶體裝置及其製造方法
CN117677177A (zh) 静态随机存取存储单元及其形成方法
CN117672295A (zh) 存储器和存储装置
JP2003152110A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置