TW202224086A - 電子晶片支撐件 - Google Patents

電子晶片支撐件 Download PDF

Info

Publication number
TW202224086A
TW202224086A TW110137876A TW110137876A TW202224086A TW 202224086 A TW202224086 A TW 202224086A TW 110137876 A TW110137876 A TW 110137876A TW 110137876 A TW110137876 A TW 110137876A TW 202224086 A TW202224086 A TW 202224086A
Authority
TW
Taiwan
Prior art keywords
support
wafer
region
plate
conductive
Prior art date
Application number
TW110137876A
Other languages
English (en)
Inventor
帕斯卡 費夫爾
烏古爾 耶勒馬茲
Original Assignee
國家太空研究中心
國家科學研究中心
格勒諾布爾理工學院
格勒諾布爾阿爾卑斯大學
尚貝里大學 薩瓦勃朗峰大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國家太空研究中心, 國家科學研究中心, 格勒諾布爾理工學院, 格勒諾布爾阿爾卑斯大學, 尚貝里大學 薩瓦勃朗峰大學 filed Critical 國家太空研究中心
Publication of TW202224086A publication Critical patent/TW202224086A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H01L23/445—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air the fluid being a liquefied gas, e.g. in a cryogenic vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20101—Temperature range T<0 C, T<273.15 K
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本描述涉及一種用於一電子晶片(110)的支撐件(108)，其包含：一第一印刷電路板(300)；一第一導電區域(310)，該第一導電區域(310)意欲接納該晶片，位於該第一板的一第一表面(108i)上；以及一第二導電區域(320)，該第二導電區域(320)意欲接納一熱連接器(200)，位於該第一板的與該第一表面相對的一第二表面(108s)上，該第一區域藉由與該第一區域豎直地排成一列定位的至少一個導電通孔(330)連接至該第二區域。

Description

電子晶片支撐件
本揭露大體上涉及電子裝置，且更特定而言涉及用於電子晶片的支撐件。
使得能夠機械固定電子晶片(例如，適於在低溫環境中操作的晶片)且使電子晶片冷卻的支撐件係已知的。此類支撐件通常係昂貴的、笨重的且晶片的接觸元件的數量有限。
需要改良現有的電子晶片支撐件。
實施例克服了已知的電子晶片支撐件的所有或部分缺點。
實施例提供一種用於一電子晶片的支撐件，其包含： 一第一印刷電路板； 一第一導電區域，該第一導電區域意欲接納該晶片，位於該第一板的一第一表面上；以及 一第二導電區域，該第二導電區域意欲接納一熱連接器，位於該第一板的與該第一表面相對的一第二表面上， 該第一區域藉由與該第一區域豎直地排成一列定位的至少一個導電通孔連接至該第二區域。
根據實施例，該過孔填充有導熱材料。
根據實施例，該過孔係空心的且具有塗佈有導熱材料的側壁。
根據實施例，該晶片係適於在低溫下操作的晶片，較佳地係包含超導電路的晶片。
根據實施例，一個或複數個第三導電區域、較佳地四個第三導電區域插置在該第一區域與該第二區域之間，該過孔將該等第三區域彼此連接。
根據實施例： 該第一區域在位於該第一板的該第一表面上的一第一金屬化級中形成； 該第二區域在位於該第一板的該第二表面上的一第二金屬化級中形成；且 每個第三區域在位於該第一板的該第一表面與該第二表面之間的一第三不同的金屬化級中形成。
根據實施例，堆疊的金屬化級藉由一絕緣層隔開。
根據實施例，該第一區域具有大致50 mm 2的表面積。
根據一個實施例，該第一板包含大致一百個第一元件以用於接觸該晶片。
根據一個實施例，該等第一接觸元件相對於該第一區域位於該第一板的同一側上。
根據一個實施例，具有大體上矩形形狀的該第一板具有大致12 cm的長度及大致3 cm的寬度。
根據一個實施例，該支撐件進一步包含堆疊到該第一板的至少一個第二印刷電路板。
根據一個實施例，每個第二板包含第二接觸元件，該等第二接觸元件意欲藉由導線連接至該晶片的第三接觸元件。
實施例提供一種系統，其包含： 諸如所描述的至少一個支撐件； 至少一個電子晶片，該至少一個電子晶片適於在低溫環境中操作； 至少一個冷源；以及 至少一個熱連接器，該至少一個熱連接器將該支撐件連接至該冷源。
在各種圖中已藉由相似的參考符號表示相似的特徵。特定而言，各種實施例當中共有的結構及/或功能特徵可具有相同的參考符號且可配置相同的結構、尺寸及材料性質。
為簡潔起見，僅已經詳細說明且描述對理解本文所述的實施例有用的步驟及元件。特定而言，未詳述晶片在此等支撐件上的安裝及連接，本發明與在支撐件上安裝及連接晶片的有用技術相容。
除非另外指明，否則當參考連接在一起的兩個元件時，這表示除了導體之外沒有任何中間元件的直接連接，且當參考耦接在一起的兩個元件時，這表示這兩個元件可被連接或它們可經由一或多個其他元件耦接。
在以下描述中，除非另外指明，否則當參考諸如術語「前」、「後」、「頂部」、「底部」、「左」、「右」等限定絕對位置的術語，或諸如術語「上方」、「下方」、「上部」、「下部」等限定相對位置的術語，或參考諸如術語「水平」、「豎直」等限定方向的術語時，它係指圖式的定向。
除非另外指明，否則表達「約」、「大致」、「大體上」及「大約」表示在10%內，且較佳地在5%內。
第1A圖係所描述實施例應用為實例的類型的低溫系統1的實例的部分簡化橫截面視圖。
低溫系統1包含低溫恆溫器100，例如，使用氦的兩個同位素的稀釋低溫恆溫器。在第1A圖中，含有低溫流體102 (在此實例中係液氦)的大體上圓柱形的雙壁容器象徵低溫恆溫器100。量尺104穿過封閉低溫恆溫器100的上部開口或上部埠的凸緣或插塞106刺入低溫恆溫器100中。凸緣106使得能夠引入量尺104，同時確保低溫恆溫器100的內部與外部之間的緊密性或限制它們之間的滲漏率。作為實例，低溫恆溫器100係杜瓦瓶。
電子晶片110的支撐件108附接在量尺104的第一末端(在第1A圖中係尺104的下端)處。電子晶片110係適於在低溫下(換言之，在低溫環境中)操作的晶片，較佳地係包含超導電路的晶片。
支撐件108意欲確保複數個功能。特定而言，支撐件108使得能夠： 特別是在將量尺104引入低溫恆溫器100中且從低溫恆溫器100移除的階段期間，機械地固定晶片110； 藉由使晶片110的一個或複數個表面曝露於低溫環境來最佳地使晶片110冷卻； 將晶片110耦接或連接至位於低溫恆溫器100外部的一個或複數個裝置。
支撐件108包含接觸元件112。用於接觸晶片110的元件112在第1A圖的實例中連接至第一纜線114。纜線114耦接或連接至連接封裝件116，連接封裝件116位於量尺104的第二末端(在第1A圖中係尺104的上端)處、在低溫恆溫器100外部。連接封裝件116例如係接線盒，該接線盒包含適於從或朝著晶片110傳輸信號的端子(未展示)。在第1A圖的實例中，量尺104係空心的。這使得能夠使纜線114在量尺104內部延伸。在此實例中，連接封裝件116經由第二纜線120連接至電子裝置118 (DEV)。
因此可在低溫恆溫器100的內部與外部之間交換信號。更確切而言，如第1A圖所例示，可經由以下各項在晶片110與電子裝置118之間交換信號： 接觸元件112； 第一纜線114； 連接封裝件116；以及 第二纜線120。
藉助於冷源來執行晶片110的冷卻。在第1A圖的實例中，冷源由低溫恆溫器100中所含的低溫流體102 (此處係液氦)形成。可例如藉由如第1A圖所示將支撐件108及晶片110放置在外殼122內部來間接冷卻晶片110。可含有部分真空的外殼122使得能夠避免支撐件108及晶片110與低溫流體102的任何直接接觸。
作為變型，直接冷卻晶片110。這例如對應於以下構型：其中支撐件108被至少部分地投入低溫流體102中，外殼122則被省略。
在系統1中，用於接觸晶片110的元件112的數量通常藉由支撐件108的尺寸及幾何形狀來調節。支撐件108的尺寸及幾何形狀本身受到低溫恆溫器100的上部開口(由凸緣106封閉)的尺寸及幾何形狀限制，以使得能夠自由引入且移除量尺104。
在低溫恆溫器100的上部開口(在此實例中具有大體上圓形橫截面)具有小內徑(例如，小於5 cm)的情況下，用於接觸晶片110的元件112的數量受到很大限制。這通常是一個問題，特別是當晶片110係與電子裝置118交換許多信號的微處理器時。
可能已經設計了擴大低溫恆溫器100的上部開口以使得能夠增加晶片110的接觸元件112的數量。然而，在低溫系統1中，目標通常是在藉由泵送處於氣態的低溫流體來減小杜瓦瓶的外部壓力的情況下，在晶片110附近達到且維持非常低的溫度，例如大約-269℃(亦即，大致4.2 K)或大約-273.15℃及-271℃，該泵送例如係穿過橫穿凸緣106的孔(未展示)來執行。特別期望避免或限制能夠例如在凸緣106的層級處在低溫恆溫器100的內部與外部之間發生的任何熱交換，因為此類交換很可能會不利地影響晶片110的操作。因此特別確定了低溫恆溫器100的上部開口具有儘可能小的交換表面積及因此儘可能小的內徑。
第1B圖係所描述實施例應用為實例的類型的低溫系統1'的另一個實例的部分簡化橫截面視圖。
與第1A圖的低溫系統1 (低溫系統1藉由浸入低溫流體102中來提供冷卻晶片110)相反，低溫系統1'藉由傳導提供冷卻晶片110。
在所示的實例中，低溫系統1'包含低溫恆溫器150，低溫恆溫器150具有放置在其中的要冷卻的晶片110。低溫恆溫器150例如包含儲器152。儲器152例如意欲含有第一低溫流體。
在所示的實例中，低溫恆溫器150進一步包含另一個儲器154。儲器154例如意欲含有例如不同於第一低溫流體的第二低溫流體。
作為實例，第一低溫流體係液氮且第二低溫流體係液氦。
作為實例，藉由泵送處於氣態的第二低溫流體來獲得儲器154的減小的飽和蒸汽壓，例如以利用低於λ點的超流體氦的極佳熱導率性質。這進一步使得能夠相對於在沒有泵送的情況下將會獲得的溫度降低晶片110的溫度。可針對儲器152實施類似的設置。
在第1B圖的定向上，板156例如與儲器154的下壁接觸。板156 (稱為冷板)例如意欲接納晶片110。板156例如使得能夠最佳化儲器154與晶片110之間的熱傳遞。板156例如起到熱導體的作用。作為實例，板156由導熱材料(例如，金屬)製成。
在所示的實例中，儲器154、板156及晶片110位於真空外殼158中。外殼158例如意欲在晶片110周圍產生部分真空。
儘管這在第1B圖中未展示，但低溫恆溫器150可包含其他元件，諸如泵、反輻射屏等。特定而言，低溫恆溫器可例如包含例如插置在板156與晶片110之間的氦-3 ( 3He)儲器，或使得能夠將晶片110的溫度調節成大於板156的溫度的值的裝置。
第2圖係所描述實施例應用為實例的類型的低溫系統2的再一個實例的部分簡化側視圖。第2圖的低溫系統2具有與第1A圖的低溫系統1及第1B圖的低溫系統1'共有的元件。以下將不再描述此等元件。
在低溫系統2中，晶片110組裝在支撐件108的第一表面108i (在第2圖的側視圖及橫截面視圖中係支撐件108的下表面)上。熱連接器200配置在支撐件108的與第一表面108i相對的第二表面108s (在第2圖中係支撐件108的上表面)上，與晶片110相對。
熱連接器200由至少一種導熱材料(亦即，具有在室溫下大於60 W.m -1.K -1的熱導率的材料)製成。作為實例，熱連接器200由金屬或由金屬合金(例如，錫及銅的合金)製成。使得能夠冷卻晶片110的冷源202 (SOURCE)耦接或連接至熱連接器200。
在第2圖的實例中，銲線204使得能夠將晶片110的連接襯墊(未展示)連接至支撐件108的接觸元件112。電子連接器206耦接至、較佳地連接至接觸元件112。電子連接器206經由第三纜線208耦接至、較佳地連接至電子裝置118 (DEV)。如第2圖所例示，可經由以下各項在晶片110與電子裝置118之間交換信號： 連接線204； 接觸元件112； 連接器206；以及 纜線208。
在系統2中，熱連接器200不與晶片110直接接觸。在第2圖中的側視圖中，晶片110實際上與熱連接器200隔開了基材108的厚度(標記為E)。厚度E造成熱連接器200與晶片110之間的熱阻。此熱阻(該熱阻在厚度E顯著時且在支撐件108係熱絕緣時始終更大)不利地影響冷源202對晶片110的冷卻。
可能已經設計了直接在晶片110上植入熱連接器200。然而，這將會在支撐件108與晶片110的接觸元件112的連接方面造成顯著的問題。可能亦已經設計了減小支撐件108的厚度E。然而，這將會傾向於太容易碎裂的支撐件108。這將進一步不利地影響信號傳輸品質。
第3圖係電子晶片支撐件108的實施例的部分簡化橫截面視圖。
根據此實施例，支撐件108包含印刷電路板300。第3圖的定向相對於第2圖的定向顛倒。在第3圖的定向上： 第一表面108i對應於支撐件108的上表面且對應於板300的上表面；且 第二表面108s對應於支撐件108的下表面且對應於板300的下表面。
在表面108i那一側上，板300包含意欲接納晶片110 (DIE)的第一導電區域310。晶片110如第3圖所例示配置在第一區域310頂部且與第一區域310接觸。第一區域310較佳地在位於板300的表面108i上的第一金屬化級312中形成。在第3圖的定向上，第一金屬化級312例如對應於板300的上部金屬化級。
在表面108s那一側上，板300包含意欲接納熱連接器200 (CONNECTOR)的第二導電區域320。熱連接器200如第3圖所例示配置在第二區域320頂部且與第二區域320接觸。第二區域320較佳地在位於板300的表面108s上的第二金屬化級322中形成。第二區域320面朝第一區域310。在第3圖的定向上，第二金屬化級322例如對應於板300的下部金屬化級。
根據此實施例，第一區域310藉由橫穿板300及因此支撐件108 (跨支撐件108的整個厚度E)的導電過孔330連接至第二區域320。導電過孔330與第一區域310且與第二區域320豎直地排成一列定位，以形成具有大體上等於板300的厚度E的長度的熱傳導路徑。
導電過孔330例如一體地填充有至少一種導熱材料，較佳地係導熱且導電的材料，例如銅。作為變型，例如在支撐件108被浸入低溫流體中的情況下，僅導電過孔330的內壁塗佈有導熱材料。熱連接器200則例如具有相對於空心導電過孔330對準的貫穿埠，以允許低溫流體在過孔330內部循環。因此藉由使得低溫流體能夠實施熱對流來進一步改良熱交換。
仍然根據此實施例，印刷電路板300包含插置在第一區域310與第二區域320之間的至少一個第三導電區域340，較佳地四個第三區域340。第三區域340分別在位於板300的表面108i與表面108s之間的第三中間金屬化級342中形成。第三區域340藉由導電過孔330彼此連接。因此，如第3圖所例示，導電過孔330將板300的第一區域310、第二區域320及第三區域340連接在一起。
第一金屬化級312、第二金屬化級322及第三金屬化級342藉由電絕緣層350彼此隔開。換言之，兩個堆疊的金屬化級且因此兩個堆疊的區域藉由絕緣層350隔開。
結合第3圖所論述的實施例的優點之一係允許晶片110與熱連接器200之間的熱傳導得到改良，且允許在空心過孔330的情況下藉由低溫流體進行的熱對流，特別是與將不包含導電過孔330的支撐件108相比。晶片110可因此藉由連接至熱連接器200的冷源202 (第3圖中未展示)得到更有效地冷卻。
第4圖係結合第3圖所論述的電子晶片支撐件108的實施例的部分簡化俯視圖。第3圖例如對應於沿著第4圖的平面AA的橫截面。
根據較佳的實施例，位於支撐件108的表面108i上的第一金屬化級312的第一區域310在第4圖中的俯視圖中具有大致等於晶片110的尺寸的尺寸。仍然根據此較佳的實施例，第一區域310係正方形且具有大致7 mm的邊長。區域310因此在板300的表面處佔據大致50 mm 2的表面積。
導電過孔330的分佈可被設計來最佳化晶片110的冷卻。特定而言，導電過孔330可有利地位於晶片110的期望被優先冷卻的區域下方。可根據要達成的熱效能進一步調整導電過孔330的數量及幾何形狀。
第5圖係結合第3圖及第4圖所論述的電子晶片支撐件108的實施例的另一個俯視圖。
根據此實施例，支撐件108在第5圖中的俯視圖中具有大體上矩形形狀。支撐件108較佳地具有大致12 cm的長度及大致3 cm的寬度。
支撐件108包含晶片110 (第5圖中未展示)的接觸元件112。支撐件108較佳地包含大致一百個接觸元件112。每個接觸元件112耦接至、較佳地連接至連接襯墊502，連接襯墊502位於意欲接納晶片的第一區域310的周邊處。導電軌跡504及導電通孔506使得能夠將每個連接襯墊502連接至接觸元件112。
作為實例，導電通孔506整體地填充有金屬(例如，銅)。作為變型，導電通孔506係空心的且它們的側壁塗佈有金屬(例如，銅)。
根據較佳的實施例，接觸元件112相對於第一區域310全部配置在板300的同一側上(在第5圖中，相對於第一區域310配置在左手側上)。在第5圖中，連接襯墊502中的一些藉由在板300的前側上(例如，在第一金屬化級312中) 形成的導電軌跡504連接至接觸元件112。其他連接襯墊502藉由在前側上形成的導電軌跡504且藉由在板300的後側上形成的導電軌跡(未展示)連接至接觸元件112，此等軌跡藉由導電過孔506彼此連接。
接觸元件112共同形成了連接器508，連接器508使得能夠傳達多達96個獨立路徑或48個差動路徑。
孔510可設置在板300中以確保支撐件108的機械固定或接地。
板300的接觸元件的配置使得能夠最小化支撐件108的寬度。因此獲得更緊湊的支撐件108，這有利於支撐件108在低溫環境中使用，特別是有利於支撐件108穿過低溫恆溫器的埠。
儘管第5圖展示了支撐件108包含數百個接觸元件112的實例，但是例如藉由減小軌跡504的寬度且藉由增加板300的層數來提供更大數量的接觸件112將在熟習此項技術者的能力範圍內。
第6圖係電子晶片支撐件108'的另一個實施例的部分簡化橫截面視圖。
第6圖的支撐件108'包含與第3圖的支撐件108共有的元件。以下將不再詳述此等共有的元件。
第6圖的支撐件108'與第3圖的支撐件108的不同之處主要在於支撐件108'包含將第一區域310連接至第二區域320的單個過孔330。結合第6圖所論述的實施例的優點之一係允許晶片110與熱連接器200之間的熱阻顯著減小，同時保留藉由支撐件108'確保的機械固定。
根據所示的實施例，板300包含藉由絕緣層350隔開的中間級342。然而，支撐件108'的過孔330不接觸在中間金屬化級中形成的第三區域。過孔330以及區域310及320可由相同材料(較佳地係銅)製成。
根據另一個實施例，使用所謂的「雙面」印刷電路板，換言之，沒有第三金屬化級插置在第一金屬化級312與第二金屬化級322的板。第一級312及第二級322在此情況下藉由單個絕緣層350隔開。
第7圖係結合第6圖所論述的電子晶片支撐件108'的實施例的部分簡化俯視圖。第6圖例如對應於沿著第7圖的平面BB的橫截面。
根據較佳的實施例，支撐件108'的導電過孔330在第7圖中的俯視圖中具有大體上正方形形狀的橫截面。如第7圖所例示，過孔330內接在由晶片110形成的正方形內且內接在由第一區域310形成的正方形內。
支撐件108'的導電過孔330的位置、尺寸及/或幾何形狀被設計來最佳化晶片110的冷卻。特定而言，可根據要獲得的熱效能及/或機械效能來調整支撐件108'的導電過孔330的橫截面。在空心導電過孔330的情況下，可進一步調整此等過孔的尺寸以獲得低溫流體流率，從而產生適於晶片110的冷卻的熱傳遞。
第8圖係電子晶片支撐件800的再一個實施例的部分簡化俯視圖。第9圖係電子晶片支撐件800的沿著第8圖的平面CC的橫截面視圖。
在所示的實例中，支撐件800包含三個堆疊的印刷電路板802 (PCB1)、804 (PCB2)及806 (PCB3)。板804部分地覆蓋板802的上表面。板806部分地覆蓋板804的上表面。更確切而言，板804具有中心矩形切口，從而曝露板802的上表面的一部分。在所示的實例中，板806亦具有尺寸大於板804的開口的中心矩形切口，從而曝露板804的上表面的一部分。
在所示的實例中，晶片110在板804的切口內部位於板802的上表面的頂部且與該上表面接觸。板804及806的切口例如大體上以晶片110為中心。
在所示的實例中，板802、804及806的上表面的曝露部分包含接觸元件808，例如，連接襯墊。晶片110的上表面例如包含接觸元件810，例如，連接襯墊。晶片110的接觸元件810例如藉由導線812連接至板802、804及806的接觸元件808。
在所示的實例中，意欲接納晶片110的板802包含導電過孔814。過孔814例如類似於先前結合第3圖所描述的過孔330。過孔814 (其可以係空心的以允許低溫(例如，超流體性)流體通過且因此增加熱傳遞)例如與晶片110豎直地排成一列定位。儘管未展示，但是連接器例如放置在板802的下表面側上，與過孔814接觸，以便冷卻晶片110。
如第9圖所例示，支撐件800可包含一個或複數個其他過孔816。過孔816例如從板804或板806的上表面延伸至板802的下表面。
支撐件800的優點在於以下事實：印刷電路板802、804、806的堆疊使得能夠提供的接觸件808的數量比在支撐件包含單個印刷電路板的情況下更大。如與先前結合第5圖所描述的支撐件108相比，支撐件800使得能夠具有甚至更大數量的接觸件，同時保持大體上相同的外部尺寸。作為實例，支撐件800可包含每個板大致兩百個接觸件808，亦即，總體上大致六百個接觸件808。
儘管已經展示了支撐件800包含三個板802、804及806的堆疊的實例，但是例如根據晶片110的接觸件810的數量來調適支撐件800的堆疊的板的數量將在熟習此項技術者的能力範圍內。
已經描述了各種實施例及變型。熟習此項技術者將理解，可組合此等各種實施例及變型的某些特徵，且熟習此項技術者將想到其他變型。特定而言，在同一印刷電路板上形成使得能夠接納複數個晶片及/或複數個熱連接器的支撐件基於以上指示係在熟習此項技術者的能力範圍內。
此外，對結合第3圖至第7圖所描述的支撐件108、108'的實施例與結合第8圖及第9圖所描述的支撐件800的實施例進行組合將在熟習此項技術者的能力範圍內。
最後，所描述的實施例及變型的實際實施方案基於上文給出的功能指示係在熟習此項技術者的能力範圍內。特定而言，與要冷卻的晶片110豎直地排成一列的導電過孔330的大小設定及分佈基於以上指示係在熟習此項技術者的能力範圍內。
1,1’,2:低溫系統 100, 150:低溫恆溫器 102:低溫流體 104:量尺 106:插塞 108,108’,800:支撐件 108i:第一表面 108s:第二表面 110:晶片 112:接觸元件 114:第一纜線 116:連接封裝件 118:電子裝置 120:第二纜線 122:外殼 152,154:儲器 156:板 158:真空外殼 200:熱連接器 202:冷源 204:銲線 206:電子連接器 208:第三纜線 300:印刷電路板 310:第一導電區域 312:第一金屬化級 320:第二導電區域 322:第二金屬化級 330:導電過孔 340:第三導電區域 342:第三中間金屬化級 350:電絕緣層 502:連接襯墊 504:導電軌跡 506:導電通孔 508:連接器 510:孔 802,804,806:堆疊印刷電路板 808,810:接觸元件 812:導線
前述特徵及優點以及其他將在以下參考隨附圖式以說明而非限制的方式給出的具體實施例的描述中詳細描述，在圖式中：
第1A圖係所描述實施例應用為實例的類型的低溫系統的一實例的部分簡化橫截面視圖；
第1B圖係所描述實施例應用為實例的類型的低溫系統的另一個實例的部分簡化橫截面視圖；
第2圖係所描述實施例應用為實例的類型的低溫系統的再一個實例的部分簡化側視圖；
第3圖係電子晶片支撐件的一實施例的部分簡化橫截面視圖；
第4圖係結合第3圖所論述的電子晶片支撐件的實施例的部分簡化俯視圖；
第5圖係結合第3圖及第4圖所論述的電子晶片支撐件的實施例的另一個俯視圖；
第6圖係電子晶片支撐件的另一個實施例的部分簡化橫截面視圖；
第7圖係結合第6圖所論述的電子晶片支撐件的實施例的部分簡化俯視圖；
第8圖係電子晶片支撐件的再一個實施例的部分簡化俯視圖；且
第9圖係第8圖的電子晶片支撐件的橫截面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
108:支撐件
108i:第一表面
108s:第二表面
110:晶片
200:熱連接器
300:印刷電路板
310:第一導電區域
312:第一金屬化級
320:第二導電區域
322:第二金屬化級
330:導電過孔
340:第三導電區域
342:第三中間金屬化級
350:電絕緣層

Claims (13)

  1. 一種用於一電子晶片(110)的支撐件(108; 108'; 800)，其包含： 一第一印刷電路板(300; 802)； 一第一導電區域(310)，該第一導電區域(310)意欲接納該晶片，位於該第一板的一第一表面(108i)上； 一第二導電區域(320)，該第二導電區域(320)意欲接納一熱連接器(156; 200)，位於該第一板的與該第一表面相對的一第二表面(108s)上；以及 一個或複數個第三導電區域(340)，較佳地四個第三導電區域，該一個或複數個第三導電區域(340)插置在該第一區域(310)與該第二區域(320)之間， 該第一區域藉由與該第一區域豎直地排成一列定位的至少一個導電通孔(330; 814)連接至該第二區域，該過孔進一步將該等第三區域彼此連接。
  2. 如請求項1所述之支撐件，其中該過孔(330; 814)填充有一導熱材料。
  3. 如請求項1所述之支撐件，其中該過孔(330; 814)係空心的且具有塗佈有一導熱材料的側壁。
  4. 如請求項1所述之支撐件，其中該晶片(110)係適於在低溫下操作的一晶片，較佳地係包含超導電路的一晶片。
  5. 如請求項1所述之支撐件，其中： 該第一區域(310)在位於該第一板(300; 802)的該第一表面(108i)上的一第一金屬化級(312)中形成； 該第二區域(320)在位於該第一板的該第二表面(108s)上的一第二金屬化級(322)中形成；且 每個第三區域(340)在位於該第一板的該第一表面與該第二表面之間的一第三不同的金屬化級(342)中形成。
  6. 如請求項5所述之支撐件，其中堆疊的金屬化級(312, 322, 342)藉由一絕緣層隔開。
  7. 如請求項1所述之支撐件，其中該第一區域(310)具有大致50 mm 2的一表面積。
  8. 如請求項1所述之支撐件，其中該第一板(300; 802)包含用於接觸該晶片(110)的大致一百個第一元件(112; 808)。
  9. 如請求項8所述之支撐件，其中該等第一接觸元件(112; 808)相對於該第一區域(310)位於該第一板(300; 800)的同一側上。
  10. 如請求項1所述之支撐件，其中具有一大體上矩形形狀的該第一板(300; 802)具有大致12 cm的一長度及大致3 cm的一寬度。
  11. 如請求項1所述之支撐件，其進一步包含堆疊至該第一板(802)的至少一個第二印刷電路板(804, 806)。
  12. 如請求項11所述之支撐件，其中每個第二板包含第二接觸元件(808)，該等第二接觸元件(808)意欲藉由導線(812)連接至該晶片(110)的第三接觸元件(810)。
  13. 一種系統(1'; 2)，其包含： 如請求項1所述之至少一個支撐件(108; 108'; 800)； 至少一個電子晶片(110)，該至少一個電子晶片(110)適於在一低溫環境中操作； 至少一個冷源(202; 152, 154)；以及 至少一個熱連接器(156; 200)，該至少一個熱連接器(156; 200)將該支撐件連接至該冷源。
TW110137876A 2020-10-21 2021-10-13 電子晶片支撐件 TW202224086A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2010777A FR3115394B1 (fr) 2020-10-21 2020-10-21 Support de puce électronique
FR2010777 2020-10-21

Publications (1)

Publication Number Publication Date
TW202224086A true TW202224086A (zh) 2022-06-16

Family

ID=74860001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137876A TW202224086A (zh) 2020-10-21 2021-10-13 電子晶片支撐件

Country Status (5)

Country Link
US (1) US20230371167A1 (zh)
EP (1) EP4233495A1 (zh)
FR (1) FR3115394B1 (zh)
TW (1) TW202224086A (zh)
WO (1) WO2022084224A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
US11259399B2 (en) * 2018-02-21 2022-02-22 Intel Corporation Socket with thermal conductor

Also Published As

Publication number Publication date
WO2022084224A1 (fr) 2022-04-28
EP4233495A1 (fr) 2023-08-30
US20230371167A1 (en) 2023-11-16
FR3115394B1 (fr) 2022-11-04
FR3115394A1 (fr) 2022-04-22

Similar Documents

Publication Publication Date Title
EP0200221B1 (en) Evaporation cooling module for semiconductor devices
US4000509A (en) High density air cooled wafer package having improved thermal dissipation
US7433188B2 (en) Electronic package with direct cooling of active electronic components
US4748495A (en) High density multi-chip interconnection and cooling package
US5644161A (en) Ultra-high density warp-resistant memory module
KR0139276B1 (ko) 반도체 장치 및 그의 제조 방법
US6861287B2 (en) Multiple chip stack structure and cooling system
US4805420A (en) Cryogenic vessel for cooling electronic components
US20170303431A1 (en) Silicon Cooling Plate With An Integrated PCB
JPH02123774A (ja) 超伝導素子用パッケージ
JP2003533009A (ja) ２重格納部光電子パッケージ
US20160150678A1 (en) Silicon Cooling Plate With An Integrated PCB
CN103329264A (zh) 带有复数个具有分段式贯通硅通路的堆叠有源芯片的微电子组件
KR20110090762A (ko) 반도체 소자 수납용 패키지 및 그것을 사용한 반도체 장치
US20220344562A1 (en) Quantum device
JPH077282A (ja) 回路部品をパックする装置
US4734820A (en) Cryogenic packaging scheme
US20240196513A1 (en) Substrate Structure and Terminal Device
US5306866A (en) Module for electronic package
TW202224086A (zh) 電子晶片支撐件
TWI616740B (zh) Computing device
US11678433B2 (en) Printed circuit board assembly for edge-coupling to an integrated circuit
TW202004408A (zh) 用於沉浸冷卻式電子裝置的多路輸入輸出電路板
CN217849917U (zh) 冷板式液冷机柜及数据中心
CN219802766U (zh) 一种电子设备