TW202222493A - 研磨墊及使用該研磨墊之用於製備半導體裝置的方法 - Google Patents

研磨墊及使用該研磨墊之用於製備半導體裝置的方法 Download PDF

Info

Publication number
TW202222493A
TW202222493A TW110129664A TW110129664A TW202222493A TW 202222493 A TW202222493 A TW 202222493A TW 110129664 A TW110129664 A TW 110129664A TW 110129664 A TW110129664 A TW 110129664A TW 202222493 A TW202222493 A TW 202222493A
Authority
TW
Taiwan
Prior art keywords
polishing
layer
composition
zeta potential
polishing pad
Prior art date
Application number
TW110129664A
Other languages
English (en)
Other versions
TWI824280B (zh
Inventor
尹鍾旭
許惠暎
安宰仁
金京煥
Original Assignee
南韓商Ｓｋｃ索密思股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200106557A external-priority patent/KR102413115B1/ko
Priority claimed from KR1020200106556A external-priority patent/KR102415203B1/ko
Priority claimed from KR1020200106555A external-priority patent/KR102410612B1/ko
Priority claimed from KR1020200106558A external-priority patent/KR102237346B1/ko
Application filed by 南韓商Ｓｋｃ索密思股份有限公司 filed Critical 南韓商Ｓｋｃ索密思股份有限公司
Publication of TW202222493A publication Critical patent/TW202222493A/zh
Application granted granted Critical
Publication of TWI824280B publication Critical patent/TWI824280B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/22—Lapping pads for working plane surfaces characterised by a multi-layered structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B53/00—Devices or means for dressing or conditioning abrasive surfaces
    • B24B53/017—Devices or means for dressing, cleaning or otherwise conditioning lapping tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D18/00—Manufacture of grinding tools or other grinding devices, e.g. wheels, not otherwise provided for
    • B24D18/009—Tools not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本發明提供一種研磨墊、製備該研磨墊的製程及使用該研磨墊之用於製備半導體裝置的製程。在該研磨墊中，根據研磨漿料之類型將研磨表面之表面ζ電位及其比值控制在特定範圍，從而有可能改善出現在該半導體基材表面上之刮痕及表面缺陷的特性，及進一步提高研磨速率。

Description

研磨墊及使用該研磨墊之用於製備半導體裝置的方法
發明領域
本發明有關於一種用於研磨製程的墊及使用此墊之用於製備半導體裝置的製程之技術。
發明背景
在各不同技術領域中，化學機械平坦化(CMP)或化學機械研磨(CMP)製程之進行可出於各種不同的目的。CMP製程是在待研磨之物件的某一面上進行。進行研磨的目的可能是將待研磨的那一面平坦化、去除聚集材料、解決晶格損壞問題及去除刮痕和污染源。
半導體製程中之CMP製程技術，可根據待研磨的薄膜物質之品質或研磨後表面之形狀分類。例如，其可根據待研磨的薄膜物質，分成單晶矽或多晶矽。其可根據雜質或金屬層如鵭(W)、銅(Cu)、鋁(Al)、銣(Ru)及鉭(Ta)之類型，分類成針對各種氧化物層之CMP製程。此外，根據研磨後之表面形狀，其可分類成減少基材表面粗糙度之製程、平坦化多層電路佈線引起的台階之製程及用於在研磨後選擇性形成電路佈線之元件隔離製程。
在製備半導體裝置之製程中可能進行很多次的CMP製程。半導體裝置包含多層，各層包含複雜且精細的電路圖案。此外，近年來，半導體裝置之單個晶片的尺寸縮小，且各層之圖案進化得更複雜且更精細。據此，在製備半導體裝置之製程中，CMP製程之目的已經擴展到不僅用於平坦化電路佈線之目的，且用於分離電路佈線及改善佈線表面的應用等等。因此，需要更成熟可靠的CMP性能。
CMP中使用的研磨墊是透過磨擦以機械方式將待研磨的那一面處理至所需的位準之製程組件。就研磨後待研磨物件的厚度均勻度、研磨表面的平整度及研磨品質而言，其可能是最重要的因子之一。 先前技術文件 專利文件 (專利文件1)韓國專利案第10-1608901號。
本發明之詳細說明 技術問題
本發明之一個目的是提供一種研磨墊及製備該研磨墊的製程，其中根據研磨漿料之類型將該研磨墊的表面ζ電位及其比值控制在特定範圍，從而有可能在無論二氧化矽的類型及待研磨目標層的類型為何之各種環境下，改善出現在半導體基材表面上之表面缺陷特性如刮痕及震痕，及連續及不連續地於各別的製程步驟中施用單個研磨墊，同時為所有這些實現適當的研磨速率。
本發明之另一目的係提供一種使用該研磨墊製備可用於氧化物層及鵭層二者之待研磨層之半導體裝置，同時實現適當的研磨速率的製程。 解決問題的方法
本發明提供一種研磨墊，其包含一研磨層，其中當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以下關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以下關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ電位(PZ1)中之至少一個與該第二表面ζ電位(PZ2)中之至少一個滿足以下關係式2： [關係式1] 表面ζ電位 = 固定層之(-) ζ電位 + 該組成物之ζ電位 [關係式2] -20 ≤
Figure 02_image001
≤ 0。
在另一個實施例中，本發明提供一種製備研磨墊的製程，其包含製備一預聚合物組成物；製備一用於製備研磨層之組成物，其包含該預聚合物組成物、一發泡劑及一固化劑；及固化該用於製備研磨層之組成物，以製得一研磨層，其中當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以上關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以上關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ電位(PZ1)中之至少一個與該第二表面ζ電位(PZ2)中之至少一個滿足以上關係式2。
在又另一個實施例中，本發明提供一種製備半導體裝置的製程，其包含提供包含一研磨層之一研磨墊；及在該研磨層之研磨表面與一待研磨物件之表面彼此接觸之同時，相對地旋轉其等，以研磨該待研磨物件，其中該待研磨物件包含氧化物層、鵭層或其等之複合層，及當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以上關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以上關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ電位(PZ1)中之至少一個與該第二表面ζ電位(PZ2)中之至少一個滿足以上關係式2。 本發明之有益效果
在根據該實施例之研磨墊中，根據研磨漿料之類型將該研磨墊的表面ζ電位及其比值控制在特定範圍，從而有可能改善出現在該半導體基材表面上之表面缺陷特性如刮痕及震痕，及進一步提高研磨速率。
特別是，在根據該實施例之研磨墊中，控制該研磨墊之表面ζ電位，從而有可能在使用單個研磨墊研磨氧化物層及鵭層之研磨環境下實現適當的研磨速率，以及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。
此外，在根據該實施例之研磨墊中，控制該研磨墊之表面ζ電位，從而有可能在使用單個研磨墊對氧化物層之各種製程(如粗及細加工)中使此等如刮痕及震痕之表面缺陷減至最少，同時實現適當的研磨速率，以及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。
此外，在根據該實施例之研磨墊中，控制該研磨墊之表面ζ電位，從而有可能使用單個研磨墊對二氧化矽與氧化鈰漿料二者實現適當範圍的研磨性能，以及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。
此外，在根據該實施例之研磨墊中，控制該研磨墊之表面ζ電位，從而有可能使用單個研磨墊對酸性與鹼性漿料環境或對二氧化矽與氧化矽漿料實現適當範圍的研磨性能，以及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。
進行本發明之最佳模式
參考下列實施例，將使得本發明之優點和特徵及實現該優點和特徵之方法變得顯而易見。然而，本發明不限於下文所揭示的實施例，其可以各種不同的形式實施。此等實施例使得本發明之揭示內容完整，且使本領域普通技術人員充分了解本發明之範疇。本發明僅由申請專利範圍之範疇界定。
為清楚表現圖式中各個不同的層及區域，厚度是放大的。為方便說明起見，圖式中某些層及區域係放大的。在本發明之整個說明書中，相同的參考數字意指相同的元件。
此外，當在本文中使用一個部份如層、膜、區、板等等，在另一部份“上方”或“上”時，不僅包含“直接”在另一個部份上之情況，還包含之間有另一個部份之情況。相反地，當一個部份“直接在另個一部份上”時，意指之間沒有其它部份。此外，當一個部份如層、膜、區、板等等在另一個部份“下方”或“下”時，不僅包含“直接”在另一個部份下之情況，且包含之間有另一個部份之情況。相反地，當一個部份“直接在另一個部份下”時，意指之間沒有其它部份。
在本發明之一個實施例中，提供有一種研磨墊，其包含一研磨層，其中當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以下關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以下關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ電位(PZ1)中之至少一個與該第二表面ζ電位(PZ2)中之至少一個滿足以下關係式2： [關係式1] 表面ζ電位 = 固定層之(-) ζ電位 + 該組成物之ζ電位 [關係式2] -20 ≤
Figure 02_image001
≤ 0。
製造半導體的製程中之研磨製程，係使研磨墊、研磨漿料及待研磨的膜物質緊密聯合之方式進行。通常，其是在研磨墊與膜物質之間的接觸界面提供研磨漿料時進行。該研磨漿料是包含具有電氣特性的組份之組成物。該待研磨的膜物質可包含導體或半導體膜物質。該研磨墊具有預定的化學組成。此外，其等在半導體製造過程期間基本上彼此接近。因此，他們根據其等各別的材料性質及其等於製程期間的相對位置，具有相互的電氣影響。
在該研磨墊、該研磨漿料及該待研磨的膜物質之電氣性質方面，當相互的吸引力及排斥力達到一適當的位準時，可使該待研磨的膜物質上之缺陷如刮痕及震痕減至最少，同時在研磨速率及平整度方面可實現期望的研磨性能。例如，假如該研磨墊、該研磨漿料與該待研磨的膜物質間之電氣吸引力太強，則該研磨漿料中之研磨粒子可能會凝集在該研磨墊上，從而在該待研磨的膜物質表面上產生缺陷如刮痕或震痕。例如，假如該研磨墊、該研磨漿料與該待研磨的膜物質間之電氣排斥力太強，則該待研磨的膜物質之研磨速率可能會下降，從而在製程效率及研磨平整度方面產生問題。因此，將該研磨墊、該研磨漿料與該待研磨的膜物質間之電氣性質控制在一適當位準，是一個非常重要的因子。
ζ電位通常意指懸浮液中粒子表現出的物理性質。在粒子周圍存在二種液體層：離子形成強邊界的內區(主幹層：電子層)；及其等弱結合的外區(擴散)。外區(擴散)是理論邊界內離子及粒子穩定存在的區域。例如，假如粒子移動，則在內區中之離子在一特定邊界內移動。另一方面，存在特定邊界外之離子獨立於粒子移動，像是巨大的分散劑。在此邊界處的電位即為ζ電位。研磨漿料作為其中分散有研磨粒子之懸浮液時，具有其自身的ζ電位。
因為研磨墊為固化樹脂，不呈懸浮狀態，所以其沒有一般定義的ζ電位。在一個實施例中，表面ζ電位被設計為代表研磨墊之研磨性能的指標，及研磨墊之表面ζ電位可藉由以上關係式1，與具有一特定ζ電位之懸浮狀態下的標準組成物之關聯來定義。
於下文中，將參考圖1更詳細地說明該研磨墊之表面ζ電位。
圖1是描述研磨墊之表面ζ電位的示意圖。參考圖1，研磨墊(100)可包含研磨層(10)。研磨層(10)可包含用於直接或間接接觸以研磨一待研磨的膜物質之研磨表面(11)。研磨墊(100)可由單一個研磨層(10)構成，或可具有包含研磨層(10)之多層結構。參考圖1，根據一個實施例之研磨墊(100)在研磨層(10)之一面上可包含一黏合層(30)及一緩衝層(20)，但不限於此。
當於研磨墊(100)之研磨表面(11)上施加具有自身ζ電位之預定標準組成物時，其具有固定層(110)、離子擴散層(120)及滑動面(130)。固定層(110)是標準組成物中穩定存在研磨表面(11)上之粒子所形成的層。其是對應於通常為懸浮液定義的ζ電位中之內區(主幹層：電子層)的區域。離子擴散層(120)是相較於固定層(110)，該標準組成物中的粒子與研磨表面(11)相對弱結合的區域。其是與研磨表面(11)間隔一特定距離之區域。離子擴散層(120)是對應於通常為懸浮液定義的ζ電位中之外區(擴散)的區域。滑動面(130)存在離子擴散層(120)與固定層(110)間之界面處。固定層(110)與離子擴散層(120)由此邊界隔開。滑動面(130)是對應於通常為懸浮液定義的ζ電位中之特定邊界的區域。
在一個實施例中，根據關係式1，研磨墊的表面ζ電位定義為固定層(110)之ζ電位值的負(-)值和對應的標準組成物之ζ電位值的總合。例如，如圖1所示，假如固定層(110)之電荷是正的(+)，則固定層(110)附近的研磨表面將帶有負(-)電荷。因此，在推導該研磨墊之表面ζ電位時，使用在固定層(110)之ζ電位值上加(-)所獲得的值。當將該標準組成物中粒子的ζ電位相對於與研磨表面的距離之變化繪成圖表時，固定層(110)之ζ電位定義為該圖表的Y截距值。粒子的ζ電位係通過電泳遷移率測量。
假如該研磨墊滿足根據關係式1之表面ζ電位相關的特定條件，即根據關係式2之條件，則有可能根據該研磨墊、將在使用該研磨墊的製程中使用的研磨漿料與該待研磨的膜物質之間的相互反應，實現可靠的研磨性能。
該第一組成物及該第二組成物是氫離子濃度(pH)彼此不同的組成物。針對各組成物之研磨表面的表面ζ電位將彼此不同。從該第一組成物導出的第一表面ζ電位(PZ1)與從該第二組成物導出的第二表面ζ電位(PZ2)之比值滿足一預定範圍具有技術上的重要性，即，當該研磨墊應用於實際製程時，能夠同時進行不同材料膜物質的研磨，且具有優異的性能。
同時，在本發明之另一個實施例中，該研磨墊包含一研磨層，其中當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以上關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為7.5至9.5之一第三組成物進行研磨時，該研磨層之研磨表面具有一第三表面ζ電位(PZ3)，其是由以上關係式1針對該第三組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ 電位(PZ1)中之至少一個及該第三表面ζ電位(PZ3)中之至少一個滿足以下關係式3： [關係式3] 1 ≤
Figure 02_image003
≤ 5。
該第一組成物及該第三組成物是氫離子濃度(pH)彼此不同的組成物。針對各組成物之研磨表面的表面ζ電位將彼此不同。從該第一組成物導出的第一表面ζ電位(PZ1)與從該第三組成物導出的第三表面ζ電位(PZ3)之比值滿足一預定範圍，意指當該研磨墊應用於實際製程時，有可能在使用單個研磨墊對氧化物層之各種製程(如粗及細加工)中，使表面缺陷如刮痕及震痕減至最少，同時實現優異的研磨性能，以及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。
在本發明之又另一實施例中，該研磨墊包含一研磨層，其中當使用具有氫離子濃度(pH)為8至12，具體地大於9.5至12，之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以上關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以上關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為7.5至9.5之一第三組成物進行研磨時，該研磨層之研磨表面具有一第三表面ζ電位(PZ3)，其是由以上關係式1針對該第三組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ電位(PZ1)中之至少一個、該第二表面ζ電位(PZ2)中之至少一個及該第三表面ζ電位(PZ3)中之至少一個滿足以下關係式4： [關係式4] 1.1 ≤
Figure 02_image005
≤ 50。
該第一組成物、該第二組成物及該第三組成物是氫離子濃度(pH)彼此不同的組成物。針對各組成物之研磨表面的表面ζ電位將彼此不同。從該第一組成物導出的第一表面ζ電位(PZ1)與從該第二組成物導出的第二表面ζ電位(PZ2)之乘積(PZ1×PZ2)，對從該第三組成物導出的第三表面ζ電位(PZ3)之比值(PZ1×PZ2/PZ3，關係式4)滿足一預定範圍，意指當該研磨墊應用於實際製程時，其讓使用不同類型的研磨漿料之研磨能夠同時進行且具有優異的性能。
具體地，滿足關係式4之研磨墊之優點在於，有可能在使用不同類型的研磨漿料，具體地二氧化矽及氧化鈰漿料，之研磨環境下，實現一系列優異的研磨性能，使得此等如刮痕及震痕之表面缺陷減至最少，以及連續或不連續地將單個研磨墊應用於使用二氧化矽及氧化鈰漿料之各別的製程步驟中。
在本發明之又另一個實施例中，該研磨墊包含一研磨層，其中當使用具有氫離子濃度(pH)為8至12，具體地大於9.5至12，之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以上關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以上關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為7.5至9.5之一第三組成物進行研磨時，該研磨層之研磨表面具有一第三表面ζ電位(PZ3)，其是由以上關係式1針對該第三組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ電位(PZ1)中之至少一個、該第二表面ζ電位(PZ2)中之至少一個及該第三表面ζ電位(PZ3)中之至少一個滿足以下關係式5： [關係式5] 1 ≤
Figure 02_image007
≤ 5。
從該第二組成物導出的第二表面ζ電位(PZ2)與從該第一組成物導出的第一表面ζ電位(PZ1)間之差(PZ2 – PZ1)，對從該第二組成物導出的第二表面ζ電位(PZ2)與從該第三組成物導出的第三表面ζ電位(PZ3)間之差(PZ2 – PZ3)的比值((PZ2 – PZ1)/(PZ2 – PZ3))滿足一預定範圍，意指當該研磨墊應用於實際製程時，其使得在不同研磨漿料或使用不同類型的研磨漿料之環境下的研磨能夠同時進行且具有優異的性能。
具體地，滿足關係式5之研磨墊之優點在於，有可能在不同的研磨環境下，具體地酸性與鹼性環境或二氧化矽與氧化矽漿料之環境下，實現優異的研磨性能，以使如刮痕及震痕之表面缺陷減至最少，及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。
假如該研磨墊滿足根據關係式1之表面ζ電位相關的預定條件，即根據關係式2至5中之一個或多個之條件，則有可能在根據該研磨墊、將在使用該研磨墊的製程中使用的研磨漿料與該待研磨的膜物質之間的相互反應，實現可靠的研磨性能。
在一個實施例中，該第一組成物可具有8至12之氫離子濃度(pH)，例如9至12，例如大於9.5至12，例如9至11，例如10至12，例如10至11.5，例如10.5 (±0.5)。
在一個實施例中，該第二組成物可具有2至6之pH，例如2至5，例如3至6，例如3至5，例如4 (±0.5)。
在一個實施例中，該第三組成物可具有7.5至9.5之氫離子濃度(pH)，例如7.8至9.3，例如7.8至9，例如8.5 (± 0.5)。
該第一組成物及該第三組成物可為鹼性漿料，而該第二組成物可為酸性漿料。雖然該第一組成物及該第三組成物是鹼性漿料，但該第一組成物包含二氧化矽粒子，而該第三組成物包含氧化鈰粒子。其等在pH值方面可彼此差例如約0.5至4.5，例如約0.5至4，例如約1至3.5，例如約1至3。
在根據一個實施例之研磨墊中，該關係式1中的固定層之ζ電位可根據該研磨墊之研磨層的化學及物理性質及該標準組成物之類型變化。當針對使用該第一組成物之研磨墊的研磨表面測量的固定層之第一ζ電位為IZ1時，當針對使用該第二組成物之研磨墊的研磨表面測量的固定層之第二ζ電位為IZ2時，及當針對使用該第三組成物之研磨墊的研磨表面測量的固定層之第三ζ電位為IZ3時，針對該第一組成物的固定層之ζ電位IZ1可為約+5 mV至約+30 mV，針對該第二組成物的固定層之ζ電位IZ2可為約-5 mV至約+15 mV，及針對該第三組成物的固定層之ζ電IZ3可為約-15 mV至約+10 mV。
具體地，該固定層之第一ζ電位(IZ1)可為約+5 mV至約+30 mV，例如約+8 mV及約+28 mV，例如約+10 mV至約+25 mV，例如約+11 mV至約+23 mV，例如約+15 mV至約+25 mV。
該固定層之第二ζ電位(IZ2)可為約-5 mV至約+15 mV，例如約-2 mV及約+12 mV，例如約-1 mV至約+8 mV，例如約-0.7 mV至約+6 mV，例如約-0.7 mV至約+4 mV。
該固定層之第三ζ電位(IZ3)可為約-15 mV至約+10 mV，例如約-10 mV及約+8 mV，例如約-10 mV至約+7 mV，例如約-9 mV至約+6 mV，例如約-8.8 mV至約+6 mV。
在一個實施例中，該第一組成物可包含具有平均粒徑為約130 nm至約160 nm之二氧化矽粒子及具有-50 mV至-30 mV之ζ電位，該第二組成物可包含具有平均粒徑為約30 nm至約50 nm之二氧化矽粒子及具有+10 mV至+30 mV之ζ電位，及該第三組成物可包含具有平均粒徑為約130 nm至約170  nm，具體地約130 nm至約160  nm之氧化鈰粒子及具有-55 mV至-35 mV之ζ電位。
該第一組成物、該第二組成物及該第三組成物中之每一個的ζ電位可由其組份及其等之含量決定。任何三種含有相同組份相同含量之組合物將具有相同的ζ電位值。然而任何三種具有相同ζ電位值之組成物不一定含有相同的組份相同的含量。
在一個實施例中，該第一組成物可包含發煙二氧化矽粒子，該第二組成物可包含膠體二氧化矽粒子，而該第三組成物可包含氧化鈰粒子，例如濕氧化鈰粒子。
在具有針對包含發煙二氧化矽粒子之第一組成物、包含膠體二氧化矽粒子之第二組成物及包含氧化鈰粒子之第三組成物之表面ζ電位滿足以上關係式2至5中之至少一個之研磨表面，同時該組成物中之每一個具有上述的ζ電位之研磨墊方面，優點在於有可能在使用不同類型的研磨漿料之研磨環境下，實現一系列的優異研磨性能，使得此等如刮痕及震痕之表面缺陷減至最少，在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊，及對所有的膜物質保證優異的研磨性能。
在一個實施例中，該發煙二氧化矽粒子可具有130 nm至160 nm之平均粒徑，例如140 nm至160 nm，例如150 (±5) nm。在一個實施例中，該膠體二氧化矽粒子可具有30 nm至50 nm之平均粒徑，例如30 nm至45 nm，例如40 (±5) nm。在一個實施例中，該氧化鈰粒子可具有130 nm至170 nm之平均粒徑，例如130 nm至160 nm，例如140 nm至160 nm，例如150 (±5) nm。
根據本發明之一個實施例，該第一組成物可為具有自身的ζ電位為-50 mV至-30 mV之組成物。該第一組成物之ζ電位可為例如-50 mV至-35 mV，例如-50 mV至-40 mV，例如-48 mV至-35 mV，例如-48 mV至-40 mV，例如-47 mV至-35 mV，例如-47 mV至-40 mV，例如-46 mV至-38 mV，例如-46 mV至-40 mV，例如-45 mV至-38 mV，例如-45 mV至-40 mV，例如-44 mV至-38 mV，例如-44 mV至-40 mV，例如-43 mV至-38 mV，例如-43 mV至-40 mV，例如-42 mV至-38 mV，例如-42 mV至-40 mV，例如-42 mV至-41 mV。
該第二組成物可為具有自身ζ電位為+10 mV至+30 mV之組成物。該第二組成物之ζ電位可為例如+15 mV至+30 mV，例如+20 mV至+30 mV，例如+20 mV至+28 mV，例如+20 mV至+27 mV，例如+20 mV至+26 mV，例如+20 mV至+25 mV，例如+20 mV至+24 mV，例如+20 mV至+23 mV，例如+21 mV至+23 mV。
該第三組成物可為具有自身ζ電位為-55 mV至-35 mV之組成物。該第三組成物之ζ電位可為例如-50 mV至-35 mV，例如-50 mV至-40 mV，例如-50 mV至-43 mV，例如-48 mV至-43 mV，例如-47 mV至-43 mV，例如-46 mV至-43 mV，例如-46 mV至-44 mV。
在具有針對包含發煙二氧化矽粒子(具有以上平均粒徑)之第一組成物及包含膠體二氧化矽粒子(具有以上平均粒徑)之第二組成物之表面ζ電位滿足關係式2之條件之研磨表面，同時該組成物中之每一個具有上述的ζ電位之研磨墊方面，優點在於有可能在對具有不同材料之膜物質的待研磨物件(具體地，具有氧化物層的待研磨物件及具有鵭(W)層的待研磨物件)連續或不連續地進行研磨製程時，對所有的膜物質保證優異的研磨性能。
此外，在具有針對包含發煙二氧化矽粒子(具有以上平均粒徑)之第一組成物及包含氧化鈰粒子(具有以上平均粒徑)之第三組成物之表面ζ電位滿足關係式3之條件之研磨表面，同時該組成物中之每一個具有上述的ζ電位之研磨墊方面，優點在於有可能在對具有氧化物層的待研磨物件連續或不連續地進行該粗及細加工時，對氧化物層之粗及細加工二者保證優異的研磨性能。
此外，在具有針對包含發煙二氧化矽粒子(具有以上平均粒徑)之第一組成物、包含膠體二氧化矽粒子(具有以上平均粒徑)之第二組成物及包含氧化鈰粒子(具有以上平均粒徑)之第三組成物之表面ζ電位滿足關係式4之條件之研磨表面，同時該組成物中之每一個具有上述的ζ電位之研磨墊方面，優點在於有可能在連續或不連續地進行使用二氧化矽漿料及氧化矽漿料之各別的研磨製程時，對氧化物層、鵭層或二者保證優異的研磨性能，且沒有產生表面缺陷。
此外，在具有針對包含發煙二氧化矽粒子之第一組成物、包含膠體二氧化矽粒子之第二組成物及包含氧化鈰粒子之第三組成物之表面ζ電位滿足關係式5之條件之研磨表面，同時該組成物中之每一個具有上述的ζ電位之研磨墊方面，優點在於有可能在不同的研磨環境下，具體地當該漿料環境是酸性及鹼性或當使用二氧化矽漿料及氧化鈰漿料時，實現優異的研磨性能，使得如刮痕及震痕之表面缺陷減至最小，及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。
該第一組成物、該第二組成物及該第三組成物之ζ電位，各具有上述的數值範圍中之一的固定值。因此，從該第一組成物、該第二組成物及該第三組成物導出的第一表面ζ電位(PZ1)、第二表面ζ電位(PZ2)及第三表面ζ電位(PZ3)也各具有固定值。
PZ1可為例如-70 mV至-45 mV，例如-70 mV至-48 mV，例如-69 mV至-50 mV，例如-68 mV至-50 mV，例如-67 mV至-50 mV，例如-66 mV至-51 mV，例如-65 mV至-51 mV。
PZ2可為例如+10 mV至+30 mV，例如+12 mV至+28 mV、+14 mV至+26 mV、+15 mV至+26 mV、+16 mV至+26 mV、+16 mV至+25 mV或+16 mV至+23mV。
PZ3可為例如-60 mV至-30 mV，例如-58 mV至-30 mV，例如-56 mV至-32 mV，例如-55 mV至-32 mV，例如-55 mV至- 35 mV，例如-54 mV至-35 mV，例如-52 mV至-35 mV。
在根據一個實施例之研磨墊中，只要至少一個PZ1值及至少一個PZ2值滿足關係式2之條件，則即使另一個PZ1值及另一個PZ2值無法滿足關係式2之條件，仍可實現本發明的優點。即，關係式2之條件是，該研磨表面之該第一表面ζ電位(PZ1)中之至少一個對該第二表面ζ電位(PZ2)中之至少一個的比值(PZ1/PZ2)在-20至0之範圍內。PZ1/PZ2可為例如-10至0，例如-5至0，例如-4至0，例如-3至0。
在根據另一個實施例之研磨墊中，只要至少一個PZ1值及至少一個PZ3值滿足關係式3之條件，則即使另一個PZ1值及另一個PZ3值無法滿足關係式3之條件，仍可實現本發明的優點。即，關係式3之條件是，該研磨表面之該第一表面ζ電位(PZ1)中之至少一個對該第三表面ζ電位(PZ3)中之至少一個的比值(PZ1/PZ3)在1至5之範圍內。PZ1/PZ3可為例如大於1至5，例如大於1至3，例如大於1至2，例如1.05至1.8，例如1.05至1.5。
在根據又另一個實施例之研磨墊中，只要該第一表面ζ電位(PZ1)中之至少一個、該第二表面ζ電位(PZ2)中之至少一個及該第三表面ζ電位(PZ3)中之至少一個滿足關係式4之條件，則即使另一個PZ1值、另一個PZ2值及另一個PZ3值無法滿足關係式4之條件，仍可實現本發明之優點。即，該關係式4之條件是，該第一表面ζ電位(PZ1)中之至少一個與該第二表面ζ電位(PZ2)中之至少一個之乘積(PZ1×PZ2)對該第三表面ζ電位(PZ3)中之至少一個的比值(PZ1×PZ2/PZ3)在1.1至50之範圍內。PZ1×PZ2/PZ3可為例如5至50，例如10至50，例如15至40，例如17至35。
在PZ1×PZ2/PZ3方面，因為PZ1與PZ2指的是從包含相同類型之二氧化矽粒子(發煙二氧化矽粒子或膠體二氧化矽粒子)之組成物(該第一組成物或該第二組成物)導出的表面ζ電位值，而PZ3指的是從包含氧化鈰粒子之組成物導出的表面ζ電位值，所以PZ1×PZ2/PZ3可意指從包含二氧化矽粒子之組成物導出的表面ζ電位值對從包含氧化鈰粒子之組成物導出的表面ζ電位值之比值。具有研磨表面滿足關係式4之研磨墊之優點在於，有可能在使用不同類型的研磨漿料，具體地二氧化矽及氧化鈰漿料之研磨環境中，表現出一系列優異的研磨性能，使得如刮痕及震痕之表面缺陷減至最少，及連續或不連續地於使用二氧化矽及氧化鈰漿料之各別製程步驟中施用單個研磨墊。
在根據又另一個實施例中，只要該第一表面ζ電位(PZ1)中之至少一個、該第二表面ζ電位(PZ2)中之至少一個及該第三表面ζ電位(PZ3)中之至少一個滿足關係式5之條件，即使另一個PZ1值、另一個PZ2及另一個PZ3值無法滿足關係式5之條件，仍可實現本發明之優點。即，關係式5之條件是，該研磨表面之第二表面ζ電位(PZ2)中之至少一個與該第一表面ζ電位(PZ1)中之至少一個的差(PZ2 – PZ1)，對該第二表面ζ電位(PZ2)中之至少一個與該第三表面ζ電位(PZ3)中之至少一個的差(PZ2 – PZ3)之比值((PZ2 – PZ1)/(PZ2 – PZ3))在1至5之範圍內。(PZ2 – PZ1)/(PZ2 – PZ3)可為例如大於1至5，例如1.02至4，例如1.02至3，例如1.02至2。
同時，該第二表面ζ電位(PZ2)中之至少一個與該第一表面ζ電位(PZ1)中之至少一個的差(PZ2 – PZ1)可為50 mV至100 mV。PZ2 – PZ1可為例如60 mV至100 mV，例如65 mV至100 mV，例如65 mV至95 mV，或例如65 mV至90 mV。
該第二表面ζ電位(PZ2)中之至少一個與該第三表面ζ電位(PZ3)中之至少一個的差(PZ2 – PZ3)可為40 mV至80 mV。PZ2 – PZ3可為例如45 mV至75 mV，例如50 mV至75 mV，例如55 mV至75 mV，或例如64 mV至75 mV。
當PZ2 – PZ1及PZ2 – PZ3滿足以上範圍時，使得當該研磨墊應用於實際製程時，能夠同時進行在具有不同組成物(研磨漿料)或使用不同類型的研磨漿料之環境中的研磨，且具有優異的性能，及有可能改善出現在氧化物層或鵭層上之表面缺陷如刮痕及震痕。
在一個實施例中，當使用該第一組成物研磨氧化物層時，該研磨墊之研磨表面可具有2,750 Å/min至小於2,955 Å/min之研磨速率(OR1)。OR1可為例如2,780 Å/min至小於2,955 Å/min，例如2,800 Å/min至小於2,955 Å/min，例如2,850 Å/min至2,952 Å/min，例如2,890 Å/min至2,950 Å/min，例如大於2,900 Å/min至2,950 Å/min，例如2,920 Å/min至2,950 Å/min。
當使用該第二組成物研磨鵭層時，該研磨墊之研磨表面可具有730 Å/min至850 Å/min之研磨速率(WR2)。WR2可為例如730 Å/min至830 Å/min，例如770 Å/min至820 Å/min，例如780 Å/min至800 Å/min，例如783 Å/min至800 Å/min。
當使用該第三組成物研磨氧化物層時，該研磨墊之研磨表面可具有2,200 Å/min至2,955 Å/min之研磨速率(OR3)。OR3可為例如2,200 Å/min至2,800 Å/min，例如2,200 Å/min至2,700 Å/min，例如2,200 Å/min至2,600 Å/min，例如2,300 Å/min至2,600 Å/min。
在一個實施例中，該研磨墊可具有OR1對WR2之比(OR1/WR2)為3.0至4.5，例如3.2至4.2，例如3.5至4.0，例如3.6至3.8，例如3.65至3.78。
OR1及WR2可為用於測定該研磨性能，特別是該研磨墊對氧化物層及鵭(W)層之研磨速率之因素，是否達到期望位準的間接指標。該研磨性能可藉由綜合地考慮各種因素來評估，如研磨選擇性及結構缺陷以及研磨速率。當根據一個實施例之研磨墊具有滿足對OR1與WR2之要求的研磨表面時，有可能實現適當的研磨速率，同時實現使結構缺陷如凹陷、刮痕及震痕減至最少之優點。
在另一個實施例中，該研磨墊可具有OR1對OR3之比值(OR1/OR3)為1.0至1.5，例如1.1至1.4，例如1.12至1.30，例如1.12至1.17，例如1.24至1.30。
OR1及WR3可為用於測定該研磨墊之研磨速率之因素，在各種製程中(如使用二氧化矽研磨漿料及/或氧化鈰研磨漿料，以研磨墊對氧化物層之粗及細加工)是否達到期望的位準之間接指標。該研磨性能可藉由綜合地考慮各種因素來評估，如研磨選擇性及結構缺陷以及研磨速率。當根據一個實施例之研磨墊具有滿足對OR1與WR3之要求的研磨表面時，有可能實現適當的研磨速率，同時實現使結構缺陷如凹陷、刮痕及震痕減至最少之優點。
在又另一個實施例中，OR1與WR2之乘積對OR3的比值(OR1×WR2/OR3)可為800至1,300，例如850至1,250，例如890至1,200，例如890至1,020，或例如930至1,020。
OR1、WR2及OR3可為用於測定研磨性能，特別是該研磨墊對氧化物層及鵭(W)層之研磨速率之因素，是否到達期望位準的間接指標。該研磨性能可藉由綜合地考慮各種因素來評估，如研磨選擇性及結構缺陷以及研磨速率。當根據一個實施例之研磨墊具有滿足對OR1、WR2與WR3之要求的研磨表面時，有可能實現適當的研磨速率，同時實現使結構缺陷如凹陷、刮痕及震痕減至最少之優點。
在又另一個實施例中，WR2與OR1間之差(WR2 – OR1)對WR2與OR3間之差(WR2 – OR3)的比值((WR2 – OR1)/(WR2 – OR3))可為1至2，例如1至1.8，例如1至1.6，例如1至1.5或例如1.1至1.5。
OR1、WR2及OR3可為用於測定研磨性能，特別是該研磨墊對氧化物層及鵭(W)層之研磨速率之因素，是否到達期望位準之間接指標。該研磨性能可藉由綜合地考慮各種因素來評估，如研磨選擇性及結構缺陷以及研磨速率。當根據一個實施例之研磨墊具有滿足對OR1、WR2與WR3之要求的研磨表面時，有可能實現適當的研磨速率，同時實現使結構缺陷如凹陷、刮痕及震痕減至最少之優點。
在一個實施例中，該研磨層可具有包含多個孔之多孔結構。具體地，該研磨層中所含的多個孔之數均直徑可為約10μm至約40μm，例如約10μm至約35μm，例如約12μm至約30μm，例如約14μm至約30μm，例如約16μm至約30μm，例如約14μm至約28μm，例如約16μm至約28μm。該孔之數均直徑可定義為該多個孔之直徑的總合除以該孔的數目所獲得的平均值。
在一個實施例中，該研磨墊可包含一研磨層，其包含由包含胺甲酸乙酯基預聚合物、一固化劑及一發泡劑之組成物形成的固化產物。
該組成物中所含的各個組份將於下文中詳細描述。
“預聚合物”通常意指具有相對低分子量的聚合物，其中將聚合程度調整至中間位準，以便在產生固化產物之過程中方便模製一模製物件。預聚合物可自我或在與另一可聚合化合物反應後模製成最終的固化產物。
在一個實施例中，該胺甲酸乙酯基預聚合物可藉由異氰酸酯化合物與多元醇的反應製備。
該胺甲酸乙酯基預聚合物之製備中所使用的異氰酸酯化合物可為一種選自於由下列所構成之群組：芳族二異氰酸酯、脂族二異氰酸酯、脂環族二異氰酸酯或其等之組合。
該異氰酸酯化合物可例如包含一種選自於由下列所構成之群組：2,4-甲苯二異氰酸酯(2,4-TDI)、2,6-甲苯二異氰酸酯(2,6-TDI)、萘-1,5-二異氰酸酯、對伸苯基二異氰酸酯、甲苯胺二異氰酸酯、4,4'-二苯甲烷二異氰酸酯、六亞甲基二異氰酸酯、二環己基甲烷二異氰酸酯、異佛爾酮二異氰酸酯及其等之組合。
該多元醇是每分子含有至少二個或多個羥基(-OH)之化合物。例如，其可包含一種選自於由下列所構成之群組：聚醚多元醇、聚酯多元醇、聚碳酸酯多元醇、丙烯酸多元醇及其等之組合。
該多元醇可包含例如一種選自於由下列所構成之群組：聚四亞甲基醚二醇、聚丙烯醚二醇、乙二醇、1,2-丙二醇、1,3-丙二醇、1,2-丁二醇、1,3-丁二醇、2-甲基-1,3-丙二醇、1,4-丁二醇、新戊二醇、1,5-戊二醇、3-甲基-1,5-戊二醇、1,6-己二醇、二乙二醇、二丙二醇、三丙二醇及其等之組合。
該多元醇可具有100克/莫耳至3,000克/莫耳之重量平均分子量(Mw)。該多元醇，例如，可具有約100克/莫耳至約3,000克/莫耳之重量平均分子量(Mw)，例如約100克/莫耳至約2,000克/莫耳，例如約100克/莫耳至約1,800克/莫耳。
在一個實施例中，該多元醇可包含具有重量平均分子量(Mw)為約100克/莫耳至小於約300克/莫耳之低分子量多元醇及具有重量平均分子量(Mw)為約300克/莫耳至約1,800克/莫耳之高分子量多元醇。
該胺甲酸乙酯基預聚合物可具有500克/莫耳至3,000克/莫耳之重量平均分子量(Mw)。該胺甲酸乙酯基預聚合物可具有例如約1,000克/莫耳至約2,000克/莫耳之重量平均分子量(Mw)，例如約1,000克/莫耳至約1,500克/莫耳。
在一個實施例中，用於製備該胺甲酸乙酯基預聚合物之異氰酸酯化合物可包含芳族二異氰酸酯化合物，及該芳族二異氰酸酯化合物可包含例如2,4-甲苯二異氰酸酯(2,4-TDI)及2,6-甲苯二異氰酸酯(2,6-TDI)。用於製備該胺甲酸乙酯基預聚合物之多元醇化合物可包含聚四亞甲基醚二醇(PTMEG)及二乙二醇(DEG)。
在另一個實施例中，用於製備該胺甲酸乙酯基預聚合物之異氰酸酯化合物可包含芳族二異氰酸酯化合物及脂環族二異氰酸酯化合物。例如，該芳族二異氰酸酯化合物可包含2,4-甲苯二異氰酸酯(2,4-TDI)及2,6-甲苯二異氰酸酯(2,6-TDI)，及該脂環族二異氰酸酯化合物可包含二環己基甲烷二異氰酸酯(H12MDI)。用於製備該胺甲酸乙酯基預聚合物之多元醇化合物可包含聚四亞甲基醚二醇(PTMEG)及二乙二醇(DEG)。
該胺甲酸乙酯基預聚合物可具有約5重量%至約11重量%之異氰酸酯端基含量(NCO%)，例如約5重量%至約10重量%，例如約5重量%至約8重量%，例如約8重量%至約10重量%。
該胺甲酸乙酯基預聚合物中之異氰酸酯端基含量(NCO%)，可藉由綜合調整用於製備該胺甲酸乙酯基預聚合之異氰酸酯化合物與多元醇化合物之種類及含量、用於製備該胺甲酸乙酯基預聚合之過程中的製程條件如溫度、壓力及時間及該胺甲酸乙酯基預聚合物之製備中所使用的添加物之類型及含量來設計。
假如該胺甲酸乙酯基預聚合物中之NCO%滿足以上範圍，則可從最終研磨墊之用途及目的角度，以有利於研磨性能之方式，調整該胺甲酸乙酯基預聚合物與固化劑之間的隨後反應中之反應速率、反應時間及最終固化結構。
在一個實施例中，該胺甲酸乙酯基預聚合物可具有約8重量%至約10重量%之異氰酸酯端基含量(NCO%)，例如約8重量%至約9.4重量%。假如該胺甲酸乙酯基預聚合物中之NCO%小於以上範圍，則所獲得的作為基于該研磨墊中化學硬化結構之電氣性質之第一表面ζ電位、第二表面ζ電位該第三表面ζ電位，在研磨速率及平整度方面無法實現期望的研磨性能，及由於削切墊的速率過度增加，可能會有研磨墊夀命縮短之問題。另一方面，假如該NCO%超過以上範圍，則半導體基材上之表面缺陷如刮痕及震痕可能會增加。
該固化劑是會與胺甲酸乙酯基預聚合物產生化學反應形成該研磨層中最終的固化結構之化合物。例如，其可包含胺化合物或醇化合物。具體地，該固化劑可包含一種選自於由下列所構成之群組：芳族胺、脂族胺、芳族醇、脂族醇及其等之組合。
例如，該固化劑可包含一種選自於由下列所構成之群組：4,4'-亞甲基雙(2-氯苯胺) (MOCA)、二乙基甲苯二胺(DETDA)、二胺基二苯基甲烷、二甲基硫代甲苯二胺(DMTDA)、丙二醇雙對胺基苯甲酸酯、亞甲基雙甲基鄰胺基苯甲酸酯、二苯胺二苯碸、間苯二甲胺、異佛爾酮二胺、乙二胺、二乙三胺、三乙四胺、聚丙二胺、聚丙三胺、雙(4-胺基-3-氯苯基)甲烷及其等之組合。
以該胺甲酸乙酯基預聚合物100重量份為基準，該固化劑之含量可為約18重量份至約27重量份，例如約19重量份至約26重量份，例如約20重量份至約26重量份。假如該固化劑之含量滿足以上範圍，則更有利於實現該研磨墊之期望表面ζ電位比值。
在一個實施例中，該固化劑可包含4,4'-亞甲基雙(2-氯苯胺)或二甲基硫代甲苯二胺。以該胺甲酸乙酯基預聚合物100重量份為基準，該固化劑之含量可為約21重量份至約26重量份。透過此，該研磨層中胺甲酸乙酯之固化結構，可產生基于該胺甲酸乙酯基預聚合物與該固化劑間反應的化學特性之電氣性質。此電氣性質可能有利於在期望範圍內實現研磨墊之研磨性能。
該發泡劑是用於在該研磨層中形成孔結構之組份。其可包含一種選自於由下列所構成之群組：固相發泡劑、氣相發泡劑、液相發泡劑及其等之組合。在一個實施例中，該發泡劑可包含固相發泡劑、氣相發泡劑及其等之組合。
該固相發泡劑可具有約5μm至約200μm之平均粒徑，例如約20μm至約50μm，例如約21μm至約50μm，例如約25μm至約45μm。當該固相發泡劑是如下所述的熱膨脹粒子時，該固相發泡劑之平均粒徑可意指熱膨脹粒子之平均粒徑，及當該固相發泡劑是如下所述的未膨脹粒子時，意指其等經熱或壓力膨脹後之粒子的平均粒徑。
該固相發泡劑可包含膨脹性粒子。該膨脹性粒子是具有可經熱及壓力膨脹的特性之粒子。最後的研磨層之尺寸可由製備該研磨層之過程中所施加的熱或壓力決定。該膨脹性粒子可包含熱膨脹粒子、未膨脹粒子或其等之組合。該熱膨脹粒子是事先經由熱膨脹的粒子。其等指的是在製備研磨層之過程期間通過加熱或加壓後尺寸些微或沒有變化的粒子。該未膨脹粒子是沒有事先經過熱膨脹的粒子。其等指的是在製備研磨層的過程中通過加熱或加壓膨脹時確定最終尺寸的粒子。
該膨脹性粒子可包含樹脂殼；及包覆在該殼內部的膨脹誘導組份。
例如，該殼可包含熱塑性樹脂。該熱塑性樹脂可為至少一種選自於由下列所構成之群組：偏二氯乙烯基共聚物、丙烯腈基共聚物、甲基丙烯腈基共聚物及丙烯酸基共聚物。
該膨脹誘導組份可包含一種選自於由下列所構成之群組：烴化合物、氯氟化合物、四烷基矽烷化合物及其等之組合。
具體地，該烴可包含一種選自於由下列所構成之群組：乙烷、乙烯、丙烷、丙烯、正丁烷、異丁烷、正丁烯、異丁烯、正戊烷、異戊烷 、辛戊烷、正己烷、庚烷、石油醚及其等之組合。
該氯氟化合物可包含一種選自於由下列所構成之群組：三氯氟甲烷(CCl 3F)、二氯二氟甲烷(CCl 2F 2)、氯三氟甲烷(氯三氟甲烷，CClF 3)、四氟乙烯(四氟乙烯，CClF 2-CClF 2)及其等之組合。
該四烷基矽烷化合物可包含一種選自於由下列所構成之群組：四甲基矽烷、三甲基乙基矽烷、三甲基異丙基矽烷、三甲基正丙基矽烷及其等之組合。
該固相發泡劑可任擇地包含經無機組份處理的粒子。例如，該固相發泡劑可包含經無機組份處理的膨脹性粒子。在一個實施例中，該固相發泡劑可包含經二氧化矽(SiO 2)粒子處理的膨脹性粒子。用無機組份處理固相發泡劑，可防止多個粒子間之凝集。經無機組份處理的固相發泡劑在發泡劑之表面的化學、電氣及/或物理性質方面，可能與未經無機組份處理的固相發泡劑不同。
以該胺甲酸乙酯基預聚合物100重量份為基準，該固相發泡劑之含量可為約0.5重量份至約10重量份，例如約1重量份至約3重量份，例如約1.3重量份至約2.7重量份，例如約1.3重量份至約2.6重量份。
該固相發泡劑之類型及含量可根據該研磨層之期望的孔結構及物理性質進行設計。
該氣相發泡劑可包含惰性氣體。該氣相發泡劑係在該胺甲酸乙酯基預聚合物與該固化劑反應時饋入，以便用作形成孔的組份。
該惰性氣體的種類沒有特別限定，只要其是不會參與該胺甲酸乙酯基預聚合物與該固化劑間之反應的氣體即可。例如，該惰性氣體可包含一種選自於由下列所構成群組：氮氣(N 2)、氬氣(Ar)、氦氣(He)及其等之組合。具體地，該惰性氣體可包含氮氣(N 2)或氬氣(Ar)。
該氣相發泡劑之類型及含量可根據該研磨層之期望孔結構及物理性質進行設計。
在一個實施例中，該發泡劑可包含固相發泡劑。例如，該發泡劑可單獨由固相發泡劑構成。
該固相發泡劑可包含膨脹性粒子，及該膨脹性粒子可包含熱膨脹粒子。例如，該固相發泡劑可單獨由熱膨脹粒子構成。假如其單獨由熱膨脹粒子構成，沒有未膨脹粒子，則可降低孔結構的可變性，而增加可預測性，如此有利於在整個研磨層區域實現均勻的孔特性。
在一個實施例中，該熱膨脹粒子可為具有平均粒徑約5μm至約200μm之粒子。該熱膨脹粒子之平均粒徑可為約5μm至約100μm，例如約10μm至約80μm，例如約20μm至約70μm，例如約20μm至約50μm，例如約30μm至約70μm，例如約25μm至45μm，例如約40μm至約70μm，例如約40μm至約60μm。該平均粒徑定義為熱膨脹粒子之D50。
在一個實施例中，該熱膨脹粒子可具有約30 kg/m 3至約80 kg/m 3之密度，例如約35 kg/m 3至約80 kg/m 3，例如約35 kg/m 3至約75 kg/m 3，例如約38 kg/m 3至約72 kg/m 3，例如約40 kg/m 3至約75 kg/m 3，例如約40 kg/m 3至約72 kg/m 3。
在一個實施例中，該固相發泡劑可包含未經無機組份處理的膨脹性粒子。例如，該固相發泡劑可由未經無機組份處理的膨脹性粒子構成。當使用未經無機組份處理的膨脹性粒子作為該固相發泡劑時，該固相發泡劑表面的化學及電氣性質可能有利於實現期望的表面ζ電位特性。
在一個實施例中，該發泡劑可包含氣相發泡劑。例如，該發泡劑可包含固相發泡劑及氣相發泡劑。該固相發泡劑之詳細說明如上所述。
該氣相發泡劑可包含氮氣。
該氣相發泡劑可在該胺甲酸乙酯基預聚合物、該固相發泡劑及該固化劑混合之時，透過預定的進料線饋入。該氣相發泡劑之進料速率為約0.8升/分至約2.0升/分，例如約0.8升/分至約1.8升/分，例如約0.8升/分至約1.7升/分，例如約1.0升/分至約2.0升/分，例如約1.0升/分至約1.8升/分，例如約1.0升/分至約1.7升/分。
用於製備研磨層之組成物可進一步包含其它添加物，如界面活性劑及反應速率控制劑。“界面活性劑”及“反應速率控制劑”名稱是基於物質的主要作用的任意名稱。各物質不一定只執行限於名稱定義的功能。
該界面活性劑沒有特別限制，只要其具有防止孔凝聚或彼此重疊之作用即可。例如，該界面活性劑可包含聚矽氧基界面活性劑。
以該胺甲酸乙酯基預聚合物100重量份為基準，該界面活性劑之使用量可為約0.2重量份至約2重量份。具體地，以該胺甲酸乙酯基預聚合物100重量份為基準，該界面活性劑之使用量可為約0.2重量份至約1.9重量份，例如約0.2重量份至約1.8重量份，例如約0.2重量份至約1.7重量份，例如約0.2重量份至約1.6重量份，例如約0.2重量份至約1.5重量份，例如0.5重量份至1.5重量份。假如該界面活性劑之數量在以上範圍內，則源自該氣相發泡劑的孔可穩定地形成及維持在模具中。
該反應速率控制劑具有促進或延緩反應之作用。反應促進劑、反應阻滯劑或二者可視目的使用。該反應速率控制劑可包含反應促進劑。例如，該反應速率控制劑可為至少一種選自於由下列所構成之群組之反應促進劑：三級胺基化合物及有機金屬化合物。
具體地，該反應速率控制劑可包含至少一種選自於由下列所構成之群組：三伸乙二胺、二甲基乙醇胺、四甲基丁二胺、2-甲基-三伸乙二胺、二甲基環己胺、三乙胺、三異丙醇胺、1,4-二氮雜二環(2,2,2)辛烷、雙(2-甲胺乙基)醚、三甲胺基乙基乙醇胺、N,N,N,N,N''-五甲基二伸乙三胺、二甲胺基乙胺、二甲胺基丙胺、二甲芐胺、N-乙基𠰌啉、N,N-二甲胺基乙基𠰌啉、N,N-二甲基環己胺、2-甲基-2-氮雜降莰烷、二月桂酸二丁錫、辛酸亞錫、二醋酸二丁錫、二醋酸二辛錫、馬來酸二丁錫、二-2-乙基己酸二丁錫及二硫醇二丁錫。具體地，該反應速率控制劑可包含至少一種選自於由下列所構成之群組：二甲芐胺、N,N-二甲基環己胺及三乙胺。
以該胺甲酸乙酯基預聚合物100重量份為基準，該反應速率控制劑之使用量可為約0.05重量份至約2重量份。具體地，以該胺甲酸乙酯基預聚合物100重量份為基準，該反應速率控制劑之使用量可為約0.05重量份至約1.8重量份，例如約0.05重量份至約1.7重量份，例如約0.05重量份至約1.6重量份，例如約0.1重量份至約1.5重量份，例如約0.1重量份至約0.3重量份，例如約0.2重量份至約1.8重量份，例如約0.2重量份至約1.7重量份，例如約0.2重量份至約1.6重量份，例如約0.2重量份至約1.5重量份，例如約0.5重量份至約1重量份。假如使用在以上含量範圍內之反應速率控制劑，則可適當地控制該預聚合物組成物之固化反應速率，以形成具有期望尺寸及硬度之孔的研磨層。
在一個實施例中，該研磨層中無機物質的含量可為約5 ppm至約500 ppm。
該無機物質可包含例如至少一種選自於由下列所構成之群組之元素：矽(Si)元素、磷(P)元素及鈣(Ca)元素。
該無機物質可源自各種來源。例如，該無機物質可源自各種添加物，如在該研磨層之製備中所使用的發泡劑。在此，作為該無機物質之來源的添加物可包括例如一種選自於由下列所構成之群組：發泡劑、界面活性劑、反應速率控制劑及其等之組合。
藉由僅使用發泡劑及額外的添加物中之一種並調整其類型及含量，或藉由使用發泡劑及額外的添加物二者並調整其種類及含量，可將該研磨層中之無機物質含量設計在一適當範圍內。
該研磨層中無機物質之含量可為約5 ppm至約500 ppm，例如約5 ppm至約400 ppm，例如約8 ppm至約300 ppm，例如約220 ppm至約400 ppm，例如約5 ppm至約180 ppm。在此情況下，該研磨層中無機物質之含量可通過感應耦合電漿原子發射光譜儀(ICP)分析法測量。
該研磨層中無機物質的含量對該研磨墊之表面ζ電位可能具有重大的影響。假如無機物質含量滿足以上範圍，則在該研磨墊上可實現在一預定圍內的期望表面ζ電位，具體地，根據研磨漿料類型之研磨墊的表面ζ電位比值。假如該研磨層中無機物質含量超過約500 ppm，則該研磨層中之組成可能改變，以致該研磨墊之表面ζ電位可能改變。在此情況下，在製備半導體裝置之過程中，該研磨層與該研磨漿料間之電氣相關性可能會往在該半導體基材上顯著地增加表面缺陷如刮痕及震痕的方向改變。
下文中，將詳細地說明製備研磨墊的製程。
在根據本發明之另一實施例中，提供有一種製備研磨墊的製程，其包含製備一預聚合物組成物；製備一用於製備研磨層之組成物，其包含該預聚合物、一發泡劑及一固化劑；及固化該用於製備研磨層之組成物，以製得一研磨層。
製備預聚合物組成物之步驟，可為使二異氰酸酯化合物與多元醇化合物反應，以製備胺甲酸乙酯基預聚合物之步驟。有關該二異氰酸酯化合物及該多元醇化合物之細節，如上文中有關研磨墊之描述。
該預聚合物組成物可具有異氰酸酯基團(NCO基團)含量為約5重量%至約15重量%，例如約5重量%至約8重量%，例如約5重量%至約7重量%，例如約8重量%至約15重量%，例如約8重量%至約14重量%，例如約8重量%至約12重量%，例如約8重量%至約10重量%。
該預聚合物組成物中異氰酸酯基團之含量，可源自該胺甲酸乙酯基預聚合物的異氰酸酯端基、該二異氰酸酯化合物中未反應的異氰酸酯基團等等。
該預聚合物組成物在約80℃下可具有約100 cps至約1,000 cps之黏度，例如約200 cps至約800 cps，例如約200 cps至約600 cps，例如約200 cps至約550 cps，例如約300 cps至約500 cps。
該發泡劑可包含固相發泡劑或氣相發泡劑。
假如該發泡劑包含固相發泡劑，則製備一用於製備研磨層之組成物的步驟，可包含混合該預聚合物組成物與該固相發泡劑，以製備一第一初步組成物；及混合該第一初步組成物與一固化劑，以製備一第二初步組成物。
該第一初步組成物在約80℃下可具有約1,000 cps至約2,000 cps之黏度，例如約1,000 cps至約1,800 cps，例如約1,000 cps至約1,600 cps，例如約1,000 cps至約1,500 cps。
假如該發泡劑包含氣相發泡劑，則製備一用於製備研磨層之組成物的步驟，可包含製備一第三初步組成物，其包含該預聚合物組成物及該固化劑；及將該氣相發泡劑饋入該第三初步組成物中，以製備一第四初步組成物。
在一個實施例中，該第三初步組成物可進一步包含固相發泡劑。
在一個實施例中，製備研磨層的步驟包含製備預熱至一第一溫度之一模具；及將該用於製備研磨層之組成物注入該預熱的模具中並使其固化；及在高於該預熱溫度之一第二溫度條件下，對該用於製備研磨層之固化組成物進行後固化。
在一個實施例中，該第一溫度與該第二溫度間之溫差可為約10℃至約40℃，例如約10℃至約35℃，例如約15℃至約35℃。
在一個實施例中，該第一溫度可為約60℃至約100℃，例如約65℃至約95℃，例如約70℃至約90℃。
在一個實施例中，該第二溫度可為約100℃至約130℃，例如約100℃至約125℃，例如約100℃至約120℃。
在該第一溫度下固化該用於製備研磨層之組成物的步驟，可進行約5分鐘至約60分鐘，例如約5分鐘至約40分鐘，例如約5分鐘至約30分鐘，例如約5分鐘至約25分鐘。
在該第二溫度下，對在該第一溫度下固化之用於製備研磨層之組合物進行後固化的步驟，可進行約5小時至約30小時，例如約5小時至約25小時，例如約10小時至約30小時，例如約10小時至約25小時，例如約12小時至24小時，例如約15小時至約24小時。
該製備研磨墊的製程可進一步包含在該研磨層之至少一面進行機械加工。
在該研磨層之至少一面進行機械加工的步驟可包含(1)在該研磨層之至少一面上形成溝槽；(2)在該研磨層之至少一面處進行線車削；及(3)在該研磨層之至少一面處進行粗糙化。
在步驟(1)中，該溝槽可包含與研磨層中心相距一定間隔的同心圓溝槽中的至少一個；及從研磨層中心到研磨層邊緣連續連接的徑向溝槽。
在步驟(2)中，該線車削可藉由使用切割工具，以一特定厚度切割該研磨層進行。
在步驟(3)中，該粗糙化可利用砂磨輥機械加工該研磨層表面進行。
製備研磨墊的製程可進一步包含在該研磨層之與研磨表面相反的那一面上層壓一緩衝層。
該研磨層及該緩衝層可使用熱封黏著劑層壓在一起。
將該熱封黏著劑施塗在該研磨層之與研磨表面相反的那一面上，將熱封黏著劑施塗於該緩衝層之待與該研磨層接觸的表面上，將該研磨層與該緩衝層疊在一起，使得已施塗該熱封黏著劑的面接觸，及使用壓輥將二層融合在一起。
該緩衝層具有支撐該研磨層及吸收與分散施加於該研磨層上之衝擊的作用。因此，有可能在使用研磨墊之研磨過程期間，使對該待研磨物件的傷害及缺陷減至最小。
該緩衝層可包含不織布或麂皮，但不限於此。
在一個實施例中，該緩衝層可為樹脂浸漬不織布。該不織布可為包含一種選自於由下列所構成之群組之纖維不織布：聚酯纖維、聚醯胺纖維、聚丙烯纖維、聚乙烯纖維及其等之組合。
浸漬該不織布之樹脂可包含聚胺甲酸酯樹脂、聚丁二烯樹脂、苯乙烯-丁二烯共聚物樹脂、苯乙烯-丁二烯-苯乙烯共聚物樹脂、丙烯腈-丁二烯共聚物樹脂、苯乙烯-乙烯-丁二烯-苯乙烯共聚物樹脂、聚矽氧橡膠樹脂、聚酯基彈體樹脂、聚醯胺基彈性體樹脂及其等之組合。
在根據本發明之又另一個實施例中，提供有一種製備半導體裝置的製程，其包含提供一研磨墊，該研磨墊包含一研磨層；及在該研磨層之研磨表面與待研磨的物件之表面彼此接觸之時，相對地旋轉其等，以研磨該待研磨的物件，其中該待研磨的物件包含氧化物層、鵭層或其等之複合層，及當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以下關係式1針對該第一組成物導出的研磨表面之表面ζ電位值；當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以下關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；及該第一表面ζ電位(PZ1)中之至少一個與該第二表面ζ電位(PZ2)中至少一個滿足以下關係式2。 [關係式1] 表面ζ電位 = 固定層之(-) ζ電位 + 該組成物之ζ電位 [關係式2] -20 ≤
Figure 02_image009
≤ 0。
圖4示意性描述根據一個實施例之用於製備半導體裝置的製程。參考圖4，根據一個實施例之研磨墊(410)一旦接觸平台(420)，就將作為待研磨物件之半導體基材(430)安裝在研磨墊上(410)。在此情況下，半導體基材(430)之待研磨表面直接與研磨墊(410)之研磨表面接觸。可透過噴嘴(440)將研磨漿料(450)噴灑至研磨墊上供研磨。透過噴嘴(440)供應研磨漿料(450)之流速可根據目的在約10 cm 3/分至約1,000 cm 3/分範圍內選擇。例如，其可為約50 cm 3/分至約500 cm 3/分，但不限於此。
之後，使半導體基材(430)與研磨墊(410)相對彼此旋轉，以便研磨半導體基材(430)之表面。在此情況下，半導體基材(430)之旋轉方向及研磨墊(410)之旋轉方向可為相同或相反方向。半導體基材(430)及研磨墊(410)之旋轉速率各可根據目的在約10 rpm至約500 rpm範圍內選擇。例如，其可為約30 rpm至約200 rpm，但不限於此。
以一預定負載使安裝在研磨頭部(460)上之半導體基材(430)壓著研磨墊(410)的研磨表面以與其接觸，之後可研磨其表面。藉由研磨頭部(460)，透過半導體基材(430)表面施加至研磨墊(410)之研磨表面的負載，可根據目的在約1 gf/cm 2至約1,000 gf/cm 2之範圍內選擇。例如，其可為約10 gf/cm 2至約800 gf/cm 2，但不限於此。
在一個實施例中，作為待研磨物件之半導體基材(430)可包含氧化物層、鵭層或其等之複合層。具體地，半導體基材(430)可包含氧化物層、鵭層或氧化物層與鵭層之複合層。氧化物層與鵭層之複合層可為多層膜，其中該鵭層壓在該氧化物層之一面上，或可為單層膜，其中氧化物區及鵭區混合在單層中。當待研磨的物件具有此一膜物質，同時該研磨墊具有根據關係式2之預定電氣性質時，根據該製備半導體裝置的製程製造的半導體裝置可具有優異的平整度及電路特性。
在一個實施例中，該製備半導體裝置的製程可進一步包含，在研磨該待研磨物件之步驟中，於該研磨表面上供應一用於研磨氧化物之漿料及一用於研磨鵭層之漿料中之任一個，或於該研磨表面上依序供應該用於研磨氧化物之漿料及該用於研磨鵭層之漿料。
例如，假如作為該待研磨的物件之半導體基材包含氧化物層，則該製備半導體裝置的製程可包含供應一用於研磨氧化物層之漿料。假如該半導體基材包含鵭層，則該製備半導體裝置的製程可包含供應一用於研磨鵭層之漿料。假如該半導體基材包含氧化物層與鵭層之複合層，則該製備半導體裝置的製程可包含依序於該研磨表面上供應一用於研磨氧化物層之漿料及一用於研磨鵭層之漿料。在此，視該製程而定，可先供應用於研磨氧化物層之漿料，然後再供應用於研磨鵭層之漿料，或可先供應用於研磨鵭層之漿料，然後再供應用於研磨氧化物層之漿料。
在一個實施例中，該製備半導體裝置的製程可進一步包含，在研磨該待研磨物件之步驟中，供應一用於研磨氧化物層之漿料。例如，該製備半導體裝置的製程可進一步包含，在研磨該待研磨物件之步驟中，供應包含二氧化矽粒子之漿料(二氧化矽漿料)及包含氧化鈰粒子之漿料(氧化鈰漿料)中之一個作為用於研磨氧化物層之漿料；或依序供應該包含二氧化矽粒子之漿料及該包含氧化鈰粒子之漿料至該研磨表面。
例如，作為待研磨物件之半導體基材可包含氧化物層，及該製程可進一步包含供應一包含二氧化矽粒子之漿料作為用於研磨氧化物層之漿料。或者，該製程可進一步包含供應一包含氧化鈰粒子之漿料作為用於研磨氧化物層之漿料。或者，該製程可進一步包含依序供應一包含二氧化矽粒子之漿料及一包含氧化鈰粒子之漿料至該研磨表面。在此，視該製程而定，可先供應該包含二氧化矽之漿料，然後再供應該包含氧化鈰粒子之漿料，或可先供應該包含氧化鈰之漿料，然後再供應該包含二氧化矽粒子之漿料。
在一個實施例中，為了使研磨墊(410)之研磨表面維持在適合研磨之狀態下，該製備半導體裝置的製程可進一步包含在研磨半導體基材(430)時，同時用修整器(470)處理研磨墊(410)之研磨表面。
在根據一個實施例之研磨墊中，該研磨層之研磨表面具有預定的表面ζ電位特性，從而有可能在使用二氧化矽漿料及氧化鈰漿料二者之研磨環境下實現適當的研磨速率範圍，使如刮痕及震痕之表面缺陷減至最少，及在以上環境下連續或不連續地於各別的製程步驟中施用單個研磨墊。結果，有可能使用該研磨墊有效地製造具優異品質的半導體裝置。 進行本發明之實施例
於下文中，將參考範例詳細說明本發明。此等範例是為了說明本發明，而本發明之範疇不限於此。 範例11-1：胺甲酸乙酯基預聚合物之製備
於四頸燒瓶中裝入2,4-甲苯二異氰酸酯(2,4-TDI)、2,6-甲苯二異氰酸酯(2,6-TDI)、二環己基甲烷二異氰酸酯(H12MDI)、聚四亞甲基醚二醇(PTMEG)及二乙二醇(DEG)，接著在80℃下進行其反應3小時，藉此製備具有NCO基團含量為9.1重量%之胺甲酸乙酯基預聚合物。 1-2：裝置之配置
準備裝設有直接或間接連接至模具之胺甲酸乙酯基預聚合物槽、固化劑槽及惰性氣體進料線之裝置。於該胺甲酸乙酯基預聚合物槽中裝入之前製得的胺甲酸乙酯基預聚合物及固相發泡劑(製造商：Akzonobel，產品名稱：Expancel 551 DE 40 d42，平均粒徑：40μm)，接著將其等混合。以該胺甲酸乙酯基預聚合物100重量份為基準，該固相發泡劑之使用量為2.2重量份。於該固化劑槽中裝入4,4'-亞甲基雙(2-氯苯丙胺) (MOCA)。 1-3：研磨層之製備
在透過各自的進料線將胺甲酸乙酯基預聚合物、固相發泡劑及固化劑以特定速率饋入該混合頭之同時，攪拌其等。以該胺甲酸乙酯基預聚合物100重量份為基準，該固化劑之使用量為25重量份。混合頭之旋轉速率為約5,000 rpm。之後將在該混合頭中混合之包含該胺甲酸乙酯基預聚合物、該固相發泡劑及該固化劑之混合組成物，注入寬1,000 mm、長1,000 mm及高3 mm之模具中。將模具溫度調整至約80 (±5)℃。使該混合物組成物在模具中固化，製得用於研磨層之薄片。使該薄片在約110 (±5)℃下後固化約18小時，製得研磨層。 1-4：研磨墊之製備
使用切割工具車削研磨層之一面及使用鏟尖開溝至具有2 mm之平均厚度。以聚胺甲酸酯樹脂浸漬聚酯纖維不織布，製備緩衝層。分別在該緩衝層之一面及該研磨層之與研磨表面相反的那一面上施塗熱封黏著劑。層疊該緩衝層與該研磨層，使施塗熱封黏著劑之二面接觸，然後使用溫度約140 (±5)℃及壓力2 kgf/cm 2之壓輥壓制，製備研磨墊。 範例2
用與範例1中相同的方式製備研磨墊，不同的是如以下表1所示，使用固相發泡劑(製造商：Akzonobel，產品名稱：Expancel 461 DE 20 d70，平均粒徑：20μm)作為發泡劑，用以調整研磨層中孔的數均直徑。 範例3
如以下表1所示，使用固相發泡劑(製造商：Akzonobel，產品名稱：Expancel 551 DE 40 d42，平均粒徑：40μm)作為發泡劑。當包含胺甲酸乙酯基預聚合物、固相發泡劑及固化劑之混合物組成物在混合頭中混合時，透過單獨進料線混合氣相發泡劑(氮氣(N 2))。以胺甲酸乙酯基預聚合物100重量份為基準，該固相發泡劑之使用量為1.5重量份。同時，在該混合物組成物之製備期間，添加聚矽氧界面活性劑(製造商：Evonik，產品名稱：B8462)作為界面活性劑。用與範例1相同的方式製備研磨墊，不同的是研磨層中孔的數均直徑及無機物質之含量由此調整。 範例4
如以下表1所示，僅使用氣相發泡劑、氮氣(N 2)作為發泡劑，沒有固相發泡劑，且在包含胺甲酸乙酯基預聚合物與固化劑之混合物組成物的製備期間添加界面活性劑。用與範例1相同的方式製備研磨墊，不同的是固化劑、研磨層中孔的數均直徑及無機物質的含量調整成如以下表1所示。 範例5
用與範例3相同的方式製備研磨墊，不同的是使用二甲基硫代甲苯二胺(DMTDA)作為固化劑，且研磨層中孔的數均直徑及無機物質(Si)的含量調整成如以下表1所示。 比較例1
用與範例3相同的方式製備研磨墊，不同的是改變固相發泡劑的類型(製造商：Akzonobel，產品名稱：Expancel 461 DET 40 d25，平均粒徑：40μm)，且研磨層中孔的數均直徑及無機物質的含量調整成如以下表1所示。 比較例2
用與比較例1相同的方式製備研磨墊，不同的是使用二甲基硫代甲苯二胺(DMTDA)作為固化劑，且研磨層中孔的數均直徑及無機物質的含量調整成如以下表1所示。
研磨層之具體組份及特性總結於以下表1中。
以下表1中之重量份是以胺甲酸乙酯基預聚合物100重量份為基準的值。 [表1]
  範例1 範例2 範例3 範例4 範例5 比較例1 比較例2
墊的製備 固化劑含量 (重量份) MOCA (25) MOCA (25) MOCA (25) MOCA (25) DMTDA (21.4) MOCA (25) DMTDA (21.4)
發泡劑(以總孔體積為基準，體積%) 固相 固相B 100% 固相C 100% 固相B 50% - 固相B 50% 固相A 50% 固相A 50%
氣相 - - N 250% N 2100% N 250% N 250% N 250%
界面活性劑含量(重量份) 0 0 0.5 0.5 0.5 0.5 0.5
孔之數均直徑(μm) 24.1 16.0 21.0 26.0 21.0 24.0 21.0
無機物質含量(%) 300 223 103 0 165 9740 9536
固相A：固相發泡劑-製造商：Akzonobel，產品名稱：Expancel 461 DET 40 d25，平均粒徑：40μm 固相B：固相發泡劑-製造商：Akzonobel，產品名稱：Expancel 551 DE 40 d42，平均粒徑：40μm 固相C：固相發泡劑-製造商：Akzonobel，產品名稱：Expancel 461 DE 20 d70，平均粒徑：20μm 固相發泡劑及氣相發泡劑之體積%可意指由各發泡劑產生的孔之體積%
＜評估＞ 實驗例1 ：研磨漿料之製備
如以下表2所示，製備第一研磨漿料、第二研磨漿料及第三研磨漿料 。 [表2]
  第一研磨漿料 第二研磨漿料 第三研磨漿料
漿料類型 二氧化矽漿料 膠體二氧化矽漿料 氧化鈰漿料
組成 發煙二氧化矽粒子： 12重量% 膠體二氧化矽： 3重量% 濕氧化鈰粒子： 5重量%
pH調整劑(KOH)：0.2%   胺基酸：0.1% 有機酸：0.05% 糖醇：1% 分散劑：聚丙烯酸：0.2%
平衡去離子水量
固體含量 (重量%) 12 4 5
pH 10.5 4.0 8.5
漿料之ζ電位(mV) -41.3 mV +21.9 mV -44.9 mV
平均孔尺寸(μm) 150 nm 40 nm 150 nm
稀釋濃度 12% → 0.5% sol. 4% → 0.1% sol. 5% → 0.5% sol.
測試範例2 ：研磨墊之物理性質的測量 2-1 ：研磨墊之表面ζ 電位的測量
使用ζ電位測量設備，ΖSIZER Nano-ZS90 (Malvern)測量範例及比較例中研磨墊的表面ζ電位。
該ζ電位測量設備是浸漬池型，在筒的終端具有電極(試樣夾在其等中間)，且包含雪崩光二極體檢測系統。
具體地，圖3是係圖示說明表面ζ電位池之示意圖。參考圖3，使用雙面膠帶將在範例及比較例中獲得的研磨墊之試樣(4 mm × 5 mm，20 mm 2)貼至樣品夾持器(310)上。於比色管(330)中載入2 ml稀釋至表2中所示的稀釋濃度之第一研磨漿料、第二研磨漿料或第三研磨漿料。使用Ag/AgCl可逆電極(320)測量電泳移動率。將測得的電泳移動率轉換成與樣品表面距離的函數。使用以下關係式1計算該研磨墊之表面ζ電位。 [關係式1] 表面ζ電位 = 固定層之(-) ζ電位 + 該組成物之ζ電位
在關係式1中，通過測量圖1中離子擴散層(120)外推固定層(110)之ζ電位。
圖2是係顯示針對範例1之研磨墊之表面移位測得的表觀ζ電位。具體地，使用具有ζ電位為-41.3 mV之第一研磨漿料作為示蹤劑，測量針對範例1之研磨墊之研磨表面的表面位移之表觀ζ電位。繪製這個的平均值及回歸擬合圖。針對具有ζ電位為-41.3 mV之第一研磨漿料，該第一表面ζ電位(PZ1)，其是由關係式1導出的表面ζ電位值，經測量為-60.5 mV。在此，固定層的ζ電位為19.2 mV，表面平衡移動率值為-4.744 (μm·cm/Vs)，表面ζ電位不確定值為4.31 (mV)及表面平衡移動率不確定值為0.3377 (μm·cm/Vs)。
以這種方式根據研磨漿料的類型測量的實施例和比較例的各個研磨墊的表面ζ電位示於下表3中。 2-2 ：鵭及氧化物之研磨速率的測量＜對鵭(W)層之研磨速率＞
將具有經過CVD製程形成的鵭(W)層之300 mm大小的矽晶圓設置在CMP研磨機中。在將矽晶圓之鵭層面朝下之時，將矽晶圓放置在安裝於平台上的研磨墊上。之後，在2.8 psi研磨負載下，同時以115 rpm之速率旋轉該平台30秒及以190 ml/min之速率於該研磨墊上施加第二研磨漿料(膠體二氧化矽漿料)，進行鵭層之研磨。研磨完成時，使該矽晶圓與載具分開，安裝在旋轉乾燥機中，用去離子水(DIW)清洗，然後用空氣乾燥15秒。使用接觸式薄層電阻測量儀(4點探針)，測量研磨前後乾燥矽晶圓的膜厚度差。使用以下方程式1計算研磨速率。 [方程式1] 研磨速率(Å/min) = 研磨前後厚度差(Å) / 研磨時間(分) ＜對氧化物層之研磨速率＞
此外，在相同的裝置中，使用具有經過TEOS-電漿CVD製程形成的氧化矽(SiOx)層之300 mm大小的矽晶圓取代具有鵭層之矽晶圓。在將矽晶圓之氧化矽層面朝下之時，將矽晶圓放置在安裝於平台上的研磨墊上。之後，在1.4 psi研磨負載下，同時以115 rpm之速率旋轉該平台60秒及以190 ml/min之速率於該研磨墊上施加第一研磨漿料(發煙二氧化矽漿料)或第三研磨漿料(氧化鈰漿料)，進行氧化矽層之研磨。研磨完成時，使該矽晶圓與載具分開，安裝在旋轉乾燥機中，用去離子水(DIW)清洗，然後用空氣乾燥15秒。使用光譜反射計型測厚儀(製造商：Keyence，型號：SI-F80R)，測量研磨前後乾燥矽晶圓的膜厚度差。之後使用以上方程式1計算研磨速率。 2-3 ：表面缺陷如刮痕及震痕數目之測量
在使用範例及比較例中之研磨墊進行如測試範例(2-2)中相同的CMP製程後，使用晶圓檢測設備(AIT XP+, KLA Tencor)觀察晶圓表面，測量研磨後出現在晶圓表面上之表面缺陷如刮痕及震痕的數目(閾值：150，晶粒過濾器(die filter)閾值：280)。
該刮痕意指基本上連續的直線刮痕。例如，其意指如圖5中所示之形狀缺陷。
同時，該震痕意指基本上不連續的直線刮痕。例如，其意指如圖6中所示之形狀缺陷。
結果示於以下表3中。 [表3]
  範例1 範例2 範例3 範例4 範例5 比較例1 比較例2
漿料之ζ電位(mV) 第一研磨漿料(SZ1) -41.3 -41.3 -41.3 -41.3 -41.3 -41.3 -41.3
第二研磨漿料(SZ2) 21.9 21.9 21.9 21.9 21.9 21.9 21.9
第三研磨漿料(SZ3) -44.9 -44.9 -44.9 -44.9 -44.9 -44.9 -44.9
固定層之ζ電位(mV) 第一研磨漿料(IZ1) 19.2 22.8 16.9 21.8 11.2 0.4 -2
第二研磨漿料 (IZ2) -0.7 2.6 0 -0.5 5.7 20.4 21.34
第三研磨漿料 (IZ3) -2.8 -8.8 -5.4 5.6 3.5 17.1 16
墊之表面ζ電位(mV) PZ1 -60.5 -64.1 -58.2 -63.1 -52.5 -41.7 -39.3
PZ2 22.6 19.3 21.9 22.4 16.2 1.5 0.56
PZ3 -42.1 -36.1 -39.5 -50.5 -48.4 -62 -60.9
PZ1/PZ2 -2.68 -3.32 -2.66 -2.82 -3.24 -27.80 -70.18
PZ1/PZ3 1.44 1.78 1.47 1.25 1.08 0.67 0.65
PZ1×PZ2/PZ3 32.48 34.27 32.27 27.99 17.57 1.01 0.36
(PZ2 – PZ1)/ (PZ2 – PZ3) 1.28 1.51 1.30 1.17 1.06 0.68 0.65
PZ1 – SZ1 -19.2 -22.8 -16.9 -21.8 -11.2 -0.4 2
PZ2 – SZ2 0.7 -2.6 0 0.5 -5.7 -20.4 -21.34
PZ3 – SZ3 2.8 8.8 5.4 -5.6 -3.5 -17.1 -16
研磨速率 (Å/min) OR1 2,931 2,950 2,932 2,894 2,948 2,940 2,938
WR2 790 780 795 800 785 790 782
OR3 2,373 2,256 2,486 2,583 2,396 2,495 2,391
OR1/WR2 3.71 3.78 3.68 3.61 3.75 3.72 3.76
OR1/OR3 1.23 1.30 1.17 1.12 1.23 1.18 1.23
OR1×WR2/OR3 975.76 1019.94 937.62 896.32 965.85 930.90 960.90
(WR2 – OR1)/ (WR2 – OR3) 1.35 1.47 1.26 1.17 1.34 1.26 1.34
刮痕及震痕數目 (計數) 第一研磨漿料 ＜5 ＜5 ＜5 ＜5 ＜5 30 30
第二研磨漿料 ＜5 ＜5 ＜5 ＜5 ＜5 ＜10 ＜10
第三研磨漿料 ＜5 ＜5 ＜5 ＜5 ＜5 45 45
PZ1：使用第一研磨漿料通過以上關係式1測得的研磨墊之表面ζ電位 PZ2：使用第二研磨漿料通過以上關係式1測得的研磨墊之表面ζ電位 PZ3：使用第三研磨漿料通過以上關係式1測得的研磨墊之表面ζ電位 OR1：使用第一研磨漿料之研磨墊對氧化物層的研磨速率 WR2：使用第二研磨漿料之研磨墊對鵭層的研磨速率 OR3：使用第三研磨漿料之研磨墊對氧化物層的研磨速率
從表3可見，當滿足本發明中期望的表面ζ電位時，相較於使用比較例1及2之研磨墊的情況，該研磨速率及減少表面缺陷如刮痕及震痕的作用顯著地優異。
具體地，關於範例1至5之研磨墊的研磨速率，使用該第一研磨漿料，研磨墊對氧化物層之研磨速率(OR1)為2,894Å/min至2,950Å/min，使用該第二研磨漿料，研磨墊對鵭層之研磨速率(WR2)為780Å/min至800Å/min，及使用該第三研磨漿料，研磨墊對氧化物層之研磨速率(OR3)為2,256Å/min至2,583Å/min。各別類型的漿料對待研磨膜物質實現適當的研磨速率。
此外，關於範例1至5之研磨墊的表面缺陷如刮痕及震痕，在晶圓表面上的表面缺陷如刮痕及震痕之數目全部小於5個，而當使用比較例1及2之研磨墊時，相較於使用範例之研磨墊的情況，在晶圓表面上的表面缺陷如刮痕及震痕之數目顯著地增加9倍以上。
由上文確認，在根據範例之研磨墊中，根據研磨漿料之類型將表面ζ電位及其比值控制在一特定範圍內，從而有可能對氧化物膜物質及鵭膜物質二者均產生實現優異的研磨性能之優異的作用，及改善出現在半導體基材表面上的表面缺陷如刮痕及震痕。即，使用單個研磨墊，該研磨墊對氧化物膜物質及鵭膜物質實現適當的研磨性能，從而產生可連續及不連續地應用於不同材料待磨物件之各種研磨環境的優點。
此外，在根據範例之研磨墊中，有可能對氧化物層實現優異的研磨性能。具體地，其有可能在粗及細加工中對氧化物層施用連續及不連續的處理，同時對二者保有優異的研磨性能，從多製程的角度來看，產生了優勢。
此外，根據範例之研磨墊在使用二氧化矽及氧化鈰漿料的研磨環境中實現優異的研磨性能，從而產生可連續及不連續地應用於不同漿料類型之各種研磨環境的優點。
再者，在根據範例之研磨墊中，有可能在該漿料環境係酸性及鹼性或使用二氧化矽及氧化鈰漿料之研磨環境中，使用單墊實現優異的研磨性能。
100,410:研磨墊 10:研磨層 11:研磨表面 20:緩衝層 30:黏合層 110:固定層 120:離子擴散層 130:滑動面 310:樣品夾持器 320:電極 330:比色管 420:平台 430:半導體基材 440:噴嘴 450:研磨漿料 460:研磨頭部 470:修整器
圖1是描述根據一個實施例之研磨墊的表面ζ電位圖。
圖2係顯示根據範例1之研磨墊之表面移位的表觀ζ電位及由其導出的研磨墊之表面ζ電位的圖表。
圖3係描述用於測量根據一個實施例之研磨墊之表面ζ電位的裝置中表面ζ電位槽的示意圖。
圖4示意性描述根據一個實施例之用於製備半導體裝置的製程。
圖5是顯示根據一個實施例之晶圓上的刮痕形狀之照片。
圖6是顯示根據一個實施例之晶圓上的震痕形狀之照片。

Claims (10)

  1. 一種研磨墊，其包含一研磨層， 其中當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以下關係式1針對該第一組成物導出的研磨表面之表面ζ電位值； 當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以下關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；及 該等第一表面ζ電位(PZ1)中之至少一個與該等第二表面ζ電位(PZ2)中之至少一個滿足以下關係式2： [關係式1] 表面ζ電位 = 固定層之(-) ζ電位 + 該組成物之ζ電位 [關係式2] -20 ≤
    Figure 03_image001
    ≤ 0。
  2. 如請求項1之研磨墊，其中當使用具有氫離子濃度(pH)為7.5至9.5之一第三組成物進行研磨時，該研磨層之研磨表面具有一第三表面ζ電位(PZ3)，其是由以上關係式1針對該第三組成物導出的研磨表面之表面ζ電位值；及 該等第一表面ζ 電位(PZ1)中之至少一個與該等第三表面ζ電位(PZ3)中之至少一個滿足以下關係式3： [關係式3] 1 ≤
    Figure 03_image003
    ≤ 5 。
  3. 如請求項2之研磨墊，其中該等第一表面ζ電位(PZ1)中之至少一個、該等第二表面ζ電位(PZ2)中之至少一個及該等第三表面ζ電位(PZ3)中之至少一個滿足以下關係式4： [關係式4] 1.1 ≤
    Figure 03_image005
    ≤ 50。
  4. 如請求項2之研磨墊，其中該等第一表面ζ電位(PZ1)中之至少一個、該等第二表面ζ電位(PZ2)中之至少一個及該等第三表面ζ電位(PZ3)中之至少一個滿足以下關係式5： [關係式5] 1 ≤
    Figure 03_image007
    ≤ 5。
  5. 如請求項2之研磨墊，其中針對該第一組成物，該固定層的ζ電位IZ1為+5 mV至約+30 mV， 針對該第二組成物，該固定層的ζ電位IZ2為-5 mV至約+15 mV，及 針對該第三組成物，該固定層的ζ電位IZ3為-15 mV至約+10 mV。
  6. 如請求項2之研磨墊，其中該第一組成物包含具有平均粒徑為130 nm至160 nm之二氧化矽粒子及具有-50 mV至-30 mV之ζ電位， 該第二組成物包含具有平均粒徑為30 nm至50 nm之二氧化矽粒子及具有+10 mV至+30 mV之ζ電位，及 該第三組成物包含具有平均粒徑為130 nm至170 nm之氧化鈰粒子及具有-55 mV至-35 mV之ζ電位。
  7. 如請求項1之研磨墊，其中該研磨層包含一組成物之固化產物，該組成物包含胺甲酸乙酯基預聚合物、一固化劑及一發泡劑，及該研磨層中無機物質的含量為5 ppm至500 ppm。
  8. 如請求項7之研磨墊，其中該胺甲酸乙酯基預聚合物具有5重量%至11重量%之異氰酸酯端基含量(NCO%)，或 該發泡劑包含具有平均粒徑為5μm至200μm之一固相發泡劑、一氣相發泡劑或其等之組合，或 以該胺甲酸乙酯基預聚合物100重量份為基準，該固化劑之含量為18重量份至27重量份，或 該研磨層具有多孔結構，其包含具有平均直徑為10μm至40μm之孔。
  9. 如請求項2之研磨墊，其中當使用該第一組成物，該研磨層之研磨表面對氧化物層之研磨速率為OR1時， 當使用該第二組成物，該研磨層之研磨表面對鵭層之研磨速率為WR2時，及 當使用該第三組成物，該研磨層之研磨表面對氧化物層之研磨速率為OR3時， OR1是2,750 Å/min至小於2,955 Å/min，或 WR2是730 Å/min至850 Å/min，或 OR3是2,200 Å/min至2,955 Å/min。
  10. 一種用於製備半導體裝置的方法，其包含： 提供一研磨墊，其包含一研磨層，及 在該研磨層之研磨表面與一待研磨的物件之表面彼此接觸之時，相對地旋轉其等，以研磨該待研磨的物件， 其中該待研磨的物件包含氧化物層、鵭層或其等之複合層， 當使用具有氫離子濃度(pH)為8至12之一第一組成物進行研磨時，該研磨層之研磨表面具有一第一表面ζ電位(PZ1)，其是由以下關係式1針對該第一組成物導出的研磨表面之表面ζ電位值； 當使用具有氫離子濃度(pH)為2至6之一第二組成物進行研磨時，該研磨層之研磨表面具有一第二表面ζ電位(PZ2)，其是由以下關係式1針對該第二組成物導出的研磨表面之表面ζ電位值；及 該等第一表面ζ電位(PZ1)中之至少一個與該等第二表面ζ電位(PZ2)中至少一個滿足以下關係式2： [關係式1] 表面ζ電位 = 固定層之(-) ζ電位 + 該組成物之ζ電位 [關係式2] -20 ≤
    Figure 03_image009
    ≤ 0。
TW110129664A 2020-08-24 2021-08-11 研磨墊及使用該研磨墊之用於製備半導體裝置的方法 TWI824280B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR1020200106557A KR102413115B1 (ko) 2020-08-24 2020-08-24 연마패드 및 이를 이용한 반도체 소자의 제조방법
KR10-2020-0106555 2020-08-24
KR1020200106556A KR102415203B1 (ko) 2020-08-24 2020-08-24 연마패드 및 이를 이용한 반도체 소자의 제조방법
KR10-2020-0106557 2020-08-24
KR1020200106555A KR102410612B1 (ko) 2020-08-24 2020-08-24 연마패드 및 이를 이용한 반도체 소자의 제조방법
KR1020200106558A KR102237346B1 (ko) 2020-08-24 2020-08-24 연마패드 및 이를 이용한 반도체 소자의 제조방법
KR10-2020-0106558 2020-08-24
KR10-2020-0106556 2020-08-24

Publications (2)

Publication Number Publication Date
TW202222493A true TW202222493A (zh) 2022-06-16
TWI824280B TWI824280B (zh) 2023-12-01

Family

ID=77447803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110129664A TWI824280B (zh) 2020-08-24 2021-08-11 研磨墊及使用該研磨墊之用於製備半導體裝置的方法

Country Status (5)

Country Link
US (1) US20220059401A1 (zh)
EP (1) EP3960369A1 (zh)
JP (2) JP7239653B2 (zh)
CN (1) CN114083432A (zh)
TW (1) TWI824280B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102731712B1 (ko) * 2023-04-14 2024-11-19 에스케이엔펄스 주식회사 염소 함량이 조절된 연마패드 및 이를 이용한 반도체 소자의 제조방법
KR102741574B1 (ko) * 2023-07-26 2024-12-12 에스케이엔펄스 주식회사 결함 발생이 저감된 연마패드 및 이를 이용한 반도체 소자의 제조방법
US20250033160A1 (en) * 2023-07-26 2025-01-30 Sk Enpulse Co., Ltd. Polishing pad with reduced defect and method of preparing a semiconductor device using the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906688B2 (ja) * 1999-08-31 2007-04-18 信越半導体株式会社 半導体ウエーハ用研磨布及び研磨方法
US6913517B2 (en) * 2002-05-23 2005-07-05 Cabot Microelectronics Corporation Microporous polishing pads
JP2010180411A (ja) * 2002-12-26 2010-08-19 Toyo Ink Mfg Co Ltd 両面粘着シート
US8702479B2 (en) 2010-10-15 2014-04-22 Nexplanar Corporation Polishing pad with multi-modal distribution of pore diameters
JP6029916B2 (ja) * 2012-09-28 2016-11-24 株式会社フジミインコーポレーテッド 研磨用組成物
US9630293B2 (en) * 2015-06-26 2017-04-25 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing pad composite polishing layer formulation
WO2017074773A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. An apparatus and method of forming a polishing article that has a desired zeta potential
US11154960B2 (en) * 2016-07-29 2021-10-26 Kuraray Co., Ltd. Polishing pad and polishing method using same
JP6806515B2 (ja) * 2016-09-29 2021-01-06 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
KR101835087B1 (ko) * 2017-05-29 2018-03-06 에스케이씨 주식회사 다공성 폴리우레탄 연마패드 및 이를 사용하여 반도체 소자를 제조하는 방법
US10600655B2 (en) * 2017-08-10 2020-03-24 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing method for tungsten
JP6968651B2 (ja) * 2017-10-12 2021-11-17 富士紡ホールディングス株式会社 研磨パッド及びその製造方法
JPWO2019181487A1 (ja) * 2018-03-23 2021-03-11 富士フイルム株式会社 研磨液および化学的機械的研磨方法
CN112105667B (zh) * 2018-05-11 2023-01-10 株式会社可乐丽 聚氨酯的改性方法、聚氨酯、抛光垫及抛光垫的改性方法
US10464188B1 (en) * 2018-11-06 2019-11-05 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing pad and polishing method
US11851570B2 (en) * 2019-04-12 2023-12-26 Applied Materials, Inc. Anionic polishing pads formed by printing processes

Also Published As

Publication number Publication date
EP3960369A1 (en) 2022-03-02
JP7239653B2 (ja) 2023-03-14
CN114083432A (zh) 2022-02-25
US20220059401A1 (en) 2022-02-24
JP2022036931A (ja) 2022-03-08
TWI824280B (zh) 2023-12-01
JP2023078197A (ja) 2023-06-06

Similar Documents

Publication Publication Date Title
CN100540224C (zh) 化学机械抛光垫
US7074115B2 (en) Polishing pad
US8697239B2 (en) Multi-functional polishing pad
CN101306517B (zh) 化学机械抛光垫
TWI824280B (zh) 研磨墊及使用該研磨墊之用於製備半導體裝置的方法
US20100035529A1 (en) Chemical mechanical polishing pad
KR101092944B1 (ko) 연마 패드
JP2018171702A (ja) ケミカルメカニカル研磨パッド
JP7348352B2 (ja) 研磨パッド、その製造方法およびこれを用いた半導体素子の製造方法
TW201623442A (zh) 高穩定性聚胺基甲酸酯拋光墊
EP3974109A1 (en) Polishing pad, manufacturing method thereof and preparing method of semiconductor device using the same
TWI758913B (zh) 研磨墊、其製備方法及使用其之半導體裝置的製備方法
TW202210545A (zh) 拋光墊及其製備方法以及半導體器件的製備方法
TWI721577B (zh) 拋光墊、其製造方法以及使用其之拋光方法
KR102129664B1 (ko) 연마패드, 이의 제조방법 및 이를 이용한 연마방법
KR102410612B1 (ko) 연마패드 및 이를 이용한 반도체 소자의 제조방법
KR102413115B1 (ko) 연마패드 및 이를 이용한 반도체 소자의 제조방법
KR102237346B1 (ko) 연마패드 및 이를 이용한 반도체 소자의 제조방법
TW202214387A (zh) 研磨墊
KR102415203B1 (ko) 연마패드 및 이를 이용한 반도체 소자의 제조방법
TWI720634B (zh) 拋光墊、其製造方法以及使用其之拋光方法
TWI792225B (zh) 研磨墊及使用該研磨墊之用於製備半導體裝置的方法
EP4497540A1 (en) Polishing pad with reduced defect and method of preparing a semiconductor device using the same