TW202220033A - 在基板晶圓上沉積磊晶層的方法 - Google Patents

在基板晶圓上沉積磊晶層的方法 Download PDF

Info

Publication number
TW202220033A
TW202220033A TW110140042A TW110140042A TW202220033A TW 202220033 A TW202220033 A TW 202220033A TW 110140042 A TW110140042 A TW 110140042A TW 110140042 A TW110140042 A TW 110140042A TW 202220033 A TW202220033 A TW 202220033A
Authority
TW
Taiwan
Prior art keywords
substrate wafer
edge
thickness value
characteristic thickness
placement area
Prior art date
Application number
TW110140042A
Other languages
English (en)
Other versions
TWI771215B (zh
Inventor
湯瑪士 史泰特納
Original Assignee
德商世創電子材料公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商世創電子材料公司 filed Critical 德商世創電子材料公司
Publication of TW202220033A publication Critical patent/TW202220033A/zh
Application granted granted Critical
Publication of TWI771215B publication Critical patent/TWI771215B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Robotics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

在基板晶圓上由氣相來沉積磊晶層的方法，該方法包括： 測量基板晶圓的邊緣幾何形狀，其將特徵厚度值作為邊緣位置的函數賦值給基板晶圓的邊緣，包括切口位置處的特徵厚度值； 將基板晶圓放置在用於沉積磊晶層的設備的基座的凹穴的放置區域上，該放置區域由外邊界圍繞； 加熱基板晶圓；以及 使加工氣體從基板晶圓上方通過； 該方法的特徵在於： 驗證切口位置處的特徵厚度值與具有最大特徵厚度值的邊緣位置處的特徵厚度值之間的差異是否大於一百分比限制； 將基板晶圓放置在放置區域上，且在該差異大於該百分比限制的情況下，使得基板晶圓距放置區域之外邊界的距離在具有最大特徵厚度值的邊緣位置處小於在其他邊緣位置處；或者在該差異不大於該百分比限制的情況下，使得基板晶圓距放置區域之外邊界的距離在切口位置處小於在其他邊緣位置處。

Description

在基板晶圓上沉積磊晶層的方法
本發明涉及一種在基板晶圓上沉積磊晶層的方法。
在電子產業中具高要求的應用需要磊晶塗覆的半導體晶圓，特別是磊晶塗覆有矽層的由單晶矽製成的基板晶圓。
一種常用的沉積層的方法是氣相沉積的方法。在這種情況下，用於層的材料係由加工氣體提供，該加工氣體在一溫度下從待塗覆的基板晶圓的一側上方通過，在該溫度下，包含該材料並存在於加工氣體中的前驅化合物發生化學裂解。該方法通常在以單晶圓反應器實現的裝置中進行。例如，EP 0 870 852 A1中描述一種此種單晶圓反應器。
在層的沉積期間，基板晶圓位於基座的凹穴的放置區域上，同時由放置區域的邊界圍繞。半導體晶圓的明顯的邊緣位置是切口位置，在該切口位置處有一定向切口標記晶格的取向。US 2017 0 117 228 A1描述一種基座，其中放置區域、或者放置區域及放置區域的外邊界在切口位置處向內突出。
為了使磊晶層盡可能均勻地生長在基板晶圓上，特別感興趣的是，使基板晶圓在放置區域中位於外邊界的中心。
US 2010 0 216 261 A1提出藉由照相機系統監測基座上之基板晶圓的正確位置。
WO17 135 604 A1描述在磊晶層沉積之後測量邊緣區域內的特徵厚度值，並根據測量結果改變用於隨後沉積的某些製程參數。
WO 14 103 657 A1及JP2015 201 599 A揭露一種方法，其從具有磊晶沉積層的半導體晶圓的邊緣區域內的特徵厚度值分佈開始，計算偏心距，以便根據該偏心距校正基座上的後續基板晶圓的位置。
US 2009 0 252 942 A1及JP2002 043 230 A提出在沉積磊晶層之前測量基板晶圓的平坦度，並在沉積過程中改變特定製程參數，使得邊緣傾斜隨著基板晶圓的塗覆而變得更小。
然而，如果基板晶圓本身在邊緣區域中已經具有厚度差異，則磊晶塗覆的基板晶圓的邊緣區域中的厚度差異不能藉由該過程來避免。
本發明之目的是提供一種解決該問題的方案，其允許在基板晶圓周邊之不同位置處，邊緣區域中的磊晶層的厚度不同。
本發明之目的係藉由一種在基板晶圓上由氣相來沉積磊晶層的方法來實現，該方法包括： 測量基板晶圓的邊緣幾何形狀，其將特徵厚度值作為邊緣位置的函數賦值給基板晶圓的邊緣，包括切口位置處的特徵厚度值； 將基板晶圓放置在用於沉積磊晶層的設備的基座的凹穴的放置區域上，該放置區域由外邊界圍繞； 加熱基板晶圓； 以及 使加工氣體從基板晶圓上方通過； 該方法的特徵在於： 驗證切口位置處的特徵厚度值與具有最大特徵厚度值的邊緣位置處的特徵厚度值之間的差異是否大於一百分比限制； 將基板晶圓放置在放置區域上，且在該差異大於該百分比限制的情況下，使得基板晶圓距放置區域之外邊界的距離在具有最大特徵厚度值的邊緣位置處小於在其它邊緣位置處；或者在該差異不大於該百分比限制的情況下，使得基板晶圓距放置區域之外邊界的距離在切口位置處小於在其它邊緣位置處。
本發明係基於如下發現，即，基板晶圓在凹穴中的的居中放置伴隨著預期基板晶圓具有一致的邊緣幾何形狀。然而，實際上，這是很少見的情況，因為例如研磨及拋光的機械加工步驟不能夠產生具有完全一致的邊緣厚度的基板晶圓。本發明的方法藉由與未塗覆的基板晶圓相比，能夠使得磊晶塗覆的半導體晶圓的邊緣幾何形狀保持一致，特別是在基板晶圓在一個邊緣部分具有相對低的邊緣厚度而在相對的邊緣部分具有相對高的邊緣厚度的情況下。儘管如此，例如，如果僅存在一個具有相對低的邊緣厚度的邊緣部分，則邊緣厚度也可以被製成均勻的。
然而，切口位置具有特別的重要性。在此，在磊晶層的沉積過程中，由於在基板晶圓的背面上額外沉積材料，可能稍微超過容許的邊緣厚度。
首先，測量基板晶圓的邊緣幾何形狀，因此其可以特徵厚度值的形式獲得。較佳地，具有1毫米或2毫米之徑向長度的邊緣的最外部分係作為邊緣排除被而不用被測量。原則上，特徵厚度值適當地是允許對基板晶圓的邊緣區域中的二個不同部分處的相對厚度作出陳述的任何測量值。例如，合適的特徵厚度值是前側的ZDD （Z雙導數），其描述邊緣傾斜的曲率且係在SEMI標準M68-0720中定義；或者特徵厚度值是ESFQR，其量化邊緣區域中的扇區（sector）（位置）的平面度且係在SEMI標準M67-0720中定義。下文中使用ESFQR作為代表性的厚度特徵值進行說明。
本發明的方法提供在基板晶圓塗覆磊晶層之前測量基板晶圓的邊緣幾何形狀。在此測量之後，存在例如將ESFQR值賦值給每個扇區並因此指示基板晶圓沿其邊緣的厚度分佈的圖標（map）。具有楔形截面形狀的基板晶圓，或者在一個邊緣部分比在其他邊緣部分薄的基板晶圓是特別合適的。邊緣部分是在周向上延伸達邊緣的50%、較佳邊緣的7%至42%的距離的邊緣區域。一種具有楔形形狀的基板晶圓，具有彼此相對的較厚邊緣部分和較薄邊緣部分，因此具有彼此之間可能之最大的距離。
對於沉積室，即用於基板晶圓之塗覆的單晶圓反應器，繪製相關函數，該相關函數將特徵厚度值差異賦值給位移向量。位移向量表示具有較厚邊緣部分的基板晶圓必須偏離中心位置放置到基座的凹穴中的方向和大小，使得當沉積磊晶層時，在由於位移而移動得更靠近基座的放置區域之外邊界的邊緣位置處與相對邊緣部分相比，係根據賦值的特徵厚度值差而沉積更少的材料。因此，與在磊晶層的沉積過程中基板晶圓的位置在基座的凹穴內居中的情況相比，在磊晶層的沉積之後，在基板晶圓的較薄邊緣部分處的特徵厚度值係比上述情況大出該賦值的特徵厚度值差，且在由於位移而移動得更靠近基座放置區域之外邊界的邊緣位置處係比上述情況降低該賦值的特徵厚度值差。因此，與基板晶圓在基座的凹穴中居中放置時中心點所具有的位置相比，位移向量表示位於基座上的基板晶圓的中心點位置的偏心距。在塗覆基板晶圓之前，藉由實驗，經由確定何種偏心距導致特徵厚度值的何種變化來確定相關函數。
由於缺口位置的特殊性，進行驗證以確認特徵厚度值在基板晶圓的切口位置處與具有最大特徵厚度值的邊緣位置處之間的差異是否超過一百分比限制。該百分比限制是預定的，且較佳等於在具有最大特徵厚度值的邊緣位置處的特徵厚度值的10%。
如果切口位置本身是具有最大特徵厚度值的邊緣位置，則基板晶圓係以如下方式放置在放置位置上，使得基板晶圓與放置位置之外邊界之間的距離在切口位置處小於在其他邊緣位置處。
如果切口位置處的特徵厚度值與具有最大特徵厚度值的邊緣位置處的特徵厚度值之間的差異大於該百分比限制，則將基板晶圓以如下方式放置在基座的凹穴中，使得基板晶圓距放置區域之外邊界的距離在具有最大特徵厚度值的邊緣位置處小於在其他邊緣位置處，並且小於在基板晶圓在凹穴中的位置居中的情況下所得者。該距離縮短一位移向量，該位移向量與特徵厚度值差相關聯，且因此在磊晶層的沉積期間在具最大特徵厚度值的邊緣位置處存在所預期之減少的材料沉積。
如果切口位置處的特徵厚度值與具有最大特徵厚度值的邊緣位置處的特徵厚度值之間的差異不大於該百分比限制，則將基板晶圓以如下方式放置在基座的凹穴中，使得基板晶圓距放置區域之外邊界的距離在切口位置處小於在其他邊緣位置處，並且小於在基板晶圓在凹穴中的位置居中的情況下所得者。該距離縮短一位移向量，該位移向量與特徵厚度值差相關聯，且因此在磊晶層的沉積期間在切口位置處存在所預期之減少的材料沉積。
基板晶圓便利地由機器人放置在基座的凹穴中，該機器人根據相關函數執行該操作。替代地或額外地，機器人可被配置為自學習系統，其使用所測量的基板晶圓和所得的磊晶塗覆的半導體晶圓的幾何資料來確定和實現用於塗覆隨後的基板晶圓所必要的偏心距。此外，較佳地，藉由照相機系統監控基板晶圓在基座上的沉積以及其在基座的凹穴中的位置。
放置區域的外邊界具有圓形或幾乎圓形的邊緣。基座較佳具有在切口位置處向內突出的放置區域，更佳與在切口位置處向內突出的放置區域的外邊界結合，例如US 2017 0 117 228 A1中描述的方式。如果在磊晶層的沉積期間，基板晶圓在切口位置處更靠近沉積區域的外邊界的邊緣，則向內突出的沉積區域的存在另外阻礙了切口位置處的背面的塗覆。
基板晶圓和沉積在其上的磊晶層較佳實質上由半導體材料構成，例如由單晶矽構成。基板晶圓較佳具有至少200毫米的直徑，更佳至少300毫米。磊晶層較佳具有1微米至20微米的厚度。
下文將參照附圖更詳細地描述本發明。
本發明的工作實施例的詳細描述
圖1以截面（垂直截面）示出放置在基座3的凹穴中的基板晶圓1，晶圓1具有相對較厚的邊緣部分5和相對較薄的相對邊緣部分6。基板晶圓1在凹穴的放置區域4上不是居中的，而是偏心的，具體地使得與較薄的邊緣部分6相比，較厚的邊緣部分5與放置區域4的外邊界7的距離較小。由於這種配置，在磊晶層沉積期間，材料生長的速率在距離較小位置處低於距離較大位置處。
圖1的下部分示出在磊晶層2沉積之後的情況。基板晶圓1已經變成具有沉積的磊晶層的基板晶圓，且磊晶層2在離外邊界7距離較小的邊緣部分的區域中比離外邊界7距離較大的邊緣部分的區域中更薄。觀察具有沉積的磊晶層2的基板晶圓的厚度，並將其與基板晶圓1的厚度比較，發現磊晶塗覆的基板晶圓的厚度在其邊緣區域中比基板晶圓1的厚度更均勻。邊緣區域中的厚度差在基板晶圓1的情況下比在磊晶塗覆的基板晶圓的情況下更明顯。
圖2示出根據本發明的在基座的凹穴中沉積的基板晶圓的平面圖。基板晶圓1在基座的凹穴中的位置不是居中的。根據偏心距E，基板晶圓的中心點從凹穴的中心點偏移，具體地使得具有最大特徵厚度值的邊緣位置位於距放置區域4之外邊界7最小的距離處。偏心距E的方向和大小取決於基板晶圓的邊緣幾何形狀的測量；例如，藉由測量在5°寬的邊緣區段中的平面性，以ESFQR值的形式表示。測量結果由繪入的圖標8定性地指示，並且示出由「+」符號突顯的較厚的邊緣部分5以及由「-」符號突顯的較薄的邊緣部分6。具有最大特徵厚度值的邊緣位置由粗體標出。偏心距E的長度沒有按真實比例示出。根據本發明，偏心距E指向具有最大特徵厚度值的邊緣位置，條件是在切口位置處的特徵厚度值以大於一百分比限制之差異的方式不同於在具有最大特徵厚度值的邊緣位置處的特徵厚度值。
所選的偏心距E係基於相關函數，該相關函數是針對所採用的沉積設備由初步測試所確定的。這些測試研究了如果基板晶圓以所界定的偏心距E放置在基座的凹穴中，特徵厚度值可能發生何種變化。在所選擇的實施例中，根據圖3，相關函數指示，在沉積之前基板晶圓不是居中地而是以相應的偏心距E放置在基座的凹穴中的情況下，沉積之後在較薄的邊緣部分中所獲得的ESFQR值的差異ΔESFQR。因此，根據圖3的相關函數顯示，如果在沉積之前基板晶圓不是居中地放置，而是以100微米的偏心距放置在基座的凹穴中，則在磊晶層沉積之後，較薄邊緣部分的扇區中的ESFQR值將以約2奈米變大。在較厚的邊緣部分中，可預見的相應較小的ESFQR值。
圖4示出切口位置處的特徵厚度值以不大於一百分比限制之差異的方式不同於在具有最大特徵厚度值的邊緣位置處的特徵厚度值的情況。在這種情況下，偏心距E不是指向具有最大特徵厚度值的邊緣位置，而是指向切口位置N。
圖5以實施例的方式示出根據圖4之實施態樣的效果。該圖示出在沉積單晶矽的磊晶層之前由單晶矽製成的直徑為300毫米的基板晶圓的特徵厚度值測量結果（左圖）以及磊晶塗覆的基板晶圓的特徵厚度值測量結果（右圖）。邊緣幾何形狀根據ESFQR 值的類別被編碼，從類別 a 到類別 f，其中具有類別f 的邊緣位置表示具有最大特徵厚度值的邊緣位置。對測量結果的驗證顯示，具有類別e的切口位置處的特徵厚度值與具有最大特徵厚度值的邊緣位置（即類別f）的特徵厚度值相比，二者略微不同。該差值低於所規定的限制，並且因此用於沉積磊晶層的基板晶圓以如下方式放置在基座的放置區域上，即基板晶圓距放置區域之外邊界的距離在切口位置處比在其他邊緣位置處小。如左圖所示，切口位置處的特徵厚度值改善為d類而不損害其他邊緣位置。
以上對說明性實施態樣的描述應當被理解為本質上是例示性的。由此作出的揭露內容使得本領域技術人員一方面能夠理解本發明及其伴隨的優點，另一方面在本領域技術人員的理解範圍內，還包含對所描述的結構和方法的明顯修改和變化。因此，申請專利範圍的保護範圍旨在涵蓋所有此種修改及變化以及等效物。
1:基板晶圓 2:磊晶層 3:基座 4:放置區域 5:基板晶圓的厚的邊緣部分 6:基板晶圓的薄的邊緣部分 7:放置區域的外邊界 8:圖標 E:偏心距 ∆ESFQR:ESFQR值和目標值之間的差 N:切口位置
圖1定性地示出本發明的工作方式。 圖2示出在本發明之一實施態樣中，放置在基座的凹穴中的基板晶圓。 圖3示出相關函數，其將特徵厚度值的預期變化賦值給偏心距E。 圖4示出根據本發明另一實施態樣的放置在基座的凹穴中的基板晶圓。 圖5示出圖4的實施態樣在一個實施例中的效果。
1:基板晶圓
4:放置區域
5:基板晶圓的厚的邊緣部分
6:基板晶圓的薄的邊緣部分
7:放置區域的外邊界
8:圖標
E:偏心距
N:切口位置

Claims (5)

  1. 一種在基板晶圓上由氣相來沉積磊晶層的方法，該方法包括： 測量基板晶圓的邊緣幾何形狀，其將特徵厚度值作為邊緣位置的函數賦值給該基板晶圓的邊緣，包括切口位置處的特徵厚度值； 將該基板晶圓放置在用於沉積磊晶層的設備的基座的凹穴的放置區域上，該放置區域由外邊界圍繞； 加熱該基板晶圓；以及 使加工氣體從該基板晶圓上方通過； 該方法的特徵在於： 驗證該切口位置處的特徵厚度值與具有最大特徵厚度值的邊緣位置處的特徵厚度值之間的差異是否大於一百分比限制； 將該基板晶圓放置在該放置區域上，且在該差異大於該百分比限制的情況下，使得該基板晶圓距該放置區域之外邊界的距離在具有最大特徵厚度值的邊緣位置處小於在其他邊緣位置處；或者在該差異不大於該百分比限制的情況下，使得該基板晶圓距該放置區域之外邊界的距離在該切口位置處小於在其他邊緣位置處。
  2. 如請求項1所述的方法，其中，測量ESFQR或ZDD作為特徵厚度值。
  3. 如請求項1或2所述的方法，其中，藉由機器人放置該基板晶圓。
  4. 如請求項1或2所述的方法，其中，藉由相機系統監測該基板晶圓在該凹穴中的位置。
  5. 如請求項1或2所述的方法，其中，在由單晶矽製成的基板晶圓上沉積矽的磊晶層。
TW110140042A 2020-11-09 2021-10-28 在基板晶圓上沉積磊晶層的方法 TWI771215B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20206455 2020-11-09
EP20206455.6A EP3996130B1 (de) 2020-11-09 2020-11-09 Verfahren zum abscheiden einer epitaktischen schicht auf einer substratscheibe

Publications (2)

Publication Number Publication Date
TW202220033A true TW202220033A (zh) 2022-05-16
TWI771215B TWI771215B (zh) 2022-07-11

Family

ID=73288369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110140042A TWI771215B (zh) 2020-11-09 2021-10-28 在基板晶圓上沉積磊晶層的方法

Country Status (8)

Country Link
US (1) US20240021449A1 (zh)
EP (1) EP3996130B1 (zh)
JP (1) JP2023549737A (zh)
KR (1) KR20230093332A (zh)
CN (1) CN116438334A (zh)
IL (1) IL302565A (zh)
TW (1) TWI771215B (zh)
WO (1) WO2022096332A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153260A (en) 1997-04-11 2000-11-28 Applied Materials, Inc. Method for heating exhaust gas in a substrate reactor
JP3897963B2 (ja) 2000-07-25 2007-03-28 株式会社Ｓｕｍｃｏ 半導体ウェーハおよびその製造方法
JP4899445B2 (ja) 2005-11-22 2012-03-21 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5098873B2 (ja) * 2008-07-30 2012-12-12 株式会社Ｓｕｍｃｏ 気相成長装置用のサセプタ及び気相成長装置
DE102009010555A1 (de) 2009-02-25 2010-09-02 Siltronic Ag Verfahren zum Erkennen einer Fehllage einer Halbleiterscheibe während einer thermischen Behandlung
EP3514529B1 (de) * 2010-11-12 2023-03-15 EV Group E. Thallner GmbH Messeinrichtung zur messung von schichtdicken und fehlstellen eines waferstapels
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US20120227667A1 (en) * 2011-03-10 2012-09-13 Applied Materials, Inc. Substrate carrier with multiple emissivity coefficients for thin film processing
JP5445508B2 (ja) * 2011-04-22 2014-03-19 信越半導体株式会社 偏心量の評価方法及びエピタキシャルウェーハの製造方法
JP5943201B2 (ja) 2012-12-26 2016-06-29 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
JP6132163B2 (ja) 2014-04-10 2017-05-24 信越半導体株式会社 偏芯評価方法及びエピタキシャルウェーハの製造方法
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
KR101810643B1 (ko) 2016-02-02 2017-12-19 에스케이실트론 주식회사 에피텍셜 웨이퍼의 평탄도 제어 방법
KR20180074273A (ko) * 2016-12-23 2018-07-03 에스케이실트론 주식회사 에피텍셜 웨이퍼 제조 방법 및 장치
US10236222B2 (en) * 2017-02-08 2019-03-19 Kla-Tencor Corporation System and method for measuring substrate and film thickness distribution
DE102017210423A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
DE102017222279A1 (de) * 2017-12-08 2019-06-13 Siltronic Ag Verfahren zum Abscheiden einer epitaktischen Schicht auf einer Vorderseite einer Halbleiterscheibe und Vorrichtung zur Durchführung des Verfahrens

Also Published As

Publication number Publication date
KR20230093332A (ko) 2023-06-27
WO2022096332A1 (de) 2022-05-12
CN116438334A (zh) 2023-07-14
US20240021449A1 (en) 2024-01-18
EP3996130B1 (de) 2023-03-08
JP2023549737A (ja) 2023-11-29
TWI771215B (zh) 2022-07-11
EP3996130A1 (de) 2022-05-11
IL302565A (en) 2023-07-01

Similar Documents

Publication Publication Date Title
CN108335993B (zh) 台面间区域深度变化的衬底支撑件和温度依赖性制造方法
KR102473396B1 (ko) 링 동적 정렬 데이터를 사용한 에지 링 센터링 방법
TW201606920A (zh) 通過原位反饋的晶圓放置和縫隙控制最佳化
TWI765924B (zh) 具有開放容積均衡用通路及側面圍阻體的平面基板邊緣接觸結構
JP2016530726A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
KR20050040729A (ko) 반도체 제조장치, 반도체장치의 제조방법 및 웨이퍼스테이지
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
US11236422B2 (en) Multi zone substrate support for ALD film property correction and tunability
JP7323525B2 (ja) エッジリング摩耗補償のためのシステムおよび方法
JP6132163B2 (ja) 偏芯評価方法及びエピタキシャルウェーハの製造方法
JPWO2019043865A1 (ja) サセプタ、エピタキシャル成長装置、エピタキシャルシリコンウェーハの製造方法、ならびにエピタキシャルシリコンウェーハ
TWI771215B (zh) 在基板晶圓上沉積磊晶層的方法
US20230170206A1 (en) Method, control system, and system for machining a semiconductor wafer, and semiconductor wafer
TWI777712B (zh) 用於在基板晶圓上沉積磊晶層的方法
TWI826992B (zh) 在沉積室中製備具有由氣相沉積的磊晶層的半導體晶圓的方法
CN111816584B (zh) 喷头、包括其的半导体制造装置以及半导体制造方法
US20230197533A1 (en) Method for evaluating peripheral strain of wafer
JP2024511441A (ja) ウエハのチャッキング及びデチャッキングを検出する静電容量方式
CN115668438A (zh) 用于处理具有缺口的晶片的等离子体排除区域环