TW202219517A - 測試裝置 - Google Patents

測試裝置 Download PDF

Info

Publication number
TW202219517A
TW202219517A TW109138210A TW109138210A TW202219517A TW 202219517 A TW202219517 A TW 202219517A TW 109138210 A TW109138210 A TW 109138210A TW 109138210 A TW109138210 A TW 109138210A TW 202219517 A TW202219517 A TW 202219517A
Authority
TW
Taiwan
Prior art keywords
chip
edge
test
signal
carrier board
Prior art date
Application number
TW109138210A
Other languages
English (en)
Inventor
邱景泓
廖立詮
Original Assignee
點序科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 點序科技股份有限公司 filed Critical 點序科技股份有限公司
Priority to TW109138210A priority Critical patent/TW202219517A/zh
Priority to CN202011440684.9A priority patent/CN114441933A/zh
Publication of TW202219517A publication Critical patent/TW202219517A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

提供一種測試裝置，其包括載板以及晶片封裝結構。載板具有承載面。晶片封裝結構設置於承載面上。晶片封裝結構具有封裝基板、晶片以及多個訊號端子。封裝基板包括相對的第一表面與第二表面。晶片位於第一表面上，而多個訊號端子位於第二表面上且位於封裝基板的至少一邊緣。多個訊號端子被配置於將晶片的介面訊號引線至至少一邊緣。

Description

測試裝置
本發明是有關於一種測試裝置，且特別是有關於一種晶片之測試裝置。
一般而言，現有的晶片通常會透過提供一種中介件(interposer)作為傳輸高頻率訊號的媒介，間接地將所需的訊號引出來進行測試，舉例而言，常利用底板的線路將訊號引出，以達到測試的目的。然而，在前述設計中，測試裝置並無法直接地獲得晶片的訊號，進而無法滿足測試需求。
本發明提供一種測試裝置，其可以直接地獲得晶片的介面訊號，滿足測試需求。
本發明的一種測試裝置，其包括載板以及晶片封裝結構。載板具有承載面。晶片封裝結構設置於承載面上。晶片封裝結構具有封裝基板、晶片以及多個訊號端子。封裝基板包括相對的第一表面與第二表面。晶片位於第一表面上，而訊號端子位於第二表面上且位於封裝基板的至少一邊緣。訊號端子被配置於將晶片的介面訊號引線至至少一邊緣。
在本發明的一實施例中，上述的多個訊號端子進一步將晶片的內部訊號引線至至少一邊緣。
在本發明的一實施例中，上述的多個訊號端子的邊緣與至少一邊緣切齊。
在本發明的一實施例中，上述的多個訊號端子與載板直接接觸。
在本發明的一實施例中，上述的晶片封裝結構更包括多個導電端子。多個導電端子設置於第二表面上且晶片於載板上的正投影與多個導電端子於載板上的正投影重疊。
在本發明的一實施例中，上述的多個訊號端子包括焊球其組合。
在本發明的一實施例中，上述的晶片包括雙倍資料速率記憶體、快閃記憶體或嵌入式多媒體卡。
在本發明的一實施例中，上述的載板為測試載板，測試載板包括位於邊緣的多個測試點，多個測試點與多個訊號端子電性連接。
在本發明的一實施例中，上述的測試載板可折卸式與所述晶片封裝結構連接。
在本發明的一實施例中，上述的測試載板包括電路板(PCB)或插座(socket)。
基於上述，本發明的測試裝置的多個訊號端子可以被配置於將晶片的介面訊號引線至至少一邊緣，以使介面訊號可以在晶片封裝結構中直接地被引至封裝基板的邊緣位置進行測試，換句話說，訊號可以不用透過中介件間接地進行測試，因此可以直接地獲得晶片的介面訊號，滿足測試需求。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A是依照本發明的一實施例的一種測試裝置的部分剖視示意圖。圖1B是圖1A的晶片封裝結構的部分俯視示意圖。應說明的是，為了清楚表示，在圖1B中省略繪示多個導電端子128。
請參照圖1A與圖1B，本實施例的測試裝置100a包括載板110以及晶片封裝結構120，其中晶片封裝結構120設置於載板110的承載面1101上。在此，本發明不對載板110加以限制，載板110可以是任何適宜承載晶片封裝結構120的基板。
進一步而言，晶片封裝結構120可以具有封裝基板122、晶片124以及可以用於與外部進行電性連接的多個訊號端子。舉例而言，在本實施例中，多個訊號端子可以包括第一訊號端子1261。
在一些實施例中，封裝基板122可以是印刷電路板，但本發明不限於此。
在一些實施例中，晶片124可以包括雙倍資料速率(DDR)記憶體、快閃記憶體(NAND)或嵌入式多媒體卡(eMMC)，但本發明不限於此。
在本實施例中，封裝基板122可以包括相對的第一表面122a與第二表面122b，而晶片124可以位於第一表面122a上，第一訊號端子1261可以位於第二表面122b上，換句話說，晶片124與第一訊號端子1261可以是分別位於封裝基板122的相對表面上。
此外，在本實施例中，第一訊號端子1261可以位於封裝基板122的第一邊緣122e1並被配置於將晶片124的介面訊號引線至第一邊緣122e1，以使介面訊號可以在晶片封裝結構120中直接地被引至封裝基板122的第一邊緣122e1位置進行測試，換句話說，訊號可以不用透過中介件間接地進行測試，因此可以直接地獲得晶片124的介面訊號，滿足測試需求。進一步而言，可以是將須量測的介面訊號設計於封裝基板122的第一邊緣122e1位置，再透過第一訊號端子1261的接墊佈局來進行後續測試。
在一些實施例中，介面訊號可以包括測試(test)訊號與偵錯(debug)訊號，以滿足偵錯需求，但本發明不限於此。
在一些實施例中，第一訊號端子1261經由設計可以進一步量測更多訊號。舉例而言，第一訊號端子1261可以進一步將晶片124的內部訊號引線至第一邊緣122e1，以提升測試的完整性，但本發明不限於此。
在一些實施例中，第一訊號端子1261的邊緣1261e於載板110上的正投影可以與第一邊緣122e1於載板110上的正投影重疊，但本發明不限於此。
在一些實施例中，第一訊號端子1261的邊緣1261e可以與第一邊緣122e1切齊，如圖1B所示，但本發明不限於此。
在一些實施例中，以俯視觀之，第一訊號端子1261可以是半圓形，但本發明不限於此，第一訊號端子1261的形狀可以視實際設計上的需求進行選擇。
在一些實施例中，第一訊號端子1261可以與載板110直接接觸，但本發明不限於此。
在一些實施例中，晶片封裝結構120可以更包括設置於第二表面110b上的多個導電端子128，且晶片120於載板110上的正投影可以與多個導電端子128於載板110上的正投影重疊。進一步而言，第一訊號端子1261可以是位於多個導電端子128的一側，而多個導電端子128的相對側不配置訊號端子，但本發明不限於此。
在一些實施例中，第一訊號端子1261與導電端子128可以包括焊球或其組合，且可以藉由電鍍方式所形成，但本發明不限於此。
在一些實施例中，測試裝置100a的測試方法可以是直接對晶片封裝結構120進行蝕刻，以暴露出第一訊號端子1261，以進行測試流程。此外，進行測試後可以進一步利用封裝膠體(未繪示)將第一訊號端子1261密封，但本發明不限於此。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖1C是依照本發明的另一實施例的一種測試裝置的部分剖視示意圖。圖1D是圖1C的晶片封裝結構的部分俯視示意圖。應說明的是，為了清楚表示，在圖1D中省略繪示多個導電端子128。
請參照圖1C與圖1D，相較於前一實施例的測試裝置100a，本實施例的測試裝置100b的多個訊號端子可以更包括位於第二表面122b上的多個第二訊號端子1262，以進一步提升訊號測試的完整性，但本發明不限於此。
進一步而言，第二訊號端子1262可以位於封裝基板122相對於第一邊緣122e1的第二邊緣122e2上，換句話說，第一訊號端子1261與第二訊號端子1262可以位於封裝基板122的相對邊緣上。此外，第二訊號端子1262可以被配置於將晶片124的介面訊號引線至第二邊緣122e2，以使介面訊號可以在晶片封裝結構120中也可以直接地被引至封裝基板122的第二邊緣122e2位置進行測試，而提升訊號測試的完整性，但本發明不限於此。
在一些實施例中，第二訊號端子1262可以進一步將晶片124的內部訊號引線至第二邊緣122e2，但本發明不限於此。
在一些實施例中，第二訊號端子1262的邊緣1262e於載板110上的正投影可以與第二邊緣122e2於載板110上的正投影重疊，但本發明不限於此。
在一些實施例中，第二訊號端子1262的邊緣1262e可以與第二邊緣122e2切齊，如圖1D所示，但本發明不限於此。
在一些實施例中，第二訊號端子1262可以與載板110直接接觸，但本發明不限於此。
在本實施例中，多個導電端子128可以設置於第一訊號端子1261與第二訊號端子1262之間，換句話說，第一訊號端子1261與第二訊號端子1262分別位於多個導電端子128的兩側。進一步而言，多個導電端子128可以位於晶片封裝結構120的中心區，而第一訊號端子1261與第二訊號端子1262可以位於晶片封裝結構120的邊緣區，但本發明不限於此。
在一些實施例中，測試裝置100b的測試方法可以是直接對晶片封裝結構120進行蝕刻，以暴露出第一訊號端子1261與第二訊號端子1262，以進行測試流程。此外，進行測試後可以進一步利用封裝膠體(未繪示)將第一訊號端子1261與第二訊號端子1262密封，但本發明不限於此。
圖1E是依照本發明的又一實施例的一種測試裝置的部分俯視示意圖。應說明的是，為了清楚表示，在圖1E中省略繪示多個導電端子128。
相較於前一實施例的測試裝置100b，本實施例的測試裝置100c的多個訊號端子可以更包括位於第二表面(未繪示)上的多個第三訊號端子1263與多個第四訊號端子1264，以更進一步提升訊號測試的完整性，但本發明不限於此。
進一步而言，第三訊號端子1263與多個第四訊號端子1264可以分別位於封裝基板122的第三邊緣122e3與第四邊緣122e4，其中第三邊緣122e3與第四邊緣122e4可以是分別連接第一邊緣122e1與第二邊緣122e2兩端，如圖1E所示。此外，第三訊號端子1263與多個第四訊號端子1264可以被配置於將晶片124的介面訊號分別引線至第三邊緣122e3與第四邊緣122e4，以使介面訊號可以在晶片封裝結構120中也可以直接地被引至封裝基板122的第三邊緣122e3與第四邊緣122e4位置進行測試，而提升訊號測試的完整性，但本發明不限於此。
在一些實施例中，第三訊號端子1263與第四訊號端子1264可以進一步將晶片124的內部訊號分別引線至第三邊緣122e3與第四邊緣122e4，但本發明不限於此。
在一些實施例中，第三訊號端子1263的邊緣1263e與第四訊號端子1264的邊緣1264e於載板110上的正投影可以分別與第三邊緣122e3與第四邊緣122e4於載板110上的正投影重疊，但本發明不限於此。
在一些實施例中，第三訊號端子1263的邊緣1263e與第四訊號端子1264的邊緣1264e可以分別與第三邊緣122e3與第四邊緣122e4切齊，如圖1E所示，但本發明不限於此。
在一些實施例中，測試裝置100c的測試方法可以是直接對晶片封裝結構120進行蝕刻，以暴露出第一訊號端子1261、第二訊號端子1262、第三訊號端子1263與第四訊號端子1264，以進行測試流程。此外，進行測試後可以進一步利用封裝膠體(未繪示)將第一訊號端子1261與第二訊號端子1262、第三訊號端子1263與第四訊號端子1264密封，但本發明不限於此。
在未繪示實施例中，測試裝置也可以不包括第四訊號端子1264，換句話說，測試裝置可以僅包括第一訊號端子1261、第二訊號端子1262、第三訊號端子1263，其中第一訊號端子1261、第二訊號端子1262、第三訊號端子1263可以類似於上述的配置方式，於此不再贅述，但本發明不限於此。
應說明的是，本發明不限制於前述各實施例的配置態樣，只要晶片封裝結構中具有多個訊號端子可以被配置於將晶片的介面訊號引線至封裝基板的至少一邊緣皆屬於本發明的保護範圍。
圖2A是依照本發明的另一實施例的載板的部分俯視示意圖。圖2B是圖2A的載板的立體示意圖。
請參照圖1A、圖2A與圖2B，本實施例用於說明圖1A的載板110可以具有的其他樣態。進一步而言，載板110a可以為測試載板，且載板110a(測試載板)可以包括位於邊緣110e的多個測試點112a，其中測試點112a可以與前述實施例中的第一訊號端子1261、第二訊號端子1262、第三訊號端子1263及/或第四訊號端子1264電性連接，使訊號可以進一步藉由載板110a引出，因此可以進一步提升測試操作的便利性，但本發明不限於此。
在本實施例中，載板110a可以是印刷電路板，測試點112a可以是在印刷電路板的邊緣並由其一表面貫穿至另一表面的多個溝槽，如圖2A與圖2B所示，但本發明不限於此。
在一些實施例中，測試方法可以是使載板110a(測試載板)取代另一承載基板(未繪示)以進行測試流程。此外，進行測試後再將載板110a(測試載板)移除，因此載板110a(測試載板)可以是可折卸式與晶片封裝結構120連接，但本發明不限於此。
圖3A是依照本發明的又一實施例的載板的部分俯視示意圖。圖3B是圖3A的載板的立體示意圖。
請參照圖3A與圖3B，相較於載板110a(測試載板)而言，本實施例的載板110b(測試載板)可以是插座，測試點112b可以是在插座的邊緣的多個貫孔，如圖3A與圖3B所示，但本發明不限於此。
在一些實施例中，測試點112b可以對應於前述實施例中的第一訊號端子1261、第二訊號端子1262、第三訊號端子1263或第四訊號端子1264配置，以使訊號端子可以是夾於載板110b(測試載板)的測試點112b中並嵌入測試點112b中，但本發明不限於此。
應說明的是，儘管於圖式中的測試載板(如載板110a或載板110b)皆僅於一個邊緣繪示測試點(如測試點112a或測試點112b)，然而本發明不限於此，測試點(如測試點112a或測試點112b)可以依照實際設計上的需求而配置。
綜上所述，本發明的測試裝置的多個訊號端子可以被配置於將晶片的介面訊號引線至至少一邊緣，以使介面訊號可以在晶片封裝結構中直接地被引至封裝基板的邊緣位置進行測試，換句話說，訊號可以不用透過中介件間接地進行測試，因此可以直接地獲得晶片的介面訊號，滿足測試需求。此外，載板可以為測試載板並具有多個位於邊緣與訊號端子電性連接的測試點，因此可以進一步提升測試操作的便利性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a、100b、100c:測試裝置 110、110a、110b:載板 1101:承載面 112a、112b:測試點 120:晶片封裝結構 122:封裝基板 122a、122b:表面 110e、122e1、122e2、122e3、122e4、1261e、1262e、1263e、1264e:邊緣 124:晶片 1261、1262、1263、1264:訊號端子 128:導電端子
圖1A是依照本發明的一實施例的一種測試裝置的部分剖視示意圖。 圖1B是圖1A的晶片封裝結構的部分俯視示意圖。 圖1C是依照本發明的另一實施例的一種測試裝置的部分剖視示意圖。 圖1D是圖1C的晶片封裝結構的部分俯視示意圖。 圖1E是依照本發明的又一實施例的一種測試裝置的部分俯視示意圖。 圖2A是依照本發明的一些實施例的載板的部分俯視示意圖。 圖2B是圖2A的載板的立體示意圖。 圖3A是依照本發明的一些實施例的載板的部分俯視示意圖。 圖3B是圖3A的載板的立體示意圖。
100a:測試裝置
110:載板
1101:承載面
120:晶片封裝結構
122:封裝基板
122a、122b:表面
122e1:邊緣
124:晶片
1261:訊號端子
128:導電端子

Claims (10)

  1. 一種測試裝置，包括： 載板，具有承載面；以及 晶片封裝結構，設置於所述承載面上，其中： 所述晶片封裝結構具有封裝基板、晶片以及多個訊號端子； 所述封裝基板包括相對的第一表面與第二表面； 所述晶片位於所述第一表面上，而所述多個訊號端子位於所述第二表面上且位於所述封裝基板的至少一邊緣；以及 所述多個訊號端子被配置於將所述晶片的介面訊號引線至所述至少一邊緣。
  2. 如請求項1所述的測試裝置，其中所述多個訊號端子進一步將所述晶片的內部訊號引線至所述至少一邊緣。
  3. 如請求項1所述的測試裝置，其中所述多個訊號端子的邊緣與所述至少一邊緣切齊。
  4. 如請求項1所述的測試裝置，其中所述多個訊號端子與所述載板直接接觸。
  5. 如請求項1所述的測試裝置，其中所述晶片封裝結構更包括多個導電端子，設置於所述第二表面上且所述晶片於所述載板上的正投影與所述多個導電端子於所述載板上的正投影重疊。
  6. 如請求項1所述的測試裝置，其中所述多個訊號端子包括焊球或其組合。
  7. 如請求項1所述的測試裝置，其中所述晶片包括雙倍資料速率記憶體、快閃記憶體或嵌入式多媒體卡。
  8. 如請求項1所述的測試裝置，其中所述載板為測試載板，所述測試載板包括位於邊緣的多個測試點，所述多個測試點與所述多個訊號端子電性連接。
  9. 如請求項8所述的測試裝置，其中所述測試載板可折卸式與所述晶片封裝結構連接。
  10. 如請求項9所述的測試裝置，其中所述測試載板包括電路板或插座。
TW109138210A 2020-11-03 2020-11-03 測試裝置 TW202219517A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109138210A TW202219517A (zh) 2020-11-03 2020-11-03 測試裝置
CN202011440684.9A CN114441933A (zh) 2020-11-03 2020-12-10 测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109138210A TW202219517A (zh) 2020-11-03 2020-11-03 測試裝置

Publications (1)

Publication Number Publication Date
TW202219517A true TW202219517A (zh) 2022-05-16

Family

ID=81360888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138210A TW202219517A (zh) 2020-11-03 2020-11-03 測試裝置

Country Status (2)

Country Link
CN (1) CN114441933A (zh)
TW (1) TW202219517A (zh)

Also Published As

Publication number Publication date
CN114441933A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
KR100690922B1 (ko) 반도체 소자 패키지
CN1305181C (zh) 接触构件
JP5914541B2 (ja) プローブカード
US10304764B2 (en) Film product, film packages and package modules using the same
JP2005347760A (ja) 第２の基板上に第１の基板のチップを配置する方法
US7724008B2 (en) Methods and apparatus for planar extension of electrical conductors beyond the edges of a substrate
KR20090025593A (ko) 반도체 패키지가 삽입된 인쇄회로기판
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US7863089B2 (en) Planar array contact memory cards
KR20130097481A (ko) 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
TWI520279B (zh) 用於固態硬碟（ｓｓｄ）應用，不同密度組態及直接反及閘（ｎａｎｄ）存取之統一印刷電路板（ｐｃｂ）設計
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
TW201814863A (zh) 半導體裝置
TW201836100A (zh) 半導體封裝結構、半導體晶圓及半導體晶片
JP2014187343A (ja) 半導体チップ及び半導体装置
KR100681156B1 (ko) 전기적 검사 장치용 소켓
US8766423B2 (en) Semiconductor device and stacked semiconductor device
TW202219517A (zh) 測試裝置
KR102578797B1 (ko) 반도체 패키지
JP4594419B2 (ja) 半導体装置及び半導体装置の接続確認方法
US10157839B1 (en) Interconnect structure and manufacturing method thereof
KR20200098783A (ko) 인쇄 회로 기판 및 이를 포함하는 반도체 패키지
TWI847098B (zh) 晶片插座、測試夾具及其晶片測試方法
JP3218484U (ja) 弾力のあるプローブ装置
US20230307856A1 (en) Low profile impedance-tunable and cross-talk controlled high speed hybrid socket interconnect