CN114441933A - 测试装置 - Google Patents
测试装置 Download PDFInfo
- Publication number
- CN114441933A CN114441933A CN202011440684.9A CN202011440684A CN114441933A CN 114441933 A CN114441933 A CN 114441933A CN 202011440684 A CN202011440684 A CN 202011440684A CN 114441933 A CN114441933 A CN 114441933A
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- edge
- signal terminals
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 105
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000004806 packaging method and process Methods 0.000 claims abstract description 12
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种测试装置，其包括载板以及芯片封装结构。载板具有承载面。芯片封装结构设置于承载面上。芯片封装结构具有封装基板、芯片以及多个信号端子。封装基板包括相对的第一表面与第二表面。芯片位于第一表面上，而多个信号端子位于第二表面上且位于封装基板的至少一边缘。多个信号端子被配置于将芯片的接口信号引线至至少一边缘。
Description
技术领域
本发明涉及一种测试装置，尤其涉及一种芯片的测试装置。
背景技术
一般而言，现有的芯片通常会通过提供一种中介件(interposer)作为传输高频率信号的媒介，间接地将所需的信号引出来进行测试，举例而言，常利用底板的线路将信号引出，以达到测试的目的。然而，在前述设计中，测试装置并无法直接地获得芯片的信号，进而无法满足测试需求。
发明内容
本发明提供一种测试装置，其可以直接地获得芯片的接口信号，满足测试需求。
本发明的一种测试装置，其包括载板以及芯片封装结构。载板具有承载面。芯片封装结构设置于承载面上。芯片封装结构具有封装基板、芯片以及多个信号端子。封装基板包括相对的第一表面与第二表面。芯片位于第一表面上，而信号端子位于第二表面上且位于封装基板的至少一边缘。信号端子被配置于将芯片的接口信号引线至至少一边缘。
在本发明的一实施例中，上述的多个信号端子进一步将芯片的内部信号引线至至少一边缘。
在本发明的一实施例中，上述的多个信号端子的边缘与至少一边缘切齐。
在本发明的一实施例中，上述的多个信号端子与载板直接接触。
在本发明的一实施例中，上述的芯片封装结构更包括多个导电端子。多个导电端子设置于第二表面上且芯片于载板上的正投影与多个导电端子于载板上的正投影重叠。
在本发明的一实施例中，上述的多个信号端子包括焊球其组合。
在本发明的一实施例中，上述的芯片包括双倍数据速率存储器、快闪存储器或嵌入式多媒体卡。
在本发明的一实施例中，上述的载板为测试载板，测试载板包括位于边缘的多个测试点，多个测试点与多个信号端子电性连接。
在本发明的一实施例中，上述的测试载板可折卸式与所述芯片封装结构连接。
在本发明的一实施例中，上述的测试载板包括电路板(PCB)或插座(socket)。
基于上述，本发明的测试装置的多个信号端子可以被配置于将芯片的接口信号引线至至少一边缘，以使接口信号可以在芯片封装结构中直接地被引至封装基板的边缘位置进行测试，换句话说，信号可以不用通过中介件间接地进行测试，因此可以直接地获得芯片的接口信号，满足测试需求。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是依照本发明的一实施例的一种测试装置的部分剖视示意图；
图1B是图1A的芯片封装结构的部分俯视示意图；
图1C是依照本发明的另一实施例的一种测试装置的部分剖视示意图；
图1D是图1C的芯片封装结构的部分俯视示意图；
图1E是依照本发明的又一实施例的一种测试装置的部分俯视示意图；
图2A是依照本发明的一些实施例的载板的部分俯视示意图；
图2B是图2A的载板的立体示意图；
图3A是依照本发明的一些实施例的载板的部分俯视示意图；
图3B是图3A的载板的立体示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A是依照本发明的一实施例的一种测试装置的部分剖视示意图。图1B是图1A的芯片封装结构的部分俯视示意图。应说明的是，为了清楚表示，在图1B中省略示出多个导电端子128。
请参照图1A与图1B，本实施例的测试装置100a包括载板110以及芯片封装结构120，其中芯片封装结构120设置于载板110的承载面1101上。在此，本发明不对载板110加以限制，载板110可以是任何适宜承载芯片封装结构120的基板。
进一步而言，芯片封装结构120可以具有封装基板122、芯片124以及可以用于与外部进行电性连接的多个信号端子。举例而言，在本实施例中，多个信号端子可以包括第一信号端子1261。
在一些实施例中，封装基板122可以是印刷电路板，但本发明不限于此。
在一些实施例中，芯片124可以包括双倍数据速率(DDR)存储器、快闪存储器(NAND)或嵌入式多媒体卡(eMMC)，但本发明不限于此。
在本实施例中，封装基板122可以包括相对的第一表面122a与第二表面122b，而芯片124可以位于第一表面122a上，第一信号端子1261可以位于第二表面122b上，换句话说，芯片124与第一信号端子1261可以是分别位于封装基板122的相对表面上。
此外，在本实施例中，第一信号端子1261可以位于封装基板122的第一边缘122e1并被配置于将芯片124的接口信号引线至第一边缘122e1，以使接口信号可以在芯片封装结构120中直接地被引至封装基板122的第一边缘122e1位置进行测试，换句话说，信号可以不用通过中介件间接地进行测试，因此可以直接地获得芯片124的接口信号，满足测试需求。进一步而言，可以是将须测量的接口信号设计于封装基板122的第一边缘122e1位置，再通过第一信号端子1261的接垫布局来进行后续测试。
在一些实施例中，接口信号可以包括测试(test)信号与检错(debug)信号，以满足检错需求，但本发明不限于此。
在一些实施例中，第一信号端子1261经由设计可以进一步测量更多信号。举例而言，第一信号端子1261可以进一步将芯片124的内部信号引线至第一边缘122e1，以提升测试的完整性，但本发明不限于此。
在一些实施例中，第一信号端子1261的边缘1261e于载板110上的正投影可以与第一边缘122e1于载板110上的正投影重叠，但本发明不限于此。
在一些实施例中，第一信号端子1261的边缘1261e可以与第一边缘122e1切齐，如图1B所示，但本发明不限于此。
在一些实施例中，以俯视观之，第一信号端子1261可以是半圆形，但本发明不限于此，第一信号端子1261的形状可以视实际设计上的需求进行选择。
在一些实施例中，第一信号端子1261可以与载板110直接接触，但本发明不限于此。
在一些实施例中，芯片封装结构120可以还包括设置于第二表面110b上的多个导电端子128，且芯片120于载板110上的正投影可以与多个导电端子128于载板110上的正投影重叠。进一步而言，第一信号端子1261可以是位于多个导电端子128的一侧，而多个导电端子128的相对侧不配置信号端子，但本发明不限于此。
在一些实施例中，第一信号端子1261与导电端子128可以包括焊球或其组合，且可以通过电镀方式所形成，但本发明不限于此。
在一些实施例中，测试装置100a的测试方法可以是直接对芯片封装结构120进行蚀刻，以暴露出第一信号端子1261，以进行测试流程。此外，进行测试后可以进一步利用封装胶体(未示出)将第一信号端子1261密封，但本发明不限于此。
在此必须说明的是，以下实施例沿用上述实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明，关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图1C是依照本发明的另一实施例的一种测试装置的部分剖视示意图。图1D是图1C的芯片封装结构的部分俯视示意图。应说明的是，为了清楚表示，在图1D中省略示出多个导电端子128。
请参照图1C与图1D，相较于前一实施例的测试装置100a，本实施例的测试装置100b的多个信号端子可以还包括位于第二表面122b上的多个第二信号端子1262，以进一步提升信号测试的完整性，但本发明不限于此。
进一步而言，第二信号端子1262可以位于封装基板122相对于第一边缘122e1的第二边缘122e2上，换句话说，第一信号端子1261与第二信号端子1262可以位于封装基板122的相对边缘上。此外，第二信号端子1262可以被配置于将芯片124的接口信号引线至第二边缘122e2，以使接口信号可以在芯片封装结构120中也可以直接地被引至封装基板122的第二边缘122e2位置进行测试，而提升信号测试的完整性，但本发明不限于此。
在一些实施例中，第二信号端子1262可以进一步将芯片124的内部信号引线至第二边缘122e2，但本发明不限于此。
在一些实施例中，第二信号端子1262的边缘1262e于载板110上的正投影可以与第二边缘122e2于载板110上的正投影重叠，但本发明不限于此。
在一些实施例中，第二信号端子1262的边缘1262e可以与第二边缘122e2切齐，如图1D所示，但本发明不限于此。
在一些实施例中，第二信号端子1262可以与载板110直接接触，但本发明不限于此。
在本实施例中，多个导电端子128可以设置于第一信号端子1261与第二信号端子1262之间，换句话说，第一信号端子1261与第二信号端子1262分别位于多个导电端子128的两侧。进一步而言，多个导电端子128可以位于芯片封装结构120的中心区，而第一信号端子1261与第二信号端子1262可以位于芯片封装结构120的边缘区，但本发明不限于此。
在一些实施例中，测试装置100b的测试方法可以是直接对芯片封装结构120进行蚀刻，以暴露出第一信号端子1261与第二信号端子1262，以进行测试流程。此外，进行测试后可以进一步利用封装胶体(未示出)将第一信号端子1261与第二信号端子1262密封，但本发明不限于此。
图1E是依照本发明的又一实施例的一种测试装置的部分俯视示意图。应说明的是，为了清楚表示，在图1E中省略示出多个导电端子128。
相较于前一实施例的测试装置100b，本实施例的测试装置100c的多个信号端子可以更包括位于第二表面(未示出)上的多个第三信号端子1263与多个第四信号端子1264，以更进一步提升信号测试的完整性，但本发明不限于此。
进一步而言，第三信号端子1263与多个第四信号端子1264可以分别位于封装基板122的第三边缘122e3与第四边缘122e4，其中第三边缘122e3与第四边缘122e4可以是分别连接第一边缘122e1与第二边缘122e2两端，如图1E所示。此外，第三信号端子1263与多个第四信号端子1264可以被配置于将芯片124的接口信号分别引线至第三边缘122e3与第四边缘122e4，以使接口信号可以在芯片封装结构120中也可以直接地被引至封装基板122的第三边缘122e3与第四边缘122e4位置进行测试，而提升信号测试的完整性，但本发明不限于此。
在一些实施例中，第三信号端子1263与第四信号端子1264可以进一步将芯片124的内部信号分别引线至第三边缘122e3与第四边缘122e4，但本发明不限于此。
在一些实施例中，第三信号端子1263的边缘1263e与第四信号端子1264的边缘1264e于载板110上的正投影可以分别与第三边缘122e3与第四边缘122e4于载板110上的正投影重叠，但本发明不限于此。
在一些实施例中，第三信号端子1263的边缘1263e与第四信号端子1264的边缘1264e可以分别与第三边缘122e3与第四边缘122e4切齐，如图1E所示，但本发明不限于此。
在一些实施例中，测试装置100c的测试方法可以是直接对芯片封装结构120进行蚀刻，以暴露出第一信号端子1261、第二信号端子1262、第三信号端子1263与第四信号端子1264，以进行测试流程。此外，进行测试后可以进一步利用封装胶体(未示出)将第一信号端子1261与第二信号端子1262、第三信号端子1263与第四信号端子1264密封，但本发明不限于此。
在未示出实施例中，测试装置也可以不包括第四信号端子1264，换句话说，测试装置可以仅包括第一信号端子1261、第二信号端子1262、第三信号端子1263，其中第一信号端子1261、第二信号端子1262、第三信号端子1263可以类似于上述的配置方式，于此不再赘述，但本发明不限于此。
应说明的是，本发明不限制于前述各实施例的配置态样，只要芯片封装结构中具有多个信号端子可以被配置于将芯片的接口信号引线至封装基板的至少一边缘皆属于本发明的保护范围。
图2A是依照本发明的另一实施例的载板的部分俯视示意图。图2B是图2A的载板的立体示意图。
请参照图1A、图2A与图2B，本实施例用于说明图1A的载板110可以具有的其他实施例。进一步而言，载板110a可以为测试载板，且载板110a(测试载板)可以包括位于边缘110e的多个测试点112a，其中测试点112a可以与前述实施例中的第一信号端子1261、第二信号端子1262、第三信号端子1263和/或第四信号端子1264电性连接，使信号可以进一步通过载板110a引出，因此可以进一步提升测试操作的便利性，但本发明不限于此。
在本实施例中，载板110a可以是印刷电路板，测试点112a可以是在印刷电路板的边缘并由其一表面贯穿至另一表面的多个沟槽，如图2A与图2B所示，但本发明不限于此。
在一些实施例中，测试方法可以是使载板110a(测试载板)取代另一承载基板(未示出)以进行测试流程。此外，进行测试后再将载板110a(测试载板)移除，因此载板110a(测试载板)可以是可折卸式与芯片封装结构120连接，但本发明不限于此。
图3A是依照本发明的又一实施例的载板的部分俯视示意图。图3B是图3A的载板的立体示意图。
请参照图3A与图3B，相较于载板110a(测试载板)而言，本实施例的载板110b(测试载板)可以是插座，测试点112b可以是在插座的边缘的多个贯孔，如图3A与图3B所示，但本发明不限于此。
在一些实施例中，测试点112b可以对应于前述实施例中的第一信号端子1261、第二信号端子1262、第三信号端子1263或第四信号端子1264配置，以使信号端子可以是夹于载板110b(测试载板)的测试点112b中并嵌入测试点112b中，但本发明不限于此。
应说明的是，尽管于附图中的测试载板(如载板110a或载板110b)皆仅于一个边缘示出测试点(如测试点112a或测试点112b)，然而本发明不限于此，测试点(如测试点112a或测试点112b)可以依照实际设计上的需求而配置。
综上所述，本发明的测试装置的多个信号端子可以被配置于将芯片的接口信号引线至至少一边缘，以使接口信号可以在芯片封装结构中直接地被引至封装基板的边缘位置进行测试，换句话说，信号可以不用通过中介件间接地进行测试，因此可以直接地获得芯片的接口信号，满足测试需求。此外，载板可以为测试载板并具有多个位于边缘与信号端子电性连接的测试点，因此可以进一步提升测试操作的便利性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种测试装置，其特征在于，包括：
载板，具有承载面；以及
芯片封装结构，设置于所述承载面上，其中：
所述芯片封装结构具有封装基板、芯片以及多个信号端子；
所述封装基板包括相对的第一表面与第二表面；
所述芯片位于所述第一表面上，而所述多个信号端子位于所述第二表面上且位于所述封装基板的至少一边缘；以及
所述多个信号端子被配置于将所述芯片的接口信号引线至所述至少一边缘。
2.根据权利要求1所述的测试装置，其特征在于，所述多个信号端子进一步将所述芯片的内部信号引线至所述至少一边缘。
3.根据权利要求1所述的测试装置，其特征在于，所述多个信号端子的边缘与所述至少一边缘切齐。
4.根据权利要求1所述的测试装置，其特征在于，所述多个信号端子与所述载板直接接触。
5.根据权利要求1所述的测试装置，其特征在于，所述芯片封装结构还包括多个导电端子，设置于所述第二表面上且所述芯片于所述载板上的正投影与所述多个导电端子于所述载板上的正投影重叠。
6.根据权利要求1所述的测试装置，其特征在于，所述多个信号端子包括焊球或其组合。
7.根据权利要求1所述的测试装置，其特征在于，所述芯片包括双倍数据速率存储器、快闪存储器或嵌入式多媒体卡。
8.根据权利要求1所述的测试装置，其特征在于，所述载板为测试载板，所述测试载板包括位于边缘的多个测试点，所述多个测试点与所述多个信号端子电性连接。
9.根据权利要求8所述的测试装置，其特征在于，所述测试载板可折卸式与所述芯片封装结构连接。
10.根据权利要求9所述的测试装置，其特征在于，所述测试载板包括电路板或插座。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109138210A TW202219517A (zh) | 2020-11-03 | 2020-11-03 | 測試裝置 |
| TW109138210 | 2020-11-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114441933A true CN114441933A (zh) | 2022-05-06 |
Family
ID=81360888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011440684.9A Pending CN114441933A (zh) | 2020-11-03 | 2020-12-10 | 测试装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114441933A (zh) |
| TW (1) | TW202219517A (zh) |
-
2020
- 2020-11-03 TW TW109138210A patent/TW202219517A/zh unknown
- 2020-12-10 CN CN202011440684.9A patent/CN114441933A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW202219517A (zh) | 2022-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
| JP4142619B2 (ja) | 半導体回路のための検査インタフェースシステムと半導体パッケージを検査するためのコンタクタ | |
| US10304764B2 (en) | Film product, film packages and package modules using the same | |
| US8947883B2 (en) | Low profile wire bonded USB device | |
| KR100867330B1 (ko) | 프로브 카드용 프로브 조립체 | |
| US8922232B2 (en) | Test-use individual substrate, probe, and semiconductor wafer testing apparatus | |
| US20150380061A1 (en) | Semiconductor device | |
| KR20130097481A (ko) | 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈 | |
| US8648451B2 (en) | Semiconductor package, test socket and related methods | |
| US7484968B2 (en) | Socket for an electrical tester | |
| US6572388B2 (en) | Socket for testing IC package | |
| KR102093854B1 (ko) | 테스트 소켓 | |
| CN105990369A (zh) | 半导体存储装置 | |
| US5175496A (en) | Dual contact beam assembly for an IC test fixture | |
| CN114441933A (zh) | 测试装置 | |
| US7686624B2 (en) | Electrical connector with contact shorting paths | |
| US20220071008A1 (en) | Memory system | |
| US6630839B1 (en) | Contactor, a method of manufacturing the contactor and a device and method of testing electronic component using the contactor | |
| US20230307856A1 (en) | Low profile impedance-tunable and cross-talk controlled high speed hybrid socket interconnect | |
| KR20120060299A (ko) | 테스트 소켓 | |
| US11243247B2 (en) | Device and method for testing semiconductor device and test handler | |
| US11959939B2 (en) | Chip socket, testing fixture and chip testing method thereof | |
| KR200311472Y1 (ko) | 반도체 패키지 테스트용 기판 커넥터 | |
| US7459921B2 (en) | Method and apparatus for a paddle board probe card | |
| KR20050040687A (ko) | 고속 시스템 레벨 테스트에 사용되는 테스트 보드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |