TW202218083A - 封裝結構及該封裝結構的製備方法 - Google Patents
封裝結構及該封裝結構的製備方法 Download PDFInfo
- Publication number
- TW202218083A TW202218083A TW109136040A TW109136040A TW202218083A TW 202218083 A TW202218083 A TW 202218083A TW 109136040 A TW109136040 A TW 109136040A TW 109136040 A TW109136040 A TW 109136040A TW 202218083 A TW202218083 A TW 202218083A
- Authority
- TW
- Taiwan
- Prior art keywords
- redistribution layer
- package
- electronic component
- substrate
- disposed
- Prior art date
Links
Images
Abstract
一種封裝結構，包括第一封裝件和第二封裝件。第一封裝件包括第一基板、至少一第一電子元件及第一封裝件本體。所述第一基板上設置有第一重佈線層。所述至少一第一電子元件設置於第一重佈線層上，並電連接第一重佈線層。所述第一封裝件本體設置於所述第一基板上，並包覆所述至少一第一電子元件。第二封裝件設置於所述第一封裝件本體內。所述第二封裝件包括第二基板、至少一第二電子元件及第二封裝件本體。所述第二基板上設置有第二重佈線層。所述第二重佈線層電連接所述第一重佈線層。所述至少一第二電子元件設置於第二重佈線層上，並電連接第二重佈線層。所述第二封裝件本體包覆所述至少一第二電子元件。本申請還提供了一種封裝結構的製備方法。
Description
本申請涉及一種封裝領域，尤其涉及封裝結構及該封裝結構的製備方法。
當下，電子產品已與人類的生活密不可分。同時，隨著科技的不斷進步，電子產品輕、薄、短、小及系統整合已然是當下發展的趨勢。為此，本領域技術人員還需不斷努力，以期研發出各式整合性高、多功能性、小型化的封裝結構，來滿足市場對電子產品輕、薄、短、小的需求。
有鑑於此，有必要一種具有高整合性的封裝結構。
本申請還提供了一種封裝結構的製備方法。
一種封裝結構，所述封裝結構包括第一封裝件和第二封裝件。所述第一封裝件包括第一基板、第一重佈線層、至少一第一電子元件及第一封裝件本體，所述第一重佈線層設置於所述第一基板，所述至少一第一電子元件設置於所述第一重佈線層上，並電連接所述第一重佈線層，所述第一封裝件本體設置於所述第一基板上，並包覆所述至少一第一電子元件。所述第二封裝件設置於所述第一封裝件本體內，所述第二封裝件包括第二基板、第二重佈線層、至少一第二電子元件及第二封裝件本體，所述第二重佈線層設置於所述第二基板，並電連接所述第一重佈線層，所述至少一第二電子元件設置於所述第二重佈線層上，並電連接所述第二重佈線層，所述第二封裝件本體包覆所述至少一第二電子元件。
一種封裝結構的製備方法，其包括如下步驟：
提供第一基板；
於所述第一基板上形成第一重佈線層；
提供至少一第一電子元件，所述至少一第一電子元件設置於所述第一重佈線層上，並電連接所述第一重佈線層；
提供一第二封裝件，所述第二封裝件包括第二基板、第二重佈線層、至少一第二電子元件及第二封裝件本體，所述第二重佈線層設置於所述第二基板，並電連接所述第一重佈線層，所述至少一第二電子元件設置於所述第二重佈線層上，並電連接所述第二重佈線層，所述第二封裝件本體包覆所述至少一第二電子元件；
於所述第一基板上形成第一封裝件本體，其中，所述第一封裝件本體包覆所述至少一第一電子元件和所述第二封裝件。
綜上所述，所述封裝結構中的第二封裝件設置於第一封裝件內，以使得所述封裝結構在高度集成化的前提下，降低所述封裝結構的高度，以適應當下封裝結構小型化、集成化的趨勢。
下面將結合本發明實施方式中的附圖，對本發明實施方式中的技術方案進行清楚、完整地描述，顯然，所描述的實施方式僅僅是本發明一部分實施方式，而不是全部的實施方式。基於本發明中的實施方式，本領域普通技術人員在沒有付出創造性勞動前提下所獲得的所有其他實施方式，都屬於本發明保護的範圍。
需要說明的是，除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。在本發明實施方式中使用的術語是僅僅出於描述特定實施方式的目的，而非旨在限制本發明。
參閱圖1，本申請較佳實施例提供了一種封裝結構100。所述封裝結構100包括第一封裝件10和第二封裝件20。
請一併參閱圖2，所述第一封裝件10包括第一基板11、第一重佈線層（RDL）12、至少一第一電子元件13及第一封裝件本體14。
所述第一基板11用於提供支撐，包括第一表面111及背對所述第一表面111的第二表面112。其中，所述第一基板11可以是陶瓷基板、玻璃基板、或聚合物基板等。
所述第一重佈線層12設置於所述第一表面111。其中，所述第一重佈線層12可以是單層或多層結構。所述第一重佈線層12可以由介電材料和/或導電材料製成，並可藉由例如沉積、鑲嵌、電鍍、或化學鍍等工藝形成於所述第一表面111。
在本實施方式中，所述第一表面111上開設有第一容置槽113。所述第一重佈線層12設置於所述第一容置槽113內，以降低所述封裝結構100的厚度。其中，所述第一封裝件10包括複數所述第一重佈線層12。相應地，所述第一表面111開設有複數所述第一容置槽113，用於對應收容複數所述第一重佈線層12。
進一步地，所述第二表面112上設置有所述第一電連接件115。所述第一電連接件115與所述第一重佈線層12電性連接。在本實施方式中，所述第二表面112上開設有第二容置槽114。所述第一電連接件115設置於所述第二容置槽114內，以降低所述封裝結構100的厚度。其中，所述第二容置槽114和所述第一容置槽113連通，以使所述第一電連接件115與所述第一重佈線層12實現電性連接。
在本實施方式中，所述第一電連接件115上設置有第一電性連接體15。其中，所述第一電性連接體15可以是金屬墊、螺柱、導電柱、焊球、或其他起電連接作用的元件。所述第一電性連接體15的材料可以是，但不限於銅、鋁、鎢、金、銀、鎳及它們的合金。在本實施方式中，所述第一電性連接體15為焊球。其中，所述第一電性連接體15可以使用球裝工藝來形成。
所述至少一第一電子元件13設置於所述第一重佈線層12上，並電連接所述第一重佈線層12。其中，所述第一電子元件13可以是IC（Integrated Circuit）晶片、存儲晶片、邏輯電路、天線、無線收發器；或者無源器件，例如電阻器等。
在本實施方式中，每一第一電子元件13朝向所述第一基板11的表面設置有第一接觸件131。每一第一電子元件13藉由所述第一接觸件131電連接於所述第一重佈線層12。其中，所述第一接觸件131可以是，但不限於銅、鋁、鎢、錫、鎳、金、銀及其他導電材料。所述第一接觸件131可以藉由電鍍、濺射等工藝形成。
進一步地，所述第一封裝件10還包括第二電性連接體16。所述第二電性連接體16設置於所述第一接觸件131和所述第一重佈線層12之間，以使所述至少一第一電子元件13和所述第一重佈線層12實現電性連接。其中，所述第二電性連接體16可以是金屬墊、螺柱、導電柱、焊球、或其他起電連接作用的元件。所述第二電性連接體16的材料可以是，但不限於銅、鋁、鎢、金、銀、鎳及它們的合金。在本實施方式中，所述第二電性連接體16為焊球。其中，所述第二電性連接體16可以使用球裝工藝來形成。
參圖1，所述第一封裝件本體14包覆所述至少一第一電子元件13、第一接觸件131及第二電性連接體16，並設置於所述第一基板11的第一表面111上。其中，所述第一封裝件本體14的材料可以是非導電材料。所述非導電材料可以是EMC（Epoxy Molding Compound，環氧樹脂模塑膠)、ABS（Acrylonitrile Butadiene Styrene，丙烯腈-丁二烯-苯乙烯）、PC（Polycarbonate，聚碳酸酯）、PET（Polyethylene Terephthalate，聚對苯二甲酸乙二醇酯）等其他注塑材料中的一種或多種。
參圖1、圖4和圖5，所述第二封裝件20設置於所述第一封裝件本體14內，並位於所述至少一第一電子元件13上方。在本實施方式中，所述第二封裝件20包括第二基板21、第二重佈線層22、至少一第二電子元件23、第二封裝件本體24。
所述第二基板21用於提供支撐，包括第三表面211及背對所述第三表面211的第四表面212。其中，所述第二基板21的可以是陶瓷基板、玻璃基板、或聚合物基板等。
所述第二重佈線層22設置於所述第三表面211。其中，所述第二重佈線層22可以是單層或多層結構。所述第二重佈線層22可以由介電材料和/或導電材料製成，並可藉由例如沉積、鑲嵌、電鍍、或化學鍍等工藝形成於所述第三表面211。
在本實施方式中，所述第三表面211上開設有第一收容槽213。所述第二重佈線層22設置於所述第一收容槽213內，以降低所述封裝結構100的厚度。其中，所述第二封裝件20包括複數所述第二重佈線層22，相應地，所述第三表面211開設有複數所述第一收容槽213，用於對應收容複數所述第二重佈線層22。
進一步地，所述第四表面212上設置有第二電連接件215。所述第二電連接件215與所述第二重佈線層22電性連接。所述第二封裝件20藉由所述第二電連接件215電連接於所述第一重佈線層12。在本實施方式中，所述第四表面212上開設有第二收容槽214。所述第二電連接件215設置於所述第二收容槽214內，以降低所述封裝結構100的厚度。其中，所述第二收容槽214和所述第一收容槽213連通，以使所述第二電連接件215與所述第二重佈線層22實現電性連接。
在本實施方式中，所述第二電連接件215上形成第三電性連接體25，以藉由第三電性連接體25使得所述至少一第二電子元件23與所述第一重佈線層12實現電性連接。其中，所述第三電性連接體25可以是金屬墊、螺柱、導電柱、焊球、或其他起電連接作用的元件。所述第三電性連接體25的材料可以是，但不限於銅、鋁、鎢、金、銀、鎳及它們的合金。在本實施方式中，所述第三電性連接體25為焊球。其中，所述第三電性連接體25可以使用球裝工藝來形成。
所述至少一第二電子元件23設置於所述第二重佈線層22上，並電連接所述第二重佈線層22。其中，所述第二電子元件23可以是IC（Integrated Circuit）晶片、存儲晶片、邏輯電路、天線、無線收發器；或者無源器件，例如電阻器等。
在本實施方式中，每一第二電子元件23朝向所述第二基板21的表面設置有第二接觸件231。每一第二電子元件23藉由所述第二接觸件231電連接於所述第二重佈線層22。其中，所述第二接觸件231的材料可以是，但不限於銅、鋁、鎢、錫、鎳、金、銀及其他導電材料。所述接觸件可以藉由電鍍、濺射等工藝形成。
進一步地，所述第二接觸件231和所述第二重佈線層22之間設置有第四電性連接體26，以使所述至少一第二電子元件23和所述第二重佈線層22實現電性連接。其中，所述第四電性連接體26可以是金屬墊、螺柱、導電柱、焊球、或其他起電連接作用的元件。所述第四電性連接體26的材料可以是，但不限於銅、鋁、鎢、金、銀、鎳及它們的合金。在本實施方式中，所述第四電性連接體26為焊球。其中，所述第四電性連接體26可以使用球裝工藝來形成。
在其他實施方式中，所述至少一第二電子元件23可藉由導線232與所述第二重佈線層22實現電性連接。
在另一實施方式中，所述至少一第二電子元件23可藉由導線232和所述第四電性連接體26一起實現與所述第二重佈線層22的電性連接（參圖4）。
所述第二封裝件本體24包覆所述至少一第二電子元件23、所述第二接觸件231和第四電性連接體26，並設置於所述第二基板21的第三表面211。其中，所述第二封裝件本體24的材料可以是非導電材料。所述非導電材料可以是EMC（Epoxy Molding Compound，環氧樹脂模塑膠)、ABS（Acrylonitrile Butadiene Styrene，丙烯腈-丁二烯-苯乙烯）、PC（Polycarbonate，聚碳酸酯）、PET（Polyethylene Terephthalate，聚對苯二甲酸乙二醇酯）等其他注塑材料中的一種或多種。在本實施方式中，所述第二封裝件本體24完全包覆所述至少第二電子元件23的頂面，以保護第二電子元件23，從而有效避免因第二電子元件23外露而遭到破壞的可能性。
參圖1和圖6，進一步地，所述封裝結構100還包括導電件30。其中，所述導電件30可以為金屬墊、螺柱、導電柱、焊球、或其他起電連接作用的元件。所述導電件30的材料可以是，但不限於銅、鋁、鎢、金、銀、鎳及它們的合金。
具體地，所述第一封裝件本體14朝向所述第一基板11的表面設置有盲孔116。所述導電件30設置於所述盲孔116內，並電連接所述第一重佈線層12和所述第二重佈線層22，以作為上下層中第一電子元件13和第二電子元件23之間電子信號的傳遞路徑。在本實施方式中，所述導電件30設置於所述第一重佈線層12和所述第三電性連接體25之間。
本申請提供了一種封裝結構100的製備方法，具體步驟如下：
參圖2，提供第一基板11。所述第一基板11包括第一表面111及背對所述第一表面111的第二表面112。其中，所述第一基板11的可以是陶瓷基板、玻璃基板、或聚合物基板等。
於所述第一表面111上形成第一重佈線層12。所述第一重佈線層12可以是單層或多層結構。所述第一重佈線層12可以由介電材料和/或導電材料製成，並可藉由例如沉積、鑲嵌、電鍍、或化學鍍等工藝形成於所述第一表面111。其中，所述第一表面111上第一重佈線層12的數量可根據實際情況進行適應性調整，可以是一個、兩個、三個、四個、五個等。
在其他實施方式中，所述第一表面111上開設有第一容置槽113。所述第一重佈線層12設置於所述第一容置槽113內，以降低所述封裝結構100的厚度。其中，所述第一封裝件10包括複數所述第一重佈線層12，相應地，所述第一表面111開設有複數所述第一容置槽113，用於對應收容複數所述第一重佈線層12。
進一步地，所述第二表面112上第一電連接件115。所述第一電連接件115與所述第一重佈線層12電性連接。在本實施方式中，所述第二表面112上開設有第二容置槽114。所述第一電連接件115設置於所述第二容置槽114內，以降低所述封裝結構100的厚度。其中，所述第二容置槽114和所述第一容置槽113連通，以使所述第一電連接件115與所述第一重佈線層12實現電性連接。
於所述第一電連接件115上形成第一電性連接體15。其中，所述第一電性連接體15可以是金屬墊、螺柱、導電柱、焊球、或其他起電連接作用的元件。所述第一電性連接體15的材料可以是，但不限於銅、鋁、鎢、金、銀、鎳及它們的合金。在本實施方式中，所述第一電性連接體15為焊球。其中，所述第一電性連接體15可以使用球裝工藝來形成。
提供至少一第一電子元件13。其中，所述至少一第一電子元件13設置於所述第一重佈線層12，並電連接所述第一重佈線層12。其中，所述第一電子元件13可以是IC（Integrated Circuit）晶片、存儲晶片、邏輯電路、天線、無線收發器；或者無源器件，例如電阻器等。在本實施方式中，提供了兩個所述第一電子元件13。其中，兩個所述第一電子元件13並排且間隔設置。在其他實施方式中，所述第一電子元件13的數量可依據實際需要進行適應性調整，可以時三個、四個等。
在本實施方式中，每一第一電子元件13朝向所述第一基板11的表面設置有第一接觸件131。每一第一電子元件13藉由所述第一接觸件131電連接於所述第一重佈線層12。其中，所述第一接觸件131可以是，但不限於銅、鋁、鎢、錫、鎳、金、銀及其他導電材料。所述第一接觸件131可以藉由電鍍、濺射等工藝形成。
於所述至少一第一電子元件13與所述第一重佈線層12之間形成第二電性連接體16。所述第二電性連接體16設置於所述第一重佈線層12和第一接觸件131之間。其中，所述至少一第一電子元件13藉由所述第一接觸件131和所述第一重佈線層12實現電性連接。其中，所述第二電性連接體16可以是金屬墊、螺柱、導電柱、焊球、或其他起電連接作用的元件。所述第二電性連接體16可以是，但不限於銅、鋁、鎢、金、銀、鎳及它們的合金。在本實施方式中，所述第二電性連接體16為焊球。其中，所述第二電性連接體16可以使用球裝工藝來形成。
參圖3，於所述第一重佈線層12上形成導電件30。在本實施方式中，所述導電件30為銅柱。所述導電件30可藉由電鍍、濺射等工藝形成。
參圖5和圖6，提供一如上述所述的第二封裝件20。其中，所述第二封裝件20位於所述第一電子元件13上方，且所述第三電性連接體25連接至所述導電件30。
參圖1，於所述第一基板11上形成第一封裝件本體14，且所述第一封裝件本體14包覆所述至少一第一電子元件13和所述第二封裝件20。其中，所述第一封裝件本體14的材料可以是非導電材料。所述非導電材料可以是EMC（Epoxy Molding Compound，環氧樹脂模塑膠)、ABS（Acrylonitrile Butadiene Styrene，丙烯腈-丁二烯-苯乙烯）、PC（Polycarbonate，聚碳酸酯）、PET（Polyethylene Terephthalate，聚對苯二甲酸乙二醇酯）等其他注塑材料中的一種或多種。
綜上所述，所述封裝結構100中的第二封裝件20設置於第一封裝件10內，以使得所述封裝結構100在高度集成化的前提下，降低所述封裝結構100的高度，以適應當下封裝結構100小型化、集成化的趨勢。
另外，本領域技術人員還可在本發明精神內做其它變化，當然，這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍內。
100:封裝結構
10:第一封裝件
11:第一基板
111:第一表面
112:第二表面
113:第一容置槽
114:第二容置槽
115:第一電連接件
116:盲孔
12:第一重佈線層
13:第一電子元件
131:第一接觸件
14:第一封裝件本體
15:第一電性連接體
16:第二電性連接體
20:第二封裝件
21:第二基板
211:第三表面
212:第四表面
213:第一收容槽
214:第二收容槽
215:第二電連接件
22:第二重佈線層
23:第二電子元件
231:第二接觸件
232:導線
24:第二封裝件本體
25:第三電性連接體
26:第四電性連接體
30:導電件
圖1為本申請一較佳實施例的封裝結構的剖面示意圖。
圖2為圖1所示第一封裝件的部分剖面示意圖。
圖3為圖1所示封裝結構的部分剖面示意圖。
圖4為圖1所示第二封裝件的部分剖面示意圖。
圖5為圖1所示第二封裝件的剖面示意圖。
圖6為圖1所示封裝結構的其中一部分的剖面示意圖。
無
100:封裝結構
10:第一封裝件
11:第一基板
116:盲孔
12:第一重佈線層
13:第一電子元件
131:第一接觸件
14:第一封裝件本體
15:第一電性連接體
16:第二電性連接體
20:第二封裝件
30:導電件
Claims (10)
- 一種封裝結構，其中，所述封裝結構包括： 第一封裝件，包括第一基板、第一重佈線層、至少一第一電子元件及第一封裝件本體，所述第一重佈線層設置於所述第一基板，所述至少一第一電子元件設置於所述第一重佈線層上，並電連接所述第一重佈線層，所述第一封裝件本體設置於所述第一基板上，並包覆所述至少一第一電子元件；及 第二封裝件，設置於所述第一封裝件本體內，所述第二封裝件包括第二基板、第二重佈線層、至少一第二電子元件及第二封裝件本體，所述第二重佈線層設置於所述第二基板，並電連接所述第一重佈線層，所述至少一第二電子元件設置於所述第二重佈線層上，並電連接所述第二重佈線層，所述第二封裝件本體包覆所述至少一第二電子元件。
- 如請求項1所述的封裝結構，其中，所述封裝結構包括導電件，所述第一封裝件本體朝向所述第一基板的表面開設有盲孔，所述導電件設置於所述盲孔內，並電連接所述第一重佈線層和第二重佈線層。
- 如請求項2所述的封裝結構，其中，所述導電件為金屬墊、螺柱、導電柱、或焊球。
- 如請求項1-3中任一所述的封裝結構，其中，每一第一電子元件上設置有第一接觸件，每一第一電子元件藉由所述第一接觸件電連接所述第一重佈線層。
- 如請求項1所述的封裝結構，其中，所述第二封裝件設置於所述至少一第一電子元件上方。
- 如請求項1所述的封裝結構，其中，所述第一封裝件包括複數所述第一重佈線層，所述至少一第一電子元件設置於複數所述第一重佈線層上。
- 如請求項5所述的封裝結構，其中，所述第二封裝件包括複數所述第二重佈線層，所述至少一第二電子元件設置於複數所述第二重佈線層上。
- 如請求項1所述的封裝結構，其中，所述第二封裝件本體完全覆蓋所述至少一第二電子元件的頂面。
- 一種封裝結構的製備方法，其特徵包括如下步驟： 提供第一基板； 於所述第一基板上形成第一重佈線層； 提供至少一第一電子元件，所述至少一第一電子元件設置於所述第一重佈線層上，並電連接所述第一重佈線層； 提供一第二封裝件，所述第二封裝件包括第二基板、第二重佈線層、至少一第二電子元件及第二封裝件本體，所述第二重佈線層設置於所述第二基板，並電連接所述第一重佈線層，所述至少一第二電子元件設置於所述第二重佈線層上，並電連接所述第二重佈線層，所述第二封裝件本體包覆所述至少一第二電子元件； 於所述第一基板上形成第一封裝件本體，其中，所述第一封裝件本體包覆所述至少一第一電子元件和所述第二封裝件。
- 如請求項9所述的封裝結構的製備方法，其中，所述封裝結構的製備方法還包括： 在形成所述第一重佈線層後，於所述第一重佈線層上形成導電件，其中，所述導電件電連接所述第一重佈線層和所述第二重佈線層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109136040A TWI767366B (zh) | 2020-10-16 | 2020-10-16 | 封裝結構及該封裝結構的製備方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109136040A TWI767366B (zh) | 2020-10-16 | 2020-10-16 | 封裝結構及該封裝結構的製備方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202218083A true TW202218083A (zh) | 2022-05-01 |
| TWI767366B TWI767366B (zh) | 2022-06-11 |
Family
ID=82558599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109136040A TWI767366B (zh) | 2020-10-16 | 2020-10-16 | 封裝結構及該封裝結構的製備方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI767366B (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11177201B2 (en) * | 2017-11-15 | 2021-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packages including routing dies and methods of forming same |
-
2020
- 2020-10-16 TW TW109136040A patent/TWI767366B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI767366B (zh) | 2022-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102196173B1 (ko) | 반도체 패키지 및 제조 방법 | |
| US20090134528A1 (en) | Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package | |
| US8367473B2 (en) | Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof | |
| EP3147942B1 (en) | Semiconductor package, semiconductor device using the same and manufacturing method thereof | |
| US10068855B2 (en) | Semiconductor package, method of manufacturing the same, and electronic device module | |
| CN111933591B (zh) | 扇出型电磁屏蔽封装结构和封装方法 | |
| US20230343663A1 (en) | Electronic package and manufacturing method thereof | |
| KR101944007B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US11764162B2 (en) | Electronic package and method for manufacturing the same | |
| CN112054005B (zh) | 电子封装件及其制法 | |
| TWI767366B (zh) | 封裝結構及該封裝結構的製備方法 | |
| TWI626724B (zh) | 封裝結構 | |
| US20190252325A1 (en) | Chip package structure and manufacturing method thereof | |
| US10049970B2 (en) | Methods of manufacturing printed circuit board and semiconductor package | |
| TWI473221B (zh) | 封裝基板及其製法 | |
| US20210151395A1 (en) | Package structure with integrated antenna, package structure array, and manufacturing method thereof | |
| CN114388487A (zh) | 封装结构及该封装结构的制备方法 | |
| TWI712139B (zh) | 封裝天線、封裝天線陣列及封裝天線的製作方法 | |
| CN108807294B (zh) | 封装结构及其制法 | |
| KR101819558B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US20240047440A1 (en) | Electronic package and manufacturing method thereof | |
| KR100451510B1 (ko) | 적층 칩 패키지의 제조 방법 | |
| KR100501878B1 (ko) | 반도체패키지 | |
| CN116153900A (zh) | 半导体封装 | |
| KR20020015216A (ko) | 보드 레벨 반도체 장치 및 그 제조 방법 |