TW202213959A - 收發電路以及自校正方法 - Google Patents

收發電路以及自校正方法 Download PDF

Info

Publication number
TW202213959A
TW202213959A TW109131613A TW109131613A TW202213959A TW 202213959 A TW202213959 A TW 202213959A TW 109131613 A TW109131613 A TW 109131613A TW 109131613 A TW109131613 A TW 109131613A TW 202213959 A TW202213959 A TW 202213959A
Authority
TW
Taiwan
Prior art keywords
signal
circuit
locked loop
capacitance value
phase
Prior art date
Application number
TW109131613A
Other languages
English (en)
Other versions
TWI739595B (zh
Inventor
陳邦萌
黃建融
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109131613A priority Critical patent/TWI739595B/zh
Priority to US17/200,011 priority patent/US11323125B2/en
Application granted granted Critical
Publication of TWI739595B publication Critical patent/TWI739595B/zh
Publication of TW202213959A publication Critical patent/TW202213959A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種收發電路用以耦接一震盪晶體。收發電路包含一局部震盪器、一濾波電路、一控制電路以及一射頻訊號產生電路。局部震盪器包含一電容性元件。局部震盪器用以基於震盪晶體的一震盪頻率以及電容性元件的一電容值產生一鎖相迴路訊號。濾波電路用以依據鎖相迴路訊號產生一濾波訊號。控制電路用以依據濾波訊號以及鎖相迴路訊號調整電容值為一調整後電容值。局部震盪器更用以依據震盪頻率以及調整後電容值產生一校正後局部震盪訊號。射頻訊號產生電路用以依據校正後局部震盪訊號以及一基頻訊號產生一射頻訊號。

Description

收發電路以及自校正方法
本揭示中所述實施例內容是有關於一種校正技術，特別關於一種可校正頻率偏移問題的收發電路以及自校正方法。
隨著通訊技術的發展，兩電子裝置之間的發收電路可利用無線通訊技術傳輸資料。然而，當環境條件變化(例如：溫度上升)，可能會造成收發電路發生頻率偏移(frequency offset)問題。
本揭示之一些實施方式是關於一種收發電路。收發電路用以耦接一震盪晶體。收發電路包含一局部震盪器、一濾波電路、一控制電路以及一射頻訊號產生電路。局部震盪器包含一電容性元件。局部震盪器用以基於震盪晶體的一震盪頻率以及電容性元件的一電容值產生一鎖相迴路訊號。濾波電路用以依據鎖相迴路訊號產生一濾波訊號。控制電路用以依據濾波訊號以及鎖相迴路訊號調整電容值為一調整後電容值。局部震盪器更用以依據震盪頻率以及調整後電容值產生一校正後局部震盪訊號。射頻訊號產生電路用以依據校正後局部震盪訊號以及一基頻訊號產生一射頻訊號。
本揭示之一些實施方式是關於一種自校正方法。自校正方法包含：藉由一局部震盪器基於一震盪晶體的一震盪頻率以及一電容性元件的一電容值產生一鎖相迴路訊號；藉由一濾波電路依據鎖相迴路訊號產生一濾波訊號；藉由一控制電路依據濾波訊號以及鎖相迴路訊號調整電容值為一調整後電容值；藉由局部震盪器依據震盪頻率以及調整後電容值產生一校正後局部震盪訊號；以及藉由一射頻訊號產生電路依據校正後局部震盪訊號以及一基頻訊號產生一射頻訊號。
綜上所述，本揭示的收發電路以及自校正方法可快速地且即時地校正頻率偏移的問題，且可適用於不同的收發裝置以及不同的震盪晶體。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的收發電路100以及震盪晶體CY的示意圖。收發電路100可耦接震盪晶體CY，且協同震盪晶體CY運作以實現特定功能(例如：產生射頻訊號RS)。在一些實施例中，收發電路100可為一單晶片系統(System on Chip，SoC)或單晶片系統的一部分。
以第1圖示例而言，收發電路100包含局部震盪器(Local Oscillator)110、濾波電路120、控制電路130以及射頻訊號產生電路140。濾波電路120耦接局部震盪器110。控制電路130耦接局部震盪器110以及濾波電路120。射頻訊號產生電路140耦接局部震盪器110。
以第1圖示例而言，局部震盪器110包含電容性元件C、鎖相迴路電路112以及除頻器114。鎖相迴路電路112耦接震盪晶體CY以及電容性元件C。除頻器114耦接鎖相迴路電路112。鎖相迴路電路112可基於震盪晶體CY的震盪頻率以及電容性元件C的電容值產生鎖相迴路訊號PS。在一些實施例中，震盪晶體CY的震盪頻率會因環境條件變化而發生頻率偏移(frequency offset)。
以第1圖示例而言，濾波電路120耦接鎖相迴路電路112以接收鎖相迴路訊號PS。濾波電路120可依據鎖相迴路訊號PS產生濾波訊號FS。在一些實施例中，濾波電路120為帶通(band-pass)濾波器。帶通濾波器可由傳輸線實現，但本揭示不以此為限。
參考第2圖。第2圖是依照本揭示一些實施例所繪示的第1圖的濾波電路120的頻率響應圖。目標頻率TF為當震盪晶體CY的震盪頻率未發生頻率偏移時鎖相迴路訊號PS的頻率。以第2圖示例而言，濾波電路120的頻率響應被設計為在目標頻率TF時的反射係數最低(即圖中曲線的波谷處)。也就是說，當震盪晶體CY的震盪頻率未發生頻率偏移時，輸入進濾波電路120的鎖相迴路訊號PS中對應於目標頻率TF的成份大部分會通過濾波電路120，而輸入進濾波電路120的鎖相迴路訊號PS的其餘成份大多會被濾波電路120濾除。
需特別說明的是，由於濾波電路120的元件特性較不易受環境條件變化(例如：溫度上升等)而改變，因此即使震盪晶體CY的震盪頻率因環境條件變化而發生頻率偏移時，相較之下濾波電路120的頻率響應也不易因環境條件變化而改變。
再次參考第1圖，控制電路130可依據濾波訊號FS以及鎖相迴路訊號PS來調整局部震盪器110當中的電容性元件C的電容值。舉例而言，控制電路130包含混頻器132、比較電路134以及驅動電路136。
混頻器132耦接濾波電路120以及鎖相迴路電路112以分別接收濾波訊號FS以及鎖相迴路訊號PS。混頻器132可對濾波訊號FS以及鎖相迴路訊號PS執行混頻程序以產生直流訊號DC。當震盪晶體CY的震盪頻率未發生頻率偏移(即對應目標頻率TF)時，鎖相迴路訊號PS的頻率亦未發生頻率偏移(亦對應目標頻率TF)。由於鎖相迴路訊號PS的頻率對應於目標頻率TF，因此輸入進濾波電路120的鎖相迴路訊號PS幾乎未衰減地通過濾波電路120(如第2圖的頻率響應圖所示)。另一方面，由於自鎖相迴路電路112直接輸入混頻器132的鎖相迴路訊號PS並未流經其他電子元件，因此輸入混頻器132的鎖相迴路訊號PS的訊號能量亦幾乎未衰減。混頻器132依據能量幾乎未衰減的濾波訊號FS以及能量幾乎未衰減的鎖相迴路訊號PS所產生出來的直流訊號DC將具有最大的直流電壓值。此直流電壓值可預先儲存於一儲存電路或一暫存器中以作為最大直流電壓DCM。
相反地，當震盪晶體CY因環境條件變化而發生頻率偏移(即未對應目標頻率TF)時，鎖相迴路訊號PS的頻率亦發生頻率偏移(亦未對應目標頻率TF)。由於鎖相迴路訊號PS的頻率並未正確地對應於目標頻率TF，因此輸入進濾波電路120的鎖相迴路訊號PS的許多成分會被濾波電路120濾除(如第2圖曲線所示的非波谷處，未對應目標頻率TF的區段反射係數會升高)。等效而言，濾波訊號FS的訊號能量大幅衰減。另一方面，由於自鎖相迴路電路112直接輸入進混頻器132的鎖相迴路訊號PS並未流經其他電子元件，因此輸入混頻器132的鎖相迴路訊號PS的訊號能量幾乎未衰減。在這個情況下，由混頻器132依據能量大幅衰減的濾波訊號FS以及能量幾乎未衰減的鎖相迴路訊號PS所產生的直流訊號DC將不會具有最大的直流電壓值。
基於上述原理，比較電路134可比較直流訊號DC的電壓與最大直流電壓DCM以產生比較結果CR。驅動電路136可依據比較結果CR產生控制訊號CT1，以調整局部震盪器110當中的電容性元件C的電容值。舉例而言，若比較結果CR指示直流訊號DC的電壓等於最大直流電壓DCM，代表震盪晶體CY未發生頻率偏移。在這個情況下，毋需校正鎖相迴路訊號PS。也就是說，毋需調整電容性元件C的電容值。若比較結果CR指示直流訊號DC的電壓小於最大直流電壓DCM(因為鎖相迴路訊號PS經過濾波電路120會產生能量大幅衰減的濾波訊號FS)，代表震盪晶體CY發生頻率偏移。在這個情況下，需校正鎖相迴路訊號PS。也就是說，需調整電容性元件C的電容值。
在一些實施例中，驅動電路136可調整電容性元件C的電容值，該些電容值分別對應於不同的直流電壓，而最大直流電壓DCM為這些直流電壓中最大的一者。在一些實施例中，驅動電路136可將電容性元件C的電容值調整為對應至最大直流電壓DCM的電容值。關於控制訊號CT1如何調整電容性元件C的電容值將於後面段落搭配第3圖進行討論。
接著，鎖相迴路電路112可依據震盪晶體CY的震盪頻率以及調整後電容值產生校正後鎖相迴路訊號PS’，且除頻器114可對校正後鎖相迴路訊號PS’執行除頻程序以產生校正後局部震盪訊號OS’。
射頻訊號產生電路140則可依據校正後局部震盪訊號OS’以及基頻訊號BS產生射頻訊號RS。舉例而言，射頻訊號產生電路140包含基頻電路142、混頻器144以及射頻電路146。混頻器144耦接混頻器114以及基頻電路142以分別接收校正後局部震盪訊號OS’以及基頻訊號BS。混頻器144可對校正後局部震盪訊號OS’以及基頻訊號BS執行混頻程序以產生混頻訊號MS。射頻電路146耦接混頻器144以接收混頻訊號MS。射頻電路146可依據混頻訊號MS產生射頻訊號RS。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的電容性元件C的細部電路圖。在一些實施例中，局部震盪器110當中的電容性元件C可由開關電容陣列實現，且電容性元件C的電容值可動態地被調整。舉例而言，控制訊號CT1可對應於特定的電容索引值(cap index)。當電容索引值提高，電容性元件C的電容值降低，使得校正後鎖相迴路訊號PS’的頻率提高。當電容索引值降低，電容性元件C的電容值提高，使得校正後鎖相迴路訊號PS’的頻率降低。
以第3圖示例而言，電容性元件C包含電容C1-Cn以及開關T1-Tn。第1圖中由驅動電路136產生的控制訊號CT1可用以控制開關T1-Tn導通或截止，以調整電容性元件C的電容值。
第3圖中的電容性元件C的實現方式僅為示例的目的，但本揭示不以此為限。電容性元件C的各種實現方式(例如：電容數量、開關數量、耦接方式等)皆在本揭示的範圍中。
在一些相關技術中，系統中需設置溫度感測器且需事先耗費時間建立查找表，以建立各種不同溫度下的電容調整量。接著，將偵測到的溫度回傳給驅動電路，且驅動電路再利用查找表進行校正。這會有耗費時間以及無法即時校正的問題。另外，因為震盪晶體會有個體良率以及適用性(例如：廠商規格或調校不同)的問題，一張查找表無法適用於不同的收發裝置或不同的震盪晶體。
相較於上述相關技術，本揭示的收發電路100毋需建立查找表，因此可達到節省時間以及即時校正的功效。另外，本揭示的收發電路100具有自校正機制，因此可適用不同的收發裝置或不同的震盪晶體。
參考第4圖。第4圖是依照本揭示一些實施例所繪示的自校正方法400的流程圖。在一些實施例中，自校正方法400可應用於第1圖的收發電路100，但本揭示不以此為限。自校正方法400包含操作S410、S420、S430、S440以及S450。
在操作S410中，藉由局部震盪器110基於震盪晶體CY的震盪頻率以及電容性元件C的電容值產生鎖相迴路訊號PS。在一些實施例中，局部震盪器110中的鎖相迴路電路112可依據震盪晶體CY的震盪頻率以及電容性元件C的電容值產生鎖相迴路訊號PS。
在操作S420中，藉由濾波電路120依據鎖相迴路訊號PS產生濾波訊號FS。在一些實施例中，濾波電路120是以帶通濾波器實現。
在操作S430中，藉由控制電路130依據濾波訊號FS以及鎖相迴路訊號PS調整電容性元件C的電容值(調整後電容值)。在一些實施例中，當震盪晶體CY因環境條件變化而發生頻率偏移時，輸入進混頻器132的鎖相迴路訊號PS的訊號能量幾乎未衰減但濾波訊號FS的訊號能量大幅衰減。在這個情況下，由混頻器132產生的直流訊號DC不具有最大的直流電壓值，使得比較電路134依此產生比較結果CR。接著，驅動電路136可依據比較結果CR產生控制訊號CT1，以調整局部震盪器110當中的電容性元件C的電容值。
在操作S440中，藉由局部震盪器110依據震盪晶體CY的震盪頻率以及電容性元件C的調整後電容值產生校正後局部震盪訊號OS’。在一些實施例中，電容性元件C的調整後電容值可進一步校正鎖相迴路訊號PS的頻率偏移，以使除頻器114可對校正後鎖相迴路訊號PS’執行除頻程序以產生校正後局部震盪訊號OS’。
在操作S450中，藉由射頻訊號產生電路140依據校正後局部震盪訊號OS’以及基頻訊號BS產生射頻訊號RS。在一些實施例中，混頻器144可對校正後局部震盪訊號OS’以及基頻訊號BS執行混頻程序以產生混頻訊號MS。射頻電路146可依據混頻訊號MS產生射頻訊號RS。
綜上所述，本揭示的收發電路以及自校正方法可快速地且即時地校正頻率偏移的問題，且可適用於不同的收發裝置以及不同的震盪晶體。
各種功能性元件和方塊已於此公開。對於本技術領域具通常知識者而言，功能方塊可由電路(不論是專用電路，或是於一或多個處理器及編碼指令控制下操作的通用電路)實現，其一般而言包含用以相應於此處描述的功能及操作對電氣迴路的操作進行控制之電晶體或其他電路元件。進一步地理解，一般而言電路元件的具體結構與互連，可由編譯器(compiler)，例如暫存器傳遞語言(Register Transfer Language, RTL)編譯器決定。暫存器傳遞語言編譯器對與組合語言代碼(assembly language code)相當相似的指令碼(script)進行操作，將指令碼編譯為用於佈局或製作最終電路的形式。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:收發電路 110:局部震盪器 112:鎖相迴路電路 114:除頻器 120:濾波電路 130:控制電路 132:混頻器 134:比較電路 136:驅動電路 140:射頻訊號產生電路 142:基頻電路 144:混頻器 146:射頻電路 400:自校正方法 CY:震盪晶體 TF:目標頻率 C:電容性元件 C1-Cn:電容 T1-Tn:開關 CT1:控制訊號 PS:鎖相迴路訊號 PS’:校正後鎖相迴路訊號 FS:濾波訊號 OS’:校正後局部震盪訊號 BS:基頻訊號 MS:混頻訊號 RS:射頻訊號 DC:直流訊號 DCM:最大直流電壓 CR:比較結果 S410,S420,S430,S440,S450:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一收發電路以及一震盪晶體的示意圖； 第2圖是依照本揭示一些實施例所繪示的第1圖的一濾波電路的頻率響應圖； 第3圖是依照本揭示一些實施例所繪示的一電容性元件的電路圖；以及 第4圖是依照本揭示一些實施例所繪示的一自校正方法的流程圖。
100:收發電路
110:局部震盪器
112:鎖相迴路
114:除頻器
120:濾波電路
130:控制電路
132:混頻器
134:比較電路
136:驅動電路
140:射頻訊號產生電路
142:基頻電路
144:混頻器
146:射頻電路
CY:震盪晶體
C:電容性元件
CT1:控制訊號
PS:鎖相迴路訊號
PS’:校正後鎖相迴路訊號
FS:濾波訊號
OS’:校正後局部震盪訊號
BS:基頻訊號
MS:混頻訊號
RS:射頻訊號
DC:直流訊號
DCM:最大直流電壓
CR:比較結果

Claims (10)

  1. 一種收發電路，用以耦接一震盪晶體，其中該收發電路包含： 一局部震盪器，包含一電容性元件，其中該局部震盪器用以基於該震盪晶體的一震盪頻率以及該電容性元件的一電容值產生一鎖相迴路訊號； 一濾波電路，用以依據該鎖相迴路訊號產生一濾波訊號； 一控制電路，用以依據該濾波訊號以及該鎖相迴路訊號調整該電容值為一調整後電容值，其中該局部震盪器更用以依據該震盪頻率以及該調整後電容值產生一校正後局部震盪訊號；以及 一射頻訊號產生電路，用以依據該校正後局部震盪訊號以及一基頻訊號產生一射頻訊號。
  2. 如請求項1所述的收發電路，其中該濾波電路為一帶通濾波器。
  3. 如請求項2所述的收發電路，其中該帶通濾波器是由一傳輸線實現。
  4. 如請求項1所述的收發電路，其中該控制電路包含： 一混頻器，用以對該濾波訊號以及該鎖相迴路訊號執行一混頻程序以產生一直流訊號； 一比較電路，用以比較該直流訊號與一最大直流電壓以產生一比較結果；以及 一驅動電路，用以依據該比較結果調整該電容值為該調整後電容值。
  5. 如請求項4所述的收發電路，其中該電容性元件對應複數電容值，該些電容值分別對應複數直流電壓，且該最大直流電壓為該些直流電壓中最大的一者。
  6. 如請求項1所述的收發電路，其中該局部震盪器包含： 一鎖相迴路電路，用以基於該震盪頻率以及該調整後電容值產生一校正後鎖相迴路訊號；以及 一除頻器，用以對該校正後鎖相迴路訊號執行一除頻程序以產生該校正後局部震盪訊號。
  7. 如請求項1所述的收發電路，其中該射頻訊號產生電路包含： 一基頻電路，用以產生該基頻訊號； 一混頻器，用以對該校正後局部震盪訊號以及該基頻訊號執行一混頻程序以產生一混頻訊號；以及 一射頻電路，用以依據該混頻訊號產生該射頻訊號。
  8. 如請求項1所述的收發電路，其中該電容性元件為一開關電容陣列。
  9. 一種自校正方法，包含： 藉由一局部震盪器基於一震盪晶體的一震盪頻率以及一電容性元件的一電容值產生一鎖相迴路訊號； 藉由一濾波電路依據該鎖相迴路訊號產生一濾波訊號； 藉由一控制電路依據該濾波訊號以及該鎖相迴路訊號調整該電容值為一調整後電容值； 藉由該局部震盪器依據該震盪頻率以及該調整後電容值產生一校正後局部震盪訊號；以及 藉由一射頻訊號產生電路依據該校正後局部震盪訊號以及一基頻訊號產生一射頻訊號。
  10. 如請求項9所述的自校正方法，更包含： 藉由該控制電路中的一混頻器對該濾波訊號以及該鎖相迴路訊號執行一混頻程序以產生一直流訊號； 藉由該控制電路中的一比較電路比較該直流訊號與一最大直流電壓以產生一比較結果；以及 藉由該控制電路中的一驅動電路依據該比較結果調整該電容值為該調整後電容值。
TW109131613A 2020-09-15 2020-09-15 收發電路以及自校正方法 TWI739595B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109131613A TWI739595B (zh) 2020-09-15 2020-09-15 收發電路以及自校正方法
US17/200,011 US11323125B2 (en) 2020-09-15 2021-03-12 Transceiver circuit and self-calibration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109131613A TWI739595B (zh) 2020-09-15 2020-09-15 收發電路以及自校正方法

Publications (2)

Publication Number Publication Date
TWI739595B TWI739595B (zh) 2021-09-11
TW202213959A true TW202213959A (zh) 2022-04-01

Family

ID=78777996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131613A TWI739595B (zh) 2020-09-15 2020-09-15 收發電路以及自校正方法

Country Status (2)

Country Link
US (1) US11323125B2 (zh)
TW (1) TWI739595B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922235B2 (ja) * 2003-10-14 2007-05-30 松下電器産業株式会社 高周波受信装置とそれに用いる集積回路
US9282299B2 (en) * 2005-10-12 2016-03-08 The Directv Group, Inc. Single local oscillator sharing in multi-band Ka-band LNBS
US8195103B2 (en) * 2006-02-15 2012-06-05 Texas Instruments Incorporated Linearization of a transmit amplifier
TWI342675B (en) * 2007-09-26 2011-05-21 Univ Nat Taiwan Phase-locked loop and method with frequency calibration
JP2010010864A (ja) * 2008-06-25 2010-01-14 Nec Corp 電圧制御発振器
ES2652640T3 (es) * 2010-02-23 2018-02-05 Panasonic Intellectual Property Management Co., Ltd. Transmisor/Receptor inalámbrico, dispositivo de comunicación inalámbrica y sistema de comunicación inalámbrica
WO2011161860A1 (ja) * 2010-06-21 2011-12-29 パナソニック株式会社 周波数シンセサイザ
JP5845974B2 (ja) * 2011-03-31 2016-01-20 ソニー株式会社 受信装置および受信方法
TWI533614B (zh) * 2013-12-04 2016-05-11 瑞昱半導體股份有限公司 具有迴路頻寬校正功能的鎖相迴路裝置及其方法
US10673411B2 (en) * 2018-01-30 2020-06-02 Qualcomm Incorporated Large-signal GM3 cancellation technique for highly-linear active mixers
JP2021044715A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 電圧制御発振器、半導体集積回路及び送受信装置

Also Published As

Publication number Publication date
TWI739595B (zh) 2021-09-11
US20220085819A1 (en) 2022-03-17
US11323125B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
US6683506B2 (en) CMOS phase locked loop with voltage controlled oscillator having realignment to reference and method for the same
US7612624B2 (en) Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same
US8049569B1 (en) Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US8531244B2 (en) High frequency signal processing device
CN108063618B (zh) 一种vco自动校准电路和方法
MXPA04008636A (es) Tecnicas de calibracion para sintetizadores de frecuencia.
JP2002280901A (ja) 発振器の調整方法、および調整可能な発振器
US9225060B2 (en) System and method for impedance matching in antennas
CN210899136U (zh) 一种锁相环电路、芯片、电路板以及电子设备
KR20050105213A (ko) 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법
US7944315B2 (en) Programmable voltage-controlled oscillator
TWI382184B (zh) 頻率偵測裝置與方法
US7015763B1 (en) Digital tuning of a voltage controlled oscillator of a phase locked loop
US7411464B1 (en) Systems and methods for mitigating phase jitter in a periodic signal
TW202213959A (zh) 收發電路以及自校正方法
TWI478501B (zh) 收發裝置、其壓控震盪裝置與其控制方法
US7924100B2 (en) Crystal-less communications device and self-calibrated clock generation method
CN114301453A (zh) 收发电路以及自校正方法
EP4109746A1 (en) Fast start-up crystal oscillator and fast start-up method thereof
KR20200073630A (ko) 클럭 주파수 공급 장치 및 방법
US20170026049A1 (en) Oscillator Arrangement, Method, Computer Program And Communication Device
US6407643B2 (en) Phase-locked loop enabling the generation of a reference signal having a high spectral purity
US20220094302A1 (en) Crystal oscillator reducing phase noise and semiconductor chip including the same
US20170288681A1 (en) Device and method for multiple reference system timer
US11967962B2 (en) Oscillation system including frequency-locked loop logic circuit and operating method thereof