TW202213458A - 半導體結構及其製備方法 - Google Patents
半導體結構及其製備方法 Download PDFInfo
- Publication number
- TW202213458A TW202213458A TW110134791A TW110134791A TW202213458A TW 202213458 A TW202213458 A TW 202213458A TW 110134791 A TW110134791 A TW 110134791A TW 110134791 A TW110134791 A TW 110134791A TW 202213458 A TW202213458 A TW 202213458A
- Authority
- TW
- Taiwan
- Prior art keywords
- quantum well
- semiconductor layer
- layer
- semiconductor
- type semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 354
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 27
- 229910052738 indium Inorganic materials 0.000 claims description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 239000000969 carrier Substances 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 229910002601 GaN Inorganic materials 0.000 description 12
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
本申請提供一種半導體結構及其製備方法。該半導體結構包括沿垂直方向設置在襯底上的N型半導體層；所述N型半導體層上沿水平方向形成有至少一個多量子井結構，在每個所述多量子井結構的上方、以及至少部分側面形成有P型半導體層；每一所述多量子井結構包括沿垂直方向依次層疊的多個半導體層，以及形成於相鄰的兩個所述半導體層之間的多量子井單元；所述P型半導體層沿垂直方向與所述多量子井結構的每一所述半導體層均接觸。該製備方法用於製備該半導體結構。本申請能夠實現P型半導體層所提供載流子的注入方式為側向注入載流子到設計的每個多量子井結構的主動區（發光區）中，從而最終形成具有多發光波長的GaN基LED結構材料。
Description
本申請涉及半導體領域，尤其涉及一種半導體結構及其製備方法。
常規GaN（氮化鎵）基材料LED被普遍應用於各種照明類產品，例如室內照明。常規的白光LED照明是透過外延藍光波段的GaN基LED外延片，透過其藍光激發特定的螢光粉生成藍光和黃光混合形成的白光LED；同樣，常規的LCD顯示器其採用藍光LED加螢光粉形成白光LED後作為背光源以應用於顯示領域。
但是，如何簡化結構，以直接製備出白光LED是本技術領域目前極待解決的難題。
本申請提供一種半導體結構及其製備方法，能夠實現P型半導體層所提供載流子的注入方式為側向注入載流子到設計的每個多量子井結構的主動區（發光區）中，從而最終形成具有多發光波長的GaN基LED結構材料。
為實現上述目的，根據本申請實施例提供一種半導體結構，所述半導體結構包括：
襯底；
N型半導體層，所述N型半導體層設置在所述襯底上；
多量子井結構，所述多量子井結構設置於所述N型半導體層上，所述多量子井結構包括依次層疊的多個半導體層，以及形成於相鄰的兩個所述半導體層之間的多量子井單元；
P型半導體層，所述P型半導體層設置在所述多量子井結構的上方、以及至少部分側面，所述P型半導體層與所述多量子井結構的每一所述半導體層均接觸。
可選的，所述N型半導體層上開設有貫穿所述N型半導體層的凹槽，且所述凹槽內形成有多量子井結構。
可選的，所述多量子井結構的數量為一個或多個；
當所述多量子井結構的數量為多個時，多個所述多量子井結構沿水平方向有規則或無規則排列。
可選的，所述多量子井結構的所述多個半導體層中的每一所述半導體層的銦的莫耳(mole)含量各不相同。
可選的，所述多量子井結構的的每一所述半導體層均包括週期層疊設置的第一子半導體層和第二子半導體層，所述第一子半導體層和第二子半導體層之間形成有所述多量子井單元，其中，所述第一子半導體層中含有銦。
可選的，沿著所述N型半導體層指向所述P型半導體層的方向，每一所述半導體層中的所述第一子半導體層的銦的莫耳含量依次遞增。
可選的，所述半導體層的所述第一子半導體層的材料為InGaN，所述半導體層的所述第二子半導體層的材料為GaN；
所述N型半導體層的材料為三族氮化物；
所述P型半導體層的材料為三族氮化物。
可選的，所述半導體結構還包括：
本質半導體層(intrinsic semiconductor layer)，所述本質半導體層位於所述襯底與所述N型半導體層之間。
可選的，所述半導體結構還包括：
應力釋放層，所述應力釋放層位於所述N型半導體層與所述多量子井結構之間。
可選的，所述應力釋放層的材料包括GaN、InGaN中的一種或兩種組合。
可選的，所述半導體結構還包括介質層，所述介質層位於所述N型半導體層與所述P型半導體層之間，所述介質層形成有鏤空區域，所述多量子井結構形成於所述鏤空區域內。
可選的，沿著所述N型半導體層指向所述P型半導體層的方向，所述多量子井結構的側面傾斜向內延伸，所述側面為斜面或者為弧面。
可選的，所述多量子井結構的包所述多個半導體層中每一所述半導體層發光波長不同，最靠近N型半導體層的發光最短，最遠離N型半導體層的發光波長最長。
可選的，所述製備方法包括以下步驟：
S1：沿垂直方向在襯底上形成N型半導體層，以形成中間半導體結構；
S2：在所述中間半導體結構上形成多量子井結構，所述多量子井結構包括依次層疊的多個半導體層，以及形成於相鄰的兩個所述半導體層之間的多量子井單元；
S3：在所述多量子井結構的上方、以及至少部分側面形成P型半導體層，所述P型半導體層沿垂直方向與所述多量子井結構的每一所述半導體層均接觸。
可選的，在步驟S2中包括以下步驟：
S21：在所述中間半導體結構上形成多量子井層；
S22：在所述多量子井層上形成遮罩；
S23：透過所述遮罩，對所述多量子井層進行刻蝕或腐蝕，形成所述多量子井結構；
S24：除去所述遮罩。
可選的，在步驟S2中包括以下步驟：
S21：在所述中間半導體結構上形成遮罩；
S22：在所述遮罩的鏤空區域內形成所述多量子井結構；
S23：除去所述遮罩。
可選的，在步驟S2中包括以下步驟：
S21：在所述中間半導體結構上形成層疊的介質層和遮罩；
S22：在所述遮罩的鏤空區域和所述介質層的鏤空區域內形成所述多量子井結構，所述遮罩的鏤空區域對應於所述介質層的鏤空區域形成；
S23：除去所述遮罩。
可選的，在步驟S2中包括以下步驟：
S21：在所述中間半導體結構上形成凹槽；
S22：在所述中間半導體結構以及凹槽內形成多量子井結構。
可選的，在步驟S1中包括以下步驟：
S11：在所述襯底上形成本質半導體層；
S12：在所述本質半導體層上形成所述N型半導體層；
S13：在所述N型半導體層上形成應力釋放層，以形成所述中間半導體結構。
可選的，步驟S23中對所述多量子井層進行刻蝕或腐蝕，刻蝕或腐蝕的深度為等於多量子井層的厚度或小於多量子井層的厚度。
上述實施例的半導體結構及其製備方法中，透過設置多量子井結構，且所述P型半導體層設置在多量子井結構的上方、以及至少部分側面，所述P型半導體層沿垂直方向與多量子井結構的每一所述半導體層均接觸，從而實現P型半導體層所提供載流子的注入方式為有別於傳統LED的垂直外延材料表面的注入方式，而是側向注入載流子到設計的每個多量子井結構的主動區（發光區）中，最終形成具有多發光波長的GaN基LED結構材料。
本申請的半導體結構可以運用於：
1、不用透過螢光粉或者其它混色方式實現白光LED；
2、不用透過添加螢光粉、直接封裝以替代傳統的LCD背光源；
3、配合帶通濾光片直接實現全彩顯示等應用。
這裡將詳細地對示例性實施例進行說明，其示例表示在附圖中。下面的描述涉及附圖時，除非另有表示，不同附圖中的相同數字表示相同或相似的要素。以下示例性實施例中所描述的實施方式並不代表與本申請相一致的所有實施方式。相反，它們僅是與如所附申請專利範圍中所詳述的、本申請的一些方面相一致的裝置和方法的例子。
在本申請使用的術語是僅僅出於描述特定實施例的目的，而非旨在限制本申請。除非另作定義，本申請使用的技術術語或者科學術語應當為本發明所屬領域內具有一般技能的人士所理解的通常意義。本申請說明書以及申請專利範圍中使用的“一個”或者“一”等類似詞語也不表示數量限制，而是表示存在至少一個。“包括”或者“包含”等類似詞語意指出現在“包括”或者“包含”前面的元件或者物件涵蓋出現在“包括”或者“包含”後面列舉的元件或者物件及其等同，並不排除其他元件或者物件。“連接”或者“相連”等類似的詞語並非限定於物理的或者機械的連接，而且可以包括電性的連接，不管是直接的還是間接的。“多個”包括兩個，相當於至少兩個。在本申請說明書和所附申請專利範圍中所使用的單數形式的“一種”、“所述”和“該”也旨在包括多數形式，除非上下文清楚地表示其他含義。還應當理解，本文中使用的術語“和/或”是指並包含一個或多個相關聯的列出專案的任何或所有可能組合。
實施例1
如圖1所示，本實施例提供一種半導體結構。所述半導體結構包括：襯底10、N型半導體層30、多個多量子井結構50以及P型半導體層60。在本實施例中，多量子井結構50的數量為三個，但不限於此，也可以根據設計要求設置為兩個或者其他數量。
N型半導體層30沿垂直方向Y設置在襯底10上。
三個多量子井結構50沿水平方向X間隔設置於N型半導體層30上。每一多量子井結構50包括沿垂直方向Y依次層疊的多個半導體層，以及形成於相鄰的兩個所述半導體層之間的多量子井單元55。
多個所述半導體層中的每一所述半導體層的銦的莫耳含量各不相同，即，多個所述半導體層的每一所述半導體層的銦的組分不同。在本實施例中，對每一所述半導體層的銦的組分如何變化不作限定，沿著N型半導體層30指向P型半導體層60的方向，每一半導體的銦的莫耳含量可以依次遞增、或者依次遞減、週期性變化或者無規律變化。
具體的，如圖1中所示，半導體層的數量為四個，四個半導體層沿垂直方向Y依次記為第一半導體層51、第二半導體層52、第三半導體層53和第四半導體層54，其中，第一半導體層51、第二半導體層52、第三半導體層53和第四半導體層54中的銦的莫耳含量各不相同。但不限於此，半導體層的數量根據設計要求可以為其他數值。第一半導體層51和第二半導體層52之間、第二半導體層52和第三半導體層53之間、第三半導體層53和第四半導體層54之間均設有多量子井單元55。
P型半導體層60設置在每個多量子井結構50的上方、以及至少部分側面，P型半導體層60沿垂直方向Y與每一多量子井結構50的每一半導體層均接觸。在本實施例中，P型半導體層60位於每一多量子井結構50的上方、以及圍繞每一多量子井結構50的側面設置。
這樣，透過設置多個多量子井結構50，且P型半導體層60設置在每個多量子井結構50的上方、以及圍繞每一多量子井結構50的側面設置，P型半導體層60沿垂直方向Y與每一多量子井結構50的每一半導體層均接觸，從而實現P型半導體層60所提供載流子的注入方式為有別於傳統LED的垂直外延材料表面的注入方式，而是側向注入載流子到設計的每個多量子井結構50的主動區（發光區）中，最終形成具有多發光波長的GaN基LED結構材料。
N型半導體層30的材料為三族氮化物；P型半導體層60的材料為三族氮化物。
沿垂直方向Y，所述半導體結構還包括：本質半導體層20和應力釋放層40。
本質半導體層20位於襯底10與N型半導體層30之間，本質半導體層20的作用是屬於材料緩衝層，用於改善材料品質用的。應力釋放層40位於N型半導體層30與多量子井結構50之間，應力釋放層40用於釋放材料內建應力。
本質半導體層20的材料為不摻雜的GaN。應力釋放層40的材料包括GaN、InGaN中的一種或兩種組合。
本申請的另一實施方式，如圖2所示，每一半導體層51均包括沿垂直方向Y層疊的第一子半導體層511和第二子半導體層512，第一子半導體層511和第二子半導體層512之間也形成有多量子井單元55，其中，第一子半導體層511中含有銦。沿著N型半導體層30指向P型半導體層60的方向，每一半導體層51中的第一子半導體層511的銦的莫耳含量依次遞增。即，靠N型半導體層30的半導體層51為偏短波長的多量子井結構，靠P型半導體層60的半導體層51為偏長波長的多量子井結構，以形成多波長發光結構。
半導體層51的第一子半導體層511的材料為InGaN，半導體層51的第二子半導體層512的材料為GaN。也就是說，多量子井結構50為InGaN材料和GaN材料的交替疊加的材料結構。
如圖3（a）~圖3（f）所示，本實施例的另一個方面還提供一種半導體結構的製備方法，用於製備上述半導體結構。所述製備方法包括以下步驟：
S100：沿垂直方向Y在襯底10上形成N型半導體層30，以形成中間半導體結構；
S200：在所述中間半導體結構上沿水平方向X形成至少一個多量子井結構50，每一多量子井結構50包括沿垂直方向Y依次層疊的多個半導體層；
S300：在每個多量子井結構50的上方、以及至少部分側面形成P型半導體層60，P型半導體層60沿垂直方向Y與每一多量子井結構50的每一半導體層均接觸。
在步驟S100中，具體的，如圖3（a）所示，包括以下步驟：
S110：在襯底10上形成本質半導體層20；
S120：在本質半導體層20上形成N型半導體層30；
S130：在N型半導體層30上形成應力釋放層40，以形成中間半導體結構。
在步驟S200中，具體的，包括以下步驟：
S210：如圖3（b）所示，在中間半導體結構上形成多量子井層90，多量子井層90包括沿垂直方向Y依次層疊的多個半導體層，以及形成於相鄰的兩個所述半導體層之間的多量子井單元；多個所述半導體層中的每一所述半導體層的銦的莫耳含量各不相同，具體的，在本實施例中，半導體層的數量為四個，四個半導體層沿垂直方向Y依次記為第一半導體層51、第二半導體層52、第三半導體層53和第四半導體層54，其中，第一半導體層51、第二半導體層52、第三半導體層53和第四半導體層54中的銦的莫耳含量各不相同，但不限於此，半導體層的數量根據設計要求可以為其他數值；第一半導體層51和第二半導體層52之間、第二半導體層52和第三半導體層53之間、第三半導體層53和第四半導體層54之間均設有多量子井單元55；
S220：如圖3（c）所示，在多量子井層90上形成遮罩80，並對遮罩80進行圖案化處理，以在遮罩80上形成鏤空區域81；
S230：如圖3（d）所示，透過圖形化的遮罩80，對多量子井層90進行刻蝕或腐蝕，具體的，結合外部物理轟擊刻蝕或者化學腐蝕的方式在多量子井層90上形成多個第一凹槽91，其刻蝕或腐蝕的深度（第一凹槽91的深度）為最下層的半導體層（第一半導體層51），以形成至少一個多量子井結構50；可選的，刻蝕深度為等於多量子井層90的厚度或小於多量子井層90的厚度；
S240：如圖3（e）所示，除去遮罩80。
接續，在步驟S300中，如圖3（f）所示，返回氣相外延設備，每一多量子井結構50的上方、以及圍繞每一多量子井結構50的側面形成P型半導體層60，且P型半導體層60沿垂直方向Y與每一多量子井結構50的每一半導體層均接觸，以完成此具有多發光波長的LED結構材料的製備。
實施例2
如圖4所示，本實施例還提供一種半導體結構，該半導體結構與實施例1中的半導體結構的結構基本相同，其不同之處在於：多量子井結構50的數量為一個，P型半導體層60位於多量子井結構50的上方、以及圍繞多量子井結構50的側面設置。
如圖5（a）~圖5（d）所示，本實施例的另一個方面還提供一種半導體結構的製備方法，用於製備上述半導體結構。該製備方法與實施例1的製備方法基本相同，其不同之處在於：
在步驟S200中包括以下步驟：
S210：如圖5（a）所示，在所述中間半導體結構上形成遮罩80，並對遮罩80進行圖案化處理，以在遮罩80上形成鏤空區域81；
S220：如圖5（b）所示，在遮罩80的鏤空區域81內形成多量子井結構50；
S230：如圖5（c）所示，除去遮罩80。
接續，在步驟S300中，如圖5（d）所示，在多量子井結構50的上方、以及圍繞多量子井結構50的側面形成P型半導體層60，且P型半導體層60沿垂直方向Y與每一多量子井結構50的每一半導體層均接觸，以完成此具有多發光波長的LED結構材料的製備。
需要說明的是，本實施例中的製備方法同樣適用於製備實施例1中的半導體結構。
實施例3
如圖6所示，本實施例還提供一種半導體結構，該半導體結構與實施例2中的半導體結構的結構基本相同，其不同之處在於：
所述半導體結構還包括介質層90，介質層90位於N型半導體層30與所述P型半導體層60之間，介質層90形成有鏤空區域，多量子井結構50形成於所述鏤空區域內。介質層90用於隔斷N型半導體層30與P型半導體層60之間的載流子的複合，從而避免器件的發光效率的降低。介質層90的材料為氮化矽。
如圖7（a）~圖7（d）所示，本實施例的另一個方面還提供一種半導體結構的製備方法，用於製備上述半導體結構。該製備方法與實施例2的製備方法基本相同，其不同之處在於：
在步驟S200中包括以下步驟：
S210：如圖7（a）所示，在所述中間半導體結構上形成層疊的介質層90和遮罩80，並對介質層90和遮罩80進行圖案化處理，以在遮罩80形成鏤空區域81，在介質層900形成鏤空區域91；
S220：如圖7（b）所示，在遮罩80的鏤空區域81和介質層90的鏤空區域91內形成多量子井結構50，遮罩80的鏤空區域81對應於介質層90的鏤空區域91形成；
S230：如圖7（c）所示，除去遮罩80。
接續，在步驟S300中，如圖7（d）所示，在介質層90的上方、多量子井結構50的上方、以及圍繞多量子井結構50的側面形成P型半導體層60，且P型半導體層60沿垂直方向Y與每一多量子井結構50的每一半導體層均接觸，以完成此具有多發光波長的LED結構材料的製備。
在本實施例中，多量子井結構50的數量為一個，但不限於此，多量子井結構50的數量也可以根據設計要求設置為兩個或者其他數量。
需要說明的是，本實施例中的製備方法同樣適用於製備實施例1中的半導體結構。
實施例4
如圖8所示，本實施例還提供一種半導體結構，該半導體結構與實施例1中的半導體結構的結構基本相同，其不同之處在於：多量子井結構50的數量為多個，且最外側的多量子井結構50的外側與下方的N型半導體層30的外側平齊時，多個多量子井結構50間隔設置，且P型半導體層60位於所有多量子井結構50的上方、以及相鄰的兩個多量子井結構50之間；以及，N型半導體層30上開設有貫穿N型半導體層30的凹槽70，且凹槽70內也形成有多量子井結構90’。
其中，在本實施例中多量子井結構50的數量為兩個，但不限於此。
如圖9（a）~圖9（d）所示，本實施例的另一個方面還提供一種半導體結構的製備方法，用於製備上述半導體結構。該製備方法與實施例1的製備方法基本相同，其不同之處在於：
在步驟S200中包括以下步驟：
S210：在所述中間半導體結構上形成凹槽70；
S220：在所述中間半導體結構上形成多量子井結構50，以及在凹槽70內也形成多量子井結構90’。
其中，在步驟S210中，如圖9（a）所示，可以在形成中間半導體結構的N型半導體層30後，對N型半導體層30刻蝕形成第二凹槽71，而後，如圖9（b）所示，在未被刻蝕的N型半導體層30上形成應力釋放層40，而與N型半導體層30同層的第二凹槽71的上方形成第三凹槽72，這樣，透過疊設的第二凹槽71與第三凹槽72形成最終的凹槽70。也可以在最終形成的中間半導體結構上直接透過刻蝕形成凹槽70。
在步驟S220中，如圖9（c）所示，由於在中間半導體結構上開設有凹槽70，因此，在接續形成多量子井結構時，位於中間半導體結構上的多量子井層自然形成中間有隔斷56的多量子井結構50，而在凹槽70中也會形成多量子井結構90’。在凹槽70中形成的多量子井結構90’能夠阻止P型半導體層60的載流子直接注入到N型半導體層30中。
在步驟300中，如圖9（d）所示，由於最外側的多量子井結構50的外側與下方的N型半導體層30的外側平齊，P型半導體層60位於所有多量子井結構50的上方、以及相鄰的兩個多量子井結構50之間。
需要說明的是，本實施例中的製備方法同樣適用於製備實施例1以及實施例2中的半導體結構。
實施例5
如圖10所示，本實施例還提供一種半導體結構，該半導體結構與實施例1中的半導體結構的結構基本相同，其不同之處在於：
沿著N型半導體層30指向P型半導體層60的方向，多量子井結構50的側面50a斜向相內延伸，所述側面為斜面，即，多量子井結構50的截面形成如圖10中所示的梯形。
如圖11所示，在另一實施方式中，多量子井結構50的側面50a為弧面。
以上所述僅為本申請的較佳實施例而已，並不用以限制本申請，凡在本申請的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本申請保護的範圍之內。
10:襯底
20:本質半導體層
30:N型半導體層
40:應力釋放層
50:多量子井結構
50a:側面
X,Y:方向
51~54:半導體層
55:多量子井單元
56:隔斷
511,512:子半導體層
60:P型半導體層
70~72,91:凹槽
80:遮罩
81:鏤空區域
90:多量子井層
圖1是本申請的實施例1的半導體結構的結構示意圖。
圖2是本申請的實施例1的半導體結構的另一實施方式的結構示意圖。
圖3（a）-圖3（f）是本申請的實施例1的半導體結構的製備方法的工藝流程圖。
圖4是本申請的實施例2的半導體結構的結構示意圖。
圖5（a）-圖5（d）是本申請的實施例2的半導體結構的製備方法以及半導體結構的製備方法的工藝流程圖。
圖6是本申請的實施例3的半導體結構的結構示意圖。
圖7（a）-圖7（d）是本申請的實施例3的半導體結構的製備方法以及半導體結構的製備方法的工藝流程圖。
圖8是本申請的實施例4的半導體結構的結構示意圖。
圖9（a）-圖9（d）是本申請的實施例4的半導體結構的製備方法以及半導體結構的製備方法的工藝流程圖。
圖10是本申請的實施例5的半導體結構的結構示意圖。
圖11是本申請的實施例5的半導體結構的另一實施方式的結構示意圖。
10:襯底
20:本質半導體層
30:N型半導體層
40:應力釋放層
50:多量子井結構
60:P型半導體層
X,Y:方向
51~54:半導體層
55:多量子井單元
Claims (20)
- 一種半導體結構，其特徵在於，其包括： 襯底； N型半導體層，所述N型半導體層設置在所述襯底上； 多量子井結構，所述多量子井結構設置於所述N型半導體層上，所述多量子井結構包括依次層疊的多個半導體層，以及形成於相鄰的兩個所述半導體層之間的多量子井單元； P型半導體層，所述P型半導體層設置在所述多量子井結構的上方、以及至少部分側面，所述P型半導體層與所述多量子井結構的每一所述半導體層均接觸。
- 如請求項1所述的半導體結構，其特徵在於，所述N型半導體層上開設有貫穿所述N型半導體層的凹槽，且所述凹槽內形成有多量子井結構。
- 如請求項1所述的半導體結構，其特徵在於，所述多量子井結構的數量為一個或多個； 當所述多量子井結構的數量為多個時，多個所述多量子井結構沿水平方向有規則或無規則排列。
- 如請求項1所述的半導體結構，其特徵在於，所述多量子井結構的所述多個半導體層中的每一所述半導體層的銦的莫耳含量各不相同。
- 如請求項1所述的半導體結構，其特徵在於，所述多量子井結構的所述半導體層包括週期層疊設置的第一子半導體層和第二子半導體層，所述第一子半導體層和第二子半導體層之間形成有所述多量子井單元，其中，所述第一子半導體層中含有銦。
- 如請求項5所述的半導體結構，其特徵在於，沿著所述N型半導體層指向所述P型半導體層的方向，所述半導體層中的所述第一子半導體層的銦的莫耳含量依次遞增。
- 如請求項6所述的半導體結構，其特徵在於，所述半導體層的所述第一子半導體層的材料為InGaN，所述半導體層的所述第二子半導體層的材料為GaN； 所述N型半導體層的材料為三族氮化物； 所述P型半導體層的材料為三族氮化物。
- 如請求項1所述的半導體結構，其特徵在於，所述半導體結構還包括： 本質半導體層，所述本質半導體層位於所述襯底與所述N型半導體層之間。
- 如請求項1所述的半導體結構，其特徵在於，所述半導體結構還包括： 應力釋放層，所述應力釋放層位於所述N型半導體層與所述多量子井結構之間。
- 如請求項9所述的半導體結構，其特徵在於，所述應力釋放層的材料包括GaN、InGaN中的一種或兩種組合。
- 如請求項1所述的半導體結構，其特徵在於，所述半導體結構還包括介質層，所述介質層位於所述N型半導體層與所述P型半導體層之間，所述介質層形成有鏤空區域，所述多量子井結構形成於所述鏤空區域內。
- 如請求項1所述的半導體結構，其特徵在於，沿著所述N型半導體層指向所述P型半導體層的方向，所述多量子井結構的側面傾斜向內延伸，所述側面為斜面或者為弧面。
- 如請求項1所述的半導體結構，其特徵在於，所述多量子井結構的所述多個半導體層中每一所述半導體層發光波長不同，最靠近N型半導體層的發光最短，最遠離N型半導體層的發光波長最長。
- 一種半導體結構的製備方法，其特徵在於，所述製備方法包括以下步驟： 沿垂直方向在襯底上形成N型半導體層，以形成中間半導體結構； 在所述中間半導體結構上形成多量子井結構，所述多量子井結構包括依次層疊的多個半導體層，以及形成於相鄰的兩個所述半導體層之間的多量子井單元； 在所述多量子井結構的上方、以及至少部分側面形成P型半導體層，所述P型半導體層沿垂直方向與每一所述半導體層均接觸。
- 如請求項14所述的半導體結構的製備方法，其特徵在於，在所述中間半導體結構上形成多量子井結構的步驟中包括以下步驟： 在所述中間半導體結構上形成多量子井層； 在所述多量子井層上形成遮罩； 透過所述遮罩，對所述多量子井層進行刻蝕或腐蝕，形成所述多量子井結構； 除去所述遮罩。
- 如請求項14所述的半導體結構的製備方法，其特徵在於，在所述中間半導體結構上形成多量子井結構的步驟中包括以下步驟： 在所述中間半導體結構上形成遮罩； 在所述遮罩的鏤空區域內形成所述多量子井結構； 除去所述遮罩。
- 如請求項14所述的半導體結構的製備方法，其特徵在於，在所述中間半導體結構上形成多量子井結構的步驟中包括以下步驟： 在所述中間半導體結構上形成層疊的介質層和遮罩； 在所述遮罩的鏤空區域和所述介質層的鏤空區域內形成所述多量子井結構，所述遮罩的鏤空區域對應於所述介質層的鏤空區域形成； 除去所述遮罩。
- 如請求項14所述的半導體結構的製備方法，其特徵在於，在所述中間半導體結構上形成多量子井結構的步驟中包括以下步驟： 在所述中間半導體結構上形成凹槽； 在所述中間半導體結構以及凹槽內形成多量子井結構。
- 如請求項14所述的半導體結構的製備方法，其特徵在於，在沿垂直方向在襯底上形成N型半導體層，以形成中間半導體結構的步驟中包括以下步驟： 在所述襯底上形成本質半導體層； 在所述本質半導體層上形成所述N型半導體層； 在所述N型半導體層上形成應力釋放層，以形成所述中間半導體結構。
- 如請求項15所述的半導體結構的製備方法，其特徵在於，透過所述遮罩，對所述多量子井層進行刻蝕或腐蝕，形成所述多量子井結構的步驟中對所述多量子井層進行刻蝕或腐蝕，刻蝕或腐蝕的深度為等於多量子井層的厚度或小於多量子井層的厚度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/117531 WO2022061669A1 (zh) | 2020-09-24 | 2020-09-24 | 半导体结构及其制备方法 |
| WOPCT/CN2020/117531 | 2020-09-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202213458A true TW202213458A (zh) | 2022-04-01 |
| TWI843964B TWI843964B (zh) | 2024-06-01 |
Family
ID=80846040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110134791A TWI843964B (zh) | 2020-09-24 | 2021-09-17 | 半導體結構及其製備方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230282765A1 (zh) |
| CN (1) | CN116134631A (zh) |
| TW (1) | TWI843964B (zh) |
| WO (1) | WO2022061669A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535031B2 (en) * | 2005-09-13 | 2009-05-19 | Philips Lumiled Lighting, Co. Llc | Semiconductor light emitting device with lateral current injection in the light emitting region |
| US8421057B2 (en) * | 2010-06-25 | 2013-04-16 | Invenlux Corporation | Light-emitting devices with improved active-region |
| CN102332516A (zh) * | 2011-09-16 | 2012-01-25 | 协鑫光电科技（张家港）有限公司 | 一种发光二极管及其制造方法 |
| KR20150025264A (ko) * | 2013-08-28 | 2015-03-10 | 삼성전자주식회사 | 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법 |
| WO2018012585A1 (ja) * | 2016-07-13 | 2018-01-18 | シャープ株式会社 | 発光ダイオードおよび発光装置 |
| US10355453B2 (en) * | 2017-11-08 | 2019-07-16 | International Business Machines Corporation | Electro-optical device with lateral electron blocking layer |
-
2020
- 2020-09-24 US US18/004,340 patent/US20230282765A1/en active Pending
- 2020-09-24 WO PCT/CN2020/117531 patent/WO2022061669A1/zh active Application Filing
- 2020-09-24 CN CN202080104996.4A patent/CN116134631A/zh active Pending
-
2021
- 2021-09-17 TW TW110134791A patent/TWI843964B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022061669A1 (zh) | 2022-03-31 |
| CN116134631A (zh) | 2023-05-16 |
| US20230282765A1 (en) | 2023-09-07 |
| TWI843964B (zh) | 2024-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4307113B2 (ja) | 半導体発光素子およびその製造方法 | |
| CN110416249B (zh) | 一种半导体发光器件及其制作方法 | |
| KR100532650B1 (ko) | 3족 질화물 반도체 발광소자 | |
| US8247822B2 (en) | Semiconductor light-emitting device | |
| CN102263172A (zh) | 半导体芯片、发光器件和制造半导体芯片的方法 | |
| TW201007986A (en) | Light-emitting diode device and manufacturing method thereof | |
| CN106653968A (zh) | Iii‑v族氮化物生长用复合衬底、器件结构及制备方法 | |
| JP2019054023A (ja) | Ｉｉｉ族窒化物半導体発光素子とその製造方法 | |
| CN210092086U (zh) | 一种半导体发光器件 | |
| US20230261031A1 (en) | Semiconductor light-emitting device and preparation method thereof | |
| KR20220162167A (ko) | 알루미늄 함유층을 내부에 포함하는 발광 다이오드 및 이와 관련한 방법 | |
| WO2022061669A1 (zh) | 半导体结构及其制备方法 | |
| CN106784217A (zh) | 复合衬底、半导体器件结构及其制备方法 | |
| US7888152B2 (en) | Method of forming laterally distributed LEDs | |
| TWI786832B (zh) | 半導體結構的製作方法 | |
| JP2003332619A (ja) | 半導体発光素子 | |
| CN116825910B (zh) | 阵列基板的制备方法、阵列基板、显示面板及显示装置 | |
| TWI797823B (zh) | 全彩led結構、全彩led結構單元及其製作方法 | |
| TWI785807B (zh) | 全彩led外延結構 | |
| TWI780564B (zh) | 半導體結構及其基板、半導體結構及其基板的製作方法 | |
| KR20130110748A (ko) | 발광 소자 및 그 제조 방법 | |
| JP2004193498A (ja) | 半導体発光素子及びその製造方法 | |
| KR20100054594A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| TW202404127A (zh) | 微型ｌｅｄ、微型ｌｅｄ面板和微型ｌｅｄ晶片 | |
| TW202343827A (zh) | 微型ｌｅｄ、微型ｌｅｄ面板和微型ｌｅｄ晶片 |