TW202209576A - 具有強化圖案的半導體結構及其製備方法 - Google Patents

具有強化圖案的半導體結構及其製備方法 Download PDF

Info

Publication number
TW202209576A
TW202209576A TW110124057A TW110124057A TW202209576A TW 202209576 A TW202209576 A TW 202209576A TW 110124057 A TW110124057 A TW 110124057A TW 110124057 A TW110124057 A TW 110124057A TW 202209576 A TW202209576 A TW 202209576A
Authority
TW
Taiwan
Prior art keywords
pattern
array
surrounding
etched
semiconductor structure
Prior art date
Application number
TW110124057A
Other languages
English (en)
Other versions
TWI798738B (zh
Inventor
郭景元
郭志豪
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202209576A publication Critical patent/TW202209576A/zh
Application granted granted Critical
Publication of TWI798738B publication Critical patent/TWI798738B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本揭露提供一種雙重圖案化技術以定動態隨機存取記憶體(DRAM)單元中的周圍圖案。由於線寬的考量，周圍圖案線需要進行兩次微影製程和兩次蝕刻製程。在製造周圍電路圖案時，在陣列區域中存在額外的光阻圖案可以增加周圍電路圖案線的穩定性。周圍圖電路案線在經過顯影劑沖洗後不會塌陷。此外，由於陣列區域中的圖案光阻覆蓋率不過度，因此降低了蝕刻製程期間的負載效應，並且避免了光阻殘餘物的產生。

Description

具有強化圖案的半導體結構及其製備方法
本申請案主張2020年8月24日申請之美國正式申請案第17/000,921號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體結構及其製備方法。特別是關於一種具有強化圖案的半導體結構及其製備方法。
半導體元件對於許多現代應用是不可或缺的。隨著電子技術的進步，半導體結構尺寸越來越小，同時也提供了更多的功能且包括更大量的積體電路（integrated circuitry；IC）。
微影是使用光阻作為罩幕來產生圖案化結構的製程。因此，光阻的穩固性對於圖案定義是非常重要的。隨著先進技術推動尺寸持續縮小，也出現了各種技術問題。舉例而言，有一些半導體結構因為其微縮化尺寸而不能被成功地形成，還有一些半導體結構具有缺陷，例如難以移除的光阻。因此，需要改良半導體製程，特別是微影製程。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不形成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
本揭露提供一種半導體結構的製備方法。該製備方法包括：提供一基板；形成一罩幕層於該基板上，該罩幕層包括一周圍區域和鄰接該周圍區域的一陣列區域；形成一第一蝕刻周圍圖案於該周圍區域中和一第一蝕刻陣列圖案於該陣列區域中，其中該第一蝕刻周圍圖案和該第一蝕刻陣列圖案具有一頂表面、一側壁和一底表面，該側壁將該頂表面連接到該底表面；形成一第二周圍圖案於該第一蝕刻周圍圖案上並形成一第二陣列圖案於該第一蝕刻陣列圖案上；以及使用該第一蝕刻周圍圖案和該第二周圍圖案作為一蝕刻罩幕來蝕刻該罩幕層以形成一蝕刻罩幕層於該周圍區域中。
在一些實施例中，該基板包括一金屬層。
在一些實施例中，該罩幕層包括一氮化物層。
在一些實施例中，形成該第一蝕刻周圍圖案和該第一蝕刻陣列圖案包括：形成一第一光阻層於該罩幕層上；以及透過一第一光阻罩幕將該第一光阻層暴露於紫外線輻射，其中該第一光阻罩幕包括對應於該第一蝕刻周圍圖案和該第一蝕刻陣列圖案的一第一透明部分和一第一不透明部分。
在一些實施例中，在將該第一光阻層暴露於紫外線輻射之後，進行一顯影製程以形成一第一圖案。
在一些實施例中，該第一圖案包括位於該周圍區域中的一第一周圍圖案和位於該陣列區域中的一第一陣列圖案。
在一些實施例中，在進行該顯影製程之後，使用該第一圖案作為一蝕刻罩幕來進行一蝕刻製程，以形成該第一蝕刻周圍圖案和該第一蝕刻陣列圖案。
在一些實施例中，形成該第二周圍圖案和該第二陣列圖案包括：形成一第二光阻層於該第一蝕刻周圍圖案上和該第一蝕刻陣列圖案上；以及透過一第二光阻罩幕將該第二光阻層暴露於紫外線輻射，其中該第二光阻罩幕包括對應於該第二周圍圖案的一第二透明部份和一第二不透明部分。
在一些實施例中，形成該第二光阻層包括以該第二光阻層覆蓋該第一蝕刻周圍圖案和該第一蝕刻陣列圖案。
在一些實施例中，在將該第二光阻層暴露於紫外線輻射之後，進行一顯影製程以形成該第二周圍圖案和該第二陣列圖案。
在一些實施例中，該第二周圍圖案形成於該周圍區域中的該第一蝕刻周圍圖案的該底表面上且與該側壁分離。
在一些實施例中，該第二陣列圖案覆蓋該陣列區域中的該第一蝕刻陣列圖案的該頂表面和該底表面。
在一些實施例中，該第一蝕刻周圍圖案的一第一節距（pitch）與該第一蝕刻陣列圖案的一第二節距不同。
在一些實施例中，該第二周圍圖案的一第一高度大於該第一蝕刻周圍圖案的一第二高度。
本揭露另提供一種半導體結構。該半導體結構包括：一基板，該基板包括一周圍區域和鄰接該周圍區域的一陣列區域；位於該基板上的一第一蝕刻圖案，其中該第一蝕刻圖案包括一第一蝕刻周圍圖案和一第一蝕刻陣列圖案，該第一蝕刻周圍圖案和該第一蝕刻陣列圖案具有一頂表面、一側壁和一底表面，該側壁將該頂表面連接到該底表面；一第二周圍圖案，形成於該周圍區域中；一第二陣列圖案，形成於該陣列區域中。
在一些實施例中，該第二周圍圖案形成於該第一蝕刻周圍圖案的該底表面上且與該側壁分離。
在一些實施例中，該第二陣列圖案覆蓋該第一蝕刻陣列圖案的該頂表面和該底表面。
在一些實施例中，該基板包括一金屬層。
在一些實施例中，該第一蝕刻周圍圖案的一第一節距與該第一蝕刻陣列圖案的一第二節距不同。
在一些實施例中，該第二周圍圖案的一第一高度大於該第一蝕刻周圍圖案的一第二高度。
利用上述製備半導體結構的方法和半導體的構造，在金屬零（M0）層上的周圍圖案的製備期間形成陣列圖案。M0層的製備包括兩個單獨的製程，周圍區域製程和陣列區域製程。在周圍區域製程中形成的陣列圖案並非用來定義其下方層中的輪廓；相反地，陣列圖案是用於降低顯影劑的流速。其結果，周圍圖案更為耐用並且能夠抵抗被顯影劑移除。因此，在周圍區域製程期間，周圍圖案在暴露於顯影劑後不會塌陷。此外，由於陣列區域中的圖案光阻覆蓋率不過度，因此蝕刻製程期間的負載效應（loading effect）較小，並且在硬罩幕剝離製程（strip process）之後沒有罩幕剩餘。綜上所述，陣列圖案的形成有助於形成穩固的周圍圖案。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。形成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
現在使用特定的語言描述圖式所示之本揭露實施例或示例。應理解的是，此處無意限制本揭露的範圍。所述實施例的任何改變或修改，以及本文所述原理的任何進一步應用，都被視為是本揭露相關技術領域具有通常知識者可思及的。本揭露可能在不同實施例中重複參照符號，但即使它們共用相同的參照符號，也不一定意味著一實施例的部件適用於另一實施例。
應理解的是，儘管本文可以使用用語第一、第二、第三等來描述各種元件、構件、區域、層、或部分，但是這些構件、區域、層、或部分不受到這些用語的限制。相反地，這些用語僅用於區分一個元件、構件、區域、層、或部分與另一個元件、構件、區域、層、或部分。因此，例如，在不脫離本揭露概念的情況下，以下所討論的第一元件、構件、區域、層、或部分可以被稱為第二元件、構件、區域、層、或部分。
本文使用的用語僅出於描述特定示例實施例的目的，並且不用以限制本揭露之概念。如本文所使用的，除非上下文另外明確指出，單數形式的“一（a/an）”和“該”也包括複數形式。應理解的是，在本說明書中使用用語“包括（comprises）”和“包含（comprising）”時指出所述之部件、整數、步驟、操作、元件、或構件的存在，但不排除存在或增加一個或多個其他部件、整數、步驟、操作、元件、構件、或前述之組合
此外，此處用到與空間相關的用詞，例如：“在…下方”、“下方”、“較低的”、“之上”、“較高的”、及其類似的用詞係為了便於描述圖式中所示的一個元件或部件與另一個元件或部件之間的關係。這些空間關係詞係用以涵蓋圖式所描繪的方位之外的使用中或操作中的元件之不同方位。裝置可能被轉向不同方位（旋轉90度或其他方位），則其中使用的空間相關形容詞也可相同地照著解釋。
如本文中所使用的，本揭露使用用語“圖案化（patterning）”和“圖案化（patterned）”來描述在表面上形成預定圖案的操作。圖案化操作包括各種步驟和製程，並且根據不同的實施例而變化。在一些實施例中，採用圖案化製程來圖案化既有的膜或層。圖案化製程包括形成罩幕於既有的膜或層上，並透過蝕刻或其他移除製程來移除未被罩幕的膜或層。罩幕可以是光阻或硬罩幕。在一些實施例中，採用圖案化製程以在表面上直接形成圖案化層。圖案化製程包括形成感光膜於表面上、進行微影製程、以及進行顯影製程。剩餘的感光膜被保留並集成到半導體元件中。
在先進技術中，製程窗口需要更多的關注。DRAM單元中的陣列區域和周圍區域具有不同的圖案密度，並在DRAM單元完成其生產製程後具有不同的功能。因此，陣列區域與周圍區域之間的製程窗口差異顯著。一般來說，它們各自的電路圖案可能不會同時形成。
金屬零（M0）層是關鍵層，因為它連接到多個後續的內連線結構。在一些實施例中，M0層的製備包括兩個單獨的製程，周圍區域製程和陣列區域製程。周圍區域製程用來將圖案形成於DRAM單元的周圍區域中。陣列區域製程用來將圖案形成於DRAM單元的陣列區域中。在一些實施例中，周圍區域製程在陣列區域製程之前執行。周圍區域製程包括四個階段：第一微影階段（PH1）、第一蝕刻階段（ET1）、第二微影階段（PH2）、和第二蝕刻階段（ET2）。因此，前述周圍區域製程使用雙重圖案化技術（double patterning technology; DPT）或微影-蝕刻-微影-蝕刻（Litho-Etch-Litho-Etch; LELE）技術，其需要在單層中使用兩個光罩。在一些其他實施例中，也可以使用LELE技術來進行陣列區域製程。
圖1例示本揭露第一比較例之半導體結構的周圍區域之製備方法10之代表性流程圖。圖2顯示在進行圖1中步驟S101之後的半導體結構之剖面示意圖。如圖2所示，提供一基板100。在一些實施例中，基板100包括一金屬層。接著沉積一罩幕層102於基板100上。在一些實施例中，罩幕層102包括一氮化物層。隨後，沉積多層光阻（multilayer resist; MLR）層104於罩幕層102上。MLR層104是各種膜的組合，並且用於在基板100上定義圖案。隨後，形成一硬罩幕層106於MLR層104上。最後，塗佈一第一光阻層108於硬罩幕層106上。罩幕層102、MLR層104、硬罩幕層106、和第一光阻層108一起在基板100上形成多層膜。圖2中的垂直虛線代表DRAM單元中的周圍區域R1和陣列區域R2之間的邊界。在一些實施例中，周圍區域R1和陣列區域R2包括相同的多層膜組合。
在步驟S103中，使用第一光罩將第一光阻層108暴露於深紫外（deep ultraviolet; DUV）光。因為周圍區域之製備方法10是用來形成圖案於周圍區域R1中，所以第一光罩中的佈局僅對應於周圍區域R1。實際上，在第一比較例中，陣列區域R2完全不暴露於DUV光。因此，在步驟S105中進行第一顯影之後，陣列區域R2被光阻塊（photoresist bulk）佔據，而在周圍區域R1中形成複數個第一光阻圖案。
圖3例示進行步驟S105之後的半導體結構之俯視示意圖。如方形虛線所示，被包圍在陣列區域R2中的區域包括光阻塊PP2。周圍區域R1中的水平線和垂直線代表第一光阻圖案PP1。
圖4是沿著圖3中的虛線A-A'截取的剖面示意圖。形成光阻塊PP2和第一光阻圖案PP1且兩者分別位於不同的區域中。在步驟S107至S115中，對第一光阻圖案PP1進行後續處理以將其輪廓轉移至下方層，而在周圍區域之製備方法10中，不使用光阻塊PP2進行任何圖案定義。
參照圖1，在步驟S109中，再次以光阻塗佈陣列區域R2。在步驟S111和113中，既不曝光也不顯影累積在陣列區域R2中的光阻。其結果，光阻在陣列區域R2中的累積導致在步驟S115之後進行的光阻剝離製程中的沈重負荷。陣列區域R2中的沉重光阻阻止了光阻的完全剝離，導致硬罩幕剝離產生困難。一個常見的問題是，在周圍區域之製備方法10完成之後，由於光阻殘留在硬罩幕層106的頂部，所以不能完全移除陣列區域R2中的硬罩幕層106。
圖5是一光學顯微鏡（optical microscope; OM）影像，其中十字形區域表示晶圓上的劃線(例如切割線)。多個矩形塊是DRAM單元。每個單元具有位在中央的陣列區域R2，以及圍繞陣列區域R2的周圍區域R1。一如在多個單元的中心可看到的，染劑ST殘留在陣列區域R2中。劃線附近的單元具有較多的染色，這意味著有較多的硬罩幕殘留在單元上。
圖6例示在硬罩幕剝離製程（lift-off process）之後的晶圓之照片。由於硬罩幕殘留在多個單元上，因此晶圓的中心出現了染色。
在本揭露的第二比較例中，周圍區域製程類似於第一比較例的周圍區域製程。和第一比較例一樣，第二比較例也顯示在圖1的流程圖中，唯一的差別在於在步驟S103中所形成之第一光罩幕的佈局不同。其他所有步驟與第一比較例中的那些步驟相同。在第二比較例中，陣列區域R2完全暴露於DUV光。因此，在步驟S105之後，陣列區域R2未被任何光阻覆蓋。
圖7例示第二比較例之製備半導體結構的中間階段之剖面示意圖。陣列區域R2沒有任何光阻，而周圍區域R1具有位於硬罩幕層106上的複數個第一光阻圖案PP1。在第二比較例中，光阻不累積在陣列區域R2中。因此，陣列區域R2的蝕刻負載不如第一比較例的蝕刻負載重，從而改善了參照第一比較例描述的硬罩幕殘留的問題。
然而，第二比較例中的製程可能無法成功地進行，特別是在技術節點縮小的情況下。隨著線寬變窄，光阻線變得更脆弱。具體地，在第一微影階段（PH1）中，第一光阻圖案PP1在進行第一顯影製程之後（步驟S105）塌陷。
圖8顯示第一光阻圖案PP1塌陷的SEM影像。從影像中可以看出，垂直光阻線的一部分已經塌陷。該現象的可能機制可能是顯影劑在沖洗期間於第一光阻圖案PP1上施加不平衡的力。圖9顯示在半導體結構中間階段中的顯影製程之俯視示意圖。彎曲的箭頭表示顯影劑的流動DF。在顯影劑沉積到晶圓上之後，隨後的旋轉驅動顯影劑在晶圓表面上移動。一般來說，顯影劑在旋轉過程中會從晶圓中心逐漸擴散到晶圓邊緣。以顯微鏡觀察正在進行顯影製程的區域，發現顯影劑在開放區域中流動得更快。比較周圍區域R1和陣列區域R2，後者因為沒有在顯影製程之前或之後形成圖案，所以沒有任何障礙。因此，當具有更快速流動DF的顯影劑從陣列區域R2移動到周圍區域R1時，產生了很強的不平衡力。不平衡力是由於顯影劑從開放區域（陣列區域R2）到達擁擠區域（周圍區域R1）而產生的。
圖10例示顯影劑的流動如何影響第一光阻圖案PP1的示意圖。當顯影劑DF1穿過兩個相鄰的第一光阻圖案PP1之間的中央通道時，第一光阻圖案PP1的內側壁遭受毛細管力F1。第一光阻圖案PP1被毛細管力F1向外推動。類似地，當顯影劑DF2與第一光阻圖案PP1的外側壁碰撞時，第一光阻圖案PP1遭受衝擊力F2。第一光阻圖案PP1被衝擊力F2向內推動。當毛細管力F1和衝擊力F2的強度不相等時，第一光阻圖案PP1將往向外或向內的方向塌陷。
綜上所述，在顯影期間，顯影劑在周圍區域R1和陣列區域R2之間來回移動。當晶圓旋轉時，顯影劑在光阻線上施加不平衡的力。當單元中的陣列區域R2沒有任何障礙時，不平衡力增大，因此導致第一光阻圖案PP1的不穩定性，從而造成塌陷。
上述的第一和第二比較例遭遇到不同的問題，並且不能用來製備穩固的圖案。因此，從兩個比較例得到一權衡方案，可以有效地解決技術問題。根據光罩佈局的各種設計及其相應的實驗，揭露了在周圍區域製程期間所形成之第一微影階段（PH1）中陣列區域R2的合適圖案。
圖11例示本揭露一實施例之半導體結構的周圍區域之製備方法20之流程圖。在步驟S200中，形成多層於一基板100上。在一些實施例中，基板100包括一金屬層。接著沉積一罩幕層102於基板100上。在一些實施例中，罩幕層102包括一氮化物層。隨後，沉積MLR層104於罩幕層102上。隨後，形成一硬罩幕層106於MLR層104上。參照圖11中周圍區域之製備方法20的步驟S201，沈積一第一光阻層108於硬罩幕層106上。
圖12例示周圍區域之製備方法20中的第一曝光步驟之剖面示意圖。參照圖12和圖11中製備方法20的步驟S202，使用具有第一透明部分112和第一不透明部分114的第一光罩MA。第一光阻層108暴露於深紫外（DUV）光120。在一些實施例中，當進行周圍區域之製備方法20時，將第一光罩幕MA用來製造特定的光阻圖案於陣列區域R2中。在一些實施例中，只在第一微影階段（PH1）中應用第一光罩MA。
參照圖13和圖14，圖14是沿著圖13中的水平虛線B-B'顯示周圍區域之製備方法20中的第一顯影步驟的剖面示意圖。圖13中的矩形虛線等同於圖14中的垂直虛線，並且將周圍區域R1與陣列區域R2分開。參照圖13，在進行圖11中製備方法20的步驟S203之後，形成第一圖案PA。第一圖案PA包括第一周圍圖案PA1和第一陣列圖案PA2，它們各自分別位於周圍區域R1和陣列區域R2中。根據一實施例，第一陣列圖案PA2以網格狀結構形成，但是不限於此。
在一些實施例中，根據光罩佈局的設計，第一陣列圖案PA2可以具有不同的圖案密度。陣列區域R2中不同的光阻圖案密度具有在進行後續蝕刻製程之前減少殘留在陣列區域R2中的光阻量的優點。減少光阻的使用之目的是避免在完成周圍區域R1的雙重圖案化之後殘留光阻。此外，第一陣列圖案PA2作為障礙物，在陣列區域R2中提供了粗糙的表面。當顯影劑在陣列區域R2中遇到粗糙表面時，顯影劑撞擊在光阻線上的機制改變。當在顯影期間旋轉晶圓時，粗糙表面可降低顯影劑的流速。當顯影劑的流速降低時，由第一周圍圖案PA1接收的毛細管力也會降低。因此，第一周圍圖案PA1可以穩固地形成於周圍區域R1中。第一陣列圖案PA2的配置代表在陣列區域R2中沒有光阻覆蓋和光阻完全覆蓋之間的折衷。這種技術特徵既可以解決光阻殘留的問題又可以解決圖案塌陷的問題。
在一些實施例中，第一周圍圖案PA1和第一陣列圖案PA2在包括步驟S201至S203的第一微影階段（PH1）中具有不同的功能。第一周圍圖案PA1用來定義將要在周圍區域之製備方法20的最後階段期間進行轉移的電路圖案。然而，第一陣列圖案PA2並非用來將輪廓定義至下方層中。在一些實施例中，第一陣列圖案PA2用於降低顯影劑的流速。第一陣列圖案PA2有助於形成穩固的第一周圍圖案PA1，且並非用於圖案定義。
圖15例示完成第一微影階段（PH1）（包括圖11所示的步驟S201至S203）之後的半導體結構之透視示意圖。半導體結構的四分之一是陣列區域R2，而其他四分之三屬於周圍區域R1。參照圖14和15，第一周圍圖案PA1和第一陣列圖案PA2分別位於同一硬罩幕層106上的周圍區域R1和陣列區域R2中。然而，兩種圖案在第一微影階段（PH1）中具有不同的功能。第一周圍圖案PA1用來定義將要在周圍區域之製備方法20的最後階段進行轉移的電路圖案。相反地，第一陣列圖案PA2並非用來將輪廓定義至下方層中。在一些實施例中，第一陣列圖案PA2用於降低顯影劑的流速。第一陣列圖案PA2有助於形成穩固的第一周圍圖案PA1，且並非用於圖案定義。
圖16例示穩固地形成的第一周圍圖案PA1的SEM影像。在晶圓進行顯影之後，周圍區域R1中的光阻圖案不會塌陷。
圖17例示周圍區域之製備方法20中的第一蝕刻製程之剖面示意圖。在圖11中製備方法20的步驟S204中，第一蝕刻製程消耗未被第一圖案PA保護的硬罩幕層106的一部分和MLR層104的一部分。在一些實施例中，將MLR層104的一部分蝕刻到一預定深度，而在MLR層104中產生多個凹陷。其結果，留下剩餘的經蝕刻的硬罩幕層106-2和剩餘的經蝕刻的MLR層104-2。
仍然參照圖17，在移除第一圖案PA之後，形成第一蝕刻圖案E1，其包括經蝕刻的硬罩幕層106-2和經蝕刻的MLR層104-2。此外，第一蝕刻圖案E1包括分別位於周圍區域R1和陣列區域R2中的第一蝕刻周圍圖案EA1和第一蝕刻陣列圖案EA2。在一些實施例中，第一蝕刻周圍圖案EA1的第一節距p1與第一蝕刻陣列圖案EA2的第二節距p2不同。在一些實施例中，第一蝕刻圖案E1具有頂表面S1、側壁S2和底表面S3，其中側壁S2將頂表面S1連接到底表面S3。頂表面S1是經蝕刻的硬罩幕層106-2的一部分。側壁S2包括經蝕刻的硬罩幕層106-2的一部分和經蝕刻的MLR層104-2的一部分。底表面S3是經蝕刻的MLR層104-2的一部分。
圖18是圖17中第一蝕刻周圍圖案EA1的局部放大圖。可以看出，經蝕刻的MLR層104-2包括水平MLR部分104-2a和垂直MLR部分104-2b。如圖17所示，水平MLR部分104-2a位於罩幕層102上。如圖18所示，垂直MLR部分104-2b中介於（interposed）水平MLR部分104-2a和經蝕刻的硬罩幕層106-2之間。
圖19例示完成第一蝕刻階段（ET1）之後的半導體結構之透視示意圖。圖19顯示在周圍區域R1的圖案化中完成的第一微影-蝕刻階段（PH1和ET1）。圖中暴露出來的頂表面是經蝕刻的硬罩幕層106-2的頂表面。
圖20例示周圍區域之製備方法20中的一第二塗佈步驟之剖面示意圖。參照圖11中製備方法20的步驟S205，沉積第二光阻層110於經蝕刻的MLR層104-2和經蝕刻的硬罩幕層106-2上。在一些實施例中，圖14中所示的第一周圍圖案PA1在沈積第二光阻層110之前被剝離。在替代實施例中，可以在沉積第二光阻層110之前保留第一周圍圖案PA1。
請參照圖11中的步驟S206和圖21，圖21顯示周圍區域之製備方法20中的第二曝光步驟之剖面示意圖。使用第二光罩MB對第二光阻層110進行DUV光120的第二曝光。第二光罩MB包括第二透明部分116和第二不透明部分118。應注意的是，第二光罩MB用來定義周圍電路的圖案。因此，在一些實施例中，第二透明部分116和第二不透明部分118的配置僅對應於周圍區域R1。
圖22例示周圍區域之製備方法20中的第二顯影步驟之剖面示意圖。在圖11的步驟S207中，顯影經曝光的第二光阻層110，然後形成第二圖案PB。第二圖案PB包括第二周圍圖案PB1和第二陣列圖案PB2，它們各自分別位於周圍區域R1和陣列區域R2中。在此階段，最初被第二光阻層110覆蓋的第一蝕刻周圍圖案EA1被部分地暴露出來。在一些實施例中，第二周圍圖案PB1的第一高度h1大於第一蝕刻周圍圖案EA1的第二高度h2。更具體地，在周圍區域R1中，第二周圍圖案PB1形成於第一蝕刻周圍圖案EA1的底表面S3上並且與側壁S2分離。在陣列區域R2中，第二陣列圖案PB2完全覆蓋第一蝕刻陣列圖案EA2的頂表面S1和底表面S3。
圖23例示完成第二微影階段（PH2）（包括圖11中所示的步驟S205至S207）之後的半導體結構之透視示意圖。應注意的是，第二周圍圖案PB1具有間隔開的光阻線，而第二陣列圖案PB2則是在第一蝕刻陣列圖案EA2上具有完全覆蓋的光阻。
圖24例示周圍區域之製備方法20中的第二蝕刻製程之剖面示意圖。請參照圖11中的步驟S208和圖22和24。在第二蝕刻製程中，使用圖22中所示的第一蝕刻圖案E1和第二圖案PB作為蝕刻罩幕來蝕刻罩幕層102。在剝離剩餘的光阻之後，形成第二蝕刻圖案E2。第二蝕刻圖案E2包括第二蝕刻周圍圖案EB1和第二蝕刻陣列圖案EB2。第二蝕刻周圍圖案EB1和第二蝕刻陣列圖案EB2分別位於周圍區域R1和陣列區域R2中。第二蝕刻周圍圖案EB1包括經蝕刻的MLR層104-3和經蝕刻的罩幕層102-2。具體地，使用圖22中所示的第一蝕刻周圍圖案EA1和第二周圍圖案PB1作為蝕刻罩幕來形成經蝕刻的罩幕層102-2。然而，第二蝕刻陣列圖案EB2不包含任何圖案化的罩幕層102，因為在第二蝕刻製程中，陣列區域完全被光阻（亦即，第二陣列圖案PB2）覆蓋。因此，完成了周圍區域的圖案化中的第二微影-蝕刻步驟（PH2和ET2）。應注意的是，在周圍區域R1中，第二蝕刻圖案E2具有經蝕刻的罩幕層102-2，亦即，周圍區域R1中的罩幕層102被圖案化。然而，在陣列區域R2中，罩幕層102完全沒有被圖案化。
圖25例示完成第二蝕刻階段（ET2）之後的半導體結構之透視示意圖。已藉由一系列圖案化製程形成周圍區域R1，而最初在陣列區域R2中於第一微影階段（PH1）中所定義的圖案沒有被轉移到罩幕層102。因此，在陣列區域R2中，MLR層104和罩幕層102不具有光阻圖案。在金屬零層上，在完成周圍區域之製備方法20之後，才開始陣列區域製程。
本揭露提供一種雙重圖案化技術以定義DRAM單元中的周圍圖案（例如周圍電路圖案）。由於線寬的考量，周圍圖案線需要進行兩次微影製程和兩次蝕刻製程。在M0層上製備周圍圖案時，在陣列區域R2中添加光阻圖案可以增加周圍圖案線的穩定性。因此，周圍圖案被加強並且能夠抵抗顯影劑的沖洗。周圍圖案線在經過顯影劑沖洗之後不會塌陷。此外，由於陣列區域中的圖案光阻覆蓋率不過度，因此降低了蝕刻製程期間的負載效應，並且避免了光阻殘餘物的產生。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，且以其他製程或前述之組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中該之製程、機械、製造、物質形成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文該之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質形成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質形成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10:製備方法 20:製備方法 100:基板 102:罩幕層 102-2:經蝕刻的罩幕層 104:多層光阻層 104-2:經蝕刻的MLR層 104-2a:水平MLR部分 104-2b:垂直MLR部分 104-3:經蝕刻的MLR層 106:硬罩幕層 106-2:經蝕刻的硬罩幕層 108:第一光阻層 110:第二光阻層 112:第一透明部分 114:第一不透明部分 116:第二透明部分 118:第二不透明部分 120:深紫外光 DF:流動 DF1:顯影劑 DF2:顯影劑 E1:第一蝕刻圖案 E2:第二蝕刻圖案 EA1:第一蝕刻周圍圖案 EA2:第一蝕刻陣列圖案 EB1:第二蝕刻周圍圖案 EB2:第二蝕刻陣列圖案 ET1:第一蝕刻階段 ET2:第二蝕刻階段 F1:毛細管力 F2:衝擊力 h1:第一高度 h2:第二高度 MA:第一光罩 MB:第二光罩 p1:第一節距 p2:第二節距 PA:第一圖案 PA1:第一周圍圖案 PA2:第一陣列圖案 PB:第二圖案 PB1:第二周圍圖案 PB2:第二陣列圖案 PH1:第一微影階段 PH2:第二微影階段 PP1:第一光阻圖案 PP2:光阻塊 R1:周圍區域 R2:陣列區域 S1:頂表面 S2:側壁 S3:底表面 S101:步驟 S103:步驟 S105:步驟 S107:步驟 S109:步驟 S111:步驟 S113:步驟 S115:步驟 S200:步驟 S201:步驟 S202:步驟 S203:步驟 S204:步驟 S205:步驟 S206:步驟 S207:步驟 S208:步驟 ST:染劑
本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件（feature）並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。 圖1例示本揭露第一比較例之半導體結構的周圍區域之製程的代表性流程圖。 圖2例示在進行圖1中步驟S101之後的半導體結構之剖面示意圖。 圖3例示本揭露第一比較例在製備周圍圖案的中間階段期間的半導體結構之俯視示意圖。 圖4例示本揭露第一比較例之圖3的半導體結構之剖面示意圖。 圖5例示本揭露實施例在劃線附近DRAM單元的光學顯微鏡影像。 圖6例示本揭露實施例在在硬罩幕剝離製程（lift-off process）之後的晶圓之照片。 圖7例示本揭露第二比較例在製備周圍圖案的中間階段期間的半導體結構之剖面示意圖。 圖8示圖7的周圍圖案的SEM影像。 圖9例示本揭露一實施例在在製備周圍圖案的中間階段中的顯影製程期間的半導體結構之俯視示意圖。 圖10例示本揭露顯影劑的流動如何影響周邊圖案的示意圖。 圖11例示本揭露實施例在製備半導體結構的周圍區域製程之流程圖。 圖12例示本揭露一實施例在周圍區域製程中的第一曝光步驟期間的半導體結構之剖面示意圖。 圖13例示本揭露一實施例在周圍區域製程中的第一顯影步驟期間的半導體結構之俯視示意圖。 圖14例示本揭露第一比較例之圖13的半導體結構之剖面示意圖。 圖15例示本揭露一實施例在完成第一微影階段之後的半導體結構之透視示意圖。 圖16例示本揭露一實施例在穩固地形成的第一周圍圖案的SEM影像。 圖17例示本揭露一實施例在周圍區域製程中的第一蝕刻製程期間的半導體結構之剖面示意圖。 圖18例示本揭露一實施例在圖17的半導體結構(包括第一蝕刻圖案)的局部放大圖。 圖19例示本揭露一實施例在完成第一蝕刻階段之後的半導體結構的透視示意圖。 圖20例示本揭露一實施例在周圍區域製程中的塗佈步驟期間的半導體結構之剖面示意圖。 圖21例示本揭露一實施例在周圍區域製程中的第二曝光步驟期間的半導體結構之剖面示意圖。 圖22例示本揭露一實施例在周圍區域製程中的第二顯影步驟期間的半導體結構之剖面示意圖。 圖23例示本揭露一實施例在完成第二微影階段之後的半導體結構之透視示意圖。 圖24例示本揭露一實施例在周圍區域製程中的第二蝕刻製程期間的半導體結構之剖面示意圖。 圖25例示本揭露一實施例在完成第二蝕刻階段之後的半導體結構之透視示意圖。
100:基板
102:罩幕層
104-2:經蝕刻的MLR層
E1:第一蝕刻圖案
EA1:第一蝕刻周圍圖案
EA2:第一蝕刻陣列圖案
h1:第一高度
h2:第二高度
PB:第二圖案
PB1:第二周圍圖案
PB2:第二陣列圖案
R1:周圍區域
R2:陣列區域
S1:頂表面
S2:側壁
S3:底表面

Claims (20)

  1. 一種半導體結構的製備方法，包括： 提供一基板； 形成一罩幕層於該基板上，該罩幕層包括一周圍區域和鄰接該周圍區域的一陣列區域； 形成一第一蝕刻周圍圖案於該周圍區域中和一第一蝕刻陣列圖案於該陣列區域中，其中該第一蝕刻周圍圖案和該第一蝕刻陣列圖案具有一頂表面、一側壁和一底表面，該側壁將該頂表面連接到該底表面； 形成一第二周圍圖案於該第一蝕刻周圍圖案上並形成一第二陣列圖案於該第一蝕刻陣列圖案上；以及 使用該第一蝕刻周圍圖案和該第二周圍圖案作為一蝕刻罩幕來蝕刻該罩幕層以形成一蝕刻罩幕層於該周圍區域中。
  2. 如請求項1所述之半導體結構的製備方法，其中該基板包括一金屬層。
  3. 如請求項1所述之半導體結構的製備方法，其中該罩幕層包括一氮化物層。
  4. 如請求項1所述之半導體結構的製備方法，其中形成該第一蝕刻周圍圖案和該第一蝕刻陣列圖案包括： 形成一第一光阻層於該罩幕層上；以及 透過一第一光阻罩幕將該第一光阻層暴露於紫外線輻射，其中該第一光阻罩幕包括對應於該第一蝕刻周圍圖案和該第一蝕刻陣列圖案的一第一透明部分和一第一不透明部分。
  5. 如請求項4所述之半導體結構的製備方法，其中在將該第一光阻層暴露於紫外線輻射之後，進行一顯影製程以形成一第一圖案。
  6. 如請求項5所述之半導體結構的製備方法，其中該第一圖案包括位於該周圍區域中的一第一周圍圖案和位於該陣列區域中的一第一陣列圖案。
  7. 如請求項5所述之半導體結構的製備方法，其中在進行該顯影製程之後，使用該第一圖案作為一蝕刻罩幕來進行一蝕刻製程，以形成該第一蝕刻周圍圖案和該第一蝕刻陣列圖案。
  8. 如請求項1所述之半導體結構的製備方法，其中形成該第二周圍圖案和該第二陣列圖案包括： 形成一第二光阻層於該第一蝕刻周圍圖案上和該第一蝕刻陣列圖案上；以及 透過一第二光阻罩幕將該第二光阻層暴露於紫外線輻射，其中該第二光阻罩幕包括對應於該第二周圍圖案的一第二透明部份和一第二不透明部分。
  9. 如請求項8所述之半導體結構的製備方法，其中形成該第二光阻層包括以該第二光阻層覆蓋該第一蝕刻周圍圖案和該第一蝕刻陣列圖案。
  10. 如請求項8所述之半導體結構的製備方法，其中在將該第二光阻層暴露於紫外線輻射之後，進行一顯影製程以形成該第二周圍圖案和該第二陣列圖案。
  11. 如請求項9所述之半導體結構的製備方法，其中該第二周圍圖案形成於該周圍區域中的該第一蝕刻周圍圖案的該底表面上且與該側壁分離。
  12. 如請求項9所述之半導體結構的製備方法，其中該第二陣列圖案覆蓋該陣列區域中的該第一蝕刻陣列圖案的該頂表面和該底表面。
  13. 如請求項1所述之半導體結構的製備方法，其中該第一蝕刻周圍圖案的一第一節距與該第一蝕刻陣列圖案的一第二節距不同。
  14. 如請求項1所述之半導體結構的製備方法，其中該第二周圍圖案的一第一高度大於該第一蝕刻周圍圖案的一第二高度。
  15. 一種半導體結構，包括： 一基板，該基板包括一周圍區域和鄰接該周圍區域的一陣列區域； 一第一蝕刻圖案，位於該基板上，其中該第一蝕刻圖案包括一第一蝕刻周圍圖案和一第一蝕刻陣列圖案，該第一蝕刻周圍圖案和該第一蝕刻陣列圖案具有一頂表面、一側壁和一底表面，該側壁將該頂表面連接到該底表面； 一第二周圍圖案，形成於該周圍區域中；以及 一第二陣列圖案，形成於該陣列區域中。
  16. 如請求項15所述之半導體結構，其中該第二周圍圖案形成於該第一蝕刻周圍圖案的該底表面上且與該側壁分離。
  17. 如請求項15所述之半導體結構，其中該第二陣列圖案覆蓋該第一蝕刻陣列圖案的該頂表面和該底表面。
  18. 如請求項15所述之半導體結構，其中該基板包括一金屬層。
  19. 如請求項15所述之半導體結構，其中該第一蝕刻周圍圖案的一第一節距與該第一蝕刻陣列圖案的一第二節距不同。
  20. 如請求項15所述之半導體結構，其中該第二周圍圖案的一第一高度大於該第一蝕刻周圍圖案的一第二高度。
TW110124057A 2020-08-24 2021-06-30 具有強化圖案的半導體結構及其製備方法 TWI798738B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/000,921 US11373992B2 (en) 2020-08-24 2020-08-24 Semiconductor structure with strengthened patterns and method for fabricating the same
US17/000,921 2020-08-24

Publications (2)

Publication Number Publication Date
TW202209576A true TW202209576A (zh) 2022-03-01
TWI798738B TWI798738B (zh) 2023-04-11

Family

ID=80269783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124057A TWI798738B (zh) 2020-08-24 2021-06-30 具有強化圖案的半導體結構及其製備方法

Country Status (3)

Country Link
US (2) US11373992B2 (zh)
CN (1) CN114093819A (zh)
TW (1) TWI798738B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610833B2 (en) * 2020-10-22 2023-03-21 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030218B2 (en) * 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8883520B2 (en) * 2012-06-22 2014-11-11 Avalanche Technology, Inc. Redeposition control in MRAM fabrication process
US9123784B2 (en) * 2012-08-21 2015-09-01 Nanya Technology Corporation Memory process and memory structure made thereby
US10181401B1 (en) 2018-01-08 2019-01-15 Nanya Technology Corporation Method for manufacturing a semiconductor device
US10395976B1 (en) * 2018-05-13 2019-08-27 Nanya Technology Corporation Method of manufacturing semiconductor device
US10991657B2 (en) * 2018-08-27 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating semiconductor device
US11086222B2 (en) * 2018-11-23 2021-08-10 Nanya Technology Corporation Method of manufacturing semiconductor structure

Also Published As

Publication number Publication date
US20220077136A1 (en) 2022-03-10
TWI798738B (zh) 2023-04-11
CN114093819A (zh) 2022-02-25
US11373992B2 (en) 2022-06-28
US11735577B2 (en) 2023-08-22
US20220059349A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US9685367B2 (en) Photomask for forming multiple layer patterns with a single exposure
TWI523074B (zh) 製造半導體結構的方法
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
CN109767978B (zh) 图案化目标层的制备方法
CN108292593B (zh) 使用极紫外光刻对衬底进行图案化的方法
US7859645B2 (en) Masks and methods of manufacture thereof
TWI798738B (zh) 具有強化圖案的半導體結構及其製備方法
KR100907898B1 (ko) 반도체 소자 제조 방법
KR101326945B1 (ko) 3중 패터닝을 사용한 집적 회로 방법
US20070099424A1 (en) Reduction of mechanical stress on pattern specific geometries during etch using double pattern layout and process approach
CN111435218B (zh) 光刻掩膜版缺陷的修复方法及光刻掩膜版
CN109427558B (zh) 半导体装置的形成方法
JPH0448715A (ja) 半導体装置の製造方法
JP5803517B2 (ja) 反射型マスクおよびマスクブランク、その製造方法
KR20170052886A (ko) 포토마스크 블랭크 및 이를 이용한 포토마스크 제조방법
US12033856B2 (en) Litho-litho-etch (LLE) multi color resist
CN116721909A (zh) 深沟槽光刻对准标记的制作方法
TWI529779B (zh) 圖案化半導體結構的方法
JP5197670B2 (ja) 半導体装置の製造方法
CN118534717A (zh) 光学邻近修正方法
CN117912938A (zh) 一种双重图形化的方法、半导体器件及电子设备
US8822328B1 (en) Method for patterning semiconductor structure
US20060292885A1 (en) Layout modification to eliminate line bending caused by line material shrinkage
KR20080038101A (ko) 반도체 소자의 미세 패턴 형성 방법