CN109427558B - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN109427558B
CN109427558B CN201810994413.4A CN201810994413A CN109427558B CN 109427558 B CN109427558 B CN 109427558B CN 201810994413 A CN201810994413 A CN 201810994413A CN 109427558 B CN109427558 B CN 109427558B
Authority
CN
China
Prior art keywords
photoresist layer
region
recessed portions
developed
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810994413.4A
Other languages
English (en)
Other versions
CN109427558A (zh
Inventor
苏煜中
郑雅如
张庆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109427558A publication Critical patent/CN109427558A/zh
Application granted granted Critical
Publication of CN109427558B publication Critical patent/CN109427558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

在半导体装置的形成方法中，形成第一光刻胶层于具有多个下方结构的基板上。以射线曝光第一光刻胶层。以显影溶液显影曝光的第一光刻胶层。形成平坦化层于显影的第一光刻胶层上。下方结构包括多个凹陷部分，且凹陷部分的一部分未填有显影的第一光刻胶层。

Description

半导体装置的形成方法
技术领域
本发明实施例关于半导体集成电路的形成方法，更特别关于使不平坦的图案平坦化的方法。
背景技术
半导体产业进展至纳米技术制程节点，以求更高的装置密度、更高效能、与更低成本时，来自制作与设计的挑战也变得更大。微影步骤为半导体制程中的关键步骤之一。在微影步骤中，下方结构是否平坦很重要，因为微影步骤中的聚焦容忍度很小。综上所述，必需使不平坦的下方结构平坦化。
发明内容
本发明一实施例提供的半导体装置的形成方法，包括：形成第一光刻胶层(photoresist layer，光阻层)于具有多个下方结构的基板上；以射线曝光第一光刻胶层；以显影溶液显影曝光的第一光刻胶层；以及形成平坦化层于显影的第一光刻胶层上，其中下方结构包括多个凹陷部分，以及凹陷部分的部分未填有显影的第一光刻胶层。
本发明一实施例提供的半导体装置的形成方法，包括：形成光刻胶层于具有目标区的基板上，且目标区具有多个下方结构；以射线曝光光刻胶层；以显影溶液显影曝光的光刻胶层；形成平坦化层于显影的光刻胶层上，其中下方结构包括多个凹陷部分；显影的光刻胶层的顶部高于下方结构的顶部；以及目标区中的显影的光刻胶层具有体积Ve，形成光刻胶层之前的目标区中的凹陷部分具有体积Vi，且0.9Vi<Ve<1.1Vi。
本发明一实施例提供的半导体装置的形成方法，包括：以第一图案化步骤形成多个下方结构，且第一图案化步骤包括采用第一光罩(掩模)的微影步骤与蚀刻步骤；形成光刻胶层于下方结构上；以第二图案化步骤形成多个第一平坦化图案于光刻胶层上，且第二图案化步骤包括采用第二光罩的微影步骤；以及形成第二平坦化层于第一平坦化图案上，其中第二平坦化层的组成为有机材料，以及基板上相关的区域中的第二光罩的不透明区比例，随着相关的区域中的第一光罩的不透明区比例而改变。
附图说明
图1A、图1B、图1C、图1D、与图1E是本发明实施例中，依序形成半导体装置的制程的多种阶段的剖视图。
图2A与图2B是本发明实施例中，依序形成半导体装置的制程的多种阶段的平面图。
图3A与图3B是本发明实施例中，依序形成半导体装置的制程的多种阶段的平面图。
图4A与图4B是本发明实施例中，依序形成半导体装置的制程的多种阶段的平面图。
图5A与图5B是本发明实施例中，依序形成半导体装置的制程的多种阶段的平面图。
图6A、图6B、与图6C是本发明实施例中，依序形成半导体装置的制程的多种阶段的剖视图。
图7A是本发明实施例的图案密度图。
图7B是本发明实施例的虚置图案图。
附图标记说明：
A1 第一区
A2 第二区
A3 第三区
A4 第四区
A5 第五区
D1 深度
L1、L2 宽度
T1、T2、T3、T4 厚度
10 下方层
20 下方结构
22 第一凹陷部分
24 第二凹陷部分
25 接点孔
25 凹陷部分
30 第一光刻胶层
32、34 显影的第一光刻胶层
40 第二平坦化层
50 第三平坦化层
60 第二光刻胶层
65 图案
具体实施方式
下述内容提供的不同实施例可实施本发明的不同结构。特定构件与排列的实施例是用以简化而非局限本发明实施例。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。可由不同比例任意示出多种结构，使附图简化且清楚。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。此外，用语“……的组成为”的意思可为“包括”或“由……组成”。
半导体装置包含内连线结构，其包括多个内连线图案(线路)层。内连线图案(线路)层具有导电图案与多个接点孔/通孔，用于连接半导体芯片(晶粒)的一部分/结构至芯片的另一部分/结构。在多种实施例中，内连线与通孔结构的组成为导电材料如金属，且半导体装置包括多个内连线层。
不同层中的内连线层图案亦经由垂直延伸于一或多个内连线层之间的通孔彼此耦接。在一些实施例中，内连线层图案耦接至外部结构，且代表位元线、信号线、字元线、与多种输入/输出连接物。在本发明一些实施例中，每一内连线结构的形成方法为镶嵌制程，其沉积金属间介电材料层、形成沟槽与通孔、将导电材料(如铜、铝、或多种合金)填入沟槽与通孔、并以化学机械研磨平坦化表面。在其他实施例中，可采用其他图案化技术形成内连线结构。由于光微影制程的分辨率限制，可采用多重图案化微影制程形成紧密配置的内连线及/或通孔。
在微影步骤中，下方层/结构的平坦性很关键，因为聚焦容忍度小。综上所述，当下方层/结构不平坦，则需在形成光刻胶前先以一或多道平坦化层使不平坦的下方层/结构平坦化。
图1A至图1E是本发明实施例中，依序形成半导体装置的制程的多种阶段的剖视图。图2A与图2B是本发明实施例中，依序形成半导体装置的制程的多种阶段的平面图。应理解的是，在图1A至图1E所示的制程之前、之中、与之后可进行额外步骤，且其他实施例的方法可取代或省略一些下述步骤。步骤与制程的顺序可调换。
如图1A所示，下方结构20位于下方层10上。在一些实施例中，下方层10为基板。在其他实施例中，下方层10为绝缘材料层。在一实施例中，基板为硅基板。另一方面，基板可包含另一半导体元素如锗；半导体化合物如IV-IV族半导体化合物如碳化硅或硅锗、III-V族半导体化合物如砷化镓、磷化镓、氮化镓、磷化铟、砷化铟、锑化铟、磷砷化镓、氮化铝镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；或上述的组合。非晶基板如非晶硅或非晶碳化硅，或绝缘材料如氧化硅亦可作为基板。基板可包含多种区域，其可适当地掺杂杂质(如p型或n型导电性的杂质)。
下方结构20包含多种装置、结构、层状物、及/或单元。下方装置的例子可包含静态随机存取存储器及/或其他逻辑电路、被动构件(如电阻、电容、或电感)、或主动构件(如p型通道场效晶体管、n型通道场效晶体管、金属氧化物半导体场效晶体管、或互补式金属氧化物半导体场效晶体管，比如鳍状场效晶体管、双极性晶体管、高压晶体管、高频晶体管、其他存储器、或上述的组合)。半导体装置可包含内连线的多个半导体装置(如晶体管)。然而应理解的是，本发明并不限于特定种类的装置。层间介电层包含氧化硅、氮化硅、氮氧化硅、碳氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数材料、或任何其他合适的介电材料。层间介电层的形成方法可为化学气相沉积或其他合适的成膜制程。可对层间介电层进行平坦化制程，比如回蚀刻制程及/或化学机械研磨制程。
即使在形成层间介电层之后，下方结构20通常具有不平坦的形貌，其包含凸起部分(凸起物、台地、及/或丘地)及/或凹陷部分(如凹部、陷落处、沟槽、开口、洞及/或空间)，如图1A所示。此外，不同区域的凹陷部分比例不同。
以图1A与图2A为例，基板包含第一区A1、第二区A2、与第三区A3。图2A为图1A的平面图(上视图或布局图)。在第一区A1(高的平坦区)中，凹陷部分相对于第一区A1的所有面积的比例(图案比例PD)为0％，即没有凹陷部分(PD＝0)。在第三区A3(低的平坦区)中，凹陷部分相对于第三区A3的所有面积的比例为100％(PD＝1)，即全部都是凹陷部分(没有凸起部分)。在第二区A2中，凹陷部分相对于第二区A2的所有面积的比例大于0％且小于100％(0<PD<1)。值得注意的是，“凹陷”的定义相对于下方结构的上表面，而“凸起”的定义相对于下方层10的上表面(或下方结构20的底部)。
图1A与图2A显示三个区域如第一区A1、第二区A2、与第三区A3，但实施例不限于此设置。在一些实施例中，0<PD<1的区域可不只一个。此外，一些实施例在第一区A1与第二区A2之间可具有一或多个额外区域，及/或在第二区A2与第三区A3之间可具有一或多个额外区域。这些区域可定义为在平面图中具有微米等级的面积，比如10μm×10μm或100μm×100μm。
如图1A所示，下方结构的凹陷部分具有深度D1(即凸起部分的高度)。虽然不同凹陷部分的深度不一定相同，但假定凹陷部分具有相同的深度D1。在一些实施例中，D1可定义为目标区域中的凹陷部分的平均深度。
如图1B所示，形成第一光刻胶层30于下方结构上以作为第一平坦化层。由于图案密度PD不同，第一光刻胶层30的厚度也随之改变。举例来说，第一区A1中的第一光刻胶层30在凸起部分上具有厚度T1，第二区A2中的第一光刻胶层30自下方层10的表面具有厚度T2，而第三区A3中的第一光刻胶层30自下方层10的表面具有厚度T3。在一些实施例中，厚度T2>厚度T1，且厚度T2>厚度T3。在一些实施例中，厚度T2>厚度T3>厚度T1。第一光刻胶层30可为正光刻胶或负光刻胶。第一光刻胶层30可为化学放大光刻胶，其包含聚合物、酸活性分子、光酸产生剂、淬息剂、发色团、交联剂、及/或溶剂。第一光刻胶层30可旋转涂布至下方层10上，并进行预烘烤步骤。
在形成第一光刻胶层30之后，以穿过光罩的能量束曝光第一光刻胶层30。能量束包含g线紫外线(436nm)、i线紫外线(365nm)、氟化氪准分子激光(245nm)、氟化氩准分子激光(193nm)、极紫外线(13.5nm)、或电子束。
接着如图1C所示，以适当的显影溶液显影曝光后的第一光刻胶层30。在一些实施例中，碱性溶液如氢氧化四甲基铵可作为正型光刻胶的显影剂。在显影曝光后的第一光刻胶层30之后，进行曝光后烘烤。在一些实施例中，亦在显影的第一光刻胶层32与34上进行紫外线硬化步骤。
在采用正型光刻胶时，曝光至曝光射线(光及/或能量束)的第一光刻胶层30的区域将溶于显影溶液中。如图1C与图2B所示，第一区A1中未保留光刻胶图案，即图案密度(PD)为0。换言之，用于曝光中的光罩具有透明区对应第一区A1。与此相较，第三区A3中保留所有的第一光刻胶层30。在此状况下，光罩亦具有不透明区对应第三区A3。在第二区A2中，形成第一光刻胶层30的图案。在此状况下，光罩亦具有不透明图案与透明图案对应第二区A2。
在采用负型光刻胶时，第一光刻胶层30中未曝光至曝光射线(如能量束)的区域将溶于显影溶液中。在此状况下，用于曝光中的光罩具有透明区对应第三区A3，以及不透明区对应第一区A1。此外若采用负型光刻胶，则负型光刻胶中的聚合物在曝光后烘烤步骤中会产生交联。
如图1C所示，显影的第一光刻胶层32并未填入凹陷部分的一部分。在一些实施例中，填入显影的第一光刻胶层32与34的凹陷部分比例，取决于图案密度PD。举例来说，当图案密度PD增加，则填入显影的第一光刻胶层32与34的凹陷部分比例增加。
在一些实施例中，计算每一区域中凹陷部分的体积。由于涂布第一光刻胶层30(见图1A)，第一区A1中凹陷部分的体积V1I＝0(即无凹陷部分)。第二区A2中凹陷部分的体积V2I＝V×PD2×D1，其中V为取决于区域尺寸的常数，PD2为第二区A2的图案密度。第三区A3中凹陷部分的体积V3I＝V×PD3×D1，其中PD3为第三区A3的图案密度。此处假定第一区A1、第二区A2、与第三区A3具有相同的区域尺寸。由于图案密度PD2小于图案密度PD3，因此体积V2I小于体积V3I。
在显影第一光刻胶层30之后，第二区A2中显影的第一光刻胶层32的体积V2E可计算如下：V2E＝V×(PD21×D1+PD22×(T4-D1))，其中PD21为平面图中相对于整个第二区A2的填有显影的第一光刻胶层的凹陷部分的比例，PD22为平面图中相对于整个第二区A2的显影图案的比例，且T4为凹陷部分中显影的第一光刻胶层厚度。
在本发明一些实施例中，用于第二区A2的光罩设计为0.9<V2I/V2E<1.1。在其他实施例中，用于第二区A2的光罩设计为0.95<V2I/V2E<1.05。换言之，体积V2E实质上等于体积V2I，即第二区A2中显影的第一光刻胶层体积设定为实质上等于第二区A2中的凹陷部分体积。
同样地，在第三区A3中，显影的第一光刻胶层34的体积V3E设定为实质上等于第三区A3中凹陷部分的体积V3I。若第一光刻胶层显影前的厚度T3等于显影后的厚度T5，则V3I＝V3E，或V3I/V3E＝1。
此外在第一区A1中，显影的第一光刻胶层的体积V1E设定为等于凹陷部分的体积V1I，且V1I＝V1E＝0。
在本发明实施例中，光罩设计为使显影的光刻胶层符合V1I-V1E≈V2I-V2E≈V3I-V3E(≈0)，其中第二区A2中凹陷部分的一部分未填有显影的第一光刻胶层。因此在第二区A2中，显影的光刻胶层32的一些部分位于凹陷部分上，如图1C与图1D所示。在一些实施例中，凹陷部分具有宽度L1，显影的第一光刻胶层32具有宽度L2，且宽度L2大于宽度L1。
若凹陷部分完全填有显影的第一光刻胶层，且显影的第一光刻胶层的上表面与下方结构(如凸起部分)的上表面齐平，显影的第一光刻胶层的体积(如体积V2E)等于凹陷部分的体积(如体积V2I)。然而在本发明中，凹陷部分的一部分未填有显影的第一光刻胶层。因此与未填满的凹陷部分错过的显影的第一光刻胶的部分，位于下方结构的凸起部分上及/或下方结构的上表面上。
如图1C、图1D、与图2B所示，显影第一光刻胶层30，以形成显影的第一光刻胶层32与34。之后如图1E所示，形成第二平坦化层40于下方结构20与显影的第一光刻胶层32与34上。
在一些实施例中，第二平坦化层40的组成为有机材料。在这些实施例中，第二平坦化层40的组成为光刻胶。用于第二平坦化层40的光刻胶材料可与作为第一平坦化层的第一光刻胶层30相同或不同。
当第二平坦化层40为光刻胶层时，光刻胶层对能量束如g线紫外线(436nm)、i线紫外线(365nm)、氟化氪准分子激光(245nm)、氟化氩准分子激光(193nm)、极紫外线(13.5nm)、或电子束敏感。若第一平坦化层(如第一光刻胶层30)与第二平坦化层40为化学放大光刻胶时，则第一平坦化层(如第一光刻胶层30)与第二平坦化层40之间的聚合物结构、酸活性分子、光酸产生剂用量、淬息剂用量、发色团、交联剂、与溶剂中至少一者不同。
第二平坦化层40不必以光微影制程图案化。因此即使第二平坦化层40的组成为光刻胶，也不必以微影步骤(曝光与显影)形成图案于第二平坦化层40中。
在一些实施例中，第二平坦化层40的光学性质不同于第一光刻胶层30的光学性质。在这些实施例中，第二平坦化层40的组成为底抗反射涂层材料。在一些实施例中，第二平坦化层40包含旋转涂布碳材。
在一些实施例中，自下方层10(如基板)测量的第二平坦化层40的厚度，大于第一光刻胶层30的厚度。由于凹陷部分的一部分未填有第一光刻胶层30，第二平坦化层40可接触下方层10。在一些实施例中，凸起部分(第一区A1中的高的平坦区)上的第二平坦化层40的厚度，小于第一光刻胶层30的厚度。
如前所述，光罩设计为让显影的光刻胶层符合ViI-ViE≈V2I-V2E≈V3I-V3E(≈0)，其中第二区A2中的凹陷部分的一部分未填有显影的光刻胶。这种作法所形成的第二平坦化层40可具有较高的平坦性。在一些实施例中，ViI-ViE＝V2I-V2E＝V3I-V3E＝0。
图2A与图2B显示本发明实施例中，显影的第一光刻胶层30与下方结构20的图案的平面图。
如图2A所示，下方结构20的图案具有凹陷部分25，其包括沿着Y方向延伸的第一凹陷部分22与第二凹陷部分24。在形成显影的第一光刻胶层30之后，第一光刻胶层30完全填入第一凹陷部分22但未填入第二凹陷部分24。第一光刻胶层30的一部分形成于第一凹陷部分22与第二凹陷部分24之间的凸起部分上。在一些实施例中，第一凹陷部分22与第二凹陷部分24的至少一者部分地填有第一光刻胶层30。换言之，显影的第一光刻胶层30其沿着Y方向的图案边缘，位于第一凹陷部分22与第二凹陷部分24的至少一者的中间。
图3A是本发明另一实施例中，显影的第一光刻胶层30的图案的平面图。在此实施例中，第二凹陷部分24完全填有第一光刻胶层30，而第一凹陷部分22未填有第一光刻胶层30。
在图2B与图3A中，显影的第一光刻胶层30包括线路与空间图案，其具有与下方结构20的凹陷图案相同的方向。在图3B中，显影的第一光刻胶层包括线路与空间图案，其具有与下方结构20的凹陷图案不同的方向(X方向)。在此状况中，第二区A2中显影的第一光刻胶层30的体积，实质上等于第二区A2中凹陷部分的体积。
图4A是本发明实施例中，显影的第一光刻胶层30的图案的平面图。在图4A中，显影的第一光刻胶层30包括棋盘图案。在此状况中，第二区A2中显影的第一光刻胶层30的体积，实质上等于第二区A2中凹陷部分的体积。
图4B是本发明实施例中，显影的第一光刻胶层30的图案的平面图。在图4B中，显影的第一光刻胶层30包含不同尺寸的棋盘图案。在此状况中，第二区A2中显影的第一光刻胶层30的体积，实质上等于第二区A2中凹陷部分的体积。
(下方结构10改为20)图5A与图5B是本发明实施例中，显影的第一光刻胶层30与下方结构20的图案的平面图。
在图5A中，以第四区A4取代第一区A1(无凹陷部分)，并以第五区A5取代第三区A3(无凸起部分)。第四区A4与第五区A5包含与第二区A2类似的凹陷部分。然而，第四区A4的图案密度PD4小于第二区A2的图案密度PD2，而第五区A5的图案密度PD5大于第二区A2的图案密度PD2。
如图5B所示，第二区A2、第四区A4、与第五区A5依据各自的图案密度，而具有不同的显影的第一光刻胶层30的体积。在一些实施例中，第四区A4中显影的第一光刻胶层30的体积V4E、第二区A2中显影的第一光刻胶层30的体积V2E、与第五区A5中显影的第一光刻胶层30的体积V5E符合V4E<V2E<V5E。在每一区中，显影的第一光刻胶层的体积实质上等于凹陷部分的体积。
在任一前述实施例中，可形成高平坦性的第二平坦化层40，因此可增加后续微影步骤中的聚焦容忍度。
图6A、图6B、与图6C是本发明实施例中，依序形成半导体装置的制程的多种阶段的剖视图。应理解的是，在图6A至图6C所示的制程之前、之中、与之后可进行额外步骤，且方法的额外实施例可置换或省略一些下述步骤。步骤/制程的顺续可调换。
如图1E所示，形成第二平坦化层40。之后如图6A所示，形成第三平坦化层50于第二平坦化层40上。
第三平坦化层50作为后续光-蚀刻步骤中的硬遮罩。在一些实施例中，第三平坦化层50包含一或多层的硅为主材料如非晶硅、氧化硅、氮化硅、氮氧化硅、及/或旋转涂布玻璃、或任何其他合适材料。第三平坦化层50的形成方法可为化学气相沉积、物理气相沉积、原子层沉积、旋转涂布、或任何其他合适的成膜方法。
此外，在形成第三平坦化层50之后，形成第二光刻胶层60于第三平坦化层50上，如图6A所示。以能量束曝光第二光刻胶层60。能量束包含氟化氪准分子激光(245nm)、氟化氩准分子激光(193nm)、极紫外线(13.5nm)、或电子束。在显影曝光后的第二光刻胶层之后，形成图案65(如接点孔图案)于第二光刻胶层60中，如图6A所示。虽然图6A仅显示一个接点孔的图案65，但接点孔的数目不限于一个。
(图案化的第二光刻胶层50应为60)接着采用图案化的第二光刻胶层60进行蚀刻步骤以蚀刻第三平坦化层50，再移除第二光刻胶层60，如图6B所示。
接着采用图案化的第三平坦化层50作为蚀刻遮罩，图案化第二平坦化层40与下方结构20。在图案化接点孔25之后，移除硬遮罩(第三平坦化层50)、第二平坦化层40、与第一光刻胶层30，如图6C所示。
在本发明一些实施例中，采用一或多道微影步骤与蚀刻步骤形成下方结构。在一或多道微影步骤中，确认对凹陷图案影响最大的微影步骤，并将确认的微影步骤所用的光罩设计为第一光罩。可选择两个或更多光罩作为第一光罩。此外，用于曝光第一光刻胶层30的光罩可设计为第二光罩。依据基板上相关区域中的第一光罩的不透明区比例，设计基板上相关区域中的第二光罩的不透明区比例。
举例来说，采用正型光刻胶作为第一光刻胶层30且在形成下方结构20的步骤中，基板上相关区域中的第二光罩的不透明区，随着相关区域中的第一光罩的不透明区减少而增加。
在一些实施例中，可将第一光罩的反相以设计第二光罩，并调整反相光罩图案的线路及/或空间宽度或偏移反相光罩图案的图案。可在反相光罩图案之前，先调整线路及/或空间宽度或偏移图案。在一些实施例中，进行调整使第二光罩图案不具有临界尺寸或更小的图案，其中临界尺寸设定为大于第一光罩的最小图案尺寸。换言之，第二光罩的设计规则(最小尺寸)大于第一光罩的设计规则。
在其他实施例中，可测量下方结构20的形貌以设计第二光罩。下方结构20的形貌的测量方法可为任何光学测量法及/或原子力显微镜。依据下方结构20其测量形貌的尺寸与位置，可设计第二光罩图案。
应理解的是，可对图6C所示的结构进行后续互补式金属氧化物半导体制程，以形成多种结构如内连线通孔、内连线金属层、钝化层、或类似物。
图7A是本发明实施例的图案密度图，而图7B是本发明实施例的虚置图案图。如图7A所示，芯片区被分成具有多个区域的矩阵，并计算每一区域的图案密度。接着依据计算的图案密度，提供具有对应图案密度的虚置图案以用于每一区域。依据提供的虚置图案，可形成光罩。
在一些实施例中，采用光罩图案产生工具以得用于第一光刻胶层30的光罩图案。光罩图案产生工具包含电脑，而电脑具有存储程序的存储器。依据执行程序计算下方层的图案密度PD。可自用于下方层的光罩图案数据计算图案密度PD。接着依据计算的图案密度，确认第一光刻胶图案形成其上的区域。接着产生用于第一光刻胶层30的光罩图案，并采用产生的光罩图案数据制作光罩。
此处所述的多种实施例或例子比现有技术优异。在本发明实施例中，第一平坦化层(第一光刻胶层)形成于下方的不平坦图案(凹陷部分)上，因此显影的第一光刻胶层的体积(如体积V2E)实质上等于凹陷部分的体积(如体积V2I)，而凹陷部分的一部分未填有显影的第一光刻胶层。此设置可能使形成于第一平坦化层上的第二平坦化层的平坦性增加，因此可能增加后续微影步骤中的聚焦容忍度。
在本发明一实施例中，半导体装置的形成方法包括形成第一光刻胶层于具有多个下方结构的基板上。以射线曝光第一光刻胶层。以显影溶液显影曝光的第一光刻胶层。形成平坦化层于显影的第一光刻胶层上。下方结构包括多个凹陷部分，且凹陷部分的一部分未填有显影的第一光刻胶层。在一或多个上述或下述实施例中，平坦化层的组成为有机材料。在一或多个上述或下述实施例中，平坦化层的组成为不同于第一光刻胶层的光刻胶。在一或多个上述或下述实施例中，平坦化层的光学特性不同于第一光刻胶层的光学特性。在一或多个上述或下述实施例中，平坦化层与第一光刻胶层的组成中，聚合物结构、酸活性分子、光酸产生剂用量、淬息剂用量、发色团、交联剂、与溶剂的至少一者不同。在一或多个上述或下述实施例中，平坦化层与第一光刻胶层的组成相同。在一或多个上述或下述实施例中，平坦化层的组成为底抗反射涂层材料。在一或多个上述或下述实施例中，基板包括第一区与第二区；第一区的凹陷部分的比例不同于第二区的凹陷部分的比例；以及相对于第一区中所有凹陷部分的第一区中填有显影的第一光刻胶层的凹陷部分的比例，不同于相对于第二区中所有凹陷部分的第二区中填有显影的第一光刻胶层的凹陷部分的比例。在一或多个上述或下述实施例中，第一区的凹陷部分的比例，小于第二区的凹陷部分的比例；以及相对于第一区中所有凹陷部分的第一区中填有显影的第一光刻胶层的凹陷部分的比例，小于相对于第二区中所有凹陷部分的第二区中填有显影的第一光刻胶层的凹陷部分的比例。在一或多个上述或下述实施例中，曝光第一光刻胶层之前，第一光刻胶层填入所有的凹陷部分。
在本发明另一实施例中，半导体装置的形成方法包括形成光刻胶层于具有目标区的基板上，且目标区具有多个下方结构。以射线曝光光刻胶层。以显影溶液显影曝光的光刻胶层。形成平坦化层于显影的光刻胶层上。下方结构包括多个凹陷部分。显影的光刻胶层的顶部高于下方结构的顶部。目标区中的显影的光刻胶层具有体积Ve，形成光刻胶层之前的目标区中的凹陷部分具有体积Vi，且0.9Vi<Ve<1.1Vi。在一或多个上述或下述实施例中，0.95Vi<Ve<1.05Vi。在一或多个上述或下述实施例中，显影的光刻胶层包括线路与空间图案。在一或多个上述或下述实施例中，显影的光刻胶层包括棋盘图案。在一或多个上述或下述实施例中，凹陷图案沿着第一方向延伸，且显影的光刻胶图案包括的图案沿着第一方向延伸。在一或多个上述或下述实施例中，凹陷图案沿着第一方向延伸，且显影的光刻胶图案包括的图案沿着第一二向延伸，且第二方向与第一方向交会。在一或多个上述或下述实施例中，基板包括不具有凹陷部分的高的平坦区，且高的平坦区中不存在显影的光刻胶层。在一或多个上述或下述实施例中，基板包括不具有凸起图案的低的平坦区，且低的平坦区与凹陷部分的底部等高，以及所有的低的平坦区填有显影的光刻胶层。在一或多个上述或下述实施例中，平坦化层的组成材料含碳，且与光刻胶层的光学特性不同。
在本发明另一实施例中，半导体装置的形成方法包括以第一图案化步骤形成多个下方结构，且第一图案化步骤包括采用第一光罩的微影步骤与蚀刻步骤。形成光刻胶层于下方结构上。以第二图案化步骤形成多个第一平坦化图案于光刻胶层上，且第二图案化步骤包括采用第二光罩的微影步骤。形成第二平坦化层于第一平坦化图案上。第二平坦化层的组成为有机材料，以及基板上相关的区域中的第二光罩的不透明区比例，随着相关的区域中的第一光罩的不透明区比例而改变。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明实施例作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明实施例的构思与范围，并可在未脱离本发明实施例的构思与范围的前提下进行改变、替换、或变动。

Claims (20)

1.一种半导体装置的形成方法，包括：
形成一第一光刻胶层于具有多个下方结构的一基板上；
以一射线曝光该第一光刻胶层；
以一显影溶液显影曝光的该第一光刻胶层；以及
形成一平坦化层于显影的该第一光刻胶层上，
其中所述多个下方结构包括多个凹陷部分，以及
所述多个凹陷部分包括一第一组与一第二组，该第一组中的所述多个凹陷部分未填有显影的该第一光刻胶层，而该第二组中的所述多个凹陷部分被显影的该第一光刻胶层填满。
2.如权利要求1所述的半导体装置的形成方法，其中该平坦化层的组成为一有机材料。
3.如权利要求1所述的半导体装置的形成方法，其中该平坦化层的组成为不同于该第一光刻胶层的一光刻胶。
4.如权利要求1所述的半导体装置的形成方法，其中该平坦化层的光学特性不同于该第一光刻胶层的光学特性。
5.如权利要求1所述的半导体装置的形成方法，其中该平坦化层与该第一光刻胶层的组成中，聚合物结构、酸活性分子、光酸产生剂用量、淬息剂用量、发色团、交联剂、与溶剂的至少一者不同。
6.如权利要求1所述的半导体装置的形成方法，其中该平坦化层与该第一光刻胶层的组成相同。
7.如权利要求1所述的半导体装置的形成方法，其中该平坦化层的组成为底抗反射涂层材料。
8.如权利要求1所述的半导体装置的形成方法，其中：
该基板包括一第一区与一第二区；
该第一区的所述多个凹陷部分相对于该第一区的所有面积的比例，不同于该第二区的所述多个凹陷部分相对于该第二区的所有面积的比例；以及
该第一区中填有显影的该第一光刻胶层的所述多个凹陷部分相对于该第一区中所有所述多个凹陷部分的比例，不同于该第二区中填有显影的该第一光刻胶层的所述多个凹陷部分相对于该第二区中所有所述多个凹陷部分的比例。
9.如权利要求8所述的半导体装置的形成方法，其中：
该第一区的所述多个凹陷部分相对于该第一区的所有面积的比例，小于该第二区的所述多个凹陷部分相对于该第二区的所有面积的比例；以及
该第一区中填有显影的该第一光刻胶层的所述多个凹陷部分相对于该第一区中所有所述多个凹陷部分的比例，小于该第二区中填有显影的该第一光刻胶层的所述多个凹陷部分相对于该第二区中所有所述多个凹陷部分的比例。
10.如权利要求1所述的半导体装置的形成方法，其中曝光该第一光刻胶层之前，该第一光刻胶层填入所有的所述多个凹陷部分。
11.一种半导体装置的形成方法，包括：
形成一光刻胶层于具有一目标区的一基板上，且该目标区具有多个下方结构；
以一射线曝光该光刻胶层；
以一显影溶液显影曝光的该光刻胶层；
形成一平坦化层于显影的该光刻胶层上，
其中所述多个下方结构包括多个凹陷部分；
显影的该光刻胶层的顶部高于所述多个下方结构的顶部，且所述多个凹陷部分包括一第一组与一第二组，该第一组中的所述多个凹陷部分未填有显影的该光刻胶层，而该第二组中的所述多个凹陷部分被显影的该光刻胶层填满；以及
该目标区中的显影的该光刻胶层具有体积Ve，形成该光刻胶层之前的该目标区中的所述多个凹陷部分具有体积Vi，且0.9Vi<Ve<1.1Vi。
12.如权利要求11所述的半导体装置的形成方法，其中0.95Vi<Ve<1.05Vi。
13.如权利要求11所述的半导体装置的形成方法，其中显影的该光刻胶层包括线路与空间图案。
14.如权利要求11所述的半导体装置的形成方法，其中显影的该光刻胶层包括棋盘图案。
15.如权利要求11所述的半导体装置的形成方法，其中所述多个凹陷部分的图案沿着一第一方向延伸，且显影的该光刻胶层包括的图案沿着该第一方向延伸。
16.如权利要求11所述的半导体装置的形成方法，其中所述多个凹陷部分的图案沿着一第一方向延伸，且显影的该光刻胶层包括的图案沿着一第二方向延伸，且该第二方向与该第一方向交会。
17.如权利要求11所述的半导体装置的形成方法，其中该基板包括不具有凹陷部分的一高的平坦区，且该高的平坦区中不存在显影的该光刻胶层。
18.如权利要求11所述的半导体装置的形成方法，其中该基板包括不具有凸起图案的一低的平坦区，且该低的平坦区与所述凹陷部分的底部等高，以及所有的该低的平坦区填有显影的该光刻胶层。
19.如权利要求11所述的半导体装置的形成方法，其中该平坦化层的组成材料含碳，且与该光刻胶层的光学特性不同。
20.一种半导体装置的形成方法，包括：
以一第一图案化步骤形成多个下方结构，且该第一图案化步骤包括采用一第一光罩的一微影步骤与一蚀刻步骤，其中所述多个下方结构包括多个凹陷部分，且所述多个凹陷部分包括一第一组与一第二组；
形成一光刻胶层于所述多个下方结构上；
以一第二图案化步骤形成多个第一平坦化图案于该光刻胶层上，且该第二图案化步骤包括采用一第二光罩的一微影步骤，其中在该第二图案化步骤后，该第一组中的所述多个凹陷部分未填有显影的该光刻胶层，而该第二组中的所述多个凹陷部分被显影的该光刻胶层填满；以及
形成一第二平坦化层于所述多个第一平坦化图案上，
其中该第二平坦化层的组成为一有机材料，以及
一基板上相关的一区域中的该第二光罩的不透明区比例，随着相关的该区域中的该第一光罩的不透明区比例而改变。
CN201810994413.4A 2017-08-29 2018-08-29 半导体装置的形成方法 Active CN109427558B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762551665P 2017-08-29 2017-08-29
US62/551,665 2017-08-29
US16/105,934 2018-08-20
US16/105,934 US10770293B2 (en) 2017-08-29 2018-08-20 Method for manufacturing a semiconductor device

Publications (2)

Publication Number Publication Date
CN109427558A CN109427558A (zh) 2019-03-05
CN109427558B true CN109427558B (zh) 2021-05-07

Family

ID=65437735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810994413.4A Active CN109427558B (zh) 2017-08-29 2018-08-29 半导体装置的形成方法

Country Status (3)

Country Link
US (1) US10770293B2 (zh)
CN (1) CN109427558B (zh)
TW (1) TWI694309B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220293587A1 (en) * 2021-03-11 2022-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for reduction of photoresist defect

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4339466C2 (de) 1993-11-19 2001-07-19 Gold Star Electronics Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
TW200727467A (en) * 2005-11-23 2007-07-16 Ifire Technology Corp Colour conversion and optical enhancement layers for electroluminescent displays
US8202783B2 (en) 2009-09-29 2012-06-19 International Business Machines Corporation Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication
US8334203B2 (en) 2010-06-11 2012-12-18 International Business Machines Corporation Interconnect structure and method of fabricating
US8883649B2 (en) * 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
WO2014178149A1 (ja) 2013-04-30 2014-11-06 凸版印刷株式会社 表示装置用基板、表示装置用基板の製造方法、及び表示装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR20160029900A (ko) * 2014-09-05 2016-03-16 삼성전자주식회사 반도체 소자의 제조 방법
US9595441B2 (en) * 2014-12-22 2017-03-14 Tokyo Electron Limited Patterning a substrate using grafting polymer material
KR102311186B1 (ko) * 2015-11-19 2021-10-08 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9947548B2 (en) * 2016-08-09 2018-04-17 International Business Machines Corporation Self-aligned single dummy fin cut with tight pitch

Also Published As

Publication number Publication date
US20190067002A1 (en) 2019-02-28
TW201921123A (zh) 2019-06-01
CN109427558A (zh) 2019-03-05
US10770293B2 (en) 2020-09-08
TWI694309B (zh) 2020-05-21

Similar Documents

Publication Publication Date Title
CN108807150B (zh) 半导体装置的制作方法
US9685367B2 (en) Photomask for forming multiple layer patterns with a single exposure
US7745339B2 (en) Method for forming fine pattern of semiconductor device
KR101531761B1 (ko) 단일 노출을 사용하여 복수의 층 패턴을 정의하는 방법
US9818638B1 (en) Manufacturing method of semiconductor device
KR20140041344A (ko) 패턴 형성 방법
CN104916530A (zh) 用于集成电路图案化的方法
US9726983B2 (en) Method to define multiple layer patterns with a single exposure by charged particle beam lithography
KR20120099428A (ko) 설계 규칙 위반들을 줄이기 위하여 다중 노광 및 블록 마스크 기법을 사용하여 반도체 디바이스를 제작하는 방법
US10515822B2 (en) Method for preventing bottom layer wrinkling in a semiconductor device
TWI793079B (zh) 半導體裝置的製作方法
CN104157565A (zh) 通过电子束光刻利用单次曝光限定多层图案的方法
US20210313220A1 (en) Method for forming vias and method for forming contacts in vias
CN109427558B (zh) 半导体装置的形成方法
US7642184B2 (en) Method for dual damascene process
TWI747942B (zh) 半導體裝置的製作方法
Guo et al. EUV single exposure via patterning at aggressive pitch
US20210151321A1 (en) Forming contact holes using litho-etch-litho-etch approach
Hohle et al. Verification of E-Beam direct write integration into 28nm BEOL SRAM technology
CN112864002A (zh) 制造半导体元件的方法
US20090201474A1 (en) Semiconductor Devices and Methods of Manufacture Thereof
Terai et al. Newly developed RELACS materials and process for 65 nm nodes
KR20090106796A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant