TW202207249A

TW202207249A - 複合式電路保護裝置

Info

Publication number: TW202207249A
Application number: TW109126449A
Authority: TW
Inventors: 陳繼聖; 江長鴻
Original assignee: 富致科技股份有限公司
Priority date: 2020-08-05
Filing date: 2020-08-05
Publication date: 2022-02-16
Also published as: TWI792030B

Abstract

一種複合式電路保護裝置包含一正溫度係數(PTC)元件、一壓敏電阻器、一第一導電引線及一第二導電引線。該PTC元件包括一PTC層，該PTC層具有兩個相反PTC表面、表面面積小於該各自的PTC表面面積的第一電極層及第二電極層。該第一導電引線及該第二導電引線分別連結於該PTC元件及該壓敏電阻器。該壓敏電阻器包括一壓敏電阻器層，該壓敏電阻器層具有兩個相反電阻器表面、表面面積小於該各自的電阻器表面面積的第三電極層及第四電極層。本發明複合式電路保護裝置具有優異的耐受性，在過電流及過電壓存在下，該PTC元件可保護該壓敏電阻器免於燒燬。

Description

複合式電路保護裝置

本發明是有關於一種複合式電路保護裝置，特別是指一種包含一正溫度係數(positive temperature coefficient, PTC)元件及一壓敏電阻器(voltage-dependent resistor, VDR)的複合式電路保護裝置，至少其中一者具有的電極具有縮減的表面積。

參閱圖1，一種現有的複合式電路保護裝置包含一正溫度係數(PTC)元件12、一壓敏電阻器(VDR) 13、一第一導電引線14及一第二導電引線15。該PTC元件12包括一PTC層121、第一電極層122及第二電極層123，該第一電極層122及該第二電極層123分別具有各自連接該PTC層121的兩個相反表面的其中一者的電極表面，且所述電極表面的面積等於該PTC層121的兩個相反表面的面積。該VDR 13包括一壓敏電阻器層131、第三電極層132及第四電極層133，該第三電極層132及該第四電極層133分別具有各自連接該壓敏電阻器層131的兩個相反表面的其中一者的電極表面，且所述電極表面的面積等於該壓敏電阻器層131的兩個相反表面的面積。該第一導電引線14及該第二導電引線15分別連結於該第一電極層122及該第三電極層132。

電氣特性[例如工作電流(operating current)和高壓突波耐受性(high-voltage surge endurability)]是影響在複合式電路保護裝置中發生電力突波(power surge)的重要因素。當通過增加該PTC元件12的厚度或面積來增加複合式電路保護裝置的操作電流時，其更容易受到電力突波的損害。另一方面，當通過減少該PTC元件12的厚度或面積來增加過電流保護裝置的高壓耐受性時，其也未必較不易受到電力突波的損害。

雖然PTC元件12與VDR 13的組合可對於組合得到的複合式電路保護裝置賦予過電流(over-current)及過電壓(over-voltage)保護，但是VDR 13仍只能短暫承受電力突波(例如0.001秒)。也就是說，若突波時間超過一截止時間區間，VDR 13即會因為過電流或過電壓而燒燬或損壞，造成複合式電路保護裝置永久喪失功能。

因此，本發明之目的，即在提供一種複合式電路保護裝置，可以克服上述先前技術的至少一個缺點。

於是，本發明的複合式電路保護裝置包含一正溫度係數(PTC)元件、一壓敏電阻器、一第一導電引線及一第二導電引線。該PTC元件包括一PTC層、第一電極層及第二電極層，該PTC層具有兩個相反PTC表面，該第一電極層及該第二電極層分別具有各自連接該PTC層的兩個相反PTC表面的其中一者的電極表面。該壓敏電阻器包括一壓敏電阻器層、第三電極層及第四電極層，該壓敏電阻器層具有兩個相反電阻器表面，該第三電極層具有連接該壓敏電阻器層的兩個相反電阻器表面的其中一者且設置於該壓敏電阻器層的兩個相反電阻器表面之一者與該PTC元件的第二電極層之間的電極表面，該第四電極層具有連接該壓敏電阻器層的兩個相反電阻器表面的另一者的電極表面。該第一導電引線連結於該第一電極層，該第二導電引線連結於該壓敏電阻器的第三電極層及第四電極層的其中一者。該第一電極層及第二電極層的電極表面的面積小於該各自的PTC表面的面積，或該第三電極層及第四電極層的電極表面的面積小於該各自的電阻器表面的面積。

本發明之功效在於：本發明複合式電路保護裝置具有優異的耐受性及可靠性，在過電流及過電壓存在下，該PTC元件可保護該壓敏電阻器免於燒燬。

在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖2及圖3，本發明的複合式電路保護裝置之第一實施例包含一正溫度係數(PTC)元件2、一壓敏電阻器3、一第一導電引線4及一第二導電引線5。

該PTC元件2包括一PTC層21、第一電極層22及第二電極層23，該PTC層21具有兩個相反PTC表面211，該第一電極層22及該第二電極層23分別具有各自連接該PTC層21的兩個相反PTC表面211的其中一者的電極表面221, 231。

該壓敏電阻器3包括一壓敏電阻器層31、第三電極層32及第四電極層33，該壓敏電阻器層31具有兩個相反電阻器表面311。

該第三電極層32具有透過焊料連接該壓敏電阻器層31的兩個相反電阻器表面311的其中一者且設置於該壓敏電阻器層31的兩個相反電阻器表面311之一者與該PTC元件2的第二電極層23之間的電極表面321。該第四電極層33具有透過焊料連接該壓敏電阻器層31的兩個相反電阻器表面311的另一者的電極表面331。

該第一導電引線4連結於該第一電極層22。該第二導電引線5連結於該壓敏電阻器3的第三電極層32及第四電極層33的其中一者。在本實施例中，該第二導電引線5連結並設置於該第二電極層23與該第三電極層32之間。

該第一電極層22及第二電極層23的電極表面221, 231的面積小於該各自的PTC表面211的面積。該第三電極層32及第四電極層33的電極表面321, 331的面積小於該各自的電阻器表面311的面積。

在本發明的某些具體實施例中，該第一電極層22及第二電極層23的電極表面221, 231的面積介於70%至90%該各自的PTC表面211的面積。

在本發明的某些具體實施例中，該第三電極層32及第四電極層33的電極表面321, 331的面積介於70%至90%該各自的電阻器表面311的面積。

該PTC元件2具有一額定電壓(rated voltage)，該額定電壓介於40%至200%該壓敏電阻器3在1 mA下量測的壓敏電壓(varistor voltage)。在本發明的某些具體實施例中，該PTC元件2具有的額定電壓介於45%至100%該壓敏電阻器3在1 mA下量測的壓敏電壓。在本發明的某些具體實施例中，該PTC元件2具有的額定電壓介於45%至70%該壓敏電阻器3在1 mA下量測的壓敏電壓。

根據本發明，該PTC元件2處於一過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在該壓敏電阻器3燒燬之前跳脫。換句話說，在該過電流及該大於該壓敏電阻器3的壓敏電壓之電壓存在下，該PTC元件2快速地跳脫至一高電阻狀態，以使該過電流被限制不流經該壓敏電阻器3，因此保護該壓敏電阻器3免於燒燬，該複合式電路保護裝置因而得以重複使用。

在本文中，術語“燒燬”、“冒火花”及“著火”可相互替換使用，且是指該壓敏電阻器失去功能，通常發生在180℃以上。

在本發明的某些具體實施例中，該PTC元件2處於一大於0.1 A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在1 μs至100 s之內跳脫。在本發明的某些具體實施例中，該PTC元件2處於一大於0.1 A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在10 μs至10 s之內跳脫。在本發明的某些具體實施例中，該PTC元件2處於一大於0.1 A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在0.1 ms至1 s之內跳脫。

在本發明的某些具體實施例中，該PTC元件2處於一大於0.5 A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在1 ms至10 s之內跳脫。在本發明的某些具體實施例中，該PTC元件2處於一大於0.5 A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在1 ms至1 s之內跳脫。

在本發明的某些具體實施例中，該PTC元件2處於一大於10 A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在1 ms至1 s之內跳脫。在本發明的某些具體實施例中，該PTC元件2處於一大於10 A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在1 ms至0.1 s之內跳脫。

該PTC元件2可形成有一第一孔洞210。在本實施例中，該第一孔洞210形成在該PTC層21中。該PTC元件2的PTC層21具有一周緣212，該周緣212定義該PTC層21的邊界並與該PTC層21的兩個相反PTC表面211互連。該第一孔洞210與該PTC層21的周緣212相間隔，且具有能容納該PTC層21在溫度升高時之熱膨脹的有效體積，以避免該PTC層21發生不欲的結構變形。

在本發明的某些具體實施例中，該第一孔洞210貫穿該PTC層21的兩個相反PTC表面211中的至少其中一者。在本發明的某些具體實施例中，該第一孔洞210還貫穿該第一電極層22及該第二電極層23中的至少其中一者。在本實施例中，該第一孔洞210貫穿該PTC層21的兩個相反PTC表面211及該第一電極層22、該第二電極層23，以形成一穿孔。在本發明的某些具體實施例中，該第一孔洞210沿著一穿過該PTC層21的幾何中心且橫過該兩個相反PTC表面211的線延伸。該第一孔洞210是由一孔洞定義壁所定義，該孔洞定義壁具有平行於該PTC層21的PTC表面211之橫截面。該孔洞定義壁的橫截面可為圓形、方形、橢圓形、三角形、十字形等。

根據本發明，該PTC元件2可為一聚合物PTC (PPTC)元件，且該PTC層21可為一PTC聚合物層。該PTC聚合物層包括聚合物基材及分散在該聚合物基材中的導電填料。該壓敏電阻器層31可由金屬氧化物材料所製得。該聚合物基材可由含有非接枝的烯烴系聚合物(non-grafted olefin-based polymer)的聚合物組成物所製得。在本發明的某些具體實施例中，該非接枝的烯烴系聚合物為高密度聚乙烯(HDPE)。在本發明的某些具體實施例中，該聚合物組成物還包括經接枝的烯烴系聚合物(grafted olefin-based polymer)。在本發明的某些具體實施例中，該經接枝的烯烴系聚合物為經羧酸酐接枝的烯烴系聚合物。本發明適用的導電填料是選自於碳黑(carbon black)粉末、金屬粉末、導電陶瓷粉末或前述的組合，但不限於此。

該壓敏電阻器3可在該壓敏電阻器層31中形成有一第二孔洞310。在本實施例中，該壓敏電阻器3的壓敏電阻器層31具有一周緣312，該周緣312定義該壓敏電阻器層31的邊界並與該壓敏電阻器層31的兩個相反電阻器表面311互連。該第二孔洞310與該壓敏電阻器層31的周緣312相間隔。

在本發明的某些具體實施例中，該第二孔洞310貫穿該壓敏電阻器層31的兩個相反電阻器表面311中的至少其中一者。在本發明的某些具體實施例中，該第二孔洞310還貫穿該第三電極層32及該第四電極層33中的至少其中一者。在本實施例中，該第二孔洞310貫穿該壓敏電阻器層31的兩個相反電阻器表面311及該第三電極層32、該第四電極層33，以形成一穿孔。

根據本發明，該第一導電引線4具有一連接部41及一自由部42，而該第二導電引線5具有一連接部51及一自由部52。該第一導電引線4的連接部41藉由一焊料連結於該第一電極層22的外表面，且該第一導電引線4的自由部42自該連接部41延伸出該第一電極層22以供插入一電路板或一電路裝置的接腳孔(圖未示)。在本實施例中，該第二導電引線5的連接部51藉由一焊料連結並設置於該第二電極層23與該第三電極層32之間，且該第二導電引線5的自由部52自該連接部51延伸出該第二電極層23及該第三電極層32以供插入一電路板或一電路裝置的接腳孔(圖未示)。

參閱圖4及圖5，本發明的複合式電路保護裝置之第二實施例與第一實施例相似，差異之處在於在第二實施例中，該第二導電引線5的連接部51藉由一焊料連結於該第四電極層33的外表面，且該第二導電引線5的自由部52自該連接部51延伸出該第四電極層33以供插入一電路板或一電路裝置的接腳孔(圖未示)。此外，第二實施例還包含一封裝材7，該封裝材7包裝該PTC元件2、該壓敏電阻器3、一部分該第一導電引線4及一部分該第二導電引線5。該第一導電引線4的自由部42及該第二導電引線5的自由部52暴露在該封裝材7外。在本發明的某些具體實施例中，該封裝材7是由環氧樹脂所製得。

參閱圖6，本發明的複合式電路保護裝置之第三實施例與第二實施例相似，差異之處在於第三實施例還包含一第三導電引線6，該第三導電引線6連結並設置於該第二電極層23與該第三電極層32之間。該第三導電引線6具有一連接部61及一自由部62。該第三導電引線6的連接部61連接於該第二電極層23及該第三電極層32，該第三導電引線6的自由部62自該連接部61延伸出該第二電極層23及該第三電極層32以供插入一電路板或一電路裝置的接腳孔(圖未示)。

在本實施例中，該封裝材7包裝該PTC元件2、該壓敏電阻器3、一部分該第一導電引線4、一部分該第二導電引線5及一部分該第三導電引線6。該第一導電引線4的自由部42、該第二導電引線5的自由部52及一部分該第三導電引線6的自由部62暴露在該封裝材7外。

本發明將就以下實施例來作進一步說明，但應瞭解的是，該等實施例僅為例示說明之用，而不應被解釋為本發明實施之限制。

實施例

＜實施例1 (E1) ＞

10 g HDPE(購自台灣塑膠工業股份有限公司，產品型號：HDPE9002)作為非接枝的烯烴系聚合物，10 g經馬來酸酐接枝的HDPE (購自杜邦公司，產品型號：MB100D)作為經羧酸酐接枝的烯烴系聚合物，15 g碳黑粉末(購自Columbian Chemicals公司，產品型號：Raven 430UB)作為導電填料，15 g氫氧化鎂(購自Martin Marietta公司，產品型號：MagChem® MH 10)。

將上述配料在一混煉機(廠牌：Brabender)中混合，以溫度為200℃、攪拌轉速為30 rpm的條件混合配料10 min。

將上述得到配料混合物置於模具中，以熱壓溫度為200℃及熱壓壓力為80 kg/cm² 的條件進行熱壓4 min，以形成一PTC聚合物層薄片。將薄片從模具中取出，並使其兩個相反PTC表面分別接觸兩片銅箔(分別作為第一電極層及第二電極層)，並在200℃及80 kg/cm² 下進行熱壓4 min，以形成一厚度為2.2 mm的PPTC元件。再將該PPTC元件裁切成多個直徑為14.5 mm的圓形(面積約為165.1 mm² )小片(chip，下稱PPTC小片)後，用Co-60 γ射線以總輻射劑量150 kGy照射每一PPTC小片。

一圓形的金屬氧化物壓敏電阻器(metal-oxide varistor, MOV，購自Ceramate Technical公司，產品型號：20D361K，下稱MOV)包括一壓敏電阻器層及兩個電極層(分別作為第三電極層及第四電極層)，該壓敏電阻器層具有兩個相反電阻器表面(直徑皆為20.0 mm，面積約為314.2 mm² )，該等電極層分別連接該壓敏電阻器層的兩個相反電阻器表面。將該MOV進行蝕刻處理以移除部分該等電極層的周緣，使每一第三電極層及每一第四電極層形成直徑為18.9 mm(面積約為280.6 mm² )的圓形電極層，也就是經蝕刻的MOV的電極覆蓋率約為89%，即每一第三電極層及每一第四電極層的面積(280.6 mm² )約為89%該各自的電阻器表面的面積(314.2 mm² )。

將第一導電引線及第二導電引線分別焊接在每一PPTC小片的兩片銅箔上，接著焊接該經蝕刻的MOV至該兩片銅箔的其中一片上，以形成E1的複合式電路保護裝置。

根據Underwriter Laboratories公司對於熱敏電阻類型的裝置(thermistor-type device)的安全標準UL 1434測量PPTC小片的保持電流(hold current，即正常操作時的最大電流值)、跳脫電流(trip current，即PPTC元件達到高電阻狀態所需的最小電流值)、額定電壓(即PPTC元件工作時適用的電壓)及耐受電壓(withstand voltage，即不會造成PPTC元件故障或損壞的最大電壓)。此外，在蝕刻處理之前，根據Underwriter Laboratories公司對於瞬間電壓突波抑制器(transient voltage surge suppressor)的安全標準UL 1449測量MOV元件的壓敏電壓(即MOV觸發工作的電壓)及箝制電壓(clamping voltage，即MOV可提供限制的最大電壓)。PPTC小片及MOV的性質測量結果分別如表1所示。【表1】

	保持電流	跳脫電流	額定電壓	耐受電壓
PPTC	0.08 A	0.16 A	250 V	250 V
		壓敏電壓 ^a	箝制電壓 ^b
MOV		360 V	595 V

a：在1 mA下量測。 b：在脈波波形(t_p ) 8/20 μs及脈波電流(I_p ) 2.5 A下量測。

＜實施例2 及3 (E2 及E3) ＞

E2及E3的複合式電路保護裝置的製程條件與E1相似，差異之處在於以γ射線照射PPTC小片之前，將E2及E3的PPTC小片進行蝕刻處理以移除部分該第一電極層及該第二電極層的周緣，使每一第一電極層及每一第二電極層形成直徑為13.7 mm(面積約為147.4 mm² )的圓形電極層，也就是經蝕刻的PPTC小片的電極覆蓋率約為89%，即每一第一電極層及每一第二電極層的面積(147.4 mm² )約為89%該各自的PTC表面的面積(165.1 mm² )。此外，E2中的MOV沒有進行蝕刻處理，也就是其MOV的電極覆蓋率為100%。

＜實施例4 至12 (E4-E12) ＞

E4-E6、E7-E9、E10-E12的複合式電路保護裝置的製程條件分別與E1-E3相似，差異之處在於PPTC小片形成有第一穿孔及/或MOV形成有第二穿孔(如表2所示)，每一第一穿孔及每一第二穿孔是由具有圓形截面(直徑為1.5 mm，圓面積為1.77 mm² )的孔洞定義壁所定義。

在E4-E6中，於γ射線照射之後，在PPTC小片的中央部分鑿出第一穿孔。在E7-E9中，於焊接上銅箔之前，在MOV的中央部分鑿出第二穿孔。在E10-E12中，在PPTC小片的中央部分鑿出第一穿孔並在MOV的中央部分鑿出第二穿孔(如圖3所示)。

＜比較例1 至4 (CE1-CE4) ＞

CE1-CE4的電路保護裝置的製程條件分別與E2、E3、E8、E9相似，差異之處在於CE1-CE4中皆不含PPTC小片。

＜比較例5 至8 (CE5-CE8) ＞

CE5-CE8的電路保護裝置的製程條件分別與E1、E3、E4、E6相似，差異之處在於CE5-CE8中皆不含MOV。

＜比較例9 至12 (CE9-CE12) ＞

CE9-CE12的複合式電路保護裝置的製程條件分別與E1、E4、E7、E10相似，差異之處在於CE9-CE12的MOV的電極覆蓋率皆為100%。

E1-E12及CE1-CE12的(複合式)電路保護裝置的結構統整如表2所示。【表2】

	(複合式)電路保護裝置
PPTC小片	MOV
電極覆蓋率	第一穿孔	電極覆蓋率	第二穿孔
E1	100%	--	89%	--
E2	89%	--	100%	--
E3	89%	--	89%	--
E4	100%	有	89%	--
E5	89%	有	100%	--
E6	89%	有	89%	--
E7	100%	--	89%	有
E8	89%	--	100%	有
E9	89%	--	89%	有
E10	100%	有	89%	有
E11	89%	有	100%	有
E12	89%	有	89%	有
CE1	--	--	100%	--
CE2	--	--	89%	--
CE3	--	--	100%	有
CE4	--	--	89%	有
CE5	100%	--	--	--
CE6	89%	--	--	--
CE7	100%	有	--	--
CE8	89%	有	--	--
CE9	100%	--	100%	--
CE10	100%	有	100%	--
CE11	100%	--	100%	有
CE12	100%	有	100%	有

「--」表示無此元件。

性能測試

[ 突波免疫測試 (Surge immunity test)]

對於E1-E12與CE1-CE12的(複合式)電路保護裝置各取10個作為測試樣品，進行突波免疫測試。

每個測試樣品的突波免疫測試是在大於MOV的壓敏電壓之電壓(600 V_ac 或700 V_ac )下和0.5 A或PPTC小片的過電流(即10 A)之電流下以先接通第一導電引線及第二導電引線60秒後再關閉的方式進行測試。如果PPTC小片和MOV都沒有燒燬或損壞，該測試樣品即為通過突波免疫測試，並記錄PPTC小片發生跳脫的時間的平均值(若有跳脫)。如果PPTC小片或MOV燒燬，該測試樣品即為燒燬，並記錄其發生燒燬的時間的平均值。結果分別如表3所示。【表3】

	600 V/0.5 A	600 V/10 A	700 V/0.5 A	700 V/10 A
結果	時間(s)	結果	時間(s)	結果	時間(s)	結果	時間(s)
E1	通過	2.950	通過	0.255	通過	1.850	通過	0.190
E2	通過	2.900	通過	0.240	通過	1.815	通過	0.185
E3	通過	2.875	通過	0.235	通過	1.810	通過	0.180
E4	通過	2.850	通過	0.230	通過	1.800	通過	0.175
E5	通過	2.840	通過	0.225	通過	1.795	通過	0.170
E6	通過	2.825	通過	0.220	通過	1.780	通過	0.160
E7	通過	2.820	通過	0.230	通過	1.775	通過	0.160
E8	通過	2.815	通過	0.220	通過	1.700	通過	0.155
E9	通過	2.805	通過	0.215	通過	1.695	通過	0.150
E10	通過	2.650	通過	0.195	通過	1.550	通過	0.140
E11	通過	2.600	通過	0.190	通過	1.455	通過	0.130
E12	通過	2.515	通過	0.185	通過	1.405	通過	0.115
CE1	MOV燒燬	5.175	MOV燒燬	0.965	MOV燒燬	4.985	MOV燒燬	0.865
CE2	MOV燒燬	5.170	MOV燒燬	0.950	MOV燒燬	4.975	MOV燒燬	0.855
CE3	MOV燒燬	5.125	MOV燒燬	0.950	MOV燒燬	4.800	MOV燒燬	0.855
CE4	MOV燒燬	5.110	MOV燒燬	0.935	MOV燒燬	4.750	MOV燒燬	0.840
CE5	PPTC燒燬	9.175	PPTC燒燬	0.285	PPTC燒燬	9.170	PPTC燒燬	0.280
CE6	PPTC燒燬	9.170	PPTC燒燬	0.275	PPTC燒燬	9.165	PPTC燒燬	0.270
CE7	PPTC燒燬	9.165	PPTC燒燬	0.275	PPTC燒燬	9.150	PPTC燒燬	0.255
CE8	PPTC燒燬	9.160	PPTC燒燬	0.265	PPTC燒燬	9.145	PPTC燒燬	0.250
CE9	MOV燒燬	3.550	PPTC燒燬	0.795	MOV燒燬	3.330	PPTC燒燬	0.765
CE10	MOV燒燬	3.355	PPTC燒燬	0.770	MOV燒燬	3.250	PPTC燒燬	0.760
CE11	MOV燒燬	3.400	PPTC燒燬	0.775	MOV燒燬	3.125	PPTC燒燬	0.750
CE12	MOV燒燬	3.300	PPTC燒燬	0.755	MOV燒燬	3.050	PPTC燒燬	0.735

表3結果顯示，CE1-CE4只含有MOV的測試樣品處於0.5 A之過電流和至少1.6倍MOV的壓敏電壓之電壓下在5.2 s之內燒燬(一般MOV可耐受1.2倍其壓敏電壓之電壓)，或處於10 A之過電流和過電壓下在1.0 s之內燒燬，且該損壞無法修復。此外，CE5-CE8只含有PPTC小片的測試樣品在0.5 A或10 A之過電流下燒燬。

雖然CE9-CE12的測試樣品含有PPTC小片及MOV，但其PPTC小片及MOV的電極覆蓋率皆為100%，其PPTC小片及MOV處於0.5 A或10 A之過電流和過電壓下皆分別燒燬。

相反地，E1-E12含有PPTC小片及MOV的組合的所有測試樣品(其中PPTC小片及/或MOV的電極覆蓋率小於90%)皆通過突波免疫測試而沒有燒燬，顯示PPTC小片及/或MOV的電極層的面積縮減可有效防止電路保護裝置損壞。

此外，相較於E1-E3，E4-E12的PPTC小片及/或MOV形成有穿孔的測試樣品提升了熱量傳遞，可進一步縮短PPTC小片發生跳脫的時間，並防止過電流流經MOV，因此保護其MOV免於燒燬。換句話說，在E1-E12的測試樣品中，PPTC小片處於一過電流及一大於MOV的壓敏電壓之電壓下而在MOV燒燬之前跳脫。

綜上所述，藉由控制該PTC元件的每一電極層的面積小於該各自的PTC表面的面積，及/或控制該壓敏電阻器的每一電極層的面積小於該各自的電阻器表面的面積，在該過電流及該過電壓存在下，該PTC元件快速地跳脫至一高電阻狀態，以保護該壓敏電阻器免於因不希望有的電弧而燒燬，本發明複合式電路保護裝置因而得以重複使用，而顯現其優異的耐受性及可靠性，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

12:PTC元件 121:PTC層 122:第一電極層 123:第二電極層 13:壓敏電阻器 131:壓敏電阻器層 132:第三電極層 133:第四電極層 14:第一導電引線 15:第二導電引線 2:PTC元件 21:PTC層 210:第一孔洞 211:PTC表面 212:周緣 22:第一電極層 221:電極表面 23:第二電極層 231:電極表面 3:壓敏電阻器 31:壓敏電阻器層 310:第二孔洞 311:電阻器表面 312:周緣 32:第三電極層 321:電極表面 33:第四電極層 331:電極表面 4:第一導電引線 41:連接部 42:自由部 5:第二導電引線 51:連接部 52:自由部 6:第三導電引線 61:連接部 62:自由部 7:封裝材

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：［圖1］是一現有的複合式電路保護裝置的示意圖；［圖2］是本發明複合式電路保護裝置的第一具體實施例的示意圖；［圖3］是該第一具體實施例的剖視示意圖；［圖4］是本發明複合式電路保護裝置的第二具體實施例的示意圖；［圖5］是該第二具體實施例的剖視示意圖；［圖6］是本發明複合式電路保護裝置的第三具體實施例的剖視示意圖。

2:PTC元件

21:PTC層

210:第一孔洞

211:PTC表面

22:第一電極層

221:電極表面

23:第二電極層

231:電極表面

3:壓敏電阻器

31:壓敏電阻器層

310:第二孔洞

311:電阻器表面

32:第三電極層

321:電極表面

33:第四電極層

331:電極表面

4:第一導電引線

41:連接部

42:自由部

5:第二導電引線

51:連接部

52:自由部

Claims

一種複合式電路保護裝置，包含：一PTC元件，包括：一PTC層，具有兩個相反PTC表面，及第一電極層及第二電極層，分別具有各自連接該PTC層的兩個相反PTC表面的其中一者的電極表面；一壓敏電阻器，包括：一壓敏電阻器層，具有兩個相反電阻器表面，一第三電極層，具有連接該壓敏電阻器層的兩個相反電阻器表面的其中一者且設置於該壓敏電阻器層的兩個相反電阻器表面之一者與該PTC元件的第二電極層之間的電極表面，及一第四電極層，具有連接該壓敏電阻器層的兩個相反電阻器表面的另一者的電極表面；一第一導電引線，連結於該第一電極層；及一第二導電引線，連結於該壓敏電阻器的第三電極層及第四電極層的其中一者，其中該第一電極層及第二電極層的電極表面的面積小於該各自的PTC表面的面積，或該第三電極層及第四電極層的電極表面的面積小於該各自的電阻器表面的面積。
如請求項1所述的複合式電路保護裝置，其中，該第一電極層及第二電極層的電極表面的面積介於70%至90%該各自的PTC表面的面積。
如請求項1所述的複合式電路保護裝置，其中，該第三電極層及第四電極層的電極表面的面積介於70%至90%該各自的電阻器表面的面積。
如請求項1所述的複合式電路保護裝置，其中，該PTC元件具有的額定電壓介於45%至200%該壓敏電阻器在1 mA下量測的壓敏電壓。
如請求項1所述的複合式電路保護裝置，其中，該PTC元件具有的額定電壓介於45%至100%該壓敏電阻器在1 mA下量測的壓敏電壓。
如請求項1所述的複合式電路保護裝置，其中，該PTC元件具有的額定電壓介於45%至70%該壓敏電阻器在1 mA下量測的壓敏電壓。
如請求項1所述的複合式電路保護裝置，其中，該PTC元件處於一過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在該壓敏電阻器燒燬之前跳脫。
如請求項7所述的複合式電路保護裝置，其中，該PTC元件處於一大於0.1 A的過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在1 μs至100 s之內跳脫。
如請求項7所述的複合式電路保護裝置，其中，該PTC元件處於一大於0.5 A的過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在1 ms至10 s之內跳脫。
如請求項7所述的複合式電路保護裝置，其中，該PTC元件處於一大於10 A的過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在1 ms至1 s之內跳脫。
如請求項1所述的複合式電路保護裝置，其中，該PTC元件在該PTC層中形成有一第一孔洞。
如請求項11所述的複合式電路保護裝置，其中，該PTC元件的PTC層具有一周緣，該周緣定義該PTC層的邊界並與該PTC層的兩個相反PTC表面互連，該第一孔洞與該PTC層的周緣相間隔。
如請求項11所述的複合式電路保護裝置，其中，該第一孔洞貫穿該PTC層的兩個PTC相反表面中的至少其中一者。
如請求項13所述的複合式電路保護裝置，其中，該第一孔洞還貫穿該第一電極層及該第二電極層中的至少其中一者。
如請求項1所述的複合式電路保護裝置，其中，該壓敏電阻器形成有一第二孔洞。
如請求項1所述的複合式電路保護裝置，還包含一第三導電引線，該第二導電引線連結於該第四電極層，該第三導電引線連結並設置於該第二電極層與該第三電極層之間。
如請求項1所述的複合式電路保護裝置，其中，該壓敏電阻器在該壓敏電阻器層中形成有一第二孔洞。
如請求項17所述的複合式電路保護裝置，其中，該壓敏電阻器的壓敏電阻器層具有一周緣，該周緣定義該壓敏電阻器層的邊界並與該壓敏電阻器層的兩個相反電阻器表面互連，該第二孔洞與該壓敏電阻器層的周緣相間隔。
如請求項17所述的複合式電路保護裝置，其中，該第二孔洞貫穿該壓敏電阻器層的兩個相反電阻器表面中的至少其中一者。
如請求項19所述的複合式電路保護裝置，其中，該第二孔洞還貫穿該第三電極層及該第四電極層中的至少其中一者。
如請求項1所述的複合式電路保護裝置，其中，該PTC元件是一聚合物PTC元件，該PTC層是一PTC聚合物層。
如請求項1所述的複合式電路保護裝置，還包含一封裝材，該封裝材包裝該PTC元件、該壓敏電阻器、一部分該第一導電引線及一部分該第二導電引線。