TWI809273B - 複合式電路保護裝置 - Google Patents
複合式電路保護裝置 Download PDFInfo
- Publication number
- TWI809273B TWI809273B TW109115340A TW109115340A TWI809273B TW I809273 B TWI809273 B TW I809273B TW 109115340 A TW109115340 A TW 109115340A TW 109115340 A TW109115340 A TW 109115340A TW I809273 B TWI809273 B TW I809273B
- Authority
- TW
- Taiwan
- Prior art keywords
- ptc
- layer
- electrode layer
- protection device
- circuit protection
- Prior art date
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
- Amplifiers (AREA)
Abstract
一種複合式電路保護裝置包含一第一正溫度係數(PTC)元件、一第二PTC元件、一壓敏電阻器、一第一導電引線、一第二導電引線及一第三導電引線。該第一PTC元件包括一第一PTC層、第一電極層及第二電極層,該第一PTC層具有兩個相反表面,該第一電極層及該第二電極層分別設置在該PTC層的兩個相反表面。該第二PTC元件包括一第二PTC層、第三電極層及第四電極層,該第二PTC層具有兩個相反表面,該第三電極層及該第四電極層分別設置在該第一PTC層的兩個相反表面。該壓敏電阻器連接於該第二電極層及該第三電極層。該第一導電引線連結於該第一電極層,該第二導電引線連結於該壓敏電阻器,該第三導電引線連結於該第四電極層。本發明複合式電路保護裝置具有優異的耐受性,在過電流及過電壓存在下,可保護夾在兩個PTC元件的壓敏電阻器免於燒燬。
Description
本發明是有關於一種複合式電路保護裝置,特別是指一種包含一壓敏電阻器(voltage-dependent resistor,VDR,或varistor)夾在兩個正溫度係數(positive temperature coefficient,PTC)元件之間的複合式電路保護裝置。
美國專利US 8,508,328 B1記載一種插入式的聚合物正溫度係數(polymer positive temperature coefficient,PPTC)過電流(over-current)保護裝置,參閱圖1,該PPTC過電流保護裝置包含兩個電極30、一焊料(solder material)、分別與該等電極30連結的導電引線50,60,及層壓在該等電極30間的PTC聚合物基材20。該PTC聚合物基材20上形成一孔洞40,該孔洞40具有能容納該PTC聚合物基材20在溫度升高時之熱膨脹的有效體積。
電氣特性[例如工作電流(operating current)和高壓突波耐受性(high-voltage surge endurability)]是影響在PPTC過電流保護裝置中發生電力突波(power surge)的重要因素。例如增加該PTC聚合物基材20的厚度或面積可增加該PPTC過電流保護裝置的工作電流,其更容易受到電力突波的損害。另一方面,減少該PTC聚合物基材20的厚度或面積可增加該PPTC過電流保護裝置的高壓耐受性,該PPTC過電流保護裝置也未必較不易受到電力突波的損害。
雖然一壓敏電阻器(voltage-dependent resistor,VDR)可與該PPTC過電流保護裝置結合以對於組合得到的複合式電路保護裝置賦予過電流及過電壓(over-voltage)保護,但是VDR仍只能短暫承受電力突波(例如0.001秒)。也就是說,若突波時間區間超過一截止時間區間,VDR即會因為過電流及過電壓而燒燬或損壞,造成複合式電路保護裝置永久喪失功能。
因此,本發明之目的,即在提供一種複合式電路保護裝置,可以克服上述先前技術的至少一個缺點。
於是,本發明的複合式電路保護裝置包含一第一正溫度係數(PTC)元件、一第二PTC元件、一壓敏電阻器、一第一導電引線、一第二導電引線及一第三導電引線。該第一PTC元件包括一第一PTC層、第一電極層及第二電極層,該第一PTC層具有兩個相反表面,該第一電極層及該第二電極層分別設置在該第一PTC層的兩個相反表面。該第二PTC元件包括一第二PTC層、第三電極層及第四電極層,該第二PTC層具有兩個相反表面,該第三電極層及該第四電極層分別設置在該第一PTC層的兩個相反表面。該壓敏電阻器連接於該第一PTC元件的第二電極層及該第二PTC元件的第三電極層。該第一導電引線連結於該第一PTC元件的第一電極層。該第二導電引線連結於該壓敏電阻器。該第三導電引線連結於該第二PTC元件的第四電極層。
本發明之功效在於:本發明複合式電路保護裝置具有優異的耐受性及可靠性,在過電流及過電壓存在下,可保護夾在兩個PTC元件的壓敏電阻器免於燒燬。
20:PTC聚合物基材
30:電極
40:孔洞
50:導電引線接腳
60:導電引線接腳
2:第一PTC元件
21:第一PTC層
210:第一孔洞
211:表面
212:周緣
22:第一電極層
23:第二電極層
3:壓敏電阻器
31:壓敏電阻器層
310:第三孔洞
311:表面
312:周緣
32:第五電極層
33:第六電極層
4:第二PTC元件
41:第二PTC層
410:第二孔洞
411:表面
412:周緣
42:第三電極層
43:第四電極層
5:第一導電引線
51:第一連接部
52:第一自由部
6:第二導電引線
61:第二連接部
62:第二自由部
7:第三導電引線
71:第三連接部
72:第三自由部
8:封裝材
9:第三PTC元件/壓敏電阻器
91:第三PTC層/壓敏電阻器層
911:表面
92:第七電極層
93:第八電極層
10:第四導電引線
101:第四連接部
102:第四自由部
本發明之其他的特徵及功效,將於參照圖式的實施方式中清楚地呈現,其中:〔圖1〕是一現有插入式的PPTC過電流保護裝置的示意圖;〔圖2〕是本發明複合式電路保護裝置的第一具體實施例的示意圖;〔圖3〕是該第一具體實施例的剖視示意圖;〔圖4〕是本發明複合式電路保護裝置的第二具體實施例的示意圖;〔圖5〕是該第二具體實施例的剖視示意圖;〔圖6〕是本發明複合式電路保護裝置的第三具體實施例的剖視示意圖;〔圖7〕是本發明複合式電路保護裝置的第四具體實施例的示意圖;及〔圖8〕是該第四具體實施例的剖視示意圖。
在本發明被詳細描述之前,應當注意在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖2及圖3,本發明的複合式電路保護裝置之第一實施例包含一第一正溫度係數(PTC)元件2、一壓敏電阻器3、一第二PTC元件4、一第一導電引線5、一第二導電引線6及一第三導電引線7。
該第一PTC元件2包括一第一PTC層21、第一電極層22及第二電極層23,該第一PTC層21具有兩個相反表面211,該第一電極層22及該第二電極層23分別設置在該第一PTC層21的兩個相反表面211。
該第二PTC元件4包括一第二PTC層41、第三電極層42及第四電極層43,該第二PTC層41具有兩個相反表面411,該第三電極層42及該第四電極層43分別設置在該第二PTC層41的兩個相反表面411。
該壓敏電阻器3藉由一焊料連接於該第一PTC元件2的第二電極層23及該第二PTC元件4的第三電極層42。
該第一導電引線5連結於該第一PTC元件2的第一電極層22。該第二導電引線6連結於該壓敏電阻器3。該第三導電引線7連結於該第二PTC元件4的第四電極層43。
在本發明的某些具體實施例中,該第一PTC元件2具有一額定電壓(rated voltage),該額定電壓介於40%至200%該壓敏電阻器3在1mA下量測的壓敏電壓(varistor voltage)。在本發明的某些具體實施例中,該第一PTC元件2具有的額定電壓介於110%至200%該壓敏電阻器3在1mA下量測的壓敏電壓。
根據本發明,該第一PTC元件2或該第二PTC元件4處於一過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在該壓
敏電阻器3燒燬之前跳脫。換句話說,在該過電流及該大於該壓敏電阻器3的壓敏電壓之電壓存在下,該第一PTC元件2或該第二PTC元件4快速地跳脫至一高電阻狀態,以使該過電流被限制不流經該壓敏電阻器3,因此保護該壓敏電阻器3免於燒燬,該複合式電路保護裝置因而得以重複使用。
在本文中,術語「燒燬」、「冒火花」及「著火」可相互替換使用,且是指該壓敏電阻器3失去功能,通常發生在180℃以上。
在本發明的某些具體實施例中,該第一PTC元件2或該第二PTC元件4處於一過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在10μs至10s之內跳脫。在本發明的某些具體實施例中,該第一PTC元件2或該第二PTC元件4處於一不小於0.5A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在1ms至10s之內跳脫。在本發明的某些具體實施例中,該第一PTC元件2或該第二PTC元件4處於一不小於10A的過電流及一大於該壓敏電阻器3的壓敏電壓之電壓下而在1ms至1s之內跳脫。
該第一PTC元件2可形成有一第一孔洞210。在本實施例中,該第一孔洞210形成在該第一PTC層21中。該第一PTC元件2的第一PTC層21具有一周緣212,該周緣212定義該第一PTC層21的邊界並與該第一PTC層21的兩個相反表面211互連。該第一孔洞210與該第一PTC層21的周緣212相間隔,且具有能容納該第一PTC層21在溫度升高時之熱膨脹的有效體積,以避免該第一PTC層21發生不欲的結構變形。
在本發明的某些具體實施例中,該第一孔洞210貫穿該第一PTC層21的兩個相反表面211中的至少其中一者。在本發明的某些具體實施例中,該第一孔洞210還貫穿該第一電極層22及該第二電極層23中的至少其中一者。在本實施例中,該第一孔洞210貫穿該第一PTC層21的兩個相反表面211及該第一電極層22、該第二電極層23,以形成一穿孔。在本發明的某些具體實施例中,該第一孔洞210沿著一穿過該第一PTC層21的幾何中心且橫過該兩個相反表面211的線延伸。該第一孔洞210是由一第一孔洞定義壁所定義,該第一孔洞定義壁具有平行於該第一PTC層21的表面211之橫截面。該第一孔洞定義壁的橫截面可為圓形、方形、橢圓形、三角形、十字形等。
該第二PTC元件4可形成有一第二孔洞410。在本實施例中,該第二孔洞410形成在該第二PTC層41中。該第二PTC元件4的第二PTC層41具有一周緣412,該周緣412定義該第二PTC層41的邊界並與該第二PTC層41的兩個相反表面411互連。該第二孔洞410與該第二PTC層41的周緣412相間隔,且具有能容納該第二PTC層41在溫度升高時之熱膨脹的有效體積,以避免該第二PTC層41發生不欲的結構變形。
在本發明的某些具體實施例中,該第二孔洞410貫穿該第二PTC層41的兩個相反表面411中的至少其中一者。在本發明的某些具體實施例中,該第二孔洞410還貫穿該第三電極層42及該第四電極層43中的至少其中一者。在本實施例中,該第二孔洞410貫穿該第二PTC層41的兩個相反表面411及該第三電極層42、該第四電極層43,以形成一穿孔。在本發明的某些具體實施例中,該第二
孔洞410沿著一穿過該第二PTC層41的幾何中心且橫過該兩個相反表面411的線延伸。該第二孔洞410是由一第二孔洞定義壁所定義,該第二孔洞定義壁具有平行於該第二PTC層41的表面411之橫截面。該第二孔洞定義壁的橫截面可為圓形、方形、橢圓形、三角形、十字形等。
根據本發明,該第一PTC元件2及該第二PTC元件4皆可為聚合物PTC(PPTC)元件,且該第一PTC層21及該第二PTC層41皆可為PTC聚合物層。該PTC聚合物層包括聚合物基材及分散在該聚合物基材中的導電填料。該聚合物基材可由含有非接枝的烯烴系聚合物(non-grafted olefin-based polymer)的聚合物組成物所製得。在本發明的某些具體實施例中,該非接枝的烯烴系聚合物為高密度聚乙烯(HDPE)。在本發明的某些具體實施例中,該聚合物組成物還包括經接枝的烯烴系聚合物(grafted olefin-based polymer)。在本發明的某些具體實施例中,該經接枝的烯烴系聚合物為經羧酸酐接枝的烯烴系聚合物。本發明適用的導電填料是選自於碳黑(carbon black)粉末、金屬粉末、導電陶瓷粉末或前述的組合,但不限於此。
該壓敏電阻器3可包括一壓敏電阻器層31、一第五電極層32及一第六電極層33。該壓敏電阻器層31具有兩個相反表面311,該第五電極層32及該第六電極層33分別設置在該壓敏電阻器層31的兩個相反表面311。該第二導電引線6可連結於該壓敏電阻器3的第五電極層32或第六電極層33。在本發明的某些具體實施例中,該壓敏電阻器層31是由金屬氧化物材料所製得。
在本實施例中,該第五電極層32連接該第一PTC元件2的第二電極層23。該第二導電引線6連結並設置於該壓敏電阻器3的第六電極層33與該第二PTC元件4的第三電極層42之間。
該壓敏電阻器3可在該壓敏電阻器層31中形成有一第三孔洞310。在本實施例中,該壓敏電阻器3的壓敏電阻器層31具有一周緣312,該周緣312定義該壓敏電阻器層31的邊界並與該壓敏電阻器層31的兩個相反表面311互連。該第三孔洞310與該壓敏電阻器層31的周緣312相間隔。
在本發明的某些具體實施例中,該第三孔洞310貫穿該壓敏電阻器層31的兩個相反表面311中的至少其中一者。在本發明的某些具體實施例中,該第三孔洞310還貫穿該第五電極層32及該第六電極層33中的至少其中一者。在本實施例中,該第三孔洞310貫穿該壓敏電阻器層31的兩個相反表面311及該第五電極層32、該第六電極層33,以形成一穿孔。
該第一導電引線5可具有一第一連接部51及一第一自由部52,該第二導電引線6可具有一第二連接部61及一第二自由部62,該第三導電引線7可具有一第三連接部71及一第三自由部72。
在本實施例中,該第一導電引線5的第一連接部51藉由一焊料連結於該第一PTC元件2的第一電極層22的外表面,且該第一導電引線5的第一自由部52自該第一連接部51延伸出該第一電極層22以供插入一電路板或一電路裝置的接腳孔(圖未示)。
該第二導電引線6的第二連接部61藉由一焊料連結並設置於該第六電極層33與該第三電極層42之間,且該第二導電引線6的第二自由部62自該第二連接部61延伸出該第六電極層33及
該第三電極層42以供插入一電路板或一電路裝置的接腳孔(圖未示)。
該第三導電引線7的第三連接部71藉由一焊料連結於該第二PTC元件4的第四電極層43的外表面,且該第三導電引線7的第三自由部72自該第三連接部71延伸出該第四電極層43以供插入一電路板或一電路裝置的接腳孔(圖未示)。
參閱圖4及圖5,本發明的複合式電路保護裝置之第二實施例與第一實施例相似,差異之處在於第二實施例還包含一封裝材8,該封裝材8包裝該第一PTC元件2、該壓敏電阻器3、該第二PTC元件4、一部分該第一導電引線5、一部分該第二導電引線6及一部分該第三導電引線7。該第一導電引線5的第一自由部52、該第二導電引線6的第二自由部62及該第三導電引線7的第三自由部72暴露在該封裝材8外。在本發明的某些具體實施例中,該封裝材8是由環氧樹脂所製得。
參閱圖6,本發明的複合式電路保護裝置之第三實施例與第二實施例相似,差異之處在於第三實施例還包含一第三PTC元件9(或另一個壓敏電阻器9),連接於該第三導電引線7。該第三PTC元件9(或該另一個壓敏電阻器9)包括一第三PTC層91(或一另一個壓敏電阻器層91),該第三PTC層91(或該另一個壓敏電阻器層91)具有兩個相反表面911、第七電極層92及第八電極層93,第七電極層92及該第八電極層93分別設置在該兩個相反表面911。該第三導電引線7連結並設置於該第四電極層43與該第七電極層92之間。該封裝材8還包裝該第三PTC層91(或該另一個壓敏電阻器層91)。該
第三PTC層91(或該另一個壓敏電阻器層91)可形成有一第四孔洞(圖未示)。
參閱圖7及圖8,本發明的複合式電路保護裝置之第四實施例與第三實施例相似,差異之處在於第四實施例還包含一第四導電引線10,該第四導電引線10連結於該第八電極層93,該第四導電引線10具有一第四連接部101及一第四自由部102。該第四導電引線10的第四連接部101連接於該第八電極層93的外表面,且該第四導電引線10的第四自由部102自該第四連接部101延伸出該第八電極層93以供插入一電路板或一電路裝置的接腳孔(圖未示)。此外,該封裝材8包裝該第一PTC元件2、該壓敏電阻器3、該第二PTC元件4、該第三PTC元件9(或該另一個壓敏電阻器9)、一部分該第一導電引線5、一部分該第二導電引線6、一部分該第三導電引線7及一部分該第四導電引線10。該第一導電引線5的第一自由部52、該第二導電引線6的第二自由部62、該第三導電引線7的第三自由部72及該第四導電引線10的第四自由部102暴露在該封裝材8外。
本發明將就以下實施例來作進一步說明,但應瞭解的是,該等實施例僅為例示說明之用,而不應被解釋為本發明實施之限制。
實施例
<實施例1(E1)>
22g HDPE(購自台灣塑膠工業股份有限公司,產品型號:HDPE9002)作為非接枝的烯烴系聚合物,22g經馬來酸酐接枝的HDPE(購自杜邦公司,產品型號:MB100D)作為經羧酸酐接
枝的烯烴系聚合物,56g碳黑粉末(購自Columbian Chemicals公司,產品型號:Raven 430UB)作為導電填料。
將上述三種配料在一混煉機(廠牌:Brabender)中混合,以溫度為200℃、攪拌轉速為30rpm的條件混合配料10min,以得到第一配料混合物。
此外,將21g HDPE、21g經馬來酸酐接枝的HDPE、58g碳黑粉末以與上述相同的條件混合配料,以得到第二配料混合物。
分別將上述得到的第一配料混合物及第二配料混合物置於模具中,以熱壓溫度為200℃及熱壓壓力為80kg/cm2的條件進行熱壓4min,以分別形成一第一PTC聚合物層薄片及一第二PTC聚合物層薄片。將兩種薄片從模具中取出後,將第一PTC聚合物層薄片置於兩片銅箔(分別作為第一電極層及第二電極層)之間,將第二PTC聚合物層薄片置於兩片銅箔(分別作為第三電極層及第四電極層)之間,並在200℃及80kg/cm2下進行熱壓4min,以分別形成厚度為0.42mm的第一PPTC元件及第二PPTC元件。再將該第一PPTC元件裁切成多個直徑為6.4mm的圓形小片(chip,下稱PPTC-1)並將該第二PPTC元件裁切成多個9.5mm×11.5mm的小片(chip,下稱PPTC-2)後,用Co-60 γ射線以總輻射劑量150kGy照射每一小片。
將第二導電引線焊接在一金屬氧化物壓敏電阻器(MOV,購自Ceramate Technical公司,產品型號:07D270K)的一側,再將PPTC-1的其中一片銅箔及PPTC-2的其中一片銅箔分別焊接在該MOV焊接有第二導電引線的一側及無焊接第二導電
引線的一相反側(即MOV夾在PPTC-1及PPTC-2之間),接著焊接第一導電引線至PPTC-1相反於MOV的銅箔上,並焊接第三導電引線至PPTC-2的其中一片銅箔上,以形成E1的複合式電路保護裝置。
根據Underwriter Laboratories公司對於熱敏電阻類型的裝置(thermistor-type device)的安全標準UL 1434測量每一片PPTC-1及每一片PPTC-2的保持電流(hold current,即正常操作時的最大電流值)、跳脫電流(trip current,即PPTC元件達到高電阻狀態所需的最小電流值)、額定電壓(即PPTC元件工作時適用的電壓)及耐受電壓(withstand voltage,即不會造成PPTC元件故障或損壞的最大電壓)。此外,根據Underwriter Laboratories公司對於瞬間電壓突波抑制器(transient voltage surge suppressor)的安全標準UL 1449測量MOV元件的壓敏電壓(即MOV觸發工作的電壓)及箝制電壓(clamping voltage,即MOV可提供限制的最大電壓)。PPTC-1、PPTC-2及MOV的性質測量結果分別如表1所示。
a:在1mA下量測。
b:在脈波波形(tp)8/20μs及脈波電流(Ip)2.5A下量測。
<實施例2至8(E2-E8)>
E2-E8的複合式電路保護裝置的製程條件與E1相似,差異之處在於PPTC-1形成有第一穿孔及/或PPTC-2形成有第二穿孔及/或MOV形成有第三穿孔(如表2所示),每一第一穿孔、每一第二穿孔及每一第三穿孔是由具有圓形截面(直徑為1.5mm,圓面積為1.77mm2)的孔洞定義壁所定義。
具體來說,在E2中,於γ射線照射之後,在PPTC-1的中央部分鑿出第一穿孔。在E3中,於焊接至PPTC-1及PPTC-2之前,在MOV的中央部分鑿出第三穿孔。在E4中,在PPTC-1的中央部分鑿出第一穿孔並在MOV的中央部分鑿出第三穿孔。在E5中,於γ射線照射之後,在PPTC-2的中央部分鑿出第二穿孔。在E6中,在PPTC-1的中央部分鑿出第一穿孔並在PPTC-2的中央部分鑿出第二穿孔。在E7中,在MOV的中央部分鑿出第三穿孔並在PPTC-2的中央部分鑿出第二穿孔。在E8中,在PPTC-1的中央部分鑿出第一穿孔並在MOV的中央部分鑿出第三穿孔並在PPTC-2的中央部分鑿出第二穿孔(如圖3所示)。
<比較例1至2(CE1-CE2)>
CE1和CE2的電路保護裝置的製程條件分別與E1和E2相似,差異之處在於CE1和CE2中不含MOV和PPTC-2,且第一導電引線及第二導電引線分別焊接至PPTC-1的兩片銅箔上。
<比較例3至4(CE3-CE4)>
CE3和CE4的電路保護裝置的製程條件分別與E1和E3相似,差異之處在於CE3和CE4中不含PPTC-1和PPTC-2,且
第一導電引線及第二導電引線分別焊接至MOV的兩個相反表面上。
<比較例5至6(CE5-CE6)>
CE5和CE6的電路保護裝置的製程條件分別與E1和E5相似,差異之處在於CE5和CE6中不含PPTC-1和MOV,且第一導電引線及第二導電引線分別焊接至PPTC-2的兩片銅箔上。
<比較例7至10(CE7-CE10)>
CE7-CE10的複合式電路保護裝置的製程條件分別與E1、E5、E3和E7相似,差異之處在於CE7-CE10中不含PPTC-1,且第一導電引線及第二導電引線分別焊接至MOV的兩個相反表面上,第三導電引線焊接至PPTC-2的其中一片銅箔上。
E1-E8及CE1-CE10的(複合式)電路保護裝置的結構統整如表2所示。
性能測試
[保持電流測試(Hold current test)]
對於E1-E8與CE1-CE10的(複合式)電路保護裝置各取10個作為測試樣品,進行保持電流測試,以確定測試樣品的最大保持電流。
保持電流測試是在25℃下施予16Vdc的直流電壓,同時保持不跳脫(trip)下,對於每個測試樣品進行量測15分鐘。測試結果分別如表3所示。
[跳脫時間測試(Time-to-trip test)]
對於E1-E8與CE1-CE10的(複合式)電路保護裝置各取10個作為測試樣品,進行跳脫時間測試,以確定測試樣品的跳脫時間。
跳脫時間測試是在25℃下施予16Vdc的直流電壓及8.5A的跳脫電流,量測每個測試樣品的跳脫時間。測試結果分別如表3所示。
「N/A」表示不適用。
表3結果顯示,E1-E8的測試樣品在16Vdc下的平均最大保持電流介於6.0A至6.5A,高於CE1-CE2及CE5-CE10的測試樣品。
[突波免疫測試(Surge immunity test)]
對於E1-E8與CE1-CE10的複合式電路保護裝置各取10個作為測試樣品,進行突波免疫測試。
突波免疫測試是以定電壓(38Vdc及44Vdc,大於MOV的壓敏電壓)及定電流(0.5A及10A)接通第一導電引線及第二導電引線60秒後再關閉的方式進行測試。如果PPTC小片和MOV都沒有燒燬或損壞,該測試樣品即為通過突波免疫測試,並記錄PPTC小片發生跳脫的時間的平均值(若有跳脫)。如果PPTC小片或MOV燒燬,該測試樣品即為燒燬,並記錄其發生燒燬的時間的平均值。結果分別如表4所示。
表4結果顯示,CE3-CE4只含有MOV的測試樣品處於0.5A之過電流和至少1.4倍MOV的壓敏電壓之電壓下在5s之內燒燬(一般MOV可耐受1.2倍其壓敏電壓之電壓),或處於10A之過電流和過電壓下在2.5s之內燒燬,且該損壞無法修復。CE1-CE2只含有PPTC-1的測試樣品及CE5-CE6只含有PPTC-2的測試樣品在
10A之過電流下燒燬。而CE7-CE10含有MOV和PPTC-2的測試樣品也在過電壓下燒燬。
相反地,E1-E8含有PPTC-1、MOV及PPTC-2的組合的所有測試樣品(其中PPTC-1的額定電壓約為MOV在1mA下量測的壓敏電壓的111%)皆通過突波免疫測試而沒有燒燬。此外,相較於E1,E2-E8的PPTC小片及/或MOV形成有穿孔的測試樣品提升了熱量傳遞,可進一步縮短PPTC小片發生跳脫的時間,並防止過電流流經MOV,因此保護其MOV免於燒燬。換句話說,在E1-E8的測試樣品中,PPTC小片處於一過電流及一大於MOV的壓敏電壓之電壓下而在MOV燒燬之前跳脫。
綜上所述,由於在過電流及過電壓存在下,PTC元件可快速地跳脫至一高電阻狀態,本發明藉由將壓敏電阻器連結至兩個PTC元件,得以保護該壓敏電阻器免於因過電流而燒燬,本發明複合式電路保護裝置因而得以在無受損下重複使用,而顯現其優異的耐受性及可靠性,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之實施例而已,當不能以此限定本發明實施之範圍,凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
2:第一PTC元件
21:第一PTC層
210:第一孔洞
211:表面
22:第一電極層
23:第二電極層
3:壓敏電阻器
31:壓敏電阻器層
310:第三孔洞
311:表面
32:第五電極層
33:第六電極層
4:第二PTC元件
41:第二PTC層
410:第二孔洞
411:表面
42:第三電極層
43:第四電極層
5:第一導電引線
51:第一連接部
52:第一自由部
6:第二導電引線
61:第二連接部
62:第二自由部
7:第三導電引線
71:第三連接部
72:第三自由部
Claims (23)
- 一種複合式電路保護裝置,包含:一第一PTC元件,包括:一第一PTC層,具有兩個相反表面,及分別設置在該第一PTC層的兩個相反表面的第一電極層及第二電極層;一第二PTC元件,包括:一第二PTC層,具有兩個相反表面,及分別設置在該第二PTC層的兩個相反表面的第三電極層及第四電極層;一壓敏電阻器,連接於該第一PTC元件的第二電極層及該第二PTC元件的第三電極層;一第一導電引線,連結於該第一PTC元件的第一電極層;一第二導電引線,連結於該壓敏電阻器;一第三導電引線,連結於該第二PTC元件的第四電極層;及一第三PTC元件,連接於該第三導電引線。
- 如請求項1所述的複合式電路保護裝置,其中,該第一PTC元件具有的額定電壓介於40%至200%該壓敏電阻器在1mA下量測的壓敏電壓。
- 如請求項2所述的複合式電路保護裝置,其中,該第一PTC元件具有的額定電壓介於110%至200%該壓敏電阻器在1mA下量測的壓敏電壓。
- 如請求項1所述的複合式電路保護裝置,其中,該第一PTC元件或該第二PTC元件處於一過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在該壓敏電阻器燒燬之前跳脫。
- 如請求項1所述的複合式電路保護裝置,其中,該第一PTC元件或該第二PTC元件處於一過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在10μs至10s之內跳脫。
- 如請求項1所述的複合式電路保護裝置,其中,該第一PTC元件或該第二PTC元件處於一不小於0.5A的過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在1ms至10s之內跳脫。
- 如請求項1所述的複合式電路保護裝置,其中,該第一PTC元件或該第二PTC元件處於一不小於10A的過電流及一大於該壓敏電阻器的壓敏電壓之電壓下而在1ms至1s之內跳脫。
- 如請求項1所述的複合式電路保護裝置,其中,該第一PTC元件在該第一PTC層中形成有一第一孔洞。
- 如請求項8所述的複合式電路保護裝置,其中,該第一PTC元件的第一PTC層具有一周緣,該周緣定義該第一PTC層的邊界並與該第一PTC層的兩個相反表面互連,該第一孔洞與該第一PTC層的周緣相間隔。
- 如請求項8所述的複合式電路保護裝置,其中,該第一孔洞貫穿該第一PTC層的兩個相反表面中的至少其中一者。
- 如請求項10所述的複合式電路保護裝置,其中,該第一孔洞還貫穿該第一電極層及該第二電極層中的至少其中一者。
- 如請求項8所述的複合式電路保護裝置,其中,該第二PTC元件在該第二PTC層中形成有一第二孔洞。
- 如請求項12所述的複合式電路保護裝置,其中,該第二PTC元件的第二PTC層具有一周緣,該周緣定義該第二PTC層的邊界並與該第二PTC層的兩個相反表面互連,該第二孔洞與該第二PTC層的周緣相間隔。
- 如請求項12所述的複合式電路保護裝置,其中,該第二孔洞貫穿該第二PTC層的兩個相反表面中的至少其中一者。
- 如請求項14所述的複合式電路保護裝置,其中,該第二孔洞還貫穿該第三電極層及該第四電極層中的至少其中一者。
- 如請求項1所述的複合式電路保護裝置,其中,該壓敏電阻器包括:一壓敏電阻器層,具有兩個相反表面;一第五電極層,設置在該壓敏電阻器層的兩個相反表面的其中一者,並連接該第一PTC元件的第二電極層;及一第六電極層,設置在該壓敏電阻器層的兩個相反表面的另一者,其中該第二導電引線連結於該壓敏電阻器的第五電極層或第六電極層。
- 如請求項16所述的複合式電路保護裝置,其中,該壓敏電阻器在該壓敏電阻器層中形成有一第三孔洞。
- 如請求項17所述的複合式電路保護裝置,其中,該壓敏電阻器的壓敏電阻器層具有一周緣,該周緣定義該壓敏電阻器層的邊界並與該壓敏電阻器層的兩個相反表面互連,該第三孔洞與該壓敏電阻器層的周緣相間隔。
- 如請求項18所述的複合式電路保護裝置,其中,該第三孔洞貫穿該壓敏電阻器層的兩個相反表面中的至少其中一者。
- 如請求項19所述的複合式電路保護裝置,其中,該第三孔洞還貫穿該第五電極層及該第六電極層中的至少其中一者。
- 如請求項1所述的複合式電路保護裝置,其中,該第一PTC元件及該第二PTC元件皆是聚合物PTC元件,該第一PTC層及該第二PTC層皆是PTC聚合物層。
- 如請求項1所述的複合式電路保護裝置,還包含一封裝材,該封裝材包裝該第一PTC元件、該壓敏電阻器、該第二PTC元件、該第三PTC元件、一部分該第一導電引線、一部分該第二導電引線及一部分該第三導電引線。
- 如請求項1所述的複合式電路保護裝置,還包含一第四導電引線,該第四導電引線連結於該第三PTC元件相反於該第三導電引線的表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109115340A TWI809273B (zh) | 2020-05-08 | 2020-05-08 | 複合式電路保護裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109115340A TWI809273B (zh) | 2020-05-08 | 2020-05-08 | 複合式電路保護裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202143256A TW202143256A (zh) | 2021-11-16 |
TWI809273B true TWI809273B (zh) | 2023-07-21 |
Family
ID=80783416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109115340A TWI809273B (zh) | 2020-05-08 | 2020-05-08 | 複合式電路保護裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI809273B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4459632A (en) * | 1980-11-25 | 1984-07-10 | U.S. Philips Corporation | Voltage-limiting circuit |
US5982597A (en) * | 1997-03-06 | 1999-11-09 | Webb; Rommie Fred | Shorting fusable metal oxide varistor |
US20060215342A1 (en) * | 2005-03-28 | 2006-09-28 | Wayne Montoya | Surface mount multi-layer electrical circuit protection device with active element between PPTC layers |
CN100452609C (zh) * | 2003-05-27 | 2009-01-14 | 李帮庆 | 过压断路保护器 |
CN102522736A (zh) * | 2011-11-16 | 2012-06-27 | 溧阳杰敏电子有限公司 | 双热敏电阻自保护型过压过流保护器件 |
US8508328B1 (en) * | 2012-09-14 | 2013-08-13 | Fuzetec Technology Co., Ltd. | Insertable polymer PTC over-current protection device |
CN104332944A (zh) * | 2014-10-27 | 2015-02-04 | 华南理工大学 | 一种压敏热敏复合型过压过流保护器件 |
CN105390219A (zh) * | 2015-12-14 | 2016-03-09 | 天津凯华绝缘材料股份有限公司 | 过压过流保护作用的组件及其制作工艺 |
CN105551698A (zh) * | 2015-12-14 | 2016-05-04 | 天津凯华绝缘材料股份有限公司 | 一种pptc电极浆料及其制备方法 |
-
2020
- 2020-05-08 TW TW109115340A patent/TWI809273B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4459632A (en) * | 1980-11-25 | 1984-07-10 | U.S. Philips Corporation | Voltage-limiting circuit |
US5982597A (en) * | 1997-03-06 | 1999-11-09 | Webb; Rommie Fred | Shorting fusable metal oxide varistor |
CN100452609C (zh) * | 2003-05-27 | 2009-01-14 | 李帮庆 | 过压断路保护器 |
US20060215342A1 (en) * | 2005-03-28 | 2006-09-28 | Wayne Montoya | Surface mount multi-layer electrical circuit protection device with active element between PPTC layers |
CN102522736A (zh) * | 2011-11-16 | 2012-06-27 | 溧阳杰敏电子有限公司 | 双热敏电阻自保护型过压过流保护器件 |
US8508328B1 (en) * | 2012-09-14 | 2013-08-13 | Fuzetec Technology Co., Ltd. | Insertable polymer PTC over-current protection device |
CN104332944A (zh) * | 2014-10-27 | 2015-02-04 | 华南理工大学 | 一种压敏热敏复合型过压过流保护器件 |
CN105390219A (zh) * | 2015-12-14 | 2016-03-09 | 天津凯华绝缘材料股份有限公司 | 过压过流保护作用的组件及其制作工艺 |
CN105551698A (zh) * | 2015-12-14 | 2016-05-04 | 天津凯华绝缘材料股份有限公司 | 一种pptc电极浆料及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202143256A (zh) | 2021-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5303115A (en) | PTC circuit protection device comprising mechanical stress riser | |
KR101293400B1 (ko) | 열적 커플링된 금속 산화물 바리스터 과전압 요소 및중합체성 정온도 계수 과전류 요소를 갖는 회로 보호 소자 | |
US10971287B1 (en) | Composite circuit protection device | |
US10418158B1 (en) | Composite circuit protection device | |
WO2013097590A1 (zh) | 一种交流电路的全模过压保护模组 | |
TWI809273B (zh) | 複合式電路保護裝置 | |
TWI792030B (zh) | 複合式電路保護裝置 | |
US11335479B1 (en) | Composite circuit protection device | |
TWI816013B (zh) | 複合式電路保護裝置 | |
TWI820382B (zh) | 複合式電路保護裝置 | |
TW202312191A (zh) | 複合式電路保護裝置 | |
CN113629660A (zh) | 复合式电路保护装置 | |
TW202401940A (zh) | 混合式電路保護裝置 | |
CN113140999A (zh) | 复合式电路保护装置 | |
CN114069552A (zh) | 复合式电路保护装置 | |
US10804012B1 (en) | Composite circuit protection device | |
US11289902B2 (en) | Composite circuit protection device | |
US20230208131A1 (en) | Composite circuit protection device | |
TW202329573A (zh) | 複合式電路保護裝置 | |
CN114823018A (zh) | 复合式电路保护装置 | |
CN115810459A (zh) | 复合式电路保护装置 | |
CN117292906A (zh) | 混合式电路保护装置 | |
CN110491610B (zh) | 复合式电路保护装置 | |
TWI707515B (zh) | 複合式電路保護裝置 | |
US11682892B2 (en) | Composite circuit protection device |