TW202204248A - 在基板上形成奈米結構和場效應電晶體器件的方法 - Google Patents

在基板上形成奈米結構和場效應電晶體器件的方法 Download PDF

Info

Publication number
TW202204248A
TW202204248A TW110111696A TW110111696A TW202204248A TW 202204248 A TW202204248 A TW 202204248A TW 110111696 A TW110111696 A TW 110111696A TW 110111696 A TW110111696 A TW 110111696A TW 202204248 A TW202204248 A TW 202204248A
Authority
TW
Taiwan
Prior art keywords
nucleic acid
template
nanostructure
substrate
cnt
Prior art date
Application number
TW110111696A
Other languages
English (en)
Inventor
孫偉
趙夢宇
Original Assignee
北京大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京大學 filed Critical 北京大學
Publication of TW202204248A publication Critical patent/TW202204248A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y5/00—Nanobiotechnology or nanomedicine, e.g. protein engineering or drug delivery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本發明提供了一種用於在基板上形成奈米結構陣列和場效應電晶體器件的方法。形成奈米結構陣列的方法包括：提供包含奈米結構模板的模板溶液；通過使模板溶液與基板接觸，將至少一個奈米結構模板沉積到基板上；以及在基板上形成至少一個固定結構，每個固定結構與至少一個奈米結構模板的全部或部分相交，以將至少一個奈米結構模板的全部或部分固定在基板上。

Description

在基板上形成奈米結構和場效應電晶體器件的方法
(相關申請的交叉引用)
本申請要求2020年3月31日提交的PCT申請PCT/CN2020/082375、2020年3月31日提交的PCT申請PCT/CN2020/082377、2020年4月1日提交的PCT申請PCT/CN2020/082778和2020年4月1日提交的PCT申請PCT/CN2020/082777的優先權，其全部內容通過引用合併於此。
本申請總體上涉及奈米製造技術，更具體地，涉及在基板上形成奈米結構和場效應電晶體器件的方法。
在規劃中的高性能節能場效應電晶體（FET）中，優選均勻間隔的小間距（單個FET中兩個相鄰通道之間的間隔）半導體通道。例如，在5 nm技術節點及以後，對於光刻定義的Fin-FET，建議採用一致的24 nm鰭間距。更小的通道間距會帶來更高的集成密度和導通狀態性能，同時具有破壞性短程遮罩和靜電相互作用增強的風險；而均勻間隔的對準方式可最大程度地減少影響導通狀態和關斷狀態之間切換的通道混亂。
儘管傳統的光刻技術成功地縮小了體材料（例如，矽基板）的通道間距，但在低於5 nm的技術節點上對一維（1D）半導體進行圖形化的性能下降了。奈米碳管（CNT）的規劃中的通道間距（〜10 nm或更小）超出了當前光刻的製造極限（大於10 nm）。可選擇地，使用物理力或化學識別來組裝CNT的薄膜方法可提供超過每微米500個CNT的密度和與矽基FET相當的導通狀態性能。但是，伴隨的組裝混亂（包括交叉、捆綁和不規則間距）不可避免地會降低閘極調製，顯示出高達500 mV/dec的亞閾值擺幅並降低了開/關比。
因此，需要進一步改進當前的奈米製造技術。
本申請的目的之一是提供一種用於在基板上形成奈米結構陣列的方法以及用於在基板上形成場效應電晶體（FET）陣列的方法。
在本申請的一個方面，提供了一種用於在基板上形成奈米結構陣列的方法。該方法包括：提供包括奈米結構模板的模板溶液；通過使模板溶液與基板接觸，將至少一個奈米結構模板沉積到基板上；以及在基板上形成至少一個固定結構，所述至少一個固定結構與至少一個奈米結構模板的全部或部分相交，以將至少一個奈米結構模板的全部或部分固定在基板上。
在一些實施例中，奈米結構模板包括一種或多種物質，所述一種或多種物質選自由以下各項組成的組：核酸模板、修飾的核酸模板、蛋白質模板、聚合物模板、奈米碳管（CNT）、聚合物包裹的CNT、CNT薄膜、半導體奈米顆粒、半導體奈米線、半導體奈米塊、金屬奈米顆粒、金屬奈米線、金屬奈米塊、聚合奈米顆粒、聚合奈米線、聚合奈米塊、陶瓷奈米顆粒、陶瓷奈米線、陶瓷奈米塊、金屬氧化物奈米顆粒、金屬氧化物奈米線、金屬氧化物奈米塊、氟化物奈米顆粒、氟化物奈米線和氟化物奈米塊。
在一些實施例中，奈米結構模板包括修飾的核酸奈米結構模板，每個修飾的核酸奈米結構模板用至少一個奈米部分進行修飾，並且提供包括奈米結構模板的模板溶液包括：在模板溶液中形成核酸奈米結構模板，核酸奈米結構模板中的每一個核酸奈米結構模板包括至少一個腔體區域和在至少一個腔體區域外部的非腔體區域；以及將至少一個奈米部分與模板溶液混合，以將至少一個奈米部分組裝到核酸奈米結構模板的至少一個腔體區域中。
在一些實施例中，核酸奈米結構模板包括去氧核糖核酸（DNA）奈米結構、核糖核酸（RNA）奈米結構、鎖核酸（LNA）奈米結構或肽核酸（PNA）奈米結構。
在一些實施例中，奈米部分包括一種或多種物質，所述一種或多種物質選自由以下各項組成的組：奈米碳管（CNT）、聚合物包裹的奈米碳管、奈米碳管薄膜、半導體奈米顆粒、半導體奈米線、半導體奈米塊、金屬奈米顆粒、金屬奈米線、金屬奈米塊、聚合奈米顆粒、聚合奈米線、聚合奈米塊、陶瓷奈米顆粒、陶瓷奈米線、陶瓷奈米塊、金屬氧化物奈米顆粒、金屬氧化物奈米線、金屬氧化物奈米塊、氟化物奈米顆粒、氟化物奈米線和氟化物奈米塊。
在一些實施例中，核酸奈米結構模板的腔體區域由第一類型核酸塊形成，核酸奈米結構模板的非腔體區域由第二類型核酸塊形成，所述第二類型核酸塊在核酸序列上與第一類型核酸塊不同。
在一些實施例中，在模板溶液中形成核酸奈米結構模板進一步包括：在核酸奈米結構模板的至少一個腔體區域上形成第一類型核酸柄；以及其中將至少一個奈米部分組裝到核酸奈米結構模板中的一個核酸奈米結構模板上進一步包括：在至少一個奈米部分上形成第二類型核酸柄；以及通過第一類型核酸柄和第二類型核酸柄之間的相互作用，將至少一個奈米部分組裝到核酸奈米結構模板的至少一個腔體區域上。
在一些實施例中，第一類型核酸柄和第二類型核酸柄為互補的單鏈核酸鏈。
在一些實施例中，將至少一個奈米結構模板沉積到基板上包括：在基板上形成圖形化的對準層，其中圖形化的對準層包括多個腔體；將包括奈米結構模板的模板溶液浸漬在圖形化的對準層上；以及培育基板以將奈米結構模板擴散到腔體中。
在一些實施例中，培育基板包括：在密封腔室中使基板脫水或蒸發預定的時間段。
在一些實施例中，基板包括半導體、氧化物、氮化物、金屬、聚合物或石墨烯。
在一些實施例中，該方法進一步包括：在核酸奈米結構模板的非腔體區域蝕刻核酸奈米結構模板。
在一些實施例中，通過與非腔體區域的核酸鏈互補的分割核酸鏈來蝕刻核酸奈米結構模板。
在一些實施例中，在其非腔體區域蝕刻核酸奈米結構模板包括：將核酸奈米結構模板蝕刻至使其頂表面基本上平坦。
在一些實施例中，在基板上形成至少一個固定結構之前，該方法進一步包括：在基板上形成中間層以促進固定結構與基板的黏著。
在一些實施例中，至少一個固定結構的厚度大於10奈米。
在一些實施例中，至少一個固定結構包括介電材料或金屬材料。
在一些實施例中，該方法進一步包括：去除至少一個核酸奈米結構模板的至少一部分。
在一些實施例中，至少一個核酸奈米結構模板的被去除的部分在去除步驟之前未被至少一個固定結構覆蓋。
在一些實施例中，核酸奈米結構模板的至少一部分通過清洗工藝、熱退火工藝或化學氧化工藝去除。
在一些實施例中，奈米結構模板包括第一部分和第二部分，所述第一部分用於形成電子器件，所述第二部分在材料上與第一部分不同，並且該方法進一步包括：去除奈米結構模板的第二部分的至少一部分。
在一些實施例中，該方法進一步包括：基於固定在基板上的至少一個奈米結構模板，形成場效應電晶體（FET）陣列、感測器陣列、存儲單元陣列或量子器件陣列。
在本申請的另一個方面，提供了一種用於在基板上形成場效應電晶體（FET）陣列的方法。該方法包括：提供包括核酸奈米結構模板的模板溶液，其中核酸奈米結構模板用至少一條奈米線修飾；通過使模板溶液與基板接觸，將至少一個核酸奈米結構模板沉積到基板上，所述至少一個核酸奈米結構模板用至少一條奈米線修飾；在基板上形成至少一個固定結構，每個固定結構與至少一條奈米線的全部或部分相交，以將至少一條奈米線的全部或部分固定在基板上；去除未被至少一個固定結構覆蓋的至少一個核酸奈米結構模板的至少一部分；在基板上沿著至少一條奈米線形成源極接觸和汲極接觸；以及在源極接觸和汲極接觸之間並沿著至少一條奈米線形成閘極結構。
在一些實施例中，提供包含核酸奈米結構模板的模板溶液包括：在模板溶液中形成核酸奈米結構模板；將至少一條奈米線與模板溶液混合以將至少一條奈米線組裝到核酸奈米結構模板上。
在一些實施例中，核酸奈米結構模板中的每個核酸奈米結構模板包括至少一個腔體區域和在至少一個腔體區域外部的非腔體區域，並且將至少一條奈米線組裝到核酸奈米結構模板的至少一個腔體區域中。
在一些實施例中，該方法進一步包括：在核酸奈米結構模板的非腔體區域將核酸奈米結構模板蝕刻至使其頂表面基本上平坦。
在一些實施例中，該方法進一步包括：從基板的表面去除至少一個固定結構。
在一些實施例中，奈米線包括奈米碳管或半導體奈米線。
在本申請的又一個方面，提供了一種場效應電晶體（FET）器件。該場效應電晶體器件可以通過前述方面的方法形成。該場效應電晶體器件包括：基板、核酸模板誘導的自組裝奈米線、至少一個固定結構、源極接觸和汲極接觸以及閘極結構。所述核酸模板誘導的自組裝奈米線在基板上形成；所述至少一個固定結構形成在基板上並且與奈米線相交；所述源極接觸和所述汲極接觸在基板上形成；以及閘極結構在源極接觸和汲極接觸之間並且沿著奈米線形成。
前述內容是本申請的概述，其可以簡化、概述並省略細節。本領域技術人員將理解，該部分僅是說明性的，並且不旨在以任何方式限制本申請的範圍。此發明內容部分既不旨在標識所要求保護的主題的關鍵特徵或必要特徵，也不旨在用作確定所要求保護的主題的範圍的輔助手段。
本申請的示例性實施例的以下詳細描述參考了形成說明書一部分的圖式。圖式顯示了其中可以實踐本申請的具體示例性實施例。這些圖式並非意圖按比例繪製。為了清楚起見，並非每個元件都在每個圖式中標記。包括圖式的具體實施例足夠詳細地描述了這些實施例，以使本領域技術人員能夠實踐本申請。在不脫離本申請的精神或範圍的情況下，本領域技術人員可以進一步利用本申請的其他實施例，並進行邏輯、機械和其他改變。因此，以下具體實施例的讀者不應以限制性的意義來解釋該描述，並且僅所附申請專利範圍限定了本申請的實施例的範圍。
在本申請中，除非另有明確說明，否則單數的使用包括複數。在本申請中，除非另有說明，否則“或”的使用表示“和/或”。此外，術語“包括”以及諸如“包括了”和“被包括”之類的其他形式的使用不是限制性的。另外，除非另有明確說明，否則諸如“元件”或“元件”等術語涵蓋包括一個單元的元件和元件、以及包括一個以上子單元的元件和元件。另外，本申請中使用的章節標題僅出於組織目的，並且不應被解釋為限制所描述的主題。
已經發現，使用生物實體（例如，生物分子和活生物體）來組織功能材料，即生物製造，可以使製造解析度超出當前的光刻限制。特別是，自組裝的去氧核糖核酸（DNA）結構已經模板化了各種形狀特定的材料，包括氧化物、石墨烯、等離子體、聚合物、CNT和金屬互連。儘管有這些示範，但是通過生物製造構造高性能FET仍然是一個挑戰。除了典型的組裝混亂外，組裝的半導體和其他材料周圍的污染物還使FET的傳輸性能進一步惡化。同時，在生物模板材料的表面排布期間的寬取向分布阻止了生物製造的大規模對準。
本申請的實施例提供了在奈米精度生物分子自組裝與固態高性能電子器件之間的缺失的橋樑。通過使用自組裝的密集核酸（例如，DNA）奈米溝槽來固定和限制DNA雜交介導的（hybridization-mediated）CNT對準，開發了奈米管電子器件的空間受限集成（SHINE: Spatially Hindered Integration of Nanotube Electronics），用於構建均勻間隔的CNT陣列。對DNA溝槽進行週期性程式設計可以合理地將CNT間間距的尺度縮減到當前光刻限制之外。與用薄膜方法製備的間距精度相比，表示陣列均勻性的間距精度提高了。由於靜電排斥，未對準的CNT被DNA奈米溝槽排斥。進一步引入了固定後清洗的方法，以去除DNA模板而不會降低CNT對準。基於均勻的CNT間間距和乾淨的通道介面，構造了固態多通道PMOS（p通道金屬氧化物半導體）CNT FET，其同時顯示了高導通狀態性能和快速的開/關切換。使用光刻限定的PMMA腔體在空間上限制CNT修飾的固定寬度DNA模板的位置，展示了在釐米級矽基板上具有指定幾何形狀的對準陣列。使用SHINE，可以從DNA、RNA和蛋白質進行可處理的生物製造，從而可以將電子材料的釐米級組裝以單分子解析度引導到設計器器件中。因此，在生物電子介面上構建高性能超小尺寸器件可以在未來的後矽時代實現多種應用，例如多工的生物分子感測器和3D FET /記憶體，或者各種類型的機械、光學或磁性器件或奈米級解析度的結構。
圖1顯示了根據本申請的一個實施例的用於在基板上形成奈米結構陣列的方法100的流程圖。方法100可以包括以下步驟110-140。
在步驟110中，提供包括奈米結構模板的模板溶液。
在一些實施例中，奈米結構模板可包括但不限於：核酸模板、修飾的核酸模板、蛋白質模板、聚合物模板、奈米碳管（CNT）、聚合物包裹的CNT、CNT薄膜、半導體奈米顆粒、半導體奈米線、半導體奈米塊、金屬奈米顆粒、金屬奈米線、金屬奈米塊、聚合奈米顆粒、聚合奈米線、聚合奈米塊、陶瓷奈米顆粒、陶瓷奈米線、陶瓷奈米塊、金屬氧化物奈米顆粒、金屬氧化物奈米線、金屬氧化物奈米塊、氟化物奈米顆粒、氟化物奈米線和氟化物奈米塊。
在一些實施例中，奈米結構模板可以包括修飾的核酸奈米結構模板。例如，奈米結構模板可以是CNT修飾的核酸奈米結構模板，或金奈米棒修飾的核酸奈米結構模板。
在一些實施例中，奈米結構模板在溶液中形成。在另一些實施例中，奈米結構模板僅在溶液中混合。溶液可以根據奈米結構模板而變化。
在步驟120中，通過使模板溶液與基板接觸，將至少一個奈米結構模板沉積到基板上。
基板是指在其上施加了另一種物質的物質。在一些實施例中，基板可以包括但不限於矽、二氧化矽（也稱矽石）、氧化鋁、藍寶石、鍺、砷化鎵（GaAs）、矽和鍺的合金、或磷化銦（InP）。在一些實施例中，基板可以包括氮化矽、碳和/或聚合物。在一些實施例中，基板可以是無機的或有機的。在一些實施例中，基板可以包括石墨烯和/或石墨。在一些實施例中，基板包括金屬，例如鋁、銅或鐵。在一些實施例中，基板是任何兩種或更多種材料的複合體（例如，包括混合物）（例如，無機材料和有機材料的複合體，或者兩種或更多種不同的無機材料或有機材料的複合體）。例如，基板可以包括無機和有機材料的混合物、兩種或更多種不同的無機材料的混合物或兩種或更多種不同的有機材料的混合物。在一些實施例中，基板包括半導體材料或半導體材料的混合物。半導體材料包括但不限於IV族元素半導體、IV族化合物半導體、VI族元素半導體、III-V族半導體、II-VI族半導體、I-VII族半導體、IV-VI族半導體、IV-VI族半導體、V-VI族半導體、II-V族半導體、氧化物、層狀半導體、磁性半導體、有機半導體、電荷轉移複合物及其組合。
在一些實施例中，將奈米結構模板沉積到基板上可以包括：在基板上形成具有多個腔體的圖形化的對準層，以及在基板上沉積奈米結構模板以將奈米結構模板擴散到多個腔體中。較佳地，可以在擴散之後將基板進一步培育，例如通過脫水或蒸發進行培育，以從基板中除去溶劑。在一些實施例中，每個腔體可以填充有一個奈米結構模板，並且在一些其他實施例中，每個腔體可以填充有一個或多個奈米結構模板。
在一些實施例中，奈米結構模板可以直接沉積在基板上，而無需在基板上形成具有多個腔體的圖形化的對準層。
關於在基板上沉積至少一個奈米結構模板的示例性過程的更多細節可以參考2020年3月31提交的標題為“在基板上沉積奈米結構模板的方法和奈米結構陣列”的PCT申請PCT/CN2020/082377，以及2020年4月1提交的標題為 “在基板上沉積奈米結構模板的方法和奈米結構陣列”的PCT申請PCT/CN2020/082777，其全部内容通過引用併入本申請。
在步驟130中，在基板上形成至少一個固定結構，並且該至少一個固定結構與至少一個奈米結構模板的全部或部分相交，以將至少一個奈米結構模板的全部或部分固定在基板上。
在一些實施例中，固定結構可以包括介電材料或金屬材料。期望用於固定奈米結構模板的固定結構的材料對奈米結構模板和基板具有相對強的黏著力。例如，固定結構可以包括Mo、Pd、Au、Ti、SiO2 或HfO2 。
在一些實施例中，在基板上形成固定結構之前，在基板上形成中間層以促進固定結構對基板的黏著。中間層的材料可以根據固定結構和基板的材料而變化。例如，如果基板是SiO2 ，並且固定結構是金，則可以在它們之間形成Cr或Ti中間層以促進黏著。在一些其他實施例中，可以在基板的表面上執行金屬化工藝、鹽化工藝或化學改性工藝以促進其對固定結構的黏著。
在一些實施例中，固定結構可以具有大於10nm的厚度（例如，20nm、50nm、100nm、150nm等），以避免在清洗或其他苛刻處理期間破裂。
在一些實施例中，固定結構可以比奈米結構模板寬，使得固定結構與基板之間存在足夠的表面接觸，這使得固定結構在基板的表面上穩定。例如，固定結構可以比奈米結構模板寬20nm、50nm、80nm、或100nm。
在一些實施例中，固定結構可以具有矩形形狀。在一些其他實施例中，固定結構可以具有橢圓形、梯形或其他合適的形狀。在一些實施例中，取決於奈米結構模板的尺寸和形狀，可以在基板上形成一個、兩個或更多個固定結構以在奈米結構模板的期望位置處與單個奈米結構模板相交。此外，取決於奈米結構模板之間的位置關係以及固定結構的形狀和尺寸，兩個或更多個奈米結構模板可以共用一個或多個固定結構。
圖2顯示了在基板上形成固定結構之後的示例性基板。如圖2所示，在基板210上沉積多個奈米結構模板220，並且在每個奈米結構模板220上形成兩個矩形固定結構230a和230b，以將奈米結構模板220固定在基板210上。
在步驟140中，基於固定在基板上的至少一個奈米結構模板形成一個或多個電子器件。
在基板上形成固定結構之後，奈米結構模板被固定在基板上。然後，可以在奈米結構模板上執行後續工藝以形成期望的電子器件。由於奈米結構模板的對準品質可以被固定結構保持，因此奈米結構模板在隨後的工藝中可以不受到干擾。電子器件可以是FET陣列、感測器陣列、存儲單元陣列或量子器件陣列。
在一些實施例中，奈米結構模板可以包括第一部分和第二部分，第一部分用於形成電子器件或其他類型的奈米器件和奈米結構，第二部分在材料上與第一部分不同。在一個示例中，奈米結構模板包括有機部分（例如，生物材料、聚合物材料等）和無機部分（例如，CNT、半導體材料、金屬材料、金屬氧化物材料等），電子器件是基於奈米結構模板的無機部分形成的。為了消除有機部分的污染，該方法可以進一步包括去除奈米結構模板的有機部分的至少一部分的步驟。可以通過清洗工藝、熱退火工藝或化學氧化工藝去除奈米結構模板的有機部分。在另一些示例中，奈米結構模板可以具有一個或多個有機部分或一個或多個無機部分，可以執行上述工藝或其他合適的工藝以去除這些有機部分和無機部分中的任何一個或多個部分。在一個具體示例中，奈米結構模板是包括聚合物部分和CNT部分的聚合物包裹的CNT，並且可以基於CNT部分形成FET器件。為了消除來自聚合物的污染，可以在形成FET器件之前執行清洗工藝以從CNT去除聚合物。
本領域技術人員應當理解，可以基於固定在基板上的奈米結構模板和/或其各自的奈米部分（nano-moiety）（如下所述）的不同性質來形成各種電子器件或其他奈米器件（例如，光學、磁性或機械奈米器件）。例如，當固定在基板上的奈米結構模板是CNT或半導體奈米線時，可以基於這些CNT或半導體奈米線形成FET或存儲單元。當固定在基板上的奈米結構模板是金奈米棒時，可以基於這些金奈米棒形成感測器器件。
圖3顯示了根據本申請的一個實施例的用於在基板上形成奈米結構陣列的方法300的流程圖。方法300的奈米結構陣列可以基於固定在基板上的修飾的核酸奈米結構模板形成。方法300可以包括以下步驟310-360。
在步驟310中，在模板溶液中形成核酸奈米結構模板。每個核酸奈米結構模板包括至少一個腔體區域和在至少一個腔體區域外部的非腔體區域。
在一些實施例中，核酸奈米結構模板包括一個或多個去氧核糖核酸（DNA）奈米結構、一個或多個核糖核酸（RNA）奈米結構、一個或多個鎖核酸（LNA）奈米結構、一個或多個肽核酸（PNA）奈米結構、或任何這些奈米結構的組合。
在一些實施例中，核酸奈米結構模板的每個腔體區域可具有1nm至1μm的寬度（例如，10.6nm、12.7nm、16.8nm、24.1nm或25.3nm），並且長度為10nm至100 μm（例如，500nm、1.5μm、10μm或20μm）。腔體區域可以具有相同的尺寸或不同的尺寸，非腔體區域也可以具有相同的尺寸或不同的尺寸。
在一些實施例中，核酸奈米結構模板由核酸塊形成，核酸塊可以被模擬為樂高狀塊（Y. Ke et al., DNA brick crystals with prescribed depths, Nature Chem. 6, 994-1002 (2014)，以引用方式併入本申請）。圖4（a）至圖4（c）顯示了形成核酸奈米結構模板的示例性過程。圖4（a）顯示了用於形成核酸奈米結構模板的DNA塊。圖4（b）顯示了核酸奈米結構模板，其包括多個腔體區域（也稱為“溝槽”）和在腔體區域外部的多個非腔體區域（也稱為“側壁”）。核酸奈米結構模板的每個溝槽由第一類型DNA塊形成，並且核酸奈米結構模板的每個側壁由第二類型DNA塊形成，第二類型DNA塊的核酸序列不同於第一類型DNA塊的核酸序列。第一類型DNA塊和第二類型DNA塊可以可交替地同時組裝。在一些實施例中，第一類型DNA塊和第二類型DNA塊可包含不同數量和/或排列的螺旋，從而產生不同形狀和/或尺寸的DNA塊。在圖4（a）所示的示例中，第一類型DNA塊（6個螺旋×4個螺旋）和第二類型DNA塊（6個螺旋×8個螺旋）構成核酸奈米結構模板的特徵重複單元，圖4（b）中的箭頭表示核酸奈米結構模板中的特徵重複單元的延伸方向。沿著x-z方向延伸特徵重複單元會產生具有平行溝槽的DNA奈米結構模板，每個溝槽都形成在兩個相鄰的側壁之間。圖4（c）顯示了特徵重複單元，其中，淺色束和深色束代表特徵重複單元的側壁和底層。
在一個示例中，DNA塊組裝成核酸奈米結構模板隨著多階段等溫反應進行。例如，將90 µL未純化的DNA塊混合物（IDTDNA Inc.或Sangon Biotech.，pH 7.9，包含300-600nM的每種塊，沒有仔細調整每種塊的化學計量）、5mM三羥甲基氨基甲烷（Tris）、1mM乙二胺四乙酸（EDTA）和40 mM MgCl2 依次地在80℃培育15分鐘、44 ℃培育12小時，39℃培育72小時和31℃培育8小時，以獲得包含核酸奈米結構模板的溶液。合成後的核酸奈米結構模板無需進一步純化即可使用。
本領域技術人員應理解，在其他實施例中，核酸奈米結構模板可具有平坦表面或其他非平坦表面。
在步驟320中，將至少一個奈米部分與模板溶液混合以將該至少一個奈米部分組裝到核酸奈米結構模板的至少一個腔體區域中。
在一些實施例中，奈米部分包括但不限於：奈米碳管（CNT）、聚合物包裹的CNT、CNT薄膜、半導體奈米顆粒、半導體奈米線、半導體奈米塊、金屬奈米顆粒、金屬奈米線、金屬奈米塊、聚合奈米顆粒、聚合奈米線、聚合奈米塊、陶瓷奈米顆粒、陶瓷奈米線、陶瓷奈米塊、金屬氧化物奈米顆粒、金屬氧化物奈米線、金屬氧化物奈米塊、氟化物奈米顆粒、氟化物奈米線、氟化物奈米塊、單鏈核酸或雙鏈核酸（例如，DNA、RNA、LNA、PNA）。在一些實施例中，奈米部分還可以包括但不限於：等離子體奈米材料、螢光/發光奈米材料、鐵磁奈米材料、順磁性奈米材料、反鐵磁性奈米材料、超順磁性奈米材料、半導體奈米材料、導體奈米材料或絕緣體奈米材料。
在一些實施例中，可以在核酸奈米結構模板的至少一個腔體區域中形成第一類型核酸柄，並且可以在至少一個奈米部分上形成與第一類型核酸柄相互作用的第二類型核酸柄；反之亦然。取決於奈米部分的組裝位置，可以形成核酸柄並將該核酸柄連接在核酸奈米結構模板和奈米部分的所需位置。可以通過第一類型核酸柄和第二類型核酸柄之間的相互作用將奈米部分組裝在核酸奈米結構模板上。在一些實施例中，第一類型核酸柄和第二類型核酸柄是部分或全部互補的單鏈核酸鏈。
在一個示例中，通過延伸四個選定的DNA塊的3'或5'端，在核酸奈米結構模板的腔體區域中引入了四個14核苷酸（nt）單鏈DNA（ssDNA）柄（參見圖4（c）中的箭頭）。然後，參見圖5，通過非共價相互作用將DNA反柄（與在腔體區域中引入的DNA柄互補的序列）包裹在CNT上，以形成反柄介導的CNT組裝。之後，在溫和的條件下，DNA柄和反柄介導的CNT組裝之間的雜交以規定的CNT間間距在核酸奈米結構模板的平行奈米溝槽內進行。
圖6顯示了將DNA反柄包裹在CNT上的示例性過程（Z. Zhao, Y. Liu, H. Yan, DNA origami templated self-assembly of discrete length single wall carbon nanotubes, Org. Biomol. Chem. 11, 596-598 (2013)，通過引用方式併入本申請）。首先，在緩衝液（1×Tris-硼酸鹽EDTA（TBE）和100mM NaCl，pH值為8.3）中L1鏈（25μM，序列：5'–GATGCGAGGCTATTCTGTGTGTGTGTGTGTGTGTGTGTGTGTGTGTGTGTGTGTGT-3'）與單壁CNT粉末（0.1毫克）混合。將混合物超聲處理1小時，然後以16,000 g高速離心30分鐘以去除聚集體。然後使用100 kD Amicon篩檢程式（由EMD Millipore提供）純化上清液，以去除過量的DNA。將L2鏈（10μM，序列：5'–AGAATAGCCTCGCATCCCACTTACCACTTA-3'）添加到純化的CNT-L1樣品中，並在2小時內從37℃退火至23℃，然後在23℃下培育16小時。L2包裹的CNT無需進一步純化而使用。
然後，在一個示例中，將L2包裹的CNT（0.4μL）與0.4μL稀釋的核酸奈米結構模板（10倍稀釋到15 mM MgCl2 溶液中）混合成6μL最終溶液，其中含有10 mM MgCl2 和400 mM NaCl（用於24 nm CNT間間距樣品），或10 mM MgCl2 、300mM NaCl和300 mM LiCl（用於16 /12 /10 nm CNT間間距樣品），或15 mM MgCl2 和600 mM NaCl（用於16 nm CNT間間距固定寬度的樣品）。將反應緩衝液在33℃下培育9小時，然後在不進一步純化的情況下在4℃下保存。
在一些實施例中，對於DNA塊晶體和DNA包裹的CNT的組裝，根據以前的報道使用了緩衝溶液（Y. Ke et al., DNA brick crystals with prescribed depths, Nature Chem. 6, 994-1002 (2014); Z. Zhao, Y. Liu, H. Yan, DNA origami templated self-assembly of discrete length single wall carbon nanotubes, Org. Biomol. Chem. 11, 596-598 (2013)，通過引用方式併入本申請）。
在步驟330中，核酸奈米結構模板在其非腔體區域被蝕刻。
在一些實施例中，通過與非腔體區域上的核酸鏈完全互補的分割核酸鏈，在非腔體區域上蝕刻核酸奈米結構模板（B. Wei et al., Complex Reconfiguration of DNA Nanostructures, Angew. Chem. Int. Ed. 2014, 53, 7475-7479, (2014)，通過引用方式併入本申請）。該蝕刻機理是基於互補DNA序列的雜交。當引入用於蝕刻核酸奈米結構模板的非腔體區域的鏈的特定核酸鏈時，其只能蝕刻掉在核酸奈米結構模板中與其完全互補配對（即，非腔體區域的鏈）。在這種蝕刻方法中，在非腔體區域去除一條核酸鏈顯示了在相鄰鏈上新暴露的立足點（toehold），因此能夠去除連接的核酸鏈，而無需用預先設計的外部立足點修飾該鏈。通過使用這種方法，可以將核酸奈米結構模板重新配置為規定的形狀，並且可以精確地控制蝕刻的厚度。
圖7顯示了在非腔體區域蝕刻核酸奈米結構模板的示例性過程。在該示例中，在蝕刻之後，核酸奈米結構模板的頂表面基本上是平坦的。在另一些實施例中，非腔體區域的頂表面可以高於或低於腔體區域的頂表面。
可以理解，在一些實施例中，可以省略步驟330，因此可以不重新配置核酸奈米結構模板的形狀。
平坦化核酸奈米結構模板的頂表面有助於去除奈米結構模板上的鹽殘留，特別是在腔體區域中的鹽殘留。由於毛細作用力現象，鹽殘留可能來自核酸奈米結構模板內的剩餘溶液。即，在水蒸發之後，剩餘溶液中的金屬鹽可能留在腔體區域內。蝕刻核酸奈米結構模板將降低毛細作用力和剩餘溶液，從而減少留在核酸奈米結構模板和CNT上的鹽殘留。
在步驟340中，通過使模板溶液與基板接觸，將核酸奈米結構模板沉積在基板上。
在一些實施例中，基板可以與上述方法100的步驟120中的基板相同。
在一些實施例中，將核酸奈米結構模板沉積到基板上可以包括：在基板上形成具有多個腔體的圖形化的對準層；將包含奈米結構模板的模板溶液浸漬在圖形化的對準層上；培育基板以將奈米結構模板擴散到腔體中。在一些實施例中，培育基板可以包括在密封腔室中使基板脫水或蒸發預定的時間段。在一些實施例中，每個腔體可以填充有一個核酸奈米結構模板，並且在另一些實施例中，每個腔體可以填充有一個或多個核酸奈米結構模板。
圖8（A）顯示了用於將核酸模板沉積到基板上的示例性過程。首先，在尺寸為0.35 cm2 的矽基板上旋塗聚甲基丙烯酸甲酯（PMMA）抗蝕劑（Allresist AR-P 672.045），並使用電子束光刻（Raith Voyager，在0.9 nA電流下的325μC/ cm2 的曝光劑量）進行圖形化。在該實施例中，製造了超過5×104 個PMMA腔體（表面密度〜2×107 腔體/cm2 ）。每個PMMA腔體沿x方向的長度為2.5μm，沿與x-z平面垂直的y方向的高度為150 nm。沿z方向的腔體寬度的最小值和最大值分別為180nm和250nm。圖形化PMMA層是在甲基異丁基酮（MIBK）和異丙醇（IPA）的1：3混合物中顯影，然後用IPA清洗並用氮氣乾燥。將CNT修飾的DNA奈米結構模板的溶液浸漬到光刻限定的圖案上。然後，將矽基板在密封腔室中保持2小時。在此過程中，DNA奈米結構模板擴散到了PMMA腔體中。然後，乾燥矽基板，然後剝離PMMA，僅在平坦的矽基板上留下對準的DNA奈米結構模板。在DNA沉積和PMMA剝離後，DNA奈米結構模板佔據了超過85％的初始腔體（計數了約600個腔體）。對600個腔體內的所有剩餘DNA奈米結構模板進行基於SEM的計數，測得的角度分布（其限定為DNA奈米結構模板的縱軸與基板x方向之間的差異）在±1°以內為56％，以及在±7°以內為90％。測得的角度分布綜合了以下因素的影響：PMMA腔體的製造缺陷、DNA排布期間的變化以及PMMA剝離過程中的干擾。值得注意的是，與以前以DNA為模板的無機材料的大規模排布的報道相比（A. M. Hung et al., Large-area spatially ordered arrays of gold nanoparticles directed by lithographically confined DNA origami, Nature Nanotech. 5, 121-126 (2010)），角度分布得到了改善。
DNA奈米結構模板的長度和PMMA腔體的長寬比都可能影響角度分布。與較短的DNA奈米結構模板（長度＜500 nm，1°±11°）相比，較長的DNA奈米結構模板（長度＞ 1μm）具有更窄的角度分布（0°±3.4°）。另外，具有較高長寬比（例如，10或更高）的PMMA腔體比具有較低長寬比（即，1至3或更低）的PMMA腔體具有更好的取向可控性。因此，較長的DNA奈米結構模板以及較高的PMMA腔體長寬比，對進一步改善角度分布是有益的。
在一些實施方案中，可以將核酸模板直接沉積在基板上，而無需在基板上形成具有多個腔體的圖形化的對準層。在一個實施例中，將230 nm厚的PMMA層旋塗到矽晶片上（頂部有300 nm厚的SiO2 ），並使用Raith Voyager系統（在9 nA的電流和780μC/ cm2 的劑量下）寫入精細對準標記圖案。對準標記圖案在MIBK和IPA的1：3混合物中顯影。使用DE400電子束蒸發系統沉積堆疊的鈦/金膜（5奈米厚的鈦和45奈米厚的金）。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。樣品用氮氣乾燥。然後，將組裝的CNT修飾的DNA奈米結構模板（即，在腔體區域中具有CNT的DNA奈米結構模板）的9μL溶液浸漬在經過氧等離子體清潔的標記矽晶片上，然後在室溫下培育1小時。之後，將剩餘的溶液用氮氣吹走。依次用75％、95％和99％的乙醇清洗矽晶片，然後空氣乾燥。相對於對準標記，配准了CNT修飾的DNA奈米結構模板的位置。
關於將核酸奈米結構模板沉積到基板上的方法的更多細節可以參考2020年3月31提交的標題為“在基板上沉積奈米結構模板的方法和奈米結構陣列”的PCT申請PCT/CN2020/082377，以及2020年4月1提交的標題為 “在基板上沉積奈米結構模板的方法和奈米結構陣列”的PCT申請PCT/CN2020/082777，其全部内容通過引用併入本申請。
在步驟350中，在基板上形成至少一個固定結構。該至少一個固定結構與至少一個核酸奈米結構模板的全部或部分相交，以將至少一個核酸奈米結構模板的全部或部分固定在基板上。
可以在如上所述的方法100的步驟130中找到關於在基板上形成至少一個固定結構的過程的一些細節，因此在此對其不再進行詳細說明。
在一個實施例中，將230 nm厚的PMMA層旋塗到沉積了CNT的矽晶片上。使用Raith Voyager系統（在400 pA的電流和750μC/cm2 的劑量下）寫入固定結構圖案。固定結構圖案在MIBK和IPA的1：3混合物中顯影。使用DE400電子束蒸發系統沉積5奈米厚的鈦和60奈米厚的金的堆疊膜。室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。然後，將樣品用氮氣乾燥。
圖9顯示了在基板上形成固定結構之後的核酸奈米結構模板的示例。在該示例中，在核酸奈米結構模板上形成兩個固定結構，並且通過兩個固定結構固定每個CNT的兩端。這樣，固定結構為奈米部分在基板上提供錨點。在一些其他實施例中，取決於例如奈米部分的長度、尺寸或形狀，可以在核酸奈米結構模板上形成三個或更多個固定結構。在一些實施例中，固定結構可以彼此間隔開地形成，從而使得奈米部分的一些部分未被固定結構覆蓋，用於隨後形成其他結構或元件。在一些實施例中，固定結構可以具有垂直于奈米部分的長度方向的細長形狀，如圖9所示的固定結構。在一些其他實施例中，固定結構可以具有適合於將奈米部分固定在基板上的任何其他形狀（例如，圓形，環形等）。
在步驟360中，核酸奈米結構模板的至少一部分被去除。
在一些實施例中，在去除步驟之前，核酸奈米結構模板的被去除部分未被至少一個固定結構覆蓋。在一些其他實施例中，所有核酸奈米結構模板被去除。
在一些實施例中，通過清洗工藝、熱退火工藝或化學氧化工藝去除核酸奈米結構模板的至少一部分。例如，用水和H2 O2 （5％）連續地清洗基板以去除核酸奈米結構模板。圖10顯示了去除核酸奈米結構模板之後的基板的示例。在該示例中，核酸奈米結構模板基本上從基板表面去除。通常，去除核酸奈米結構模板可以進一步減少留在基板和CNT上的鹽殘留。
通過使用如上所述的方法300，可以在基板上以期望的排列形成諸如CNT陣列的奈米部分陣列，並且可以消除污染而不降低CNT對準。因此，可以基於這些奈米部分陣列來構建諸如FET器件之類的高性能超小尺寸器件。
圖11顯示了根據本申請的一個實施例的形成FET器件的方法1100的流程圖。 方法1100可以包括以下步驟1110-1180。
在步驟1110中，在模板溶液中形成核酸奈米結構模板。
在一些實施例中，每個核酸奈米結構模板可包括至少一個腔體區域和在該至少一個腔體區域外部的非腔體區域。本領域技術人員應當理解，在其他一些實施例中，核酸奈米結構模板可具有平坦表面或其他非平坦表面。
在步驟1120中，將至少一條奈米線與模板溶液混合，以將至少一條奈米線組裝到核酸奈米結構模板上。
在一些實施例中，當核酸奈米結構模板包括至少一個腔體區域和在該至少一個腔體區域外部的非腔體區域時，至少一條奈米線被組裝到核酸奈米結構模板的至少一個腔體區域中。
在其他一些實施例中，當核酸奈米結構模板具有平坦表面時，將至少一條奈米線組裝到形成核酸柄的平坦表面的一部分上。
可以理解，可以預先製備包含具有修飾的奈米線的核酸奈米結構模板或任何其他奈米結構模板的模板溶液。
在步驟1130中，在非腔體區域蝕刻核酸奈米結構模板。
在步驟1140中，通過使模板溶液與基板接觸，將至少一個核酸奈米結構模板沉積到基板上。
在步驟1150中，在基板上形成至少一個固定結構，其中，該至少一個固定結構與至少一條奈米線的全部或部分相交，以將至少一條奈米線的全部或部分固定在基板上。
在步驟1160中，去除未被固定結構覆蓋的至少一個核酸奈米結構模板的至少一部分。
方法1100的上述步驟1110-1160與方法300的步驟310-360相似，因此在此不再進行詳細說明。
在步驟1170中，沿著至少一條奈米線在基板上形成源極接觸和汲極接觸。
在一些實施例中，源極接觸和汲極接觸可以包括任何合適的接觸金屬，包括但不限於金（Au）、鈦（Ti）、鈀（Pd）、鈧（Sc）等，其使用標準沉積工藝（例如，蒸發，濺射等）形成。
圖12（a）顯示在形成源極接觸和汲極接觸之後的器件的示例。在該示例中，在CNT上形成兩個固定結構，並且在兩個相鄰的固定結構之間形成源極接觸和汲極接觸。可以看出，CNT可以通過兩個固定結構固定，其中固定結構之間的部分與源極接觸和汲極接觸相交，而某些CNT的突出到固定結構外部的端部可以不用於FET構造。
可以使用常規的金屬或聚合（poly）形成方法來形成源極接觸和汲極接觸。在一個示例中，將230 nm厚的PMMA層旋塗到CNT陣列上，然後用Raith Voyager系統（在400 pA的電流和750μC/ cm2 的劑量下）寫入源極電極和汲極電極圖案。源極電極和汲極電極圖案在MIBK和IPA的1：3混合物中顯影。使用DE400電子束蒸發系統沉積0.5奈米厚的鈦、30奈米厚的鈀和40奈米厚的金的堆疊膜。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。然後，用氮氣乾燥樣品。
在步驟1180中，在源極接觸和汲極接觸之間並且沿著至少一條奈米線形成閘極結構。
在一些實施例中，閘極結構包括閘極介質和閘極接觸。閘極介質可以包括任何合適的介電材料，包括但不限於SiO2、Al2O3、HfO2、Si3N4、Y2O3等，其使用標準沉積工藝例如蒸發、濺射等形成。
圖12（b）和圖12（c）顯示了形成閘極結構之後的器件的示例。在此示例中，將230 nm厚的PMMA對準層旋塗到矽晶片上，然後用Raith Voyager系統（在400 pA的電流和750μC/ cm2 的劑量下）寫入通道圖案。首先使用DE400電子束蒸發系統沉積1 nm厚的釔金屬膜。在丙酮中於70℃下進行剝離。然後，釔膜在250℃的空氣中被氧化。然後，將230 nm厚的PMMA層旋塗到包覆有Y2O3的矽晶片上，然後用Raith Voyager系統（在400 pA的電流和750μC/ cm2 的劑量下）寫入閘極電極圖案。閘極電極圖案在MIBK和IPA的1：3混合物中顯影。接下來，在90℃下通過原子層沉積（Beneq）沉積8 nm厚的HfO2，以形成閘極介質。最後使用DE400電子束蒸發系統沉積了15奈米厚的鈀膜。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。然後，用氮氣乾燥樣品。這樣，可以形成閘極接觸。
在一些實施例中，還形成連接到源極接觸、汲極接觸和閘極結構的接觸墊。這些接觸墊可以用於所構造的CNT FET的電測量。
在一示例中，首先將230 nm厚的PMMA層旋塗到樣品上。使用Raith Voyager系統（在9 nA的電流和750μC/ cm2 的劑量下）暴露出接觸墊圖案。接觸墊圖案在MIBK和IPA的1：3混合物中顯影，然後用氮氣乾燥。使用DE400電子束蒸發系統沉積5奈米厚的鈦和70奈米厚的金的堆疊膜。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。然後，用氮氣乾燥樣品。
在一些實施例中，在形成閘極結構之後，可以從基板的表面去除固定結構。
在一些實施例中，單個CNT具有一個源極接觸、一個汲極接觸和一個閘極結構以形成單通道CNT FET。在圖13（a）和圖13（b）中顯示了單通道CNT FET的示例，其中圖13（a）是單通道CNT FET的側視圖，圖13（b）是單通道CNT FET的俯視圖。
在一些實施例中，具有共同源極接觸、共同汲極接觸和共同閘極結構中的兩個、三個、四個或更多個CNT可以用於形成多通道CNT FET。在圖14（a）和圖14（b）中顯示了多通道CNT FET的示例，其中圖14（a）是多通道CNT FET的側視圖，圖14（b）是多通道CNT FET的俯視圖。
在室溫下，在與Keithley 4200 SCS半導體器件分析儀連接的探針台中，對使用上述工藝形成的CNT FET樣品進行了某些電測量。圖15（a）和圖15（b）分別顯示了單通道CNT FET和多通道CNT FET的Ids -Vgs 曲線和gm -Vgs 曲線。如圖15（a）所示，在亞閾值擺幅的熱電子極限（即60mV / dec）下，單通道CNT FET（通道長度為200nm）表現出10μA/ CNT的導通電流（-0.5V的Vds ）。如圖15（b）所示，在-0.5V的Vds 下，多通道CNT FET（通道長度為200nm，CNT間間距為24nm）表現出-0.26V的Vth、106 的Ion / Ioff 、154μA/μm的導通電流密度（在-1.5 V的Vgs 下）和100 mV / dec的亞閾值擺幅。gm 和Gon 值分別為0.37 mS /μm和0.31 mS /μm。
實施例
本實施例是可以使用根據本申請的實施方式的方法構造高性能電晶體的實施例。
在規劃中的高性能節能場效應電晶體（FET）（參考文獻1、參考文獻2）中，通常需要均勻間隔的小間距（單個FET中兩個相鄰通道之間的間隔）半導體通道。較小的通道間距會帶來更高的集成密度和導通狀態性能，但存在在低維半導體（例如，碳奈米管（CNT））中增強的破壞性短程遮罩和靜電相互作用的風險（參考文獻3）；而均勻排列的對準方式則將影響導通狀態/關斷狀態之間切換的通道混亂降至最低（參考文獻4）。因此，儘管高密度的CNT薄膜表現出與矽FET相當的導通狀態性能（參考文獻5、參考文獻6），但是由於陣列中的混亂現象，觀察到了降低的閘極調製和增加的亞閾值擺幅（參考文獻3、參考文獻5）。
DNA等生物分子（參考文獻7、參考文獻8）可用於將CNT組織成規定的陣列（參考文獻9-參考文獻11）。基於奈米管電子器件的空間受限集成（SHINE），生物製造進一步縮小了均勻間隔的通道間距，使其超出了光刻的可行性（參考文獻12）。但是，沒有一個生物模板化的CNT FET（參考文獻12至參考文獻14）表現出與光刻（參考文獻15）或薄膜方法（參考文獻3、參考文獻5、參考文獻6、參考文獻16至參考文獻18）構造出的CNT FET相當的性能。同時，在生物模板材料的表面佈置期間，寬的取向分佈（參考文獻19）阻止了其大規模排列。
在這裡，我們表明，奈米級生物分子組裝體的小區域可以集成到固態高性能電子器件的大陣列中。我們使用通過SHINE組裝的平行半導體CNT陣列作為模型系統（參考文獻12）。在FET通道介面處，我們觀察到高濃度DNA/金屬離子引起的導通狀態性能降低。使用固定後清洗方法，我們消除了污染，而不會降低CNT的對準。基於均勻的CNT間間距和乾淨的通道介面，我們構建了固態多通道PMOS（p通道金屬氧化物半導體）CNT FET，其同時具有高導通狀態性能和快速的開/關切換性能。使用光刻限定的聚甲基丙烯酸甲酯（PMMA）腔體在空間上限定CNT修飾的DNA模板的位置，我們展示了在0.35 cm2 面積的基板上按規定的幾何形狀對準的陣列。在生物電子介面上構建高性能超大規模器件可以實現後矽時代的各種應用，例如具有奈米到釐米陣列可擴展性的多工生物分子感測器（參考文獻20）和3D FET。
我們使用基於DNA的SHINE（參考文獻12）組裝了以DNA模板的CNT陣列。我們應用了固定後清洗方法（圖16A）以去除DNA模板。從表面沉積的DNA模板的CNT陣列開始，DNA模板的CNT陣列的兩端首先通過沉積的金屬條固定在矽晶片上（圖16A中的第一步）。通過依序用水和低濃度H2 O2 清洗，輕輕去除DNA模板和DNA螺旋內的高濃度金屬鹽（1至2 M）（圖16A和圖22中的第二步）。在清洗期間，CNT間間距和組裝的CNT的對準品質沒有降低（圖16B、圖20和圖21）。
為了探索單鏈DNA（ssDNA）在通道介面的影響，我們首先將源極電極和汲極電極製造在清洗後的CNT陣列上（圖16C，左）。接下來，將ssDNA專門引入預定的通道區域中（圖16C中的第一步，通道長度為200nm）。最後，依序製造HfO2 的閘極介質和Pd的閘極電極（圖16C中的第二步驟和第三步驟和圖23）。
在我們構建的19個FET中，有63％（19個中的12個）顯示出典型的閘極調製（Ion / Ioff 超過103 ，圖24）。其他7個器件的Ion / Ioff ＜ 5，這是由在陣列中內金屬CNT的存在引起的。在-0.5 V的源漏偏置（Vds ）下，一種典型的多通道含DNA的CNT FET（圖16D）顯示出在-2V附近的閾值電壓（Vth），在-3 V的閘源偏置（Vgs ）時導通電流密度為50μA/μm（相對於CNT間間距歸一化），亞閾值擺幅為146 mV每十進數（mV/decade），峰值跨導（gm ）為23μS/μm，且導通狀態電導（Gon ）為0.10 mS /μm。所有12個可操作的FET的統計資料均顯示出-2±0.10 V的Vth 分佈，4-50μA/μm的導通電流密度和164±44 mV每十進數的亞閾值擺幅（圖24A）。在重複測量期間，傳輸性能穩定（圖24C）。
我們將上述含DNA的FET在真空下於400℃退火30分鐘，以熱分解ssDNA（參考文獻22），然後重新表徵傳輸性能。與未退火的樣品相比，熱退火（圖16D、圖23和圖31）稍微偏移了平均Vth （約0.35 V，退火後的Vth 為-1.65±0.17 V），並且平均亞閾值擺幅增加了約70 mV每十進數（退火後的亞閾值擺幅為230±112mV每十進數）。退火後，包括gm 和Gon 在內的其他導通狀態性能以及FET形態基本不變。
為了從生物模板構建高性能CNT FET，我們將複合閘極介質（Y2 O3 和HfO2 ）沉積到清洗後的通道區域中，而不是引入ssDNA（圖17，A和B，圖14和圖26）。在所有已構造的FET中，有54％（11個中的6個）示出了閘極調製（圖27）。11個FET中的其它5個在通道內包含至少一個金屬CNT（圖30）。使用相同的製造工藝，我們還構建了另外9個可操作的單通道無DNA CNT FET，用於比較傳輸性能（圖13）。在亞閾值擺幅的熱電子極限（即，60 mV每十進數，圖17C和圖25）下，具有最高導通狀態性能的單通道CNT FET（通道長度〜200 nm）表現出的導通電流為10μA/ CNT（Vds為-0.5V）。
在-0.5 V的Vds 處，具有最高導通狀態性能（圖17D和圖28）的多通道無DNA CNT FET（通道長度〜200 nm，CNT間間距為24 nm）表現出-0.26 V的Vth ，導通電流密度為154μA/μm（在-1.5 V的Vgs 時），並且亞閾值擺幅為100 mV每十進數。gm 和Gon 值分別為0.37 mS /μm和0.31 mS /μm。gm -Vgs 曲線中的雜訊可能源自複合閘結構內的熱雜訊、混亂和散射。在Vds 為-0.8V時，導通狀態電流進一步增加至〜250μA/μm，gm 為0.45 mS /μm，亞閾值擺幅為110 mV每十進數。
當通道長度的尺度為100 nm時，我們實現了300μA/μm的導通電流密度（在-0.5 V的Vds 和-1.5 V的Vgs 時），以及亞閾值擺幅為160 mV每十進數（圖29）。因此，Gon 和gm 值都提高到0.6 mS /μm。無DNA的CNT FET表現出與對準的化學氣相沉積（CVD）生長的CNT陣列的薄膜FET（參考文獻28、參考文獻29）相當的Ids ，即使CNT密度小60％（〜40 CNTs /μm相對於（參考文獻28、參考文獻29）中大於100 CNTs /μm）。有效去除污染物（例如DNA和金屬離子）以及更短的通道長度有助於提高Ids 。值得注意的是，先前的研究直接將CNT直接固定在源極電極和汲極電極上（參考文獻13），但是由於無法從電極接觸區域完全去除污染物，因此導通狀態性能（gm 和Gon ）降低了10倍。
在類似的通道長度和Vds （即，-0.5 V）下，我們使用CVD生長或聚合物包裹的CNT對常規薄膜FET的電流傳輸性能（即，gm 和亞閾值擺幅）進行了基準測試（參考文獻3、參考文獻5、參考文獻16至參考文獻18、參考文獻23至參考文獻27）（圖17E、圖32和圖33）。在相同的固態DNA模板FET中，可以同時實現高導通態性能（約0.37 mS /μm的gm ）和快速開/關切換（約100 mV每十進數的亞閾值擺幅）；而具有類似亞閾值擺幅（約100 mV每十進數）的薄膜CNT FET的gm 減小了50％以上（圖32）。
此外，將多通道（平均值為103mV每十進數）與單通道CNT FET之間的亞閾值擺幅差（圖25中的平均值為86mV /十進數）減小為17mV每十進數。理論模擬表明，在相同的閘構造下，CNT的直徑不均勻（參考文獻6）和對準混亂（包括交叉的CNT）（參考文獻5）會提高亞閾值擺幅（參考文獻4）。我們在AFM圖像（圖19）和TEM圖像（圖18）中觀察到了DNA包裹的CNT的寬直徑分佈。因此，上述較小的亞閾值擺幅差表明使用SHINE進行有效的閘極調製和均勻間隔的CNT對準（參考文獻12），即在通道區域內不存在交叉/分束的CNT。
所有可操作的多通道無DNA FET的統計資料均顯示-0.32±0.27 V的Vth ，25至154μA/μm的導通電流密度（在-0.5 V的Vds 和-1.5 V的Vgs 時）以及103 ±30 mV每十進數的亞閾值擺幅。在FET內不同數量的窄CNT（即，直徑＜1nm）導致導通電流密度的寬分佈。由於Schottky勢壘和帶隙隨著CNT直徑的減小而增加，因此通常觀察到的碳奈米管電導率要比直徑大於1.4 nm的碳奈米管電導率低（參考文獻30、參考文獻31）。
當比較含DNA的FET和不含DNA的FET之間的傳輸性能差異時（圖31），我們觀察到Vth 很大程度上的負移（-2V相對於-0.32 V），在正Vgs 時較高的Ids （大多數為10到200 nA /μm相對於0.1到10 nA /μm），和超過小一個數量級的gm （4至50μS/μm相對於70至370μS/μm）。因此，在多通道FET內的高濃度ssDNA破壞了傳輸性能。由於存在不溶性退火產物，例如金屬磷酸鹽，熱退火不能完全消除該影響（參考文獻22）。
當將CNT修飾的DNA模板沉積在平坦的矽晶片上時，無限定的表面旋轉會形成了DNA模板的隨機取向。我們通過使用3D聚合物型腔體限定大面積佈置期間的表面取向來解決此問題。我們首先以規定的CNT間間距為16 nm（每個陣列2個CNT）組裝了固定寬度的CNT陣列（圖34）。接下來，在PMMA覆蓋的矽基板上的典型500μm x 500μm的寫入場中（在0.35 cm2 的基板上有20個以上的寫入場），我們製作了密集對準的鋸齒狀護牆狀PMMA腔體（腔體密度約為2×107 腔體/cm2 ）。沿z方向的最小設計寬度和最大設計寬度分別為180 nm和250 nm。
在DNA沉積和PMMA剝離後（圖8(B)），＞ 85％的初始腔體（計數到約600個腔體）被DNA模板佔據（圖8(B)，圖25）。基於每次掃描電子顯微鏡（SEM）的計數，對600個腔體位置內的所有剩餘DNA模板進行計數，所測得的角度分佈（定義為DNA模板的縱向軸線與基板的x方向之間的差）在±1°內為56％，在±7°內為90％（圖8(B)）。該值包括來自以下因素的可改善的影響：PMMA腔體位置的製造缺陷、DNA佈置期間的變化以及來自PMMA剝離的任何干擾。值得注意的是，與以前大規模佈置DNA模板材料相比，角度分佈仍得到了改善（參考文獻19）。因為CNT嵌入在DNA溝槽內，並被DNA螺旋遮罩了SEM檢測器，所以CNT在SEM下不可見。
DNA模板的長度和PMMA腔體的長寬比都會影響角度分佈。與較短的DNA模板（長度＜ 500 nm）的角度分佈（圖8(B)中為1°±11°）相比，較長的DNA模板（長度＞ 1μm）的角度分佈較窄（圖8(B)中為0°±3.4°）。另外，具有高長寬比（即，圖8(B)中的10）的PMMA腔體比具有低長寬比（即，圖36中的1）的PMMA腔體具有更好的取向可控性。因此，更長的DNA模板以及更高的PMMA腔體長寬比，對為了進一步改善角度分佈是有益的。因為PMMA腔體比DNA模板寬，所以我們在幾個PMMA腔體內觀察到多達3個DNA模板，以及DNA模板沿x和z方向的偏移。值得注意的是，即使對於飽和的DNA溶液，DNA模板也不能完全覆蓋PMMA腔體。
具有與DNA結構相同的形狀和尺寸的二維親水性表面圖案可以引導沉積的DNA結構的取向（參考文獻32）。然而，很難設計出適應于具有可變長度的DNA模板的圖案。反之，有效的空間限制主要取決於DNA模板的長度和PMMA腔體的長寬比，並且適用于不規則模板長度。因此，各向異性的生物模板化的CNT陣列可以沿著腔體的縱向方向排列（圖37）。
將CNT間間距縮小到10 nm以下，對進一步提高導通狀態性能可能是有益的。但是，在2 nm的CNT間間距下，增強的靜電相互作用可能會影響開/關切換。因此，需要驗證CNT間間距與CNT FET的性能指標之間的相關性。與通過常規光刻技術進行的大面積製造以及塊共聚物的定向組裝相結合，生物分子組裝可以為大面積的可程式設計電子器件提供高解析度範例。複合電子生物器件還可以集成電刺激和生物輸入/輸出，從而產生超大規模感測器或生物致動器。
實施例的材料和實驗方法
1. 原子力顯微鏡（ AFM ）
將所製備7 uL的CNT修飾的DNA模板溶液沉積在尺寸為1 cm2 的矽片上，然後在50％、95％和99.5％的乙醇中逐步清洗。通過敲擊模式將樣品成像在多模式SPM（Vecco）上。
2. 掃描電子顯微鏡（ SEM ）
將所製備7 uL的CNT修飾的DNA模板溶液沉積在尺寸為1 cm2 的矽片上，然後在50％、95％和99.5％的乙醇中逐步清洗。將乾燥的矽晶片在HITACHI S-4800系統上成像，該系統在5 kV的高真空下運行。
3. 透射電子顯微鏡（ TEM ）
將所製備0.6uL（未經純化）的CNT修飾的DNA模板稀釋到5uL水中，並吸附在輝光放電的碳覆蓋的TEM網格上4分鐘。然後擦去殘留的溶液，然後使用6 uL 2％甲酸鈾醯水溶液進行陰性染色（7秒），並快速清洗。使用在120 kV下運行的JEOL 2100進行成像。
4. 釐米級取 向佈置
首先，用聚甲基丙烯酸甲酯（PMMA）抗蝕劑（Allresist AR-P 672.045）旋塗尺寸為0.35 cm2 的矽基板，並使用電子束光刻（Raith Voyager，在0.9 nA電流下的暴露劑量為325 uC / cm2 ）將其圖形化。圖形化的PMMA層在甲基異丁基酮（MIBK）和異丙醇（IPA）的1：3混合物中顯影，然後用IPA清洗並用氮氣乾燥。將CNT修飾的DNA模板溶液浸漬在光刻限定的圖案上。然後，將矽襯底在密封腔室中保持2小時。在此過程中，DNA模板擴散到PMMA腔體中。然後，乾燥矽基板，然後進行PMMA剝離，僅將排列的DNA模板留在平坦的矽基板上。最後，我們用SEM對樣品成像。
5. 去除 DNA 模板
我們應用以下過程在保持CNT對準的同時去除組裝的DNA模板：（1）利用電子束光刻在矽晶片上製造對準標記；（2）將CNT修飾的DNA模板沉積在矽晶片上，然後用低倍率SEM記錄位置；（3）製作金屬條，將組裝好的CNT陣列固定在矽晶片上；（4）通過連續地用水和H2 O2 清洗去除DNA模板。我們使用了來自NIST的按長度分類的CNT（半導體純度＞ 95％），長度範圍為300-1000 nm。
對準標記：
將230 nm厚的PMMA層旋塗到矽晶片上（頂部有300 nm厚的SiO2 ），並使用Raith Voyager系統（在9 nA的電流和780 uC / cm2 的劑量下）寫入精細對準標記圖案。對準標記圖案是在MIBK和IPA的1：3混合物中顯影的。使用DE400電子束蒸發系統沉積堆疊的鈦/金膜（5奈米厚的鈦和45奈米厚的金）。室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。用氮氣乾燥樣品。
CNT 沉 積和記錄：
將9 uL的組裝的CNT修飾的DNA模板的溶液浸漬在氧等離子體清潔的標記矽晶片上，然後在室溫下培育1小時。之後，將剩餘的溶液用氮氣吹走。依序用75％、95％和99％的乙醇清洗矽晶片，然後空氣乾燥。然後，在SEM下以低倍率（在1 kV下操作）對矽晶片成像。相對於對準標記，記錄了CNT修飾的DNA模板的位置。
CNT 固定和 DNA 去除：
將230nm厚的PMMA層旋塗到CNT沉積的矽晶片上。使用Raith Voyager系統（在400 pA的電流和750 uC / cm2 的劑量下）寫入金屬條圖案。金屬條圖案是在MIBK和IPA的1：3混合物中顯影的。使用DE400電子束蒸發系統沉積5奈米厚的鈦和60奈米厚的金的堆疊膜。室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。用氮氣乾燥樣品。然後，通過依序用水和H2 O2 （5％）清洗進行DNA去除。
6. FET 構造
對於FET構造，我們使用電子束光刻技術將源極/汲極/閘極電極製造到組裝的CNT陣列上並構造電接觸墊。
源 極電極 / 汲極 電極：
將230 nm厚的PMMA層旋塗到清潔的CNT陣列上，然後用Raith Voyager系統（在400 pA的電流和750 uC / cm2 的劑量下）寫入源極電極和汲極電極圖案。源極電極和汲極電極圖案是在MIBK和IPA的1：3混合物中顯影的。使用DE400電子束蒸發系統沉積0.5奈米厚的鈦、30奈米厚的鈀和40奈米厚的金的堆疊膜。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。用氮氣乾燥樣品。
閘極電極：
接下來，將230 nm厚的PMMA層旋塗到矽晶圓上，然後用Raith Voyager系統（在400 pA的電流和750 uC / cm2的劑量下）寫入通道圖案。首先使用DE400電子束蒸發系統沉積1奈米厚的釔金屬膜。於70℃在丙酮中進行剝離。然後，釔膜在250℃的空氣中被氧化。
然後，將230 nm厚的PMMA層旋塗到覆蓋有Y2 O3 的矽晶片上，然後用Raith Voyager系統（在400 pA的電流和750 uC / cm2 的劑量下）寫入閘極電極圖案。閘極電極圖案是在MIBK和IPA的1：3混合物中顯影的。接下來，在90℃下通過原子層沉積（Beneq）沉積8奈米厚的HfO2 。最後，使用DE400電子束蒸發系統沉積了15奈米厚的鈀膜。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。用氮氣乾燥樣品。
接觸墊：
為了製造連接到電極的較大電接觸墊，首先將230 nm厚的PMMA層旋塗到樣品上。使用Raith Voyager系統（在9 nA的電流和750 uC / cm2的劑量下）暴露出接觸墊圖案。接觸墊圖案是在MIBK和IPA的1：3混合物中顯影的，然後用氮氣乾燥。使用DE400電子束蒸發系統沉積5奈米厚的鈦和70奈米厚的金的堆疊膜。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。然後，用氮氣乾燥樣品。
CNT FET 的電測量：
於室溫下，在連接到Keithley 4200 SCS半導體器件分析儀的探針台中，對所構造的CNT FET進行電測量。
7. 在通道介面引入 ssDNA
在製造源極電極/汲極電極之後，我們應用以下過程在通道介面處引入ssDNA，並相應地構建閘極介質：（1）將230 nm厚的PMMA層旋塗到晶片上，然後用Raith Voyager系統（在400 pA的電流和750 uC / cm2 的劑量下）寫入閘極電極圖案。閘極電極圖案是在MIBK和IPA的1：3混合物中顯影的；（2）將10uL的L1溶液（1 uM）浸漬在固定的CNT陣列上，並于室溫下培育1.5小時；（3）將剩餘的溶液用氮氣吹走，然後依序用75％、95％和99％的乙醇清洗；（4）在90℃下，通過原子層沉積（Savannah）在顯影的圖案內生長了9 nm厚的HfO2 介質。使用DE400電子束蒸發系統沉積15奈米厚的鈀膜。於室溫下在丙酮中未經超聲進行剝離，然後用乙醇清洗。用氮氣乾燥樣品。
之後，使用上面“FET構造”部分中的相同方法執行接觸墊和電測量。
實施例的 FET 性能的進一步優化
為了進一步提高FET性能，有必要在降低亞閾值擺幅的同時增加導通狀態電導。
為了提高導通狀態電導，以前的報導中提出了幾種策略。例如，當施加高達6 V的閘極過驅動（Vgs -Vth ）時，據報導導通電流密度約為0.5 mA / um（在100 nm Lch 時）（參考文獻5）。但是，在超大規模技術節點上，電源電壓（Vdd ）通常低於1 V，這限制了Vgs 的可用電壓範圍。同時，將CNT密度提高到500 CNT / um，並將通道長度的縮小為10 nm，也可以提供0.8 mA / um的導通電流密度（在3 V左右的閘極過驅動時）（參考文獻6）。但是，由於在高CNT密度下具有較強的CNT間遮罩作用，因此高CNT密度在提高每個CNT的電導率方面也帶來了挑戰。結果，在相同的通道長度下，每個CNT的導通狀態電導降低到小於2 uA / CNT，約為單通道CNT FET的10％（參考文獻33）。此外，由於破壞性的交叉CNT和在高CNT密度下的直徑分佈，會產生大約500 mV每十進數的亞閾值擺幅。使用3D DNA奈米溝槽，可以最大程度地減少交叉CNT的形成。因此，通過探索CNT間間距與導通狀態電導之間的相關性，優化的CNT間間距可以在更高的CNT密度和更低的CNT間相互作用之間平衡競爭需求。連同短通道設計，將最大化多通道CNT FET的導通狀態電導。
國際半導體技術路線圖（參考文獻1）建議將亞閾值擺幅減小至60-80 mV每十進數。值得注意的是，減小亞閾值擺幅不會降低導通狀態電導。在由薄膜CNT陣列構成的CNT FET中，已經報導了60 mV每十進數的亞閾值擺幅（參考文獻34）。然而，導通電流密度僅為100 nA / um，無法滿足高性能電子器件的要求。根據我們的展示，多通道CNT FET的亞閾值擺幅略高於單通道CNT FET的亞閾值擺幅。由於不存在交叉的CNT，因此直徑分佈的差值很小（17 mV每十進數）。因此，當具有均勻直徑的CNT可用時，3D DNA奈米溝槽原則上可以構建亞閾值擺幅與單通道CNT FET相同的多通道CNT FET。將亞閾值擺幅進一步減小到熱電子極限（60 mV每十進數）或甚至更低取決於閘極效率。例如，使用石墨烯接觸設計，單通道CNT FET已被證明具有低於60 mV每十進數的亞閾值擺幅和8 uA / CNT的導通狀態電流（參考文獻35）。與當前的金屬接觸相比，將石墨烯接觸的設計集成到多通道CNT FET內可以促進開/關切換。
更高的CNT純度對於提高FET構建的成功率也是必需的。對於規劃中的CNT FET架構，95％的半導體CNT純度在六通道CNT FET中產生73％的成功率，在十二通道FET中產生54％的成功率。考慮到高性能微處理器包含多達10億個FET，為確保所有FET正常工作，半導體CNT純度必須高於99.99999998％。
為實施例製造具有設計器寬度和陣列間間距的 CNT 陣列
在數位電路中，在各個FET外部具有比半導體通道間距更大的間距值是很常見的。例如，在矽電路中，三星的14 nm技術節點具有49 nm的均勻鰭間距（FET寬度小於250 nm）；而相鄰FET中兩個最靠近的鰭之間的間距可能高達700 nm，比鰭間距大13倍。在英特爾的22 nm、14 nm和10 nm 矽技術節點中也觀察到了類似的間距差。兩個最接近的FET之間的較大間距可以容納互連金屬線。更大的FET間間距根據不同的電路架構可調整地定制。
現有的薄膜方法採用組裝後蝕刻方法來製備具有設計器寬度、陣列間間距和超過釐米級CNT計數的陣列。連續的CNT薄膜，首先覆蓋基板的整個表面。然後，引入組裝後蝕刻（通過氧等離子體）以將CNT從通道區域中蝕刻掉（圖37A）。因此，可以根據FET /電路佈局製造定制陣列寬度和陣列間間距。重要的是，陣列間間距對於避免雜散的傳導路徑（參考文獻37）和容納金屬接觸是必需的。根據報導，在接觸下方存在CNT會降低金屬接觸對基板表面的黏著力（參考文獻6）。組裝後蝕刻之後，將全表面覆蓋的CNT薄膜蝕刻成幾個單獨的陣列，寬度大約在50 nm至幾百奈米之間，以適應FET佈局。
相比之下，我們展示了一種實現說明書中設計器寬度、陣列間距和CNT計數的不同策略（圖37B）。使用3D DNA奈米溝槽，可將CNT陣列與設計器的CNT間間距和CNT計數組裝在固定寬度的3D DNA模板上。每個陣列的CNT計數可以通過不同的模板寬度進行程式設計。然後，將已組裝的CNT陣列佈置在預形成的PMMA腔體內，然後進行PMMA剝離和DNA去除。不進行後組裝蝕刻，在釐米級取向佈置後將展示了規定的陣列間間距。由於陣列間間距是通過PMMA腔體的光刻來限定的，因此原則上其可以進一步縮小200 nm以下。因此，最大陣列密度約為105 / cm，接近10奈米技術節點處的矽鰭（小於3 * 105 / cm）。我們的方法的陣列寬度和陣列間間距也類似於組裝後蝕刻方法製造的陣列寬度和陣列間間距。
實施例的參考文獻
1.The International Technology Roadmap for Semiconductors: 2013 .
2. G. Hillset al. , Understanding energy efficiency benefits of carbon nanotube field-effect transistors for digital VLSI,IEEE Trans. Nanotech. 17 , 1259-1269 (2018).
3. Q. Caoet al. , Arrays of single-walled carbon nanotubes with full surface overage for high-performance electronics,Nature Nanotech. 8 , 180-186 (2013).
4. G. J. Brady, K. R. Jinkins, M. S. Arnold, Channel length scaling behavior in transistors based on individual versus dense arrays of carbon nanotubes,J. Appl. Phys. 122 , 124506 (2017).
5. G. J. Bradyet al. , Quasi-ballistic carbon nanotube array transistors with current density exceeding Si and GaAs,Sci. Adv. 2 , e1601240 (2016).
6. Q. Cao, J. Tersoff, D. B. Farmer, Y. Zhu, S.-J. Han, Carbon nanotube transistors scaled to a 40-nanometer footprint,Science 356 , 1369-1372 (2017).
7. H. A. Becerril, A.T.Woolley, DNA-templated nanofabrication,Chem. Soc.Rev. 38 , 329-337 (2009).
8. M. R. Jones, N. C. Seeman, C. A. Mirkin, Programmable materials and the nature of the DNA bond,Science 347 , 1260901 (2015).
9. S.-P. Han, H. T. Maune, R. D. Barish, M. Bockrath, W. A. Goddard, III, DNA-linker-induced surface assembly of ultra dense parallel single walled carbon nanotube arrays,Nano Lett. 12 , 1129-1135 (2012).
10. A. Mangalum, M. Rahman, M. L. Norton, Site-specific immobilization of single-walled carbon nanotubes onto single and one-dimensional DNA origami,J. Am. Chem. Soc. 135 , 2451-2454 (2013).
11. H. Peiet al. , Organizing end-site-specific SWCNTs in specific loci using DNA,J. Am. Chem. Soc. 141 , 11923-11928 (2019).
12. W. Sun et al., Precise pitch-scaling of carbon nanotube arrays within threedimensional DNA nanotrenches,Science (2020).
13. H. T. Mauneet al. , Self-assembly of carbon nanotubes into twodimensional geometries using DNA origami templates,Nature Nanotech. 5 , 61-66 (2010).
14. K. Keren, R. S. Berman, E. Buchstab, U. Sivan, E. Braun, DNA-templated carbon nanotube field-effect transistor,Science 302 , 1380-1382 (2003).
15. S.-J. Hanet al. , High-speed logic integrated circuits with solutionprocessed self-assembled carbon nanotubes,Nature Nanotech. 12 , 861-865 (2017).
16. D. Zhonget al. , Gigahertz integrated circuits based on carbon nanotube films,Nature Electron. 1 , 40-45 (2018).
17. C. Zhaoet al. , Exploring the performance limit of carbon nanotube network film field-effect transistors for digital integrated circuit applications,Adv. Funct. Mater. 29 , 1808574 (2019).
18. L. Liuet al. , Carbon nanotube complementary gigahertz integrated circuits and their applications on wireless sensor interface systems,ACS Nano 13 , 2526-2535 (2019).
19. A. M. Hunget al. , Large-area spatially ordered arrays of gold nanoparticles directed by lithographically confined DNA origami,Nature Nanotech. 5 , 121-126 (2010).
20. N. Nakatsukaet al. , Aptamer-field-effect transistors overcome Debye length limitations for small-molecule sensing,Science 362 , 319-324 (2018).
22. F. Zhouet al. , Programmably shaped carbon nanostructure from shapeconserving carbonization of DNA,ACS Nano 10 , 3069-3077 (2016).
23. Q. Cao, S.-J. Han, G. S. Tulevski, Fringing-field dielectrophoretic assembly of ultrahigh-density semiconducting nanotube arrays with a self-limited pitch,Nature Commun. 5 , 5071 (2014).
24. J. Wuet al. , Self-assembly of semiconducting single-walled carbon nanotubes into dense, aligned rafts,Small 9 , 4142-4148 (2013).
25. Y. Caoet al. , Radio frequency transistors using aligned semiconducting carbon nanotubes with current-gain cutoff frequency and maximum oscillation frequency simultaneously greater than 70 GHz,ACS Nano 10 , 6782-6790 (2016).
26. J. Wu, A. Antaris, M. Gong, H. Dai, Top-down patterning and selfassembly for regular arrays of semiconducting single-walled carbon nanotubes,Adv. Mater. 26 , 6151-6156 (2014).
27. D. Leeet al. , Three-dimensional fin-structured semiconducting carbon nanotube network transistor,ACS Nano 10 , 10894-10900 (2016).
28. M. M. Shulakeret al. , High-performance carbon nanotube field-effect transistors,IEEE Int. Electron Devices Meeting in San Francisco CA 33.6.1-33.6.4 (2014).
29. Y. Huet al. , Growth of high-density horizontally aligned SWNT arrays using Trojan catalysts,Nature Commun. 6 , 6099 (2015).
30. L. Zhanget al. , Assessment of chemically separated carbon nanotubes for nanoelectronics,J. Am. Chem. Soc. 130 , 2686-2691 (2008).
31. L. Zhanget al. , Optical characterizations and electronic devices of nearly pure (10,5) single-walled carbon nanotubes,J. Am. Chem. Soc. 131 , 2454-2455 (2009).
32. A. Gopinath, P. W. K. Rothemund, Optimized assembly and covalent coupling of single-molecule DNA origami nanoarrays,ACS Nano 8 , 12030-12040 (2014).
33. C. Qiu et al., Scaling carbon nanotube complementary transistors to 5-nm gate lengths,Science 355, 271-276 (2017).
34. L. Xiang et al., Low-power carbon nanotube-based integrated circuits that can be transferred to biological surfaces,Nature Electron. 1, 237-245 (2018).
35. C. Qiu et al., Dirac-source field-effect transistors as energy-efficient, highperformance electronic switches,Science 361, 387-392 (2018).
36. G. S. Tulevski et al., Toward high-performance digital logic technology with carbon nanotubes,ACS Nano 8, 8730-8745 (2014).
37. J. Zhang et al., Robust digital VLSI using carbon nanotubes,IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 31, 453-471 (2012).
需要說明的是，本申請的實施例公開的方法和器件可以通過其他方式實現。前述器件和方法實施例僅是說明性的。應當注意，在一些替代性實施例中，方框中描述的步驟也可以以與圖式描述不同的順序發生。例如，兩個連續的方框實際上可以基本同時執行。有時，也可能以相反的循序執行，具體取決於功能。
本申請已經參考圖式描述了各種實施例。然而，將顯而易見的是，在不脫離如所附申請專利範圍中所闡述的本發明的較寬範圍的情況下，可以對其進行各種修改和改變，並且可以實現附加的實施例。
100:方法 110:步驟 120:步驟 130:步驟 140:步驟 210:基板 220:奈米結構模板 230a:矩形固定結構 230b:矩形固定結構 300:方法 310:步驟 320:步驟 330:步驟 340:步驟 350:步驟 360:步驟 1100:方法 1110:步驟 1120:步驟 1130:步驟 1140:步驟 1150:步驟 1160:步驟 1170:步驟 1180:步驟
本申請參考的圖式構成說明書的一部分。在圖式中顯示的特徵僅顯示了本申請的一些實施例，而沒有顯示本申請的所有實施例，除非詳細描述另有明確指示，並且說明書的讀者不應做出相反的暗示。
圖1顯示了根據本申請的一個實施例的用於在基板上形成奈米結構陣列的方法的流程圖。
圖2顯示了在基板上形成固定結構之後的示例性基板。
圖3顯示了根據本申請的一個實施例的用於在基板上形成奈米結構陣列的方法的流程圖。
圖4（a）至4（c）顯示了根據本申請的一個實施例的形成核酸奈米結構模板的過程。
圖5顯示了根據本申請的一個實施例的在核酸奈米結構模板上組裝至少一個奈米部分的過程。
圖6顯示了根據本申請的一個實施例的將DNA反柄包裹在CNT上的過程。
圖7顯示了根據本申請的一個實施例的在核酸奈米結構模板的非腔體區域選擇性蝕刻核酸奈米結構模板的過程。
圖8（A）顯示了根據本申請的一個實施例的將核酸奈米結構模板沉積到基板上的過程；圖8（B）顯示了根據本申請的示例的在剝離光刻膠之後沉積在基板上的CNT修飾的DNA奈米結構模板的光學和SEM圖像；圖8（C）顯示了圖8（B）中的對準結構在每個特定方向上的計數（左軸）和累積百分比（右軸）的統計數據；以及，圖8（D）顯示了對準陣列的角度分布與DNA塊晶體模板的長度的關係圖。
圖9顯示了在基板上形成固定鏈之後在基板上的示例性核酸奈米結構模板。
圖10顯示了從中去除核酸奈米結構模板後的示例性基板。
圖11顯示根據本申請的一個實施例的形成FET器件的方法的流程圖。
圖12（a）、圖12（b）和圖12（c）顯示根據本申請的一個實施例的形成FET器件的閘極結構的過程。
圖13（a）和圖13（b）顯示了單通道無DNA的CNT FET的示例。
圖14（a）和圖14（b）顯示了多通道無DNA的CNT FET的示例。
圖15（a）和圖15（b）分別顯示了單通道CNT FET和多通道CNT FET的Ids -Vgs 曲線和gm -Vgs 曲線。
圖16顯示了在通道介面處具有ssDNA的多通道CNT FET。（A）顯示固定後清洗過程的設計示意圖。（B）顯示移除模板後沿CNT陣列的x和z投影方向放大的AFM圖像。比例尺為25 nm。也參見圖20和圖21。（C）顯示在通道介面和FET製作中引入ssDNA的設計示意圖。（D）顯示在熱退火之前（線Ⅰ）和之後（線Ⅱ）對多通道含DNA的CNT FET的Ids -Vgs 曲線（在-0.5 V的Vds 處以對數繪製）。也參見圖24。
圖17顯示構造頂閘高性能CNT FET。（A）顯示製造頂閘無DNA FET的設計示意圖。（B）顯示沿x和z投影方向放大的SEM圖像，用於構建的多通道CNT FET。虛線框表示已組裝的CNT陣列。比例尺為100 nm。也參見圖26。（C和D）顯示單通道（C）和多通道（D）CNT FET的Ids -Vgs 曲線（實線、左軸、以對數比例繪製）和gm -Vgs 曲線（虛線、右軸、以線性比例繪製）。C和D中的線Ⅰ、線Ⅱ和線Ⅲ分別表示-0.8 V、-0.5 V和-0.1 V的Vds 。也參見圖25和圖27。（E）顯示用其他高性能CNT FET的報道對D中當前的多通道CNT FET進行基準測試。先前公布（參考文獻3、5、16至18、23至27）的器件性能是在-0.5V的Vds 和100 nm至500 nm的通道長度下獲得的。也參見圖32和圖33。
圖18顯示了DNA包裹的CNT的縮小（A）和放大（B）的TEM圖像。A中的比例尺為200 nm。B中的比例尺為100 nm。
圖19顯示了CNT的高度輪廓。三種不同CNT的AFM圖像（A）和相應的高度輪廓（B）。（A）中的虛線表示（B）中高度輪廓的位置。比例尺為100 nm。如高度圖所示，CNT直徑分布範圍從小於1 nm到〜1.5 nm。
圖20顯示了DNA去除後的固定CNT陣列的SEM圖像。在虛線框Ⅰ區域中，CNT的兩端被兩個金屬條固定，並用於FET構造。在虛線框Ⅱ區域中，未固定的CNT端在DNA去除過程中可能會受到干擾，因此未用於FET構造。比例尺為500 nm。
圖21顯示了去除DNA後固定的CNT陣列的AFM圖像。（A）顯示由兩個金屬條固定的CNT陣列的3D縮小視圖。（B）顯示由金屬條固定的CNT的放大圖。比例尺為25 nm。（C）顯示去除DNA後固定的CNT陣列的更多放大的AFM圖像。比例尺為50 nm。
圖22顯示了在通道介面處的不同組成的示意圖。（A）顯示組裝後和（B）顯示去除DNA模板和金屬離子後。
圖23顯示了所構建的多通道含DNA的CNT FET的縮小SEM圖像。比例尺為200 nm。
圖24顯示了多通道含DNA的CNT FET的Ids -Vgs 曲線。熱退火之前（A）和之後（B）的CNT FET。不同的曲線代表不同的CNT FET。（C）顯示在2V至-3V的重複測量下，（A）中的一個含DNA的CNT FET。不同的曲線代表不同的測量結果。（A）、（B）和（C）中的Vds 均設置為-0.5V。將Ids 相對於CNT間間距歸一化。
圖25顯示了所有可操作的單通道無DNA的CNT FET的Ids -Vgs 曲線。不同的曲線代表不同的CNT FET。將Vds 設置為-0.5 V。
圖26顯示了所構建的多通道無DNA的CNT FET的縮小SEM圖像。比例尺為200 nm。
圖27顯示了所有可操作的多通道無DNA的CNT FET的Ids -Vgs 曲線。不同的曲線代表不同的CNT FET。將Ids 相對於CNT間間距歸一化。將Vds 設置為-0.5 V。
圖28顯示了在200nm通道長度下具有最高導通電流密度的多通道無DNA的CNT FET的Ids -Vds 曲線。不同的曲線代表不同的Vgs 。Vgs 的範圍為-1.8 V至0.2 V，步長為0.2V。將Ids 相對於CNT間間距歸一化。
圖29顯示了具有100nm通道長度的多通道無DNA的CNT FET的傳輸性能。（A）顯示在-0.5 V的Vds 處的Ids -Vgs 曲線（左軸，以對數比例繪製）和gm -Vgs 曲線（右軸，以線性比例繪製）。將Ids 和gm 相對於CNT間間距歸一化。（B）顯示Ids -Vds 曲線。不同的曲線代表不同的Vgs 。Vgs 的範圍為-1.4 V至0.6 V，步長為0.2 V。
圖30顯示了含有金屬CNT雜質的多通道無DNA的CNT FET的Ids -Vds 曲線。將Vds 設置為-0.5V。將Ids 相對於CNT間間距歸一化。
圖31顯示了具有不同介面組成的所構造的多通道CNT FET的性能比較。從（A）到（E），比較了不同FET樣品的跨導、亞閾值擺幅、閾值電壓、導通狀態電導和Ion / Ioff 。正方形代表退火之前包多通道含DNA的CNT FET。圓圈代表熱退火後的多通道含DNA的CNT FET。三角形代表多通道無DNA CNT FET。樣品編號是每個FET分配的測試編號。從（F）到（J），統計不同通道組成的跨導、亞閾值擺幅、閾值電壓、導通狀態電導和Ion / Ioff 。條形Ⅰ代表退火之前多通道含DNA的CNT FET。條形Ⅱ代表熱退火後的多通道含DNA的CNT FET。條形Ⅲ代表多通道無DNA的CNT FET。所有性能數據都是在-0.5 V的Vds 處獲得的。對於退火前後的多通道含DNA的CNT FET，在-3.0 V的Vgs 下獲得了其性能數據。對於多通道無DNA CNT FET，性能數據是在-1.5 V的Vgs 下獲得的。
圖32顯示了具有不同的CNT間間距的CNT FET的基準測試。我們的多通道CNT FET與其他報道（甚至是CNT間間距）進行了基準測試，其涉及：（A），亞閾值擺幅，（B），跨導（gm ）和（C），導通狀態電導（Gon ）。在-0.5 V的Vds 下獲得了先前公布（參考文獻3、5、15、23）的器件性能。具體地，從（參考文獻23）中的圖4D，（參考文獻3）中的圖4A和圖4C，（參考文獻5）中的圖2A和圖2B以及（參考文獻15）中的圖3C和圖4B獲得傳輸性能。通道長度範圍從100 nm到500 nm。在每個面板中，相對於結構參數（CNT間間距）繪製了傳輸性能（即，亞閾值擺幅、導通狀態電導和跨導）。高傳輸性能要求同時顯示較小的亞閾值擺幅、高跨導和高導通狀態。與具有不同CNT間間距的其它FET相比，我們的多通道CNT FET表現出最小的亞閾值擺幅、最高的跨導和第二高的導通狀態電導。
圖33顯示了具有不同CNT密度的CNT FET的基準測試。我們的多通道CNT FET與有關高密度CNT陣列（不均勻的CNT間間距）的其它報道進行了基準測試，其涉及：（A），亞閾值擺幅，（B），跨導（gm ）和（C），導通狀態電導（Gon ）。先前公布（參考文獻16至18、24至29）的器件性能在-0.5 V的Vds 下獲得。具體地，可以從（參考文獻17）中的圖4D、（參考文獻18）中的圖1D、（參考文獻16）中的圖1F、（參考文獻25）中的圖2C、（參考文獻29）中的圖4A、（參考文獻28）中的圖11、（參考文獻26）中的圖4B、（參考文獻27）中的圖2B和圖2D，以及（參考文獻24）中的圖4C獲得這些傳輸性能。通道長度範圍從100 nm到500 nm。在每個面板中，相對於結構參數（CNT密度）繪製了傳輸性能（即，亞閾值擺幅、導通狀態電導和跨導）。高傳輸性能要求同時表現出較小的亞閾值擺幅、高跨導和高導通狀態電導。與具有不同CNT密度的其它FET相比，我們的多通道CNT FET表現出第二小的亞閾值擺幅、最高的跨導和第三高的導導通狀態電導。值得注意的是，具有最小亞閾值擺幅的FET（參考文獻27）表現出小於5 uA / um的導通電流密度，這不能滿足高性能CNT FET的傳輸要求。
圖34顯示了具有16nm的CNT間間距的組裝的固定寬度的CNT陣列的縮小的TEM圖像。固定寬度的DNA模板在34 nm處表現出規定的寬度。箭頭表示DNA模板上已組裝的CNT。比例尺為100 nm。
圖35顯示了在120個腔體上對準的CNT修飾的DNA模板的SEM圖像。縮小的SEM圖像中的矩形框表示放大的位置。放大的SEM圖像中的箭頭表示對準的DNA模板。比例尺為2 um。
圖36顯示了放置在矩形PMMA腔體位置內的DNA模板的SEM圖像。在長寬比為1的情況下，PMMA腔體的寬度設計為2 um。比例尺為4 um。
圖37顯示了用於製備CNT陣列的不同方法，所述CNT陣列具有設計器的陣列寬度，陣列間間距以及超過釐米級的CNT計數。（A）顯示用組裝後的蝕刻步驟處理連續的CNT薄膜（具有隨機取向），以生成設計器陣列寬度/陣列間間距/CNT計數。（B）顯示將固定寬度的CNT陣列（使用3D DNA奈米溝槽組裝）放置在預製的PMMA腔體內，然後進行PMMA剝離和DNA去除，可以直接生成設計器陣列的幾何形狀，而無需進行後組裝蝕刻。
100:方法
110:步驟
120:步驟
130:步驟
140:步驟

Claims (31)

  1. 一種用於在基板上形成奈米結構陣列的方法，其特徵在於，所述方法包括： 提供包括奈米結構模板的模板溶液； 通過使所述模板溶液與所述基板接觸，將至少一個奈米結構模板沉積到所述基板上；以及 在所述基板上形成至少一個固定結構，所述至少一個固定結構與所述至少一個奈米結構模板的全部或部分相交，以將所述至少一個奈米結構模板的全部或部分固定在所述基板上。
  2. 如請求項1所述的方法，其中，所述奈米結構模板包括一種或多種物質，所述一種或多種物質選自由以下各項組成的組：核酸模板、修飾的核酸模板、蛋白質模板、聚合物模板、奈米碳管（CNT）、聚合物包裹的CNT、CNT薄膜、半導體奈米顆粒、半導體奈米線、半導體奈米塊、金屬奈米顆粒、金屬奈米線、金屬奈米塊、聚合奈米顆粒、聚合奈米線、聚合奈米塊、陶瓷奈米顆粒、陶瓷奈米線、陶瓷奈米塊、金屬氧化物奈米顆粒、金屬氧化物奈米線、金屬氧化物奈米塊、氟化物奈米顆粒、氟化物奈米線和氟化物奈米塊。
  3. 如請求項1所述的方法，其中，所述奈米結構模板包括修飾的核酸奈米結構模板，每個修飾的核酸奈米結構模板用至少一個奈米部分進行修飾，並且提供包括所述奈米結構模板的所述模板溶液包括： 在所述模板溶液中形成核酸奈米結構模板，所述核酸奈米結構模板中的每個核酸奈米結構模板包括至少一個腔體區域和在所述至少一個腔體區域外部的非腔體區域；以及 將至少一個奈米部分與所述模板溶液混合，以將所述至少一個奈米部分組裝到所述核酸奈米結構模板的至少一個腔體區域中。
  4. 如請求項3所述的方法，其中，所述核酸奈米結構模板包括去氧核糖核酸（DNA）奈米結構、核糖核酸（RNA）奈米結構、鎖核酸（LNA）奈米結構或肽核酸（PNA）奈米結構。
  5. 如請求項3所述的方法，其中，所述奈米部分包括一種或多種物質，所述一種或多種物質選自由以下各項組成的組：奈米碳管（CNT）、聚合物包裹的CNT、CNT薄膜、半導體奈米顆粒、半導體奈米線、半導體奈米塊、金屬奈米顆粒、金屬奈米線、金屬奈米塊、聚合奈米顆粒、聚合奈米線、聚合奈米塊、陶瓷奈米顆粒、陶瓷奈米線、陶瓷奈米塊、金屬氧化物奈米顆粒、金屬氧化物奈米線、金屬氧化物奈米塊、氟化物奈米顆粒、氟化物奈米線和氟化物奈米塊。
  6. 如請求項3所述的方法，其中，所述核酸奈米結構模板的所述腔體區域由第一類型核酸塊形成，並且所述核酸奈米結構模板的所述非腔體區域由第二類型核酸塊形成，所述第二類型核酸塊在核酸序列上與所述第一類型核酸塊不同。
  7. 如請求項3所述的方法，其中，在所述模板溶液中形成所述核酸奈米結構模板進一步包括： 在所述核酸奈米結構模板的所述至少一個腔體區域上形成第一類型核酸柄；以及 其中將所述至少一個奈米部分組裝到所述核酸奈米結構模板中的一個核酸奈米結構模板上進一步包括： 在所述至少一個奈米部分上形成第二類型核酸柄；以及 通過所述第一類型核酸柄和所述第二類型核酸柄之間的相互作用，將所述至少一個奈米部分組裝到所述核酸奈米結構模板的所述至少一個腔體區域上。
  8. 如請求項7所述的方法，其中，所述第一類型核酸柄和所述第二類型核酸柄為互補的單鏈核酸鏈。
  9. 如請求項1所述的方法，其中，將所述至少一個奈米結構模板沉積到所述基板上包括： 在所述基板上形成圖形化的對準層，其中所述圖形化的對準層包括多個腔體； 將包含所述奈米結構模板的所述模板溶液浸漬在所述圖形化的對準層上；以及 培育所述基板以將所述奈米結構模板擴散到所述腔體中。
  10. 如請求項9所述的方法，其中，培育所述基板包括： 在密封腔室中使所述基板脫水或蒸發預定的時間段。
  11. 如請求項1所述的方法，其中，所述基板包括半導體、氧化物、氮化物、金屬、聚合物或石墨烯。
  12. 如請求項3所述的方法，其中，所述方法進一步包括： 在所述核酸奈米結構模板的非腔體區域蝕刻所述核酸奈米結構模板。
  13. 如請求項12所述的方法，其中，通過與所述非腔體區域的核酸鏈互補的分割核酸鏈來蝕刻所述核酸奈米結構模板。
  14. 如請求項12所述的方法，其中，在所述核酸奈米結構模板的非腔體區域蝕刻所述核酸奈米結構模板包括： 將所述核酸奈米結構模板蝕刻至使其頂表面基本上平坦。
  15. 如請求項1所述的方法，其中，在所述基板上形成所述至少一個固定結構之前，所述方法進一步包括： 在所述基板上形成中間層以促進所述固定結構與所述基板的黏著。
  16. 如請求項1所述的方法，其中，所述至少一個固定結構的厚度大於10奈米。
  17. 如請求項1所述的方法，其中，所述至少一個固定結構包括介電材料或金屬材料。
  18. 如請求項3所述的方法，其中，所述方法進一步包括： 去除所述至少一個核酸奈米結構模板的至少一部分。
  19. 如請求項18所述的方法，其中，所述至少一個核酸奈米結構模板的被去除的部分在所述去除步驟之前未被所述至少一個固定結構覆蓋。
  20. 如請求項18所述的方法，其中，所述核酸奈米結構模板的所述至少一部分通過清洗工藝、熱退火工藝或化學氧化工藝去除。
  21. 如請求項1所述的方法，其中，所述奈米結構模板包括第一部分和第二部分，所述第一部分用於形成電子器件，所述第二部分在材料上與所述第一部分不同，並且所述方法進一步包括： 去除所述奈米結構模板的所述第二部分的至少一部分。
  22. 如請求項1至21中任一項所述的方法，其中，所述方法進一步包括： 基於固定在所述基板上的所述至少一個奈米結構模板，形成場效應電晶體（FET）陣列、感測器陣列、存儲單元陣列或量子器件陣列。
  23. 一種奈米結構陣列，其特徵在於，所述奈米結構陣列包括在基板上的至少一個奈米結構，所述奈米結構陣列使用請求項1至22中任一項所述的方法形成。
  24. 一種用於在基板上形成場效應電晶體（FET）陣列的方法，其特徵在於，所述方法包括： 提供包含核酸奈米結構模板的模板溶液，其中所述核酸奈米結構模板用至少一條奈米線修飾； 通過使所述模板溶液與所述基板接觸，將至少一個核酸奈米結構模板沉積到所述基板上，所述至少一個核酸奈米結構模板用至少一條奈米線修飾； 在所述基板上形成至少一個固定結構，每個固定結構與所述至少一條奈米線的全部或部分相交，以將所述至少一條奈米線的全部或部分固定在所述基板上； 去除未被所述至少一個固定結構覆蓋的所述至少一個核酸奈米結構模板的至少一部分； 在所述基板上沿著所述至少一條奈米線形成源極接觸和汲極接觸；以及 在所述源極接觸和所述汲極接觸之間並沿著所述至少一條奈米線形成閘極結構。
  25. 如請求項24所述的方法，其中，提供包含所述核酸奈米結構模板的所述模板溶液包括： 在所述模板溶液中形成所述核酸奈米結構模板； 將至少一條奈米線與所述模板溶液混合以將所述至少一條奈米線組裝到所述核酸奈米結構模板上。
  26. 如請求項25所述的方法，其中，所述核酸奈米結構模板中的每個核酸奈米結構模板包括至少一個腔體區域和在所述至少一個腔體區域外部的非腔體區域，並且將所述至少一條奈米線組裝到所述核酸奈米結構模板的至少一個腔體區域中。
  27. 如請求項26所述的方法，其中，所述方法進一步包括： 在所述核酸奈米結構模板的非腔體區域將所述核酸奈米結構模板蝕刻至使其頂表面基本上平坦。
  28. 如請求項24所述的方法，其中，所述方法進一步包括： 從所述基板的表面去除所述至少一個固定結構。
  29. 如請求項24所述的方法，其中，所述奈米線包括奈米碳管或半導體奈米線。
  30. 一種場效應電晶體（FET）器件，其特徵在於，所述場效應電晶體器件使用請求項24至29中任一項所述的方法形成。
  31. 一種場效應電晶體（FET）器件，其特徵在於，所述場效應電晶體器件包括： 基板； 核酸模板誘導的自組裝奈米線，所述核酸模板誘導的自組裝奈米線在所述基板上形成； 至少一個固定結構，所述至少一個固定結構形成在所述基板上並且與所述奈米線相交； 源極接觸和汲極接觸，所述源極接觸和所述汲極接觸在所述基板上形成；以及 閘極結構，所述閘極結構在所述源極接觸和所述汲極接觸之間並且沿著所述奈米線形成。
TW110111696A 2020-03-31 2021-03-30 在基板上形成奈米結構和場效應電晶體器件的方法 TW202204248A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
CN2020082375 2020-03-31
CN2020082377 2020-03-31
WOPCT/CN2020/082375 2020-03-31
WOPCT/CN2020/082377 2020-03-31
CN2020082778 2020-04-01
CN2020082777 2020-04-01
WOPCT/CN2020/082778 2020-04-01
WOPCT/CN2020/082777 2020-04-01

Publications (1)

Publication Number Publication Date
TW202204248A true TW202204248A (zh) 2022-02-01

Family

ID=77927711

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110111696A TW202204248A (zh) 2020-03-31 2021-03-30 在基板上形成奈米結構和場效應電晶體器件的方法
TW110111697A TW202208273A (zh) 2020-03-31 2021-03-30 在基板上沉積奈米結構的方法和奈米結構陣列

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW110111697A TW202208273A (zh) 2020-03-31 2021-03-30 在基板上沉積奈米結構的方法和奈米結構陣列

Country Status (7)

Country Link
US (2) US20230141367A1 (zh)
EP (1) EP4128371A4 (zh)
JP (1) JP2023519616A (zh)
KR (2) KR20220161354A (zh)
CN (2) CN115362529A (zh)
TW (2) TW202204248A (zh)
WO (2) WO2021197321A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8691180B2 (en) * 2005-08-25 2014-04-08 The Regents Of The University Of California Controlled placement and orientation of nanostructures
KR20070112733A (ko) * 2006-05-22 2007-11-27 재단법인서울대학교산학협력재단 자기조립법을 이용한 나노구조의 정렬방법 및 그 응용방법
CN100492678C (zh) * 2006-09-08 2009-05-27 华侨大学 染料敏化太阳能电池用纳米晶二氧化钛膜的制备方法
WO2009017852A2 (en) * 2007-04-20 2009-02-05 Cambrios Technologies Corporation High contrast transparent conductors and methods of forming the same
GB201321949D0 (en) * 2013-12-12 2014-01-29 Ibm Semiconductor nanowire fabrication
CN105085961B (zh) * 2015-08-17 2018-02-23 电子科技大学 一种制造导电聚合物热释电纳米薄膜的方法
US11429021B2 (en) * 2017-05-31 2022-08-30 University of Pittsburgh—of the Commonwealth System of Higher Education DNA nanostructure patterned templates

Also Published As

Publication number Publication date
US20230141367A1 (en) 2023-05-11
US20230180591A1 (en) 2023-06-08
KR20220162134A (ko) 2022-12-07
JP2023519616A (ja) 2023-05-11
KR20220161354A (ko) 2022-12-06
WO2021197322A1 (en) 2021-10-07
TW202208273A (zh) 2022-03-01
CN115362565A (zh) 2022-11-18
EP4128371A1 (en) 2023-02-08
CN115362529A (zh) 2022-11-18
EP4128371A4 (en) 2024-05-01
WO2021197321A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US9012882B2 (en) Graphene nanomesh and method of making the same
Cui et al. Nanogap electrodes towards solid state single‐molecule transistors
CN103946964B (zh) 掺杂碳纳米管和石墨烯用于改善电子迁移率
US7749922B2 (en) Nanowire structures and electrical devices
Karmakar et al. Nano-electronics and spintronics with nanoparticles
KR101050142B1 (ko) 나노선 다중채널 ｆｅｔ 소자의 제조방법
Penzo et al. Directed assembly of single wall carbon nanotube field effect transistors
US20110233512A1 (en) Vertical integrated silicon nanowire field effect transistors and methods of fabrication
Pennelli Top down fabrication of long silicon nanowire devices by means of lateral oxidation
Tang et al. High-performance carbon nanotube complementary logic with end-bonded contacts
JP2013144627A (ja) 炭素ナノチューブの水平成長方法、これを用いた水平配線及びこれを用いた電界効果トランジスタ
TW202204248A (zh) 在基板上形成奈米結構和場效應電晶體器件的方法
Zhang et al. Carbon nanotubes: from growth, placement and assembly control to 60mV/decade and sub-60 mV/decade tunnel transistors
US20110294296A1 (en) Using edges of self-assembled monolayers to form narrow features
KR100544324B1 (ko) 실린더 형태의 게이트를 갖는 나노 전자소자의 제조 방법및 나노 전자소자
KR101319612B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터
KR101319613B1 (ko) 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선
US10714568B2 (en) Method for producing a flat free contacting surface for semiconductor nanostructures
Bai Application of DNA-based Nanofabrication in Nanoelectronics and Effect of Contaminations on the Surface Potential of Graphite
Green Ultra-dense nano-and molecular-electronic circuits
Chen et al. Biotemplated precise assembly approach toward ultra-scaled high-performance electronics
CN118284246A (zh) 基于顺排单壁碳纳米管阵列膜的自旋场效应晶体管及制备
JP2001077346A (ja) 単電子トランジスタおよびその製造方法
Chen Characterization, Fabrication, and Application of Molecularly Modified Semiconductor Nano-Devices
Schwalke The future of nanoelectronics is black: From silicon to hexagonal carbon