TW202203303A - 奈米間隙電極結構體及其製造方法、分析裝置和分析方法 - Google Patents

Abstract

提供能以簡易的方法形成安定的奈米間隙的奈米間隙電極結構體及其製造方法、分析裝置以及分析方法。奈米間隙電極結構體，包括：絕緣膜，包括試樣通過的奈米孔；以及奈米間隙電極，設置於絕緣膜，在一對電極部之間包括奈米間隙；其中，一對電極部，包括位於奈米孔之上部的奈米孔上部區域，以及位於絕緣膜之上部並連接奈米孔上部區域的連接區域；奈米間隙設置於奈米孔上部區域內。

Description

奈米間隙電極結構體及其製造方法、分析裝置和分析方法

本發明係有關於奈米間隙電極結構體及其製造方法、分析裝置以及分析方法。

近年來，在相對電極間具有奈米間隙的奈米間隙電極受到注目，針對利用奈米間隙電極的電子裝置、生物設備(bio device)等的研究正在盛行。在生物設備領域中，舉例而言，已開發一種分析裝置，從奈米間隙通過單鏈DNA(deoxyribonucleic acid)，該單鏈DNA之鹽基通過奈米間隙時，計測流經電極間的隧道電流，基於該電流值識別構成單鏈DNA的鹽基。

已知一種機械式可控斷裂接合(Mechanically-Controllable Break Junction，MCBJ)作為形成奈米間隙電極的方法(舉例而言，參照專利文獻1)。 [先前技術文獻] [專利文獻]

[專利文獻1]日本特表2019-525766號公報

[發明所欲解決的課題]

然而，如專利文獻1中記載的MCBJ系統，為了形成奈米間隙，需要施加機械應力的機構，期望以簡易的方法形成安定的奈米間隙。

本發明之目的為提供能以簡易的方法形成安定的奈米間隙的奈米間隙電極結構體及其製造方法、分析裝置以及分析方法。 [用以解決課題的手段]

本發明之奈米間隙電極結構體，包括：絕緣膜，包括試樣通過的奈米孔；以及奈米間隙電極，設置於前述絕緣膜，在一對電極部之間包括奈米間隙；其中，前述一對電極部，包括位於前述奈米孔之上部的奈米孔上部區域，以及位於前述絕緣膜之上部並連接前述奈米孔上部區域的連接區域；前述奈米間隙設置於前述奈米孔上部區域內。

本發明之奈米間隙電極結構體的製造方法，包括：準備步驟，準備由一對電極部構成的奈米間隙電極，前述奈米電極設置於包含奈米孔之絕緣膜，且包括位於前述奈米孔之上部位置的奈米孔上部區域；以及奈米間隙形成步驟，在前述一對電極部之間施加電壓，藉由電遷移在前述奈米孔上部區域形成奈米間隙。

本發明之分析裝置，包括：上述之奈米間隙電極結構體；電源，在前述一對電極部之間施加電壓；電流計，偵測流經前述一對電極部之間的隧道電流；以及分析部，基於前述隧道電流之電流值進行試樣之分析。

本發明之分析方法，包括：第一步驟，在奈米間隙電極中形成奈米間隙，前述奈米間隙電極設置於包括奈米孔的絕緣膜，由包括位於前述奈米孔之上部之奈米孔上部區域的一對電極部構成；以及第二步驟，偵測試樣通過前述奈米間隙時的隧道電流，基於前述隧道電流之電流值進行前述試樣之分析。 [發明的效果]

根據本發明，在一對電極部之中，能以簡易的方法，安定地在位於奈米孔之上部的奈米孔上部區域形成奈米間隙。

另外，由於奈米孔上形成奈米間隙，可以效率良好地將分析對象之試樣引導到奈米間隙。

[第一實施型態] 第一圖為顯示根據第一實施型態之奈米間隙電極結構體10之外觀的透視圖。在第1圖中，X軸、Y軸以及Z軸顯示直角坐標系之三軸。Z軸方向為奈米間隙電極結構體10之厚度的方向(厚度方向)。Y軸方向為奈米間隙電極結構體10之寬度之方向(寬度方向)。X軸方向為後述之電流的流動方向。Z軸之正方向為上方，Z軸之負方向為下方。在構成奈米間隙電極結構體10的各元件中，上側面為表面，下側面為背面。將奈米間隙電極結構體10從上往下看，稱為「平面圖」。

如第1圖所示，奈米間隙電極結構體10包括：絕緣膜11；以及設置於絕緣膜11的奈米間隙電極12。絕緣膜11包括試樣通過的奈米孔13。奈米間隙電極12由被施加電壓的一對電極部14a、14b構成。一對電極部14a、14b包括位於奈米孔13之上部的奈米孔上部區域15，以及位於絕緣膜11之上部並連接奈米孔上部區域15的連接區域16。雖然在本實施型態中，奈米孔上部區域15被佈置為阻擋奈米孔13之一部分，然而，被佈置為阻擋奈米孔13的全部也可以。如稍後的詳細描述，奈米孔上部區域15被配置為在對互相連接之狀態的一對電極部14a、14b之間施加電壓時，藉由來自流經之電流的電遷移引發斷線。藉由在奈米孔上部區域15產生斷線，在一對電極部14a、14b之間形成與奈米孔13連接之奈米間隙17。第1圖顯示在一對電極部14a、14b之間形成奈米間隙17，一對電極部14a、14b之間未連接之狀態的奈米間隙電極結構體10。另外，在以下的說明中，區別一對電極部14a、14b進行說明的情況下，記載為第一電極部14a、第二電極部14b。

利用第1圖以及第2圖，詳細說明奈米間隙電極結構體10之構成。在奈米間隙電極結構體10的平面圖中的外形形狀並未特別限定，在本實施形態中為四角形。

舉例而言，絕緣膜11由氮化矽(SiN)膜(氮化矽薄膜)或一氧化矽(SiO)膜(氧化矽薄膜)等形成。在本實施形態中，絕緣膜11由氮化矽(SiN)膜形成。絕緣膜11之厚度並未特別限定，在本實施形態中為100nm。

絕緣膜11設置於基板18。雖然在本實施形態中，基板18為晶面方位(100)之矽基板，然而不限於此。基板18之厚度並未特別限定，在本實施形態中為775μm。基板18的內部設有流路19。在第1圖中以兩點虛線顯示流路19。流路19在厚度方向上貫穿基板18並連接奈米孔13。另外，流路19經由奈米孔13連接奈米間隙17。流路19之形狀並未特別限定，可以是任意形狀。在本實施形態中，流路19之形狀為四角椎之形狀，在與XY平面平行的截面的面積，從上往下越來越大。

奈米孔13在厚度方向上貫穿絕緣膜11。奈米孔13之直徑為數奈米~數百奈米，在本實施形態中為100nm。

奈米間隙電極12之材料可以利用金(Au)或白金(Pt)等，在本實施形態中為金。雖然奈米間隙電極12在此例中為單層結構，然而，也可以具有積層2層或更多層的積層結構。奈米間隙電極12為積層結構的情況下，各層可以由相同材料或不同材料形成。在以不同材料形成各層的情況下，可以組合上述材料使用。

在第一電極部14a以及第二電極部14b之平面圖中的外形形狀，雖然未特別限定，奈米孔上部區域15比連接區域16更細係較佳的，特別是奈米孔上部區域15之中心附近係較佳的。在本實施形態中，第一電極部14a以及第二電極部14b之平面圖中的外形形狀，各自為等邊三角形，彼此的頂角佈置於奈米孔上部區域15之中心附近。因此，奈米間隙電極12之寬度(在Y軸方向上的長度)隨著朝向奈米孔13的中心而變小。舉例而言，第一電極部14a以及第二電極部14b寬度的最小值，為1nm~100nm。在第1圖中，第一電極部14a以及第二電極部14b彼此的頂角為相向的狀態，被配置於X軸方向。藉由施加電壓，一對電極部14a、14b在X軸方向上流經電流。在本實施形態中，一對電極部14a、14b之厚度為30nm。

第2圖為放大第1圖中以符號II顯示之奈米孔13附近的放大圖。在第2圖中，奈米孔上部區域15與連接區域16的界線以點虛線表示。奈米孔上部區域15與連接區域16分別設置於第一電極部14a以及第二電極部14b。在以下的說明中，分別說明奈米孔上部區域15的情況下，將設置於第一電極部14a的奈米孔上部區域記載為第一奈米孔上部區域15a，將設置於第二電極部14b的奈米孔上部區域記載為第二奈米孔上部區域15b。另外，分別說明連接區域16的情況下，將設置於第一電極部14a的連接區域記載為第一連接區域16a，將設置於第二電極部14b的連接區域記載為第二連接區域16b。

奈米間隙17被設置於一對電極部14a、14b之間。奈米間隙17之間隔為1原子層之程度，例如為0.1nm~0.3nm。在第2圖中，奈米間隙17被設置於奈米孔上部區域15之中心附近。

第3圖顯示一對電極部14a、14b沒有被切斷之狀態的奈米間隙電極結構體10。奈米孔上部區域15被配置為在對互相連接之狀態的一對電極部14a、14b之間施加電壓時，藉由來自流經之電流的電遷移(EM)引發斷線，具有作為EM斷線引發部的機能。在本實施形態中，奈米孔上部區域15之寬度(在Y軸方向上的長度)之最小值，比連接區域16之寬度的最小值更小。奈米孔上部區域15之厚度(在Z軸方向上的長度)與連接區域16之厚度相同。因此，在與一對電極部14a、14b之間電流流動的方向(X軸方向)垂直的平面(YZ平面)上，奈米孔上部區域15之截面積的最小值，比連接區域16之截面積的最小值更小。在與一對電極部14a、14b之間與一對電極部14a、14b之間電流流動的方向垂直的平面上，截面積越小，電流密度越大，起因於電遷移的斷線變得更容易發生。

在一對電極部14a、14b沒有被切斷之狀態的奈米間隙電極結構體10中，藉由在一對電極部14a、14b之間施加電壓產生來自電流的電遷移。藉由電遷移，在奈米孔上部區域15之金屬原子擴散及/或移動的過程中，奈米孔上部區域15之電流密度較大處切斷第一電極部14a以及第二電極部14b，在奈米孔上部區域15形成奈米間隙17(參照第2圖)。

在奈米間隙電極結構體10中，從停止施加產生電遷移的電壓開始經過特定時間後(例如15分鐘後)，奈米孔上部區域15之金屬原子擴散及/或移動的過程中，奈米間隙17被填充，第一電極部14a以及第二電極部14b再次連接。像這樣，在第一電極部14a以及第二電極部14b沒有被切斷的狀態的奈米間隙電極結構體10中，藉由在一對電極部14a、14b之間施加電壓，再次產生電遷移，奈米孔上部區域15之電流密度較大處形成奈米間隙17(參照第2圖)。

奈米間隙電極結構體10被配置為使一對電極部14a、14b之中，位於奈米孔13之上部位置的奈米孔上部區域15藉由電遷移引發斷線。在對互相連接之狀態的一對電極部14a、14b之間施加電壓時，在位於絕緣膜11之上部位置的連接區域16不會因為電遷移產生斷線，電流密度最高的奈米孔上部區域15附近由於電遷移產生斷線，因此可以形成與奈米孔13連接之奈米間隙17。所以，奈米間隙電極結構體10能以簡易的方法安定地形成奈米間隙17。

接著說明奈米間隙電極結構體的製造方法。奈米間隙電極結構體的製造方法，包括：準備步驟，準備由一對電極部構成的奈米間隙電極，奈米電極設置於包含奈米孔之絕緣膜，且包括位於奈米孔之上部位置的奈米孔上部區域；以及奈米間隙形成步驟，在一對電極部之間施加電壓，藉由電遷移在奈米孔上部區域形成奈米間隙。

利用第4A、4B圖~第9A、9B圖，說明根據本實施型態的奈米間隙電極結構體10的製造方法。第4A~9A圖為平面圖，第4B~9B圖為第4A~9A圖中沿著B-B線的截面圖。另外，雖然在本實施型態中，平面圖中的外形形狀為正方形，在第4A~9A圖中僅圖示外形的一部分。

首先，利用第4A、4B圖~第8A、8B圖說明準備步驟。準備步驟包括絕緣膜形成步驟；奈米孔形成步驟；電極形成步驟；以及流路形成步驟。

如第4A、4B圖所示，絕緣膜形成步驟在基板20上形成絕緣膜21。基板20為厚度775μm，面方位(100)的矽基板。舉例而言，絕緣膜21係利用二氯矽烷(dichlorosilane，DCS)作為原料氣體，藉由化學氣相沉積(Chemical Vapor Deposition，CVD)法形成。在本實施型態中，雖然僅在基板20的表面形成絕緣膜21，也可以在基板20的兩面形成絕緣膜21。

如第5A、5B圖所示，奈米孔形成步驟在絕緣膜21形成奈米孔23。首先，在絕緣膜21上塗覆光阻劑(photoresist)形成光阻層(photoresist layer)(未圖示)，並藉由光蝕刻技術將光阻層圖案化(patterning)。在光阻層形成對應奈米孔23之部分開口的光阻圖案。接著，將形成光阻圖案的光阻層作為光罩，乾蝕刻絕緣膜21。因此，絕緣膜21上形成奈米孔23。

如第6A、6B圖所示，奈米孔嵌入步驟於奈米孔23形成沉積膜27。首先，利用例如四乙基矽烷(tetraethylsilane，TEOS)作為原料氣體，藉由CVD法在絕緣膜21整個表面上形成SiO膜。接著，藉由例如化學機械研磨(chemical mechanical polishing，CMP)法，使SiO膜的表面平坦化。露出絕緣膜21之表面進行平坦化係較佳的。藉由平坦化除去絕緣膜21表面上的SiO膜。沉積膜27由殘留在奈米孔23內的SiO膜形成。另外，沉積膜27也可以是非矽晶(amorphous silicon)膜等。也可以藉由回蝕刻(etchback)沉積膜27的表面代替使用CMP法進行平坦化。

如第7A、7B圖所示，電極形成步驟在絕緣膜21形成奈米間隙電極22。首先，在絕緣膜21上塗覆光阻劑形成光阻層(未圖示)，並藉由光蝕刻技術將光阻層圖案化，在絕緣膜21中，形成奈米間隙電極22的部分被曝露，不形成奈米間隙電極22的部分以光阻層覆蓋。接著，藉由進行利用Au作為靶材的濺射法，在光阻層上以及露出的絕緣膜21上形成Au膜。接著，藉由進行剝離(lift-off)法，將光阻層上的Au膜與光阻層一起除去。由絕緣膜21上殘留的Au膜形成奈米間隙電極22。另外，也可以用蒸鍍法形成Au膜。Au膜與絕緣膜21的黏著性不佳的情況下，舉例而言，也可以在Au膜與絕緣膜21設置鈦(Ti)或鉻(Cr)等黏著層。黏著層的厚度，舉例而言，為2nm之程度。

電極形成步驟不限於上述之進行剝離法的情況。舉例而言，利用Pt作為形成奈米間隙電極22之材料的情況下，以濺射法利用Pt作為靶材在絕緣膜21上形成Pt膜，在Pt膜上塗覆光阻劑形成光阻層，並藉由光蝕刻技術將光阻層圖案化，將被圖案化的光阻層作為光罩乾蝕刻Pt膜。藉由絕緣膜21上殘留的Pt膜，可以形成奈米間隙電極22。

奈米間隙電極22由被施加電壓的一對電極部24a、24b(第一電極部24a、第二電極部24b)構成。一對電極部24a、24b包括位於奈米孔23之上部位置的奈米孔上部區域25(第一奈米孔上部區域25a、第二奈米孔上部區域25b)，以及位於絕緣膜21上部位置，與奈米孔上部區域25連接之連接區域26(第一連接區域26a、第二連接區域26b)。在電極形成步驟中，形成在第一電極部24a以及第二電極部24b的平面圖中的外形形狀為等腰三角形的奈米間隙電極22。第一電極部24a以及第二電極部24b在等腰三角形的頂點附近連接。連接第一電極部24a與第二電極部24b之部分被包含於奈米孔上部區域25內。連接第一電極部24a與第二電極部24b之部分的寬度(在Y軸方向上的長度)，例如為1nm~100nm，是整個奈米間隙電極22的寬度的最小值。因此，奈米孔上部區域25的寬度的最小值，比連接區域26的最小值更小。由於第一電極部24a的厚度(在Z軸方向上的長度)與第二電極部24b的厚度相同，在YZ平面上，奈米孔上部區域25的截面積的最小值，比連接區域26之截面積的最小值更小。因此，奈米孔上部區域25被配置為在對互相連接之狀態的一對電極部24a、24b之間施加電壓時，藉由來自流經之電流的電遷移引發斷線，具有作為EM斷線引發部的機能。

如第8A、8B圖所示，流路形成步驟在基板20形成與奈米孔23連接的流路29。首先，於絕緣膜21的表面、奈米間隙電極22的表面以及基板20的背面形成保護膜(未圖示)。保護膜較佳地為後述之異向性濕蝕刻中對濕蝕刻溶液具有較大蝕刻率選擇性的材料。保護膜，舉例而言，利用TEOS作為原料氣體，藉由CVD法形成SiO膜。接著，設置於基板20背面的保護膜上形成光阻層(未圖示)，並藉由光蝕刻技術圖案化，將形成光阻圖案的光阻層作為光罩，乾蝕刻基板20之背面的保護膜。因此，設置於基板20之背面的保護膜中，對應流路29的部分形成開口。從保護膜之開口露出基板20之背面。接著，將基板20浸泡於濕蝕刻溶液進行異向性濕蝕刻。可以利用氫氧化鉀(KOH)或四甲基氫氧化銨(TMAH)等鹼性水溶液作為濕蝕刻溶液。保護膜作為異向性濕蝕刻的光罩運作。因此，僅有從保護膜之開口露出之基板20的背面的一部分被蝕刻。在基板20形成流路29後，例如利用氫氟酸(HF)作為蝕刻溶液藉由濕蝕刻除去保護膜之SiO以及膜沉積膜27。因此，可以得到如第8A、8B圖所示的奈米間隙電極結構前驅物30。

奈米間隙電極結構前驅物30可以藉由絕緣膜形成步驟、奈米孔形成步驟、奈米孔嵌入步驟、電極層形成步驟、流路形成步驟製造。奈米間隙電極結構前驅物30除了不包括奈米間隙17之外，與奈米間隙電極結構體10具有相同構成。

接著，利用第9A、9B圖說明奈米間隙形成步驟。首先，利用配線35電氣連接奈米間隙電極結構前驅物30之一對電極部24a、24b與電源31。另外，在第9圖中，省略配線35以及電源31之圖示。開啟電源31，在一對電極部24a、24b之間施加電壓。由於奈米孔上部區域25的截面積比連接區域26的截面積更小，電流密度變得比連接區域26更大，因為電遷移產生斷線。由於奈米孔上部區域25段線，第一電極部24a與第二電極部24b被切斷，在奈米孔上部區域25形成奈米間隙17。形成奈米間隙17的奈米間隙電極結構前驅物30成為奈米間隙電極結構體10(參照第1圖)。

如第10圖所示，奈米間隙電極結構體10利用進行微量試樣之分析的分析裝置40。分析裝置40，試樣通過奈米間隙電極結構體10之奈米間隙17時，藉由偵測一對電極部14a、14b之間流經的隧道電流的變化進行試樣分析。可以列舉脫氧核糖核酸(DNA)、蛋白質、花粉、病毒、細胞、有機粒子或無機粒子、懸浮微粒(particulate matter，PM)2.5等之粒子狀物質作為試樣。將試樣分散於包含電解質的溶液中，得到的試樣液體被提供給分析裝置40。可以列舉磷酸鹽緩衝生理鹽水(Phosphate buffered saline，PBS)等作為分散試樣的溶液。

分析裝置40包括：奈米間隙電極結構體10；電源41；控制部42；電流計43；以及分析部44。利用配線45連接奈米間隙電極結構體10之奈米間隙電極12、電源41以及電流計43。

電源41與一對電極部14a、14b電氣連接。電源41在一對電極部之間施加電壓。電源41之電壓由控制部42控制。

控制部42與電源41電氣連接。控制部42執行第一控制以及第二控制，第一控制將電源41之電壓設定為第一電壓，並在一對電極部14a、14b之間形成奈米間隙17，第二控制將電源41之電壓設定為與第一電壓不同的第二電壓，並經由奈米間隙17在相對的一對電極部14a、14b之間產生隧道電流。

第一控制以第一電極部14a與第二電極部14b被切斷的狀態進行。第二控制以一對電極部14a、14b之間沒有形成奈米間隙17的狀態進行。控制部42被配置為可以藉由例如未圖示之操作部的操作，切換第一控制與第二控制。

電流計43與一對電極部14a、14b電氣連接。電流計43在藉由控制部42進行第二控制時，經由奈米間隙17偵測流經相對的一對電極部14a、14b之間的隧道電流。另外，電流計43也可以在藉由控制部42進行第一控制時，偵測流經彼此連接之一對電極部14a、14b之間的電流。

分析部44與電流計43電氣連接。分析部44基於由電流計43偵測到的隧道電流之電流值進行試樣之分析。隧道電流之電流值依據通過奈米間隙17之試樣的電阻而變化。為此，例如在單鏈DNA通過奈米間隙17的情況下，分析部44可以基於隧道電流的電流值識別鹽基並進行鹽基序列等之分析，該隧道電流依據構成單鏈DNA之鹽基的種類而變化。

雖然未圖示，分析裝置40可以包括用以進行試樣之電泳的一對電極，用以對一對電極施加電壓的電源。藉由從電源施加電壓到一對電極進行試樣之電泳，試樣通過奈米間隙17以及奈米孔13。試樣可以被配置為藉由壓力流動，或者可以被配置為藉由電泳和壓力併用使樣品流動。

分析裝置40在一對電極部14a、14b之間施加第一電壓，在奈米孔上部區域15形成奈米間隙17，接著在一對電極部14a、14b之間施加第二電壓，藉由在試樣通過奈米間隙17時偵測隧道電壓，進行試樣之分析。所以，分析裝置40可以連續進行奈米間隙17之形成以及試樣之分析。

另外，也可以對分析裝置40提供奈米間隙電極結構前驅物30。藉由在一對電極部24a、24b之間施加電壓，在奈米孔上部區域25形成奈米間隙17，可以得到奈米間隙電極結構體10。

接著說明分析方法。分析方法包括：第一步驟，在奈米間隙電極中形成奈米間隙，該奈米間隙電極設置於包括奈米孔的絕緣膜，由包括位於奈米孔之上部之奈米孔上部區域的一對電極部構成；以及第二步驟，偵測試樣通過奈米間隙時的隧道電流，基於隧道電流之電流值進行前述試樣之分析。在本實施型態中，利用分析裝置40說明分析方法。

在第一步驟中，首先，將一對電極部14a、14b沒有被切斷之狀態的奈米間隙電極結構體10提供給分析裝置40。控制部42執行將電源41之電壓設定為第一電壓的第一控制。藉由在一對電極部14a、14b之間施加電壓產生來自電流的電遷移，在奈米孔上部區域15形成奈米間隙17。如此，可以用根據本實施型態之分析方法安定地形成奈米間隙17。

在第二步驟中，控制部42執行將電源41之電壓設定為第二電壓的第二控制。藉由在一對電極部14a、14b之間施加電壓，經由奈米間隙17在相對的一對電極部14a、14b之間產生隧道電流。電流計43偵測隧道電流。分析部44在試樣通過奈米間隙17時，基於電流計43偵測到的隧道電流之電流值，進行試樣之分析。由於在奈米孔13上形成奈米間隙17，可以效率良好地將分析對象之試樣引導到奈米間隙。

[第二實施型態] 第11圖為放大根據第二實施型態之奈米間隙電極結構體50之奈米孔13附近的放大圖。在以下說明中，與上述第一實施型態相同的元件標示為同一符號並省略說明。

奈米間隙電極結構體50包括：絕緣膜11；以及設置於絕緣膜11的奈米間隙電極52。奈米間隙電極52包括一對電極部54a、54b。一對電極部54a、54b包括位於奈米孔13之上部的奈米孔上部區域55(第一奈米孔上部區域55a、第二奈米孔上部區域55b)，以及位於絕緣膜11之上部並連接奈米孔上部區域55的連接區域56(第一連接區域56a、第二連接區域56b)。與奈米孔13連接的奈米間隙17被設置於奈米孔上部區域55。

奈米間隙電極52與上述之根據第一實施型態的奈米間隙電極12同樣地，隨著朝向奈米孔13的中心，寬度(在Y軸方向上的長度)變小。奈米間隙電極52在奈米孔13附近具有薄壁部57，係與奈米間隙電極12不同之處。薄壁部57為使奈米間隙電極52之表面以及背面中至少一者凹陷的部位，在第11圖中為奈米間隙電極52之背面凹陷的部位。薄壁部57之厚度(在Z軸方向上的長度)比在奈米間隙電極52中的其他部位更小。薄壁部57至少被設置於奈米孔上部區域55，在第11圖中被設置於奈米孔上部區域55之全部以及連接區域56之一部分。另外，第11圖所示之薄壁部57具有奈米間隙電極52之背面還有側面凹陷的形狀，寬度(在Y軸方向上的長度)也比在奈米間隙電極52中其他部位更小。

奈米間隙電極52之寬度，如上所述，隨著朝向奈米孔13的中心而變小，且在奈米孔13附近具有薄壁部57。因此，在與一對電極部54a、54b之間電流流動的方向(X軸方向)垂直的平面(YZ平面)上，奈米孔上部區域55之截面積的最小值，比連接區域56之截面積的最小值更小。在厚度比連接區域56更小的奈米孔上部區域55中，由於電流密度變得比連接區域56更大，變得容易藉由電遷移引發斷線，確實地形成奈米間隙17。

第12圖為顯示奈米間隙電極結構體50之第一電極部54a與第二電極部54b沒有被切斷的狀態的放大圖。藉由在互相連接之一對電極部54a、54b之間施加電壓，在奈米孔上部區域55藉由電遷移引發斷線，可以在奈米孔上部區域55形成奈米間隙17(參照第11圖)。

接著說明奈米間隙電極結構體50的製造方法。首先，奈米間隙電極結構體50的製造方法與上述第一實施型態同樣地進行絕緣膜形成步驟(參照第4A、4B圖)、奈米孔形成步驟(參照第5A、5B圖)、奈米孔嵌入步驟(參照第6A、6B圖)、電極形成步驟(參照第7A、7B圖)、流路形成步驟(參照第8A、8B圖)。接著，在流路形成步驟之後，從奈米孔23流入濕蝕刻溶液，對奈米間隙電極22之奈米孔上部區域25進行濕蝕刻，在厚度方向上將奈米孔上部區域25之背面部分地去除，使奈米孔上部區域25薄壁化。在藉由濕蝕刻去除奈米孔上部區域25之背面時，藉由奈米間隙電極22等向地被蝕刻，也在厚度方向上部分地去除連接區域26之背面，在厚度方向上，奈米孔上部區域25之側面以及連接區域26之側面皆部分地被去除。結果，在奈米孔23附近，奈米間隙電極22之背面與側面形成凹陷。在奈米孔23附近的背面與側面形成凹陷的奈米間隙電極22，為具有薄壁部57的奈米間隙電極52(參照地12圖)。

另外，薄壁部57不限於使奈米間隙電極52之背面與側面具有凹陷之形狀。以下說明薄壁部57之變形例。

如第13圖所示，薄壁部58為奈米間隙電極52之側面沒有凹陷，只有奈米間隙電極52之背面凹陷的部位。奈米間隙電極52之側面沒有凹陷，只有背面凹陷的情況下，舉例而言，藉由乾蝕刻對流路形成步驟後之奈米間隙電極22的奈米孔上部區域25(參照第8A、8B圖)之背面進行異向性蝕刻。另外，作為奈米間隙電極52之背面形成凹陷之替代，可以在奈米間隙電極52之表面形成凹陷，也可以在奈米間隙電極52之表面以及背面的兩面形成凹陷。作為進行濕蝕刻以及乾蝕刻之替代，也可以照射電子束。使用電子束的情況下，可以形成具有細微溝槽的奈米孔上部區域55。在奈米孔上部區域55之溝槽的部分中，因為截面積比連接區域56更小，變得藉由電遷移引發斷線。

[第三實施型態] 第14圖為放大根據第三實施型態之奈米間隙電極結構體60之奈米孔13附近的放大圖。

奈米間隙電極結構體60包括：絕緣膜11；以及設置於絕緣膜11的奈米間隙電極62。奈米間隙電極62包括一對電極部64a、64b。一對電極部64a、64b包括位於奈米孔13之上部的奈米孔上部區域65(第一奈米孔上部區域65a、第二奈米孔上部區域65b)，以及位於絕緣膜11之上部並連接奈米孔上部區域65的連接區域66(第一連接區域66a、第二連接區域66b)。奈米孔上部區域65中設有與奈米孔13連接之奈米間隙17。

在第三實施型態中，奈米孔上部區域65之構成與根據上述第一實施型態之奈米孔上部區域15以及根據上述第二實施型態之奈米孔上部區域55不同。舉例而言，在第三實施型態中，如第8A、8B圖所示之流路形成步驟之後，對奈米間隙電極22之奈米孔上部區域25進行離子注入，使奈米孔上部區域25的材質變質。可以舉例矽(Si)、鎳(Ni)、鈦(Ti)或鉻(Cr)等作為注入奈米孔上部區域25的元素。變質的奈米孔上部區域25為根據第三實施型態的奈米孔上部區域65。使奈米孔上部區域25變質的方法不限於上述之離子注入法。舉例而言，也可以將基板20與絕緣膜21作為光罩使用，進行電漿處理、雷射退火或電子束等退火處理。

奈米孔上部區域65包含構成連接區域66之材料變質後之變質物。在變質之奈米孔上部區域65中，由於變得比沒有變質的連接區域66更容易藉由電遷移引發斷線，因此確實地形成奈米間隙17。

第15圖為顯示奈米間隙電極結構體60之第一電極部64a與第二電極部64b沒有被切斷的狀態的放大圖。藉由在互相連接的一對電極部64a、64b之間施加電壓，於奈米孔上部區域65藉由電遷移引發斷線，可以在奈米孔上部區域65形成奈米間隙17(參照第14圖)。

另外，也可以如上述第二實施型態般，使厚度比連接區域更小的奈米孔上部區域變質。也就是說，奈米孔上部區域之厚度比連接區域更小，且構成連接區域的材料包含變質後的變質物也可以。

[第四實施型態] 如第16圖所示，根據第四實施型態之奈米間隙電極結構體70包括用以將奈米間隙電極12黏著於絕緣膜11的黏著層71。與上述第一實施型態相同的元件標示為同一符號並省略說明。

黏著層71被設置在絕緣膜11與奈米間隙電極12之間。黏著層71與奈米間隙電極12之連接區域16接觸，且不接觸奈米孔上部區域15。黏著層71對應奈米孔13的部分形成開口。黏著層71為例如矽或鉻等。黏著層71之厚度為例如2nm。在平面圖中，雖然黏著層71之形狀不特別限定，與奈米間隙電極12同形狀，或比奈米間隙電極12更大的相似形狀係較佳的。

以下說明形成黏著層71的方法之一例。進行絕緣膜形成步驟(參照第4A、4B圖)、奈米孔形成步驟(參照第5A、5B圖)、奈米孔嵌入步驟(參照第6A、6B圖)之後，進行黏著層形成步驟、電極形成步驟、流路形成步驟以及黏著層去除步驟。絕緣膜形成步驟、奈米孔形成步驟、以及奈米孔嵌入步驟因為與上述第一實施形態相同，省略說明。

如第17A、17B圖所示，黏著層形成步驟在絕緣膜21上形成黏著層72。首先，在絕緣膜21上塗覆光阻劑形成光阻層(未圖示)，並藉由光蝕刻技術將光阻層圖案化。在此例中，在平面圖中的黏著層72之外形形狀，在光阻層形成與奈米間隙電極結構體70之奈米間隙電極12相同形狀般的光阻圖案。在絕緣膜21中，形成黏著層72之部分露出，沒有形成黏著層72的部分以光阻層覆蓋。接著，藉由使用例如Ti作為靶材進行濺射法，在光阻層上以及露出的絕緣膜21上形成Ti膜。具有對應奈米間隙電極22之奈米孔上部區域25之部分，以及對應連接區域26之部分的黏著層72被形成。

如第18A、18B圖所示，在電極形成步驟中，藉由使用Au作為靶材進行濺射法，在黏著層72上形成Au膜。接著，藉由進行剝離法，將光阻層上的黏著層72以及Au膜與光阻層一起除去。由黏著層72上殘留的Au膜形成奈米間隙電極22。

接著進行流路形成步驟(參照第8A、8B圖)。雖然流路形成步驟與上述第一實施形態相同，因此省略詳細說明，然而會進行保護膜之形成、流路29之形成以及沉積膜27之去除。

如第19A、19B圖所示，黏著層去除步驟去除黏著層72之中，與奈米間隙電極22之奈米孔上部區域25相接的部分。在黏著層去除步驟中，從基板20之背面進行黏著層72之一部分的濺射蝕刻。藉由如此，去除黏著層72之中與奈米間隙電極22之奈米孔上部區域25相接的部分，留下與奈米間隙電極22之連接區域26相接的部分。黏著層72對應奈米孔23的部分形成開口。黏著層72中與連接區域26相接的部分成為黏著層71(參照第16圖)。另外，去除黏著層72之一部分的方法不限於上述之濺射蝕刻，也可以進行例如濕蝕刻。

如上所述，藉由進行絕緣膜形成步驟、奈米孔形成步驟、奈米孔嵌入步驟、黏著層形成步驟、電極形成步驟、流路形成步驟以及黏著層去除步驟，可以得到包括黏著層71的奈米間隙電極結構體70(參照第16圖)。

另外，黏著層71不限於不接觸奈米間隙電極12之奈米孔上部區域15的情況，也可以與奈米孔上部區域15接觸。得到與奈米孔上部區域15接觸的黏著層71的情況下，不進行黏著層去除步驟(參照第19A、19B圖)，或在黏著層去除步驟中，黏著層72留下奈米孔上部區域25之背面，去除黏著層72之一部分。

黏著層形成步驟也可以作為絕緣膜形成步驟(參照第4A、4B圖)的下一個步驟進行。以下說明黏著層形成步驟作為絕緣膜形成步驟的下一個步驟進行的情況。

如第20A、20B圖所示，黏著層形成步驟於絕緣膜21形成黏著層73。首先，在絕緣膜21上塗覆光阻劑形成光阻層(未圖示)，並藉由光蝕刻技術將光阻層圖案化。在此例中，在平面圖中的黏著層73之外形形狀，在光阻層形成比奈米間隙電極結構體70之奈米間隙電極12更大的相似形狀般的光阻圖案。在第20A中，將對應奈米間隙電極結構體70之奈米間隙電極的外形形狀以虛線顯示。在絕緣膜21中，形成黏著層73之部分露出，沒有形成黏著層73的部分以光阻層覆蓋。接著，藉由使用例如Ti作為靶材進行濺射法，在光阻層上以及露出的絕緣膜21上形成Ti膜。具有對應奈米間隙電極22之奈米孔上部區域25之部分，以及對應連接區域26之部分的黏著層73被形成。

如第21A、21B圖所示，奈米孔形成步驟在絕緣膜21形成奈米孔23。在黏著層73與絕緣膜21上塗覆光阻劑形成光阻層，並藉由光蝕刻技術將光阻層圖案化，將被圖案化的光阻層作為光罩，乾蝕刻黏著層73與絕緣膜21。藉由如此，在絕緣膜21形成奈米孔23。黏著層73對應奈米孔23的部分形成開口，因此不具有在下一個步驟之電極形成步驟形成的，與奈米間隙電極22之奈米孔上部區域25相接的部分。因此，奈米孔形成步驟包括黏著層去除步驟，去除在黏著層73之中，與奈米間隙電極22之奈米孔上部區域25相接的部分。

在奈米孔形成步驟之後，與上述第一實施型態同樣地，可以藉由進行奈米孔嵌入步驟、電極形成步驟以及流路形成步驟，得到包括黏著層71的奈米間隙電極結構體70(參照第16圖)。

[第五實施型態] 第22圖為放大根據第五實施型態之奈米間隙電極結構體80之奈米孔13附近的放大圖。

奈米間隙電極結構體80包括：絕緣膜11；以及設置於絕緣膜11的奈米間隙電極82。奈米間隙電極82包括一對電極部84a、84b。一對電極部84a、84b包括位於奈米孔13之上部的奈米孔上部區域85(第一奈米孔上部區域85a、第二奈米孔上部區域85b)，以及位於絕緣膜11之上部並連接奈米孔上部區域85的連接區域86(第一連接區域86a、第二連接區域86b)。奈米孔上部區域85中設有與奈米孔13連接之奈米間隙17。

奈米間隙電極82藉由在奈米孔上部區域85具有單層結構，在連接區域86具有積層結構，奈米孔上部區域85之厚度比連接區域86更小。單層結構與積層結構的界線和在第22圖中奈米孔上部區域85與連接區域86的界線有相同位置。

奈米間隙電極82包括設置於絕緣膜11上的第一層82a，以及設置於第一層82a以及奈米孔13上的第二層82b。第一層82a僅設置於絕緣膜11上，不設置於奈米孔13上。第二層82b具有段差形狀，設置於第一層82a上的部分與設置於奈米孔13上的部分在Z軸方向上位置(高度)不同。在平面圖中，第二層82b的外形形狀可以與此例中的第一層82a之外形形狀為同形狀，也可以是相似形狀。

在奈米間隙電極82中，奈米孔上部區域85由第二層82b構成，連接區域86由第一層82a與第二層82b構成。換言之，奈米間隙電極82在奈米孔上部區域85具有單層結構，在連接區域86具有積層結構，奈米孔上部區域85之厚度比連接區域86更小。具體而言，奈米孔上部區域85之厚度的最小值，比連接區域86之厚度的最小值更小。因此，在與一對電極部84a、84b之間電流流動的方向(X軸方向)垂直的平面(YZ平面)上，奈米孔上部區域85之截面積的最小值，比連接區域86之截面積的最小值更小。在厚度比連接區域86更小的奈米孔上部區域85中，由於電流密度變得比連接區域86更大，變得容易藉由電遷移引發斷線，確實地形成奈米間隙17。

只要奈米孔上部區域85至少具有單層結構，就可以在奈米孔上部區域85形成奈米間隙17。所以，單層結構與積層結構之界線，不限於如上所述之和奈米孔上部區域85與連接區域86的界線有相同位置，也可以在奈米孔上部區域85之內或者在連接區域86之內。

第一層82a與第二層82b在此例中可以由相同的材料(例如Au)形成，也可以由不同材料形成。第一層82a與第二層82b由不同材料形成的情況下，舉例而言，可以使用Ti或Cr作為第一層82a，組合Au、Pt等作為第二層82b。此時，也可以在第二層82b成膜前進行表面之清潔。

第23圖為顯示奈米間隙電極結構體80之第一電極部84a與第二電極部84b沒有被切斷的狀態的放大圖。藉由在互相連接之一對電極部84a、84b施加電壓，於奈米孔上部區域85藉由電遷移引發斷線，可以在奈米孔上部區域85形成奈米間隙17(參照第22圖)。

接著說明奈米間隙電極結構體80的製造方法。奈米間隙電極結構體80的製造方法，首先，與第一實施型態同樣地，進行絕緣膜形成步驟(參照第4A、4B圖)、奈米孔形成步驟(參照第5A、5B圖)以及奈米孔嵌入步驟(參照第6A、6B圖)。接著，在奈米孔嵌入步驟之後，進行電極形成步驟以及流路形成步驟。

電極形成步驟包括第一層形成步驟以及第二層形成步驟。利用第24A、24B圖~第25A、25B圖說明根據第五實施型態之電極形成步驟。

如第24A、24B圖所示，第一層形成步驟在絕緣膜21上形成第一層92a。首先，在絕緣膜21上塗覆光阻劑形成光阻層(未圖示)。藉由光蝕刻技術將光阻層圖案化，在絕緣膜21中，形成第一層92a的部分被曝露，不形成第一層92a的部分以光阻層覆蓋。在第一層形成步驟中，由於奈米孔23上沒有形成第一層92a，在奈米孔23內之沉積膜27以光阻層覆蓋。接著，藉由進行利用Au作為靶材的濺射法，在光阻層上以及露出的絕緣膜21上形成Au膜。接著，藉由進行剝離法，將光阻層上的Au膜與光阻層一起除去。由絕緣膜21上殘留的Au膜形成第一層92a。

如第25A、25B圖所示，第二層形成步驟在第一層92a上以及奈米孔23上形成第二層92b。首先，在絕緣膜21以及第一層92a上塗覆光阻劑形成光阻層(未圖示)。藉由光蝕刻技術將光阻層圖案化，形成第二層92b的部分被曝露，不形成第二層92b的部分以光阻層覆蓋。在第二層形成步驟中，在奈米孔23上部分地形成第二層92b，寬度隨著朝向奈米孔23的中心而變小。因此，在奈米孔23內之沉積膜27中，沒有形成第二層92b的部分以光阻層覆蓋。接著，藉由進行利用Au作為靶材的濺射法，在第一層92a上以及光阻層上形成Au膜。接著，藉由進行剝離法，將光阻層上的Au膜與光阻層一起除去。由第一層92a上以及沉積膜27上殘留的Au膜形成第二層92b。

如第26A、26B圖所示，流路形成步驟藉由例如與上述第一實施型態相同的方法，在基板20形成與奈米孔23連接的流路29。在基板20形成流路29後，例如利用氫氟酸(HF)作為蝕刻溶液藉由濕蝕刻除去保護膜之SiO以及膜沉積膜27。

如上所述，藉由進行絕緣膜形成步驟、奈米孔形成步驟、奈米孔嵌入步驟、包含第一層形成步驟以及第二層形成步驟之電極層形成步驟，以及流路形成步驟，可以得到奈米間隙電極結構體80(參照第23圖)。

另外，奈米間隙電極82，不限於如上所述之第二層82b具有段差形狀，設置於第一層82a上的部分與設置於奈米孔13上的部分在Z軸方向上位置(高度)不同的情況。舉例而言，第二層82b設置於第一層82a上的部分與設置於奈米孔13上的部分也可以在Z軸方向上位置(高度)相同。進行第一層形成步驟(參照第24A、24B圖)後，在沉積膜27上再形成沉積膜，進行第二層形成步驟(第25A、25B圖)。藉由如此，形成沒有段差形狀的第二層82b。

在平面圖中第一層82a之外形形狀，可以藉由變更在第一層形成步驟中形成第一層92a的範圍變更大小。在平面圖中第二層82b之外形形狀，可以藉由變更在第二層形成步驟中形成第二層92b的範圍變更大小。

奈米間隙電極82不限於如上所述之第一層82a僅設置於絕緣膜11上，不設置於奈米孔13上的情況。雖然圖示未顯示，第一層82a也可以設置於絕緣膜11上以及奈米孔13上。在奈米孔13上設置第一層82a的情況下，第二層82b僅設置於第一層82a上，不設置於奈米孔13上。藉由如此，奈米孔上部區域85由第一層82a構成，連接區域86由第一層82a與第二層82b構成，可以讓奈米孔上部區域85之厚度比連接區域86更小。

本發明不限於上述各實施型態，在實施階段，可以在不脫離其主旨的範圍內對構成要素進行變更和實施。另外，透過適當地組合上述各實施形態中揭露的複數個構成要素，可以形成各種發明。另外，舉例而言，也可以考慮從每個實施形態中所示的所有構成要素中刪除一些構成要素的構成。再者，不同實施形態中記載的構成要素可以適當地組合。

不限於對分析裝置40提供根據第一實施型態之奈米間隙電極結構體10或奈米間隙電極結構前驅物30的情況，也可以對分析裝置40提供根據第二實施型態之奈米間隙電極結構體50、根據第三實施型態之奈米間隙電極結構體60、根據第四實施型態之奈米間隙電極結構體70、根據第五實施型態之奈米間隙電極結構體80。

10,50,60,70,80:奈米間隙電極結構體 11,21:絕緣膜 12,22,52,62,82:奈米間隙電極 13,23:奈米孔 14a,24a,54a,64a,84a:電極部(第一電極部) 14b,24b,54b,64b,84b:電極部(第二電極部) 15,25,55,65,85:奈米孔上部區域 15a,25a,55a,65a,85a:第一奈米孔上部區域 15b,25b,55b,65b,85b:第二奈米孔上部區域 16,26,56,66,86:連接區域 16a,26a,56a,66a,86a:第一連接區域 16b,26b,56b,66b,86b:第二連接區域 17:奈米間隙 18,20:基板 19,29:流路 30:奈米間隙電極結構前驅物 40:分析裝置 31,41:電源 42:控制部 43:電流計 44:分析部 71,72,73:黏著層

[第1圖]為顯示根據第一實施型態之奈米間隙電極結構體之外觀的透視圖。 [第2圖]為放大第1圖中以符號II顯示之奈米孔附近的放大圖。 [第3圖]為放大一對電極部沒有被切斷之狀態的奈米間隙電極結構體之奈米孔附近的放大圖。 [第4A圖]為用以說明絕緣膜形成步驟的平面圖。 [第4B圖]為沿著第4A圖之B-B線的截面圖。 [第5A圖]為用以說明奈米孔形成步驟的平面圖。 [第5B圖]為沿著第5A圖之B-B線的截面圖。 [第6A圖]為用以說明奈米孔嵌入步驟的平面圖。 [第6B圖]為沿著第6A圖之B-B線的截面圖。 [第7A圖]為用以說明電極形成步驟的平面圖。 [第7B圖]為沿著第7A圖之B-B線的截面圖。 [第8A圖]為用以說明流路形成步驟的平面圖。 [第8B圖]為沿著第8A圖之B-B線的截面圖。 [第9A圖]為用以說明奈米間隙形成步驟的平面圖。 [第9B圖]為沿著第9A圖之B-B線的截面圖。 [第10圖]為用以說明根據第一實施型態之分析裝置的說明圖。 [第11圖]為放大根據第二實施型態之奈米間隙電極結構體之奈米孔附近的放大圖。 [第12圖]為顯示根據第二實施型態之奈米間隙電極結構體之第一電極部與第二電極部沒有被切斷的狀態的放大圖。 [第13圖]為用以說明薄壁部之變形例的說明圖。 [第14圖]為放大根據第三實施型態之奈米間隙電極結構體之奈米孔附近的放大圖。 [第15圖]為顯示根據第三實施型態之奈米間隙電極結構體之第一電極部與第二電極部沒有被切斷的狀態的放大圖。 [第16圖]為根據第四實施型態之奈米間隙電極結構體之截面圖。 [第17A圖]為用以說明黏著層形成步驟的平面圖。 [第17B圖]為沿著第17A圖之B-B線的截面圖。 [第18A圖]為用以說明電極形成步驟的平面圖。 [第18B圖]為沿著第18A圖之B-B線的截面圖。 [第19A圖]為用以說明黏著層去除步驟的平面圖。 [第19B圖]為沿著第19A圖之B-B線的截面圖。 [第20A圖]為用以說明黏著層形成步驟的平面圖。 [第20B圖]為沿著第20A圖之B-B線的截面圖。 [第21A圖]為用以說明奈米孔形成步驟的平面圖。 [第21B圖]為沿著第21A圖之B-B線的截面圖。 [第22圖]為放大根據第五實施型態之奈米間隙電極結構體之奈米孔附近的放大圖。 [第23圖]為顯示根據第五實施型態之奈米間隙電極結構體之第一電極部與第二電極部沒有被切斷的狀態的放大圖。 [第24A圖]為用以說明第一層形成步驟的平面圖。 [第24B圖]為沿著第24A圖之B-B線的截面圖。 [第25A圖]為用以說明第二層形成步驟的平面圖。 [第25B圖]為沿著第25A圖之B-B線的截面圖。 [第26A圖]為用以說明流路形成步驟的平面圖。 [第26B圖]為沿著第26A圖之B-B線的截面圖。

10:奈米間隙電極結構體

11:絕緣膜

12:奈米間隙電極

13:奈米孔

14a:電極部(第一電極部)

14b:電極部(第二電極部)

15:奈米孔上部區域

15a:第一奈米孔上部區域

15b:第二奈米孔上部區域

16:連接區域

16a:第一連接區域

16b:第二連接區域

17:奈米間隙

18:基板

Claims (11)

1. 一種奈米間隙電極結構體，包括： 絕緣膜，包括試樣通過的奈米孔；以及 奈米間隙電極，設置於前述絕緣膜，在一對電極部之間包括奈米間隙； 其中，前述一對電極部，包括位於前述奈米孔之上部的奈米孔上部區域，以及位於前述絕緣膜之上部並連接前述奈米孔上部區域的連接區域； 前述奈米間隙設置於前述奈米孔上部區域內。
2. 如請求項1之奈米間隙電極結構體，其中，前述奈米孔上部區域被配置為在對前述一對電極部之間施加電壓時，藉由來自流經之電流的電遷移引發斷線。
3. 如請求項2之奈米間隙電極結構體，其中，在前述一對電極部之間，與電流流動方向垂直的平面中，前述奈米孔上部區域之截面積的最小值，比前述連接區域之截面積的最小值更小。
4. 如請求項3之奈米間隙電極結構體，其中，前述奈米孔上部區域之厚度比前述連接區域之厚度更小。
5. 如請求項2~4中任一項之奈米間隙電極結構體，其中，前述奈米孔上部區域包含構成前述連接區域之材料變質後的變質物。
6. 如請求項1之奈米間隙電極結構體，更包括： 黏著層，設置於前述絕緣膜與前述奈米間隙電極之間； 其中，前述黏著層與前述連接區域接觸，且不接觸前述奈米孔上部區域。
7. 一種奈米間隙電極結構體的製造方法，包括： 準備步驟，準備由一對電極部構成的奈米間隙電極，前述奈米電極設置於包含奈米孔之絕緣膜，且包括位於前述奈米孔之上部位置的奈米孔上部區域；以及 奈米間隙形成步驟，在前述一對電極部之間施加電壓，藉由電遷移在前述奈米孔上部區域形成奈米間隙。
8. 如請求項7之奈米間隙電極結構體的製造方法，其中，前述準備步驟包括： 絕緣膜形成步驟，在基板形成前述絕緣膜； 奈米孔形成步驟，在前述絕緣膜形成前述奈米孔； 電極形成步驟，在前述絕緣膜形成前述奈米間隙電極；以及 流路形成步驟，在前述基板形成與前述奈米孔連接的流路。
9. 一種分析裝置，包括： 如請求項1~6中任一項記載之奈米間隙電極結構體； 電源，在前述一對電極部之間施加電壓； 電流計，偵測流經前述一對電極部之間的隧道電流；以及 分析部，基於前述隧道電流之電流值進行試樣之分析。
10. 如請求項9之分析裝置，更包括控制部，執行第一控制以及第二控制，前述第一控制將前述電源之電壓設定為第一電壓，並在前述一對電極部之間形成前述奈米間隙，前述第二控制將前述電源之電壓設定為與第一電壓不同的第二電壓，並在前述一對電極部之間產生前述隧道電流。
11. 一種分析方法，包括： 第一步驟，在奈米間隙電極中形成奈米間隙，前述奈米間隙電極設置於包括奈米孔的絕緣膜，由包括位於前述奈米孔之上部之奈米孔上部區域的一對電極部構成；以及 第二步驟，偵測試樣通過前述奈米間隙時的隧道電流，基於前述隧道電流之電流值進行前述試樣之分析。

Images