TW202201733A - 一次性可編程記憶體裝置 - Google Patents

一次性可編程記憶體裝置 Download PDF

Info

Publication number
TW202201733A
TW202201733A TW110107367A TW110107367A TW202201733A TW 202201733 A TW202201733 A TW 202201733A TW 110107367 A TW110107367 A TW 110107367A TW 110107367 A TW110107367 A TW 110107367A TW 202201733 A TW202201733 A TW 202201733A
Authority
TW
Taiwan
Prior art keywords
metal
dielectric layer
node
antifuse
drain
Prior art date
Application number
TW110107367A
Other languages
English (en)
Inventor
張盟昇
黃家恩
奕 王
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201733A publication Critical patent/TW202201733A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive

Abstract

一次性可編程記憶體裝置包括場效電晶體及反熔絲結構。反熔絲結構的第一節點包括或電連接至場效電晶體的汲極區域。反熔絲結構包括反熔絲介電層及反熔絲介電層上或上方的第二節點。第一節點及第二節點中的一者包括汲極區域或形成於通孔腔內的金屬通孔結構，此通孔腔延伸穿過覆蓋場效電晶體的層間介電材料層。

Description

具有反熔絲結構的一次性可編程記憶體裝置以及其製造方法
無
一次性可編程(one-time-programmable; OTP)記憶體裝置係一種可一次編程以將關鍵資訊永久儲存在半導體裝置中的記憶體裝置。OTP記憶體裝置包括電熔絲及電反熔絲。電熔絲在編程後提供減小的裝置電阻。電反熔絲在編程後提供增加的裝置電阻。
無
以下揭示內容提供許多不同實施例或實例，以便實施所提供的標的之不同特徵。下文描述部件及佈置的特定實例以簡化本揭示案。當然，此等僅為實例且不欲為限制性。舉例而言，在下文的描述中，第一特徵形成於第二特徵上方或第二特徵上可包括將第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不處於直接接觸的實施例。另外，本揭示案可在各實例中重複元件符號及/或字母。此重複係出於簡化與清楚目的，且本身並不指示所論述的各實施例及/或配置之間的關係。
此外，為了便於描述，本文可使用空間相對性術語（諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」及類似者）來描述諸圖中所圖示的一個元件或特徵與另一元件（或多個元件）或特徵（或多個特徵）的關係。除了諸圖所描繪的定向外，空間相對性術語意欲包含使用或操作中元件的不同定向。設備可經其他方式定向（旋轉90度或處於其他定向上）且因此可類似解讀本文所使用的空間相對性描述詞。除非另有明確說明，否則假定具有相同元件符號的每個元件具有相同的材料組成且具有相同厚度範圍內的厚度。
本揭示案大體上係關於半導體裝置，且特定言之係關於一種包括反熔絲結構的一次性可編程(OTP)記憶體裝置及形成此記憶體裝置的方法。本揭示案大體上係關於半導體裝置及形成半導體裝置的方法，該些半導體裝置包括位於相同SOI基板上且具有不同主體區域厚度的絕緣體上半導體(semiconductor-on-insulator; SOI)場效電晶體。SOI基板的頂部半導體層可被圖案化為由淺溝槽隔離結構橫向圍繞的多個主體區域。可使用經圖案化的氧化遮罩結構與氧化未遮罩的主體區域的上部的氧化製程的組合或使用經圖案化的蝕刻遮罩結構與蝕刻未遮罩的主體區域的上部的蝕刻製程的組合來選擇性地薄化不同的主體區域。下文將詳細論述其各個實施例。
大體而言，反熔絲結構包括可導電的第一節點及第二節點，以及位於第一節點與第二節點之間的反熔絲介電層。若反熔絲介電層為完整結構而無任何從中穿過的斷裂，則反熔絲結構處於高電阻狀態，或處於「未編程狀態」。若因第一節點與第二節點之間施加高壓偏壓而使反熔絲介電層斷裂或受到干擾，則第一節點或第二節點的導電材料填充此斷裂或干擾，以提供穿過斷裂或干擾的反熔絲介電層的導電路徑。在此情況下，反熔絲結構處於低電阻狀態，或處於「已編程狀態」。
第1A圖至第1D圖是根據本揭示案的第一實施例的一次性可編程(OTP)記憶體裝置的第一示例性結構的形成期間的順序豎直橫截面視圖。參看第1A圖，繪示根據本揭示案的第一實施例的用於形成一次性可編程(OTP)記憶體裝置的第一示例性結構。第一示例性結構包括基板8，此基板8包括基板半導體層9。基板半導體層9包含半導體材料，諸如單晶矽。
可在基板8上形成電晶體，此電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52。源極區域32與汲極區域34可形成於基板半導體層9內，或可形成於半導體材料部分10中，諸如在基板半導體層9內形成的摻雜阱。介電閘極間隔物56可橫向圍繞閘電極52及/或可接觸基板8的頂表面。淺溝槽隔離結構12可形成於基板8中，且可橫向圍繞場效電晶體的區域。
在一說明性實例中，半導體材料區域10可具有第一導電類型（諸如p型或n型），及基板半導體層9可具有第一導電類型或第二導電類型的摻雜，第二導電類型與第一導電類型相對。或者，可使用三阱配置，其中半導體材料部分10是具有第一導電類型的摻雜的摻雜阱，且可形成於另一摻雜阱（未圖示）中，此另一摻雜阱具有第二導電類型的摻雜且形成於基板半導體層9中，此基板半導體層9可具有第一導電類型的摻雜。大體而言，在源極區域32與半導體材料部分10之間形成第一p-n接合區，及在汲極區域34與半導體材料部分10之間形成第二p-n接合區。因此，半導體材料部分10包括場效電晶體的主體區域。
參看第1B圖，可藉由在汲極區域34上方及閘極堆疊（50、52）上方沉積介電材料層，藉由在介電材料層上方塗覆及圖案化光阻劑層，以及藉由透過介電材料層轉印光阻劑層中的圖案來形成反熔絲介電層60。隨後可例如藉由灰化移除光阻劑層。介電材料層的剩餘部分包括反熔絲介電層60。反熔絲介電層60的橫向範圍可覆蓋汲極區域34的實體暴露的頂表面的全部，或可僅覆蓋汲極區域34的實體暴露的頂表面中的一部分。在一替代實施例中，可在汲極側金屬材料部分的圖案化期間的後續處理步驟處執行將介電材料層圖案化為反熔絲介電層60。
根據本揭示案的一實施例，汲極區域34可組成一次性可編程(OTP)記憶體裝置的第一節點，且可在汲極區域34的頂表面上直接形成反熔絲介電層60。反熔絲介電層60用作電極間介電質，電極間介電質可用作絕緣結構，直至跨越其施加閾值電壓（為最小編程電壓）。在當跨越施加的電壓超過閾值電壓時發生的介電擊穿之後，反熔絲介電層60用作電阻材料部分。因此，反熔絲介電層60包括在編程步驟期間在施加編程電壓之後可具有介電擊穿的材料。
反熔絲介電層60可包括介電材料，諸如氧化矽、氮氧化矽、氮化矽、氮碳化矽、介電金屬氧化物，或上述的堆疊或組合。用於反熔絲介電層60的其他適宜介電材料屬於本揭示案涵蓋的範疇內。在一個實施例中，反熔絲介電層60可包括與閘極介電質50的介電材料不同的介電材料。在一個實施例中，反熔絲介電層60可包括金屬氧化物介電材料，金屬氧化物介電材料包括諸如氧化鈦的氧化物空位以促進編程期間的介電擊穿。在另一實施例中，反熔絲介電層60可包括氧化矽。反熔絲介電層60的厚度可處於1 nm至10 nm的範圍內，諸如2 nm至4 nm，但亦可使用較小及較大的厚度。
參看第1C圖，可在源極區域32及反熔絲介電層60（接著形成於汲極區域34上）上沉積金屬材料部分（42、44）。舉例而言，可在整個第一示例性結構上方沉積金屬材料層，且可在金屬材料層上方施加及圖案化光阻劑層（未圖示）以形成覆蓋源極區域32及/或反熔絲介電層60的離散圖案化光阻劑材料部分。可執行蝕刻製程（諸如反應離子蝕刻製程）以移除金屬材料層的未遮罩部分。留在源極區域32上的金屬材料層的一部分包含源極側金屬材料部分42，及留在反熔絲介電層60上的金屬材料層的一部分包含汲極側金屬材料部分44。隨後可例如藉由灰化移除光阻劑材料部分。
或者，可在第一示例性結構上方形成經圖案化的光阻劑層（未圖示），此光阻劑層包括源極區域32及反熔絲介電層60的區域中的開口，以及可例如藉由物理氣相沉積(physical vapor deposition; PVD)各向異性地沉積金屬材料。可沉積在源極區域32上的金屬材料的一部分包含源極側金屬材料部分42，及可沉積在反熔絲介電層60上的金屬材料的一部分包含汲極側金屬材料部分44。可例如藉由剝離製程來移除光阻劑層及沉積在光阻劑層上方的金屬材料的多部分。
在一個實施例中，源極側金屬材料部分42及汲極側金屬材料部分44可包括擴散阻障金屬材料，擴散阻障金屬材料可阻止金屬擴散至半導體材料中。舉例而言，源極側金屬材料部分42及汲極側金屬材料部分44可包括至少一種導電金屬氮化物材料，諸如TiN、TaN、WN、TiC、TaC及/或WC。其他適宜金屬材料屬於本揭示案涵蓋的範疇內。
或者，源極側金屬材料部分42及汲極側金屬材料部分44可包括金屬-半導體合金，諸如金屬矽化物（諸如矽化鈦、矽化鎢、矽化鈷、矽化鎳、矽化鉑等）、金屬鍺化物及/或金屬鍺矽化物。在此實施例中，源極側金屬材料部分42及汲極側金屬材料部分44的材料可沉積為金屬-半導體合金，或可沉積在至少一個半導體層及至少一個金屬層的層堆疊中，且可隨後藉由執行退火製程轉化為金屬-半導體合金。
汲極側金屬材料部分44可用作反熔絲結構的第二節點。在此實施例中，反熔絲結構（34、60、44）包括第一節點、反熔絲介電層60及第二節點，第一節點包括汲極區域34，第二節點包含汲極側金屬材料部分44。在一個實施例中，源極側金屬材料部分42與汲極側金屬材料部分44可具有相同的材料組合物及相同的厚度，厚度可處於2 nm至60 nm的範圍內，諸如5 nm至30 nm，但亦可使用較小及較大的厚度。在另一實施例中，源極側金屬材料部分42與汲極側金屬材料部分44可具有不同的材料組合物。
在一個實施例中，反熔絲介電層60可具有與汲極側金屬材料部分44的橫向範圍相比較大或相同的橫向範圍。反熔絲介電層60可至少自介電閘極間隔物56的外部側壁橫向延伸至淺溝槽隔離結構12的頂表面的邊緣。在一個實施例中，在沉積汲極側金屬材料部分44的金屬材料之後，可使用相同的圖案化遮罩（諸如經圖案化的光阻劑層）執行汲極側金屬材料部分44及反熔絲介電層60的圖案化。在此實施例中，汲極側金屬材料部分44與反熔絲介電層60可具有相同的橫向範圍。反熔絲介電層60的頂表面的周邊可與汲極側金屬材料部分44的底表面的周邊一致。
參看第1D圖，可在閘極堆疊（50、52）、源極側金屬材料部分42及汲極側金屬材料部分44上方沉積層間介電(interlayer dielectric; ILD)材料層。ILD材料層是指內部形成有任何金屬互連結構的任何介電材料層，金屬互連結構可為金屬通孔結構、金屬線結構或整合的線與通孔結構。在閘極堆疊（50、52）、源極側金屬材料部分42及汲極側金屬材料部分44上方沉積的ILD材料層在本文中稱為接觸級介電層70。接觸級介電層70可包括介電材料，諸如未摻雜的矽酸鹽玻璃、摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃、碳氮化矽或本技術領域中已知的其他ILD介電材料。
可藉由化學氣相沉積(chemical vapor deposition; CVD)或藉由旋塗來沉積接觸級介電層70。接觸級介電層70的頂表面可形成為平坦的水平表面（在使用旋塗來沉積接觸級介電層70的實施例中），或可藉由諸如化學機械平坦化(chemical mechanical planarization; CMP)製程的平坦化製程來平坦化。可在包括閘電極52的頂表面的水平面上方形成接觸級介電層70的頂表面。接觸級介電層70的厚度可處於200 nm至600 nm的範圍內，但亦可使用較小及較大的厚度。
可在接觸級介電層70上方塗覆光阻劑層（未圖示），且可微影圖案化光阻劑層以在覆蓋源極側金屬材料部分42、汲極側金屬材料部分44或閘極堆疊（50、52）的區域中形成開口。可執行各向異性蝕刻製程以在光阻劑層中的開口下方的區域中形成通孔腔。源極側金屬材料部分42、汲極側金屬材料部分44或閘電極52的頂表面可在每個通孔腔的底部處實體暴露。隨後可例如藉由灰化移除光阻劑層。
可在通孔腔中沉積至少一個導電材料。至少一種導電材料可包括例如金屬阻障材料層（諸如TiN、TaN、WN、TiC、TaC及/或WC的層）及金屬填充材料（諸如W、Cu、Co、Mo、Ru或上述的組合）。其他適宜導電及金屬填充材料屬於本揭示案涵蓋的範疇內。至少一種導電材料的過量部分可藉由諸如化學機械平坦化(CMP)製程及/或凹槽蝕刻製程的平坦化製程自包括接觸級介電層70的頂表面的水平面上方移除。
至少一種導電材料的剩餘部分包括源極側接觸通孔結構72、汲極側接觸通孔結構74及閘極接觸通孔結構（未圖示），源極側接觸通孔結構72接觸源極側金屬材料部分42的頂表面，汲極側接觸通孔結構74接觸汲極側金屬材料部分44的頂表面，閘極接觸通孔結構接觸閘電極52的頂表面。源極側接觸通孔結構72、汲極側接觸通孔結構74及閘極接觸通孔結構中的每一者可具有位於與接觸級介電層70的頂表面相同的水平面內的相應頂表面。
可在接觸級介電層70上方形成另一ILD材料層，此ILD材料層在本文中稱為第一線級介電層80。第一線級介電層80可包括可用於接觸級介電層70的任何ILD介電材料。第一線級介電層80的ILD介電材料可為多孔或無孔。第一線級介電層80的厚度可處於100 nm至300 nm的範圍內，但亦可使用較小及較大的厚度。
可例如藉由在第一線級介電層80上方塗覆及圖案化光阻劑層（未圖示）及藉由各向異性蝕刻製程透過第一線級介電層80轉印光阻劑層中的圖案來在第一線級介電層80中形成線腔。可在線腔中沉積至少一種導電材料（諸如金屬阻障襯墊及金屬填充材料）以形成各個金屬線結構，金屬線結構包括第一線級源極側線結構82、第一線級汲極側線結構84及第一線級閘極連接線結構（未圖示），第一線級源極側線結構82接觸源極側接觸通孔結構72，第一線級汲極側線結構84接觸汲極側接觸通孔結構74，第一線級閘極連接線結構接觸閘極接觸通孔結構。
在第1D圖的第一示例性OTP記憶體裝置中，反熔絲結構（34、60、44）包括第一節點，反熔絲介電層60位於第一節點上及上方。反熔絲結構亦包括位於反熔絲介電層60上及上方的第二節點。第一節點包括汲極區域34，及第二節點包含汲極側金屬材料部分44，此汲極側金屬材料部分與第一節點（亦即，汲極區域34）豎直間隔。反熔絲介電層60位於第一節點（亦即，汲極區域34）與第二節點（亦即，汲極側金屬材料部分44）之間。
源極側金屬材料部分42包含與汲極側金屬材料部分44相同的金屬材料，且可具有與汲極側金屬材料部分44相同的厚度。源極側金屬材料部分42電接觸源極區域32的頂表面。源極側接觸通孔結構72電接觸源極側金屬材料部分42的頂表面。汲極側接觸通孔結構74電接觸汲極側金屬材料部分44的頂表面。諸如接觸級介電層70的ILD材料層橫向圍繞且內部形成有源極側金屬材料部分42、汲極側金屬材料部分44、源極側接觸通孔結構72、汲極側接觸通孔結構74及閘電極52。
汲極側金屬材料部分44可具有與汲極側接觸通孔結構74相比較大的橫向範圍，及源極側金屬材料部分42可具有與源極側接觸通孔結構72相比較大的橫向範圍。源極側接觸通孔結構72及汲極側接觸通孔結構74可在與接觸級介電層70的頂表面相同的水平面內具有相應頂表面。
參看第1E圖，根據本揭示案的第一實施例的第一示例性結構的第一替代實施例可藉由圖案化反熔絲介電層60的頂表面的周邊內部的汲極側金屬材料部分44而自第1D圖的第一示例性結構得出。在此實施例中，反熔絲介電層60可具有與汲極側金屬材料部分44的橫向範圍相比較大的橫向範圍。反熔絲介電層60的頂表面的周邊可自汲極側金屬材料部分44的底表面的周邊向外橫向偏移。
參看第1F圖，根據本揭示案的第一實施例的第一示例性結構的第二替代實施例可藉由在與反熔絲介電層60的區域相比較大的區域上方形成汲極側金屬材料部分44而自第1D圖的第一示例性結構得出。在此實施例中，反熔絲介電層60可具有與汲極側金屬材料部分44的橫向範圍相比較小的橫向範圍。可藉由使用橫向圍繞反熔絲介電層60的蝕刻終止介電層62提供反熔絲介電層60的較小範圍。舉例而言，可藉由沉積及圖案化蝕刻終止介電材料來在汲極區域34上方形成蝕刻終止介電層62，此蝕刻終止介電層62包括與反熔絲介電層60的材料相比較高的介電擊穿電場強度。蝕刻終止介電層62可形成有開口，此開口具有與汲極區域34的實體暴露表面的面積相比較小的面積。可在蝕刻終止介電層62中的開口中沉積具有較低介電擊穿電場強度的介電材料以形成反熔絲介電層60。舉例而言，具有較低介電擊穿電場強度的介電材料可保形地沉積以填充開口，且可凹入以移除位於蝕刻終止介電層62中的開口外部的部分。在此實施例中，反熔絲介電層60可完全位於穿過蝕刻終止介電層62的開口內。在一說明性實施例中，蝕刻終止介電層62可包括介電金屬氧化物，及反熔絲介電層60可包括氧化矽。
參看第1G圖，根據本揭示案的第一實施例的第一示例性結構的第三替代實施例可藉由圖案化反熔絲介電層60以使得反熔絲介電層60包括周邊部分而自第1F圖的第一示例性結構的第二替代實施例得出，此周邊部分延伸到蝕刻終止介電層62中的開口外部且覆蓋蝕刻終止介電層62。
參看第1A圖至第1G圖，可藉由在基板8上形成場效電晶體(field effect transistor; FET)及藉由形成反熔絲結構（34、60、44）來提供一次性可編程(OTP)記憶體裝置，場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52，反熔絲結構包括第一節點，第一節點包括汲極區域34，反熔絲介電層60位於汲極區域34上及上方。反熔絲結構（34、60、44）進一步包括第二節點，第二節點包含反熔絲介電層60上及上方的汲極側金屬材料部分44。一次性可編程(OTP)記憶體裝置可包括場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52且位於基板8上。OTP記憶體裝置進一步包括半導體-絕緣體-金屬(SIM)反熔絲結構，此SIM反熔絲結構包括汲極區域34、汲極側金屬材料部分44及反熔絲介電層60，汲極區域組成第一節點，汲極側金屬材料部分44組成與第一節點間隔的第二節點，反熔絲介電層60位於第一節點與第二節點之間。
第2A圖至第2D圖是根據本揭示案的第二實施例的OTP記憶體裝置的第二示例性結構的形成期間的順序豎直橫截面視圖。參看第2A圖，繪示根據本揭示案的第二實施例的用於形成OTP記憶體裝置的第二示例性結構。用於形成第二實施例的OTP記憶體裝置的初始結構可源自與第1A圖的開始第一示例性結構相同的結構。
參看第2B圖，可分別在源極區域32的頂表面上及汲極區域34的頂表面上形成源極側金屬材料部分42及汲極側金屬材料部分44。可使用與第1C圖的處理步驟相同的處理步驟，以形成源極側金屬材料部分42及汲極側金屬材料部分44。汲極側金屬材料部分44 可在汲極區域34的頂表面上直接形成汲極側金屬材料部分44。與第一示例性結構形成對比，並未在汲極側金屬材料部分44下方形成反熔絲介電層60。
參看第2C圖，可藉由在汲極側金屬材料部分44上方及閘極堆疊（50、52）上方沉積介電材料層，藉由在介電材料層上方塗覆及圖案化光阻劑層（未圖示），以及藉由透過介電材料層轉印光阻劑層中的圖案來形成反熔絲介電層60。隨後可例如藉由灰化移除光阻劑層。介電材料層的剩餘部分包括反熔絲介電層60。反熔絲介電層60的橫向範圍可覆蓋汲極側金屬材料部分44的頂表面的全部區域，或可僅覆蓋汲極側金屬材料部分44的頂表面的一部分。
根據本揭示案的一實施例，汲極側金屬材料部分44可組成一次性可編程(OTP)記憶體裝置的第一節點，且可在汲極側金屬材料部分44的頂表面上直接形成反熔絲介電層60。反熔絲介電層60可包括與第一示例性結構（參看例如第1D圖至第1G圖）中的反熔絲介電層60相同的材料，且可具有相同的厚度。
參看第2D圖，可執行第1D圖的處理步驟以形成接觸級介電層70、通孔腔及金屬通孔結構，通孔腔豎直地延伸穿過接觸級介電層70，金屬通孔結構填充通孔腔。在第二實施例中，接觸級介電層70的材料包括與反熔絲介電層60的介電材料不同的介電材料。因此，形成於反熔絲介電層60上方的通孔腔並未延伸穿過反熔絲介電層60，但終止於反熔絲介電層60的頂表面上。金屬通孔結構可包括源極側接觸通孔結構72、汲極側接觸通孔結構74及閘極接觸通孔結構（未圖示），源極側接觸通孔結構72接觸源極側金屬材料部分42的頂表面，汲極側接觸通孔結構74接觸反熔絲介電層60的頂表面，閘極接觸通孔結構接觸閘電極52。源極側接觸通孔結構72、汲極側接觸通孔結構74及閘極接觸通孔結構中的每一者可具有位於與接觸級介電層70的頂表面相同的水平面內的相應頂表面。
可如第一實施例中一般形成第一線級介電層80及內部形成的金屬線結構。形成於第一線級介電層80中的金屬線結構包括第一線級源極側線結構82、第一線級汲極側線結構84及第一線級閘極連接線結構（未圖示），第一線級源極側線結82構接觸源極側接觸通孔結構72，第一線級汲極側線結構84接觸汲極側接觸通孔結構74，第一線級閘極連接線結構接觸閘極接觸通孔結構。
在第2D圖的第二示例性OTP記憶體裝置中，反熔絲結構（44、60、74）包括第一節點，反熔絲介電層60位於第一節點上及上方。第二示例性結構的反熔絲結構（44、60、74）進一步包括第二節點，第二節點位於反熔絲介電層60上及上方。第一節點包括汲極側金屬材料部分44，並且第二節點包括汲極側接觸通孔結構74，汲極側接觸通孔結構44藉由反熔絲介電層74與第一節點豎直間隔。反熔絲介電層60位於第一節點（亦即，汲極側金屬材料部分44）與第二節點（亦即，汲極側接觸通孔結構74）之間。
源極側金屬材料部分42包含與汲極側金屬材料部分44相同的金屬材料，且可具有與汲極側金屬材料部分44相同的厚度。源極側金屬材料部分42接觸源極區域32的頂表面。源極側接觸通孔結構72接觸源極側金屬材料部分42的頂表面。汲極側金屬材料部分44可接觸汲極區域34的頂表面。汲極側接觸通孔結構74接觸反熔絲介電層60的頂表面。諸如接觸級介電層70的ILD材料層橫向圍繞且內部形成有源極側金屬材料部分42、汲極側金屬材料部分44、源極側接觸通孔結構72、反熔絲介電層60、汲極側接觸通孔結構74及閘電極52。
汲極側金屬材料部分44可具有與汲極側接觸通孔結構74相比較大的橫向範圍，並且源極側金屬材料部分42可具有與源極側接觸通孔結構72相比較大的橫向範圍。源極側接觸通孔結構72及汲極側接觸通孔結構74可在與接觸級介電層70的頂表面相同的水平面內具有相應頂表面。
參看第2E圖，第二示例性結構的第一替代實施例可藉由形成反熔絲介電層60以具有與汲極側接觸通孔結構74相同的橫向範圍而自第2D圖的第二示例性結構得出。舉例而言，汲極側金屬材料部分44的最頂部可包含可氧化金屬，諸如鈦或釕。從第2B圖中繪示的結構開始，可省略第2C圖的處理步驟。因此，可在通孔腔形成之後藉由氧化汲極側金屬材料部分44的表面部分來形成反熔絲介電層60。在此實施例中，反熔絲介電層60可具有與汲極側接觸通孔結構74相同的橫向範圍。在形成源極側接觸通孔結構72、汲極側接觸通孔結構74及閘極接觸通孔結構之前，可例如藉由保護反熔絲介電層60的遮罩蝕刻製程來移除形成於源極側金屬材料部分42或閘電極52的金屬氧化物部分。
參看第2F圖，第二示例性結構的第二替代實施例可藉由在與反熔絲介電層60的區域相比較大的區域上方形成汲極側接觸通孔結構74而自第2D圖的第二示例性結構得出。在此實施例中，反熔絲介電層60可具有與汲極側接觸通孔結構74的橫向範圍相比較小的橫向範圍。可藉由使用橫向圍繞反熔絲介電層60的蝕刻終止介電層62提供反熔絲介電層60的較小範圍。舉例而言，可藉由沉積及圖案化蝕刻終止介電材料來在汲極側金屬材料部分44上方形成蝕刻終止介電層62，此蝕刻終止介電層62包括與反熔絲介電層60的材料相比較高的介電擊穿電場強度。蝕刻終止介電層62可形成有開口，此開口具有與汲極側金屬材料部分44的實體暴露表面的面積相比較小的面積。可在蝕刻終止介電層62中的開口中沉積具有較低介電擊穿電場強度的介電材料以形成反熔絲介電層60。舉例而言，具有較低介電擊穿電場強度的介電材料可保形地沉積以填充開口，且可凹入以移除位於蝕刻終止介電層62中的開口外部的部分。在此實施例中，反熔絲介電層60可完全位於穿過蝕刻終止介電層62的開口內。在一說明性實施例中，蝕刻終止介電層62可包含介電金屬氧化物，及反熔絲介電層60可包含氧化矽。
參看第2G圖，第二示例性結構的第三替代實施例可藉由圖案化反熔絲介電層60以使得反熔絲介電層60包括周邊部分而自第2F圖的第二示例性結構的第二替代實施例得出，此周邊部分延伸到蝕刻終止介電層62中的開口外部且覆蓋蝕刻終止介電層62。
參看第2A圖至第2G圖，一次性可編程(OTP)記憶體裝置可藉由以下提供：在基板8上形成場效電晶體(FET)，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52；以及形成反熔絲結構（44、60、74），此反熔絲結構（44、60、74）包括第一節點，第一節點包含汲極側金屬材料部分44，反熔絲介電層60位於汲極側金屬材料部分44上或上方。反熔絲結構（34、60、44）進一步包括第二節點，第二節點包括位於反熔絲介電層60上或上方的汲極側接觸通孔結構74。第二節點包括形成於通孔腔內的金屬通孔結構，此通孔腔延伸穿過覆蓋場效電晶體的層間介電材料層（諸如接觸級介電層70）。因此，一次性可編程(OTP)記憶體裝置包括：場效電晶體，包括源極區域32、汲極區域34、閘極介電質50及閘電極52，且位於基板8上。OTP記憶體裝置進一步包括金屬-絕緣體-金屬(metal-insulator-metal; MIM)反熔絲結構（44、60、74），此反熔絲結構（44、60、74）包括第一節點（包含汲極側金屬材料部分44）、第二節點（包括汲極側接觸通孔結構74）及反熔絲介電層60，第一節點電連接至汲極區域34，第二節點與第一節點豎直間隔，反熔絲介電層60位於第一節點與第二節點之間，其中第二節點包括金屬通孔結構，此金屬通孔結構由覆蓋基板8的層間介電材料層（諸如接觸級介電層70）橫向圍繞。
在一個實施例中，第一節點包含汲極側金屬材料部分44，此汲極側金屬材料部分44與汲極區域34電接觸；及第二節點包括金屬通孔結構。在一個實施例中，包含與汲極側金屬材料部分44相同的金屬材料的源極側金屬材料部分42接觸源極區域32的頂表面。在一個實施例中，金屬通孔結構包括汲極側接觸通孔結構74；以及層間介電材料層（諸如接觸級介電層70），此層間介電材料層橫向圍繞且內部形成有汲極側金屬材料部分44及汲極側接觸通孔結構74，其中金屬通孔結構的頂表面位於水平面內，此水平面包括層間介電材料層的頂表面。
在一個實施例中，反熔絲介電層60具有與第二節點（可包括汲極側接觸通孔結構74）的橫向範圍相比較大或相同的橫向範圍。在一個實施例中，反熔絲介電層60具有與第二節點（可包括汲極側接觸通孔結構74）的橫向範圍相比較小的橫向範圍。
參看第3A圖，第三示例性結構的第一實施例可藉由省略第1B圖的處理步驟及藉由執行第1C圖的處理步驟及藉由執行第1D圖的處理步驟的子集，直至形成源極側接觸通孔結構72、汲極側接觸通孔結構74及閘極接觸通孔結構的製程而自第1A圖的第一示例性結構得出。
可藉由塗覆及圖案化介電材料層在汲極側接觸通孔結構74的頂表面上形成反熔絲介電層60。反熔絲介電層60可具有與第一實施例中相同的材料組合物及相同的厚度。隨後，可在接觸級介電層70及反熔絲介電層60上方形成第一線級介電層80及各個金屬線結構。金屬線結構包括第一線級源極側線結構82、第一線級汲極側線結構84及第一線級閘極連接線結構（未圖示），第一線級源極側線結構82接觸源極側接觸通孔結構72，第一線級汲極側線結構84接觸汲極側接觸通孔結構74，第一線級閘極連接線結構接觸閘極接觸通孔結構。反熔絲介電層60可具有與第一線級汲極側線結構84相比較大的橫向範圍。因此，第三示例性結構的反熔絲結構可包括第一節點（亦即，汲極側接觸通孔結構74）、反熔絲介電層60及第二節點（亦即，第一線級汲極側線結構84）。
參看第3B圖，第三示例性結構的第二實施例可藉由改變反熔絲介電層60的橫向範圍以使得反熔絲介電層60具有與第一線級汲極側線結構84相同的橫向範圍而自第三示例性結構的第一實施例得出。
參看第3C圖，第三示例性結構的第三實施例可藉由使用橫向圍繞反熔絲介電層60的蝕刻終止介電層62而自第3A圖的第三示例性結構的第一實施例得出。舉例而言，可藉由沉積及圖案化蝕刻終止介電材料來在汲極側接觸通孔結構74上方形成蝕刻終止介電層62，此蝕刻終止介電層62包括與反熔絲介電層60的材料相比較高的介電擊穿電場強度。蝕刻終止介電層62可形成有開口，此開口具有與隨後待形成於其上的第一線級汲極側線結構84的面積相比較小的面積。可在蝕刻終止介電層62中的開口中沉積具有較低介電擊穿電場強度的介電材料以形成反熔絲介電層60。舉例而言，具有較低介電擊穿電場強度的介電材料可保形地沉積以填充開口，且可凹入以移除位於蝕刻終止介電層62中的開口外部的部分。在此實施例中，反熔絲介電層60可完全位於穿過蝕刻終止介電層62的開口內。在一說明性實施例中，蝕刻終止介電層62可包括介電金屬氧化物，及反熔絲介電層60可包括氧化矽。
參看第3D圖，根據本揭示案的第三實施例的第三示例性結構的第四實施例可藉由圖案化反熔絲介電層60以使得反熔絲介電層60包括周邊部分而自第3C圖的第三示例性結構的第三實施例得出，此周邊部分延伸到蝕刻終止介電層62中的開口外部且覆蓋蝕刻終止介電層62。
參看第3E圖，根據本揭示案的第三實施例的第三示例性結構的第五實施例可藉由在覆蓋汲極側接觸通孔結構74的線腔內形成反熔絲介電層60而自第三示例性結構的第一實施例得出。在此實施例中，反熔絲介電層60可具有位於汲極側接觸通孔結構74與第一線級汲極側線結構84之間的水平部分，且可具有位於第一線級介電層80中的通孔腔的側壁上的豎直延伸部分。
參看第3A圖至第3E圖，可藉由在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52；及形成反熔絲結構，此反熔絲結構包括第一節點（包括汲極側接觸通孔結構74）、反熔絲介電層60及反熔絲介電層60上及上方的第二節點（包括第一線級汲極側線結構84），提供一次性可編程(OTP)記憶體裝置。第一節點包括形成於通孔腔內的金屬通孔結構（包括汲極側接觸通孔結構74），此通孔腔延伸穿過覆蓋場效電晶體的層間介電材料層（諸如接觸級介電層70）。第二節點包括形成於通孔腔內的金屬通孔結構（包括第一線級汲極側線結構84），此通孔腔延伸穿過層間介電材料層（諸如第一線級介電層80）。因此，一次性可編程(OTP)記憶體裝置可包括：場效電晶體，包括源極區域32、汲極區域34、閘極介電質50及閘電極52，且位於基板8上；以及金屬-絕緣體-金屬(MIM)反熔絲結構（74、60、84），包括第一節點（包括汲極側接觸通孔結構74）、第二節點（包括第一線級汲極側線結構84）及反熔絲介電層60，第一節點電連接至汲極區域34，第二節點與第一節點豎直間隔，反熔絲介電層60位於第一節點與第二節點之間，其中第一節點包括金屬通孔結構（包括汲極側接觸通孔結構74），此金屬通孔結構由覆蓋基板8的層間介電材料層（諸如接觸級介電層70）橫向圍繞。
可在另一層間介電材料層（諸如第一線級介電層80）中形成金屬線結構（諸如第一線級汲極側線結構84），此金屬線結構可形成於金屬通孔結構（包括汲極側接觸通孔結構74）及反熔絲介電層60上方，其中第一節點包括金屬通孔結構，及第二節點包括金屬線結構。因此，第一節點及第二節點中的一者包括金屬通孔結構（包括汲極側接觸通孔結構74），且第一節點及第二節點中的另一者包括金屬線結構（包括第一線級汲極側線結構84），此金屬線結構覆蓋金屬通孔結構或在金屬通孔結構的下面。
在一個實施例中，反熔絲介電層60具有與第二節點（可包括第一線級汲極側線結構84）的橫向範圍相比較大或相同的橫向範圍。在一個實施例中，反熔絲介電層60具有與第二節點（包括第一線級汲極側線結構84）的橫向範圍相比較小的橫向範圍。
參看第4A圖，第四示例性結構的第一實施例可藉由將反熔絲介電層60的形成推遲到第一線級汲極側線結構84形成之後而自第3A圖的第三示例性結構得出。在此實施例中，可藉由沉積及圖案化介電材料層在第一線級汲極側線結構84的頂表面上直接形成反熔絲介電層60。反熔絲介電層60可具有與第一示例性結構中相同的材料組合物及相同的厚度。可在第一線級介電層80中形成額外第一線級金屬線結構86。額外第一線級金屬線結構86可為形成於基板8上的各個其他裝置提供電互連。
可沉積額外ILD材料層，及可在額外ILD材料層中形成額外金屬互連結構。舉例而言，可在第一線級介電層80及反熔絲介電層60上方形成第一通孔級介電層90。第一通孔級介電層90包括介電材料，此介電材料可相對於反熔絲介電層60的材料選擇性蝕刻。通孔腔可穿過第一通孔級介電層90形成，且可用至少一種導電材料來填充以形成金屬通孔結構。金屬通孔結構可包括第一通孔級金屬通孔結構94及額外第一通孔級金屬通孔結構96，第一通孔級金屬通孔結構94接觸反熔絲介電層60的頂表面，額外第一通孔級金屬通孔結構96接觸額外第一線級金屬線結構86的頂表面。
可在第一通孔級介電層90上方形成第二線級介電層100。線腔可穿過第二線級介電層100形成，且可用至少一種導電材料來填充以形成金屬線結構。金屬線結構可包括第二線級金屬線結構104及額外第二線級金屬通孔結構106，第二線級金屬線結構104接觸反熔絲介電層94的頂表面，額外第二線級金屬通孔結構106接觸額外第一通孔級金屬通孔結構96的頂表面。
參看第4B圖，第四示例性結構的第二實施例可藉由形成反熔絲介電層60以使得反熔絲介電層60具有與第一通孔級金屬通孔結構94的底表面相同的橫向範圍而自第四示例性結構的第一實施例得出。舉例而言，第一線級汲極側線結構84的最頂部可包括可氧化金屬，諸如鈦或釕。可藉由氧化第一線級汲極側線結構84的表面部分，在穿過第一通孔級介電層90的通孔腔形成之後形成反熔絲介電層60。在此實施例中，反熔絲介電層60可具有與第一通孔級金屬通孔結構94相同的橫向範圍。在第一通孔級金屬通孔結構94及額外第一通孔級金屬通孔結構96形成之前，可例如藉由保護反熔絲介電層60的遮罩蝕刻製程來移除形成於額外第一線級金屬線結構86上的金屬氧化物部分。
參看第4C圖，第四示例性結構的第三實施例可藉由使用橫向圍繞反熔絲介電層60的蝕刻終止介電層62而自第4A圖的第四示例性結構的第一實施例得出。舉例而言，可藉由沉積及圖案化蝕刻終止介電材料來在第一線級汲極側線結構84上方形成蝕刻終止介電層62，此蝕刻終止介電層62包括與反熔絲介電層60的材料相比較高的介電擊穿電場強度。蝕刻終止介電層62可形成有開口，此開口具有與隨後待形成於其上的第一線級汲極側線結構84的面積相比較小的面積。可在蝕刻終止介電層62中的開口中沉積具有較低介電擊穿電場強度的介電材料以形成反熔絲介電層60。舉例而言，具有較低介電擊穿電場強度的介電材料可保形地沉積以填充開口，且可凹入以移除位於蝕刻終止介電層62中的開口外部的部分。在此實施例中，反熔絲介電層60可完全位於穿過蝕刻終止介電層62的開口內。在一說明性實施例中，蝕刻終止介電層62可包括介電金屬氧化物，及反熔絲介電層60可包括氧化矽。
參看第4D圖，第四示例性結構的第四實施例可藉由圖案化反熔絲介電層60以使得反熔絲介電層60包括周邊部分而自第4C圖的第四示例性結構的第三實施例得出，此周邊部分延伸到蝕刻終止介電層62中的開口外部且覆蓋蝕刻終止介電層62。
參看第5A圖，第五示例性結構的第一實施例可藉由將反熔絲介電層60的形成推遲到第二線級汲極側線結構94形成之後而自第4A圖的第四示例性結構的第一實施例得出。在此實施例中，可在第一通孔級金屬線結構94的頂表面上直接形成反熔絲介電層60。第五示例性結構的額外實施例可藉由使用第4B圖、第4C圖或第4D圖的處理步驟形成反熔絲介電層60以相對於第二線級金屬線結構104的橫向範圍改變反熔絲介電層60的橫向範圍而自第五示例性結構的第一實施例得出。
參看第5B圖，第五示例性結構的第二實施例可藉由在覆蓋第一通孔級金屬通孔結構94的線腔內部形成反熔絲介電層60而自第五示例性結構的第一實施例得出。在此實施例中，反熔絲介電層60可具有位於第一通孔級金屬通孔結構94與第二線級金屬線結構104之間的水平部分，且可具有位於第二線級介電層100中的通孔腔的側壁上的豎直延伸部分。
參看第6圖，根據本揭示案的第六實施例的第六示例性結構可藉由在第N線級金屬線結構124（其中N為大於1的正整數）的頂表面上直接形成反熔絲介電層60而自第四示例性結構的第一實施例得出。大體而言，第N線級介電層120可內部形成有第N線級金屬線結構124及額外第N線級金屬線結構126。可在第N線級介電層120下方提供第(N-1)通孔級介電層110，此第(N-1)通孔級介電層內部形成有第(N-1)通孔級金屬通孔結構114。第N線級金屬線結構124可經由汲極側金屬材料部分44、第一線級汲極側線結構84、第一通孔級金屬通孔結構94、第(N-1)通孔級金屬通孔結構114（在N大於2的實施例中）及任何其他中間金屬互連結構電連接至汲極區域34。
在反熔絲介電層60形成之後，可沉積額外ILD材料層，且可在額外ILD材料層中形成額外金屬互連結構。舉例而言，可在第N線級介電層120及反熔絲介電層60上方形成第N通孔級介電層130。第N通孔級介電層130包括介電材料，此介電材料可相對於反熔絲介電層60的材料選擇性蝕刻。通孔腔可穿過第N通孔級介電層130形成，且可用至少一種導電材料來填充以形成金屬通孔結構。金屬通孔結構可包括第N通孔級金屬通孔結構134及額外第N通孔級金屬通孔結構136，第N通孔級金屬通孔結構134接觸反熔絲介電層60的頂表面，額外第N通孔級金屬通孔結構136接觸額外第N線級金屬線結構126的頂表面。
可在第N通孔級介電層130上方形成第(N+1)線級介電層140。線腔可穿過第(N+1)線級介電層140形成，且可用至少一種導電材料來填充以形成金屬線結構。金屬線結構可包括第(N+1)線級金屬線結構144及額外第(N+1)線級金屬通孔結構146，第(N+1)線級金屬線結構144接觸第N通孔級金屬通孔結構134的頂表面，額外第(N+1)線級金屬通孔結構146接觸額外第N通孔級金屬通孔結構136的頂表面。
反熔絲結構包括第一節點、第二節點及反熔絲介電層60，第一節點包括第N線級金屬線結構124，第二節點包括第N通孔級金屬通孔結構134。第六示例性結構的額外實施例可藉由使用第4B圖、第4C圖或第4D圖的處理步驟形成反熔絲介電層60以相對於第N通孔級金屬通孔結構134的橫向範圍改變反熔絲介電層60的橫向範圍而自第6圖的第六示例性結構得出。
參看第7A圖，第七示例性結構的第一實施例可藉由在第N通孔級金屬通孔結構134（其中N為大於1的正整數）的頂表面上直接形成反熔絲介電層60而自第六示例性結構得出。反熔絲結構包括第一節點、第二節點及反熔絲介電層60，第一節點包括第N通孔級金屬通孔結構134，第二節點包括第(N+1)線級金屬線結構144。第七示例性結構的額外實施例可藉由使用第4B圖、第4C圖或第4D圖的處理步驟形成反熔絲介電層60以相對於第(N+1)線級金屬線結構144的橫向範圍改變反熔絲介電層60的橫向範圍而自第7A圖的第七示例性結構的第一實施例得出。
參看第7B圖，第七示例性結構的第二實施例可藉由在覆蓋第N通孔級金屬通孔結構134的線腔內部形成反熔絲介電層而自第七示例性結構的第一實施例得出。在此實施例中，反熔絲介電層60可具有位於第N通孔級金屬通孔結構134與第(N+1)線級金屬線結構144之間的水平部分，且可具有位於第(N+1)線級介電層140中的通孔腔的側壁上的豎直延伸部分。
共同參看第4A圖至第7B圖，一次性可編程記憶體裝置可藉由以下提供：在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52；以及形成反熔絲結構｛（84、60、94）、（94、60、104）、（124、60、134）、（134、60、144）｝，此反熔絲結構｛（84、60、94）、（94、60、104）、（124、60、134）、（134、60、144）｝包括第一節點（84、94、124或135）、反熔絲介電層60及反熔絲介電層60上或上方的第二節點（94、104、134或144），其中第一節點（84、94、124或135）及第二節點（94、104、134或144）中的一者包括形成於通孔腔內的金屬通孔結構（94、134），此通孔腔延伸穿過覆蓋場效電晶體的層間介電材料層（90、130）。因此，一次性可編程(OTP)記憶體裝置可包括：場效電晶體，包括源極區域32、汲極區域34、閘極介電質50及閘電極52，且位於基板8上；以及金屬-絕緣體-金屬(MIM)反熔絲結構，包括第一節點（84、94、124或135）、第二節點（94、104、134或144）及反熔絲介電層60，第一節點（84、94、124或135）電連接至汲極區域34，第二節點（94、104、134或144）與第一節點（84、94、124或135）豎直間隔，反熔絲介電層60位於第一節點（84、94、124或135）與第二節點（94、104、134或144）之間，其中第一節點（84、94、124或134）及第二節點（94、104、134或144）中的一者包括金屬通孔結構（94、134），此金屬通孔結構由覆蓋基板8的層間介電材料層（90、130）橫向圍繞。第一節點（84、94、124或134）及第二節點（94、104、134或144）中的另一者包括金屬線結構（84、104、124、144），此金屬線結構（84、104、124、144）為金屬通孔結構（94、134）的上層或下層。
在一些實施例中，可在金屬通孔結構（104、144）及反熔絲介電層60上方形成金屬線結構（104、144），此金屬線結構（104、144）形成於另一層間介電(ILD)材料層（100、140）中，其中第一節點包括金屬通孔結構（94、134），及第二節點包括金屬線結構（104、144）。
在一些其他實施例中，可在金屬線結構（94、134）上方形成反熔絲介電層60及金屬通孔結構（104、144），此金屬線結構（94、134）形成於另一層間介電(ILD)材料層（90、130）中。第一節點包括金屬線結構（84、124），及第二節點包括金屬通孔結構（94、134）。
反熔絲介電層60可具有與第二節點（94、104、134或144）的橫向範圍（亦即，第二節點94、104、134或144）的底表面的橫向範圍）相比較大、相同或較小的橫向範圍。
第8A圖至第8C圖是根據本揭示案的一實施例的包括OTP記憶體裝置的第八示例性結構的形成期間的順序豎直橫截面視圖。參看第8A圖，用於形成OTP記憶體裝置的第八示例性結構可藉由在源極側金屬材料部分42及汲極側金屬材料部分44上方形成ILD材料層（在本文中稱為下部接觸級介電層70A）而自第1A圖的第一示例性結構得出。可平坦化下部接觸級介電層70A的頂表面以提供水平頂表面。舉例而言，下部接觸級介電層70A的頂表面可與閘電極52的頂表面共面。
可在汲極側金屬材料部分44上方直接穿過下部接觸級介電層70A形成通孔腔。通孔腔可用至少一種金屬材料填充以形成金屬通孔結構，此金屬通孔結構在本文中稱為下部汲極側接觸通孔結構74A。
參看第8B圖，可使用第1B圖、第1F圖或第1G圖的處理步驟在下部汲極側接觸通孔結構74A的頂表面上形成反熔絲介電層60。可在下部接觸級介電層70A及反熔絲介電層60上方沉積另一ILD介電層（在本文中稱為上部接觸級介電層70B）。上部接觸級介電層70B包括介電材料，此介電材料可相對於反熔絲介電層60的介電材料選擇性蝕刻。
參看第8C圖，可穿過上部接觸級介電層70B形成通孔腔。可執行具有對反熔絲介電層60的材料選擇性的蝕刻化學品的各向異性蝕刻製程以形成通孔腔，此通孔腔向下延伸至反熔絲介電層60的頂表面。各向異性蝕刻製程可形成另一通孔腔，此通孔腔豎直延伸至源極側金屬材料部分42的頂表面。或者，可執行額外各向異性蝕刻製程以形成通孔腔，此通孔腔豎直延伸至源極側金屬材料部分42的頂表面，同時覆蓋反熔絲介電層60的上部接觸級介電層70B的部分由經圖案化的光阻劑層（未圖示）遮罩，此光阻劑層隨後移除。
穿過上部接觸級介電層70B及下部接觸級介電層70A在腔中沉積至少一種金屬材料。可在源極側金屬材料部分42上形成源極側接觸通孔結構72，及可在反熔絲介電層60上形成上部汲極側接觸通孔結構74B。下部接觸級介電層70A與上部接觸級介電層70B的組合組成接觸級介電層70。可在與接觸級介電層70的頂表面（亦即，上部接觸級介電層70B的頂表面）相同的水平面內形成源極側接觸通孔結構72的頂表面及上部汲極側接觸通孔結構74B的頂表面。隨後，可形成第一線級介電層80及內部形成的金屬線結構。金屬線結構可包括第一線級源極側線結構82、第一線級汲極側線結構84及第一線級閘極連接線結構（未圖示），第一線級源極側線結構82接觸源極側接觸通孔結構72，第一線級汲極側線結構84接觸上部汲極側接觸通孔結構74B，第一線級閘極連接線結構接觸閘極接觸通孔結構。
第八示例性結構包括反熔絲結構（74A、60、74B），此反熔絲結構（74A、60、74B）包括第一節點、第二節點及反熔絲介電層60，第一節點包括下部汲極側接觸通孔結構74A，第二節點包括上部汲極側接觸通孔結構74B，反熔絲介電層60位於第一節點與第二節點之間。
第9A圖至第9D圖是根據本揭示案的第九實施例的OTP記憶體裝置的形成期間的第九示例性結構的順序豎直橫截面視圖。參看第9A圖，用於形成OTP記憶體裝置的第九示例性結構可藉由修改用於形成反熔絲介電層60的步驟而自第3A圖的第三示例性結構得出。特定言之，以與第三實施例中相同的方式形成接觸級介電層70、源極側接觸通孔結構72及汲極側接觸通孔結構74。
參看第9B圖，可在接觸級介電層70上方塗覆光阻劑層59，且可微影圖案化光阻劑層59以在汲極側接觸通孔結構74的區域上方形成開口。汲極側接觸通孔結構74可豎直地凹入以在汲極側接觸通孔結構74的剩餘部分上方形成凹腔79，此剩餘部分在本文中稱為下部汲極側接觸通孔結構74A。凹腔79的深度可處於如第9A圖的處理步驟處所形成的汲極側接觸通孔結構74的高度的10%至90%的範圍內，諸如25%至75%，但亦可使用較小及較大的百分比。隨後可例如藉由灰化移除光阻劑層59。
參看第9C圖，可藉由沉積及圖案化介電材料層在下部汲極側接觸通孔結構74A的頂表面上及在凹腔79的側壁上形成反熔絲介電層60。反熔絲介電層60可包括在上文先前揭示的任何示例性結構中可用於反熔絲介電層60的任何材料。
參看第9D圖，可在接觸級介電層70上方形成第一線級介電層80。可例如藉由在第一線級介電層80上方塗覆及圖案化光阻劑層（未圖示）及藉由各向異性蝕刻製程透過第一線級介電層80轉印光阻劑層中的圖案來在第一線級介電層80中形成線腔。各向異性蝕刻製程可移除第一線級介電層80的介電材料層的一部分，此部分填充由反熔絲介電層60的側壁橫向圍繞的體積。反熔絲介電層60的凹入頂表面及內部側壁可在由反熔絲介電層60橫向圍繞的每個腔的底部處實體暴露。
可在第一線級介電層80中的線腔中及在由反熔絲介電層60橫向圍繞的腔中沉積至少一種導電材料（諸如金屬阻障襯墊及金屬填充材料）以形成各個金屬線結構，金屬線結構包括第一線級源極側線結構82、第一線級汲極側線結構84及第一線級閘極連接線結構（未圖示），第一線級源極側線結構82接觸源極側接觸通孔結構72，第一線級汲極側線結構84接觸反熔絲介電層60的凹入水平表面及內部側壁，第一線級閘極連接線結構接觸閘極接觸通孔結構。第一線級汲極側線結構84包括向下突出的金屬通孔部分，此金屬通孔部分填充由反熔絲介電層60橫向圍繞的腔。第一線級汲極側線結構84的向下突出的金屬通孔部分為金屬通孔部分，此金屬通孔部分亦稱為上部接觸級金屬通孔結構74B。
參看第10A圖，用於形成一次性可編程記憶體裝置的第十示例性結構的第一實施例可藉由在第一通孔級介電層90內形成下部第一通孔級金屬通孔結構94A、反熔絲介電層60及上部第一通孔級金屬通孔結構94B的組合而自第5A圖的第五示例性結構得出，此第一通孔級介電層90包括下部第一通孔級介電層90A及上部第一通孔級介電層90B的豎直堆疊。
參看第10B圖，用於形成一次性可編程記憶體裝置的第十示例性結構的第二實施例可藉由形成下部第一通孔級金屬通孔結構94A、反熔絲介電層60及第二線級金屬線結構104的組合而自第九示例性結構得出，第二線級金屬線結構104包括向下突出的金屬通孔部分，此金屬通孔部分填充由反熔絲介電層60橫向圍繞的凹腔。第二線級金屬線結構104的向下突出的金屬通孔部分在本文中稱為上部第一通孔級金屬通孔結構94B。
參看第11A圖，用於形成一次性可編程記憶體裝置的第十一示例性結構的第一實施例可藉由在第N通孔級介電層130內形成下部第N通孔級金屬通孔結構134A、反熔絲介電層60及上部第N通孔級金屬通孔結構134B的組合而自第十示例性結構的第一實施例得出，此第N通孔級介電層130包括下部第N通孔級介電層130A及上部第N通孔級介電層130B的豎直堆疊。可在必要時在第N通孔級介電層130的層級處執行第八實施例的處理步驟，以形成第十一示例性結構的第一實施例。N可為大於1的正整數。
參看第11B圖，用於形成一次性可編程記憶體裝置的第十一示例性結構的第二實施例可藉由形成下部第N通孔級金屬通孔結構134A、反熔絲介電層60及第(N+1)線級金屬線結構144的組合而自第十示例性結構的第二實施例得出，第(N+1)線級金屬線結構144包括向下突出的金屬通孔部分，此金屬通孔部分填充由反熔絲介電層60橫向圍繞的凹腔。第(N+1)線級金屬線結構144的向下突出的金屬通孔部分在本文中稱為上部第N通孔級金屬通孔結構134B。N可為大於1的正整數。
共同參看第8A圖至第11B圖，一次性可編程記憶體裝置可藉由以下提供：在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52；以及形成反熔絲結構｛（74A、60、74B）、（94A、60、94B）、（134A、60、134B）｝，此反熔絲結構｛（74A、60、74B）、（94A、60、94B）、（134A、60、134B）｝包括第一節點（74A、94A、134A）、反熔絲介電層60及反熔絲介電層60上或上方的第二節點（74B、94B、134B），其中第一節點（74A、94A、134A）及第二節點（74B、94B、134B）中的一者或兩者包括形成於通孔腔內的金屬通孔結構（74A、94A、134A、74B、94B、134B），此通孔腔延伸穿過覆蓋場效電晶體的層間介電材料層（70、90、130）。
在一些實施例中，可藉由使金屬通孔結構（74、94、134）豎直凹入來形成凹腔。可在金屬通孔結構（諸如下部汲極側接觸通孔結構74A、下部第一通孔級金屬通孔結構94A或下部第N通孔級金屬通孔結構134A）的凹入頂表面上形成反熔絲介電層60。另一金屬通孔結構（諸如第8C圖、第10A圖或第11A圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B）或金屬結構的金屬通孔部分（諸如第9D圖、第10B圖或第11B圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B），此金屬結構的金屬通孔部分（諸如第9D圖、第10B圖或第11B圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B）包括凹腔中的金屬線結構（諸如第9D圖、第10B圖或第11B圖中的第一線級汲極側線結構84、第二線級金屬線結構104或第(N+1)線級金屬線結構144）。
因此，金屬-絕緣體-金屬(MIM)反熔絲結構可包括：場效電晶體，包括源極區域32、汲極區域34、閘極介電質50及閘電極52，且位於基板8上；以及第一節點（74A、94A、134A）、第二節點（74B、94B、134B）及反熔絲介電層60，第一節點（74A、94A、134A）電連接至汲極區域34，第二節點（74B、94B、134B）與第一節點（74A、94A、134A）豎直間隔，反熔絲介電層60位於第一節點（74A、94A、134A）與第二節點（74B、94B、134B）之間，其中第一節點（74A、94A、134A）及第二節點（74B、94B、134B）中的一者或兩者包括金屬通孔結構（74A、94A、134A、74B、94B、134B），此金屬通孔結構（74A、94A、134A、74B、94B、134B）由覆蓋基板8的層間介電材料層（70、90、130）橫向圍繞。第一節點（74A、94A、134A）及第二節點（74B、94B、134B）中的另一者包括另一金屬通孔結構（諸如第8C圖、第10A圖或第11A圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B）或金屬結構的金屬通孔部分（諸如第9D圖、第10B圖或第11B圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B），此金屬結構的金屬通孔部分（諸如第9D圖、第10B圖或第11B圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B）包括金屬線結構（諸如第9D圖、第10B圖或第11B圖中的第一線級汲極側線結構84、第二線級金屬線結構104或第(N+1)線級金屬線結構144）。
參看第12A圖，繪示根據本揭示案的一實施例的未編程的離散OTP記憶體裝置的電路示意圖。源極區域32可電連接至源極線SL，此源極線SL可在操作期間電偏壓在0 V。反熔絲結構的第二節點連接至位元線BL。閘電極52可電連接至字線WLR，此字線WLR具有閘極電阻RWLR 。反熔絲結構用作電容器，直流電並未流過此電容器。反熔絲的未編程狀態可在邏輯上等效於「0」狀態。
參看第12B圖，繪示根據本揭示案的一實施例的已編程的離散OTP記憶體裝置的電路示意圖。源極區域32可電連接至源極線SL，此源極線SL可在操作期間電偏壓在0 V。閘電極52可電連接至字線WLR，此字線WLR具有閘極電阻RWLR 。已編程的反熔絲結構用作電阻器，當位元線BL偏壓在讀取電壓時，直流電流過此電阻器。反熔絲的未編程狀態可在邏輯上等效於「1」狀態。
參看第13圖，繪示根據本揭示案的一實施例的OTP記憶體裝置的二維陣列，此二維陣列可藉由以二維陣列配置形成本揭示案的OTP記憶體裝置的任何配置的多個實例來提供。可形成多個源極線SLi、多個字線WLRj及多個位元線BLk。指數i、j及k可為從0開始的非負整數。
參看第14圖，繪示根據本揭示案的一實施例的32×2位元單元區塊的電路示意圖，其中OTP記憶體裝置中的每一對共享相應源極線SLi。兩個字線及兩個位元線可由32記憶體單元的相應組共享。
參看第15圖，可為第14圖中繪示的32×2位元單元區塊提供各個周邊裝置。舉例而言，可使用位元解碼器、源極側電源電路及位元線側電源電晶體（諸如CT0及CT1）。
儘管第13圖至第15圖繪示可使用本揭示案的OTP記憶體裝置的二維陣列形成的示例性記憶體陣列，但應理解，本揭示案的OTP記憶體裝置的陣列可在本技術領域中已知的任何陣列配置中形成。
參看第16圖，第一流程圖1600繪示根據本揭示案的一實施例的用於形成OTP記憶體裝置的一組處理步驟。參看步驟1610，可在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52，汲極區域34包括反熔絲結構的第一節點。參看步驟1620，可在汲極區域34上形成反熔絲介電層60。參看步驟1630，可在反熔絲介電層60上形成第二節點，此第二節點包括金屬材料部分（諸如汲極側金屬材料部分44）。可藉由此方法形成第1D圖至第1G圖的第一示例性結構的實施例。
參看第17圖，第二流程圖1700繪示根據本揭示案的一實施例的用於形成OTP記憶體裝置的一組處理步驟。參看步驟1710，可在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52。參看步驟1720，可在汲極區域34上形成汲極側金屬材料部分44，此汲極側金屬材料部分44包括反熔絲結構的第一節點。參看步驟1730，可在汲極側金屬材料部分44上形成反熔絲介電層60。參看步驟1740，可在反熔絲介電層60上方形成層間介電材料層（諸如接觸級介電層70）及從中穿過的通孔腔。參看步驟1750，可在通孔腔內形成第二節點，此第二節點包括金屬通孔結構（諸如汲極側接觸通孔結構74）。可藉由此方法形成第2D圖至第2G圖的第二示例性結構。
參看第18圖，第三流程圖1800繪示根據本揭示案的一實施例的用於形成OTP記憶體裝置的一組處理步驟。參看步驟1810，可在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52。參看步驟1820，可形成第一節點，此第一節點包括金屬線結構（84、124），此金屬線結構（84、124）形成於第一層間介電材料層（80、120）中且電連接至汲極區域34。參看步驟1830，可在第一節點上形成反熔絲介電層60。參看步驟1840，可在反熔絲介電層60上方形成第二層間介電材料層（90、130）及從中穿過的通孔腔。參看步驟1850，可在通孔腔內形成第二節點，此第二節點包括金屬通孔結構（94、134）。可藉由此方法形成第4A圖至第4D圖的第四示例性結構及第6圖的第六示例性結構。
參看第19圖，第四流程圖1900繪示根據本揭示案的一實施例的用於形成OTP記憶體裝置的一組處理步驟。參看步驟1910，可在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52。參看步驟1920，形成第一節點，此第一節點包括金屬通孔結構（74、94、134），此金屬通孔結構（74、94、134）形成於第一層間介電材料層（70、90、130）中且電連接至汲極區域34。參看步驟1930，可在第一節點上形成反熔絲介電層60。參看步驟1940，可在反熔絲介電層60上方形成第二層間介電材料層（80、100、140）及從中穿過的線腔。參看步驟1950，可在通孔腔內形成第二節點，此第二節點包括金屬線結構（84、104、144）。可藉由此方法形成第3A圖至第3E圖的第三示例性結構、第5A圖與第5B圖的第五示例性結構及第7A圖與第7B圖的第七示例性結構。
參看第20圖，第五流程圖2000繪示根據本揭示案的一實施例的用於形成OTP記憶體裝置的一組處理步驟。參看步驟2010，可在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52。參看步驟2020，可在場效電晶體上方形成層間介電材料層（70、90、130）及從中穿過的通孔腔。參看步驟2030，可在通孔腔中形成第一節點，此第一節點包括金屬通孔結構（74A、94A、134A）且電連接至汲極區域34。參看步驟2040，可在第一節點上形成反熔絲介電層60。參看步驟2050，在反熔絲介電層60上方，第二節點包括另一金屬通孔結構（諸如第8C圖、第10A圖或第11A圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B）或金屬結構的金屬通孔部分（諸如第9D圖、第10B圖或第11B圖中的上部汲極側接觸通孔結構74B、上部第一通孔級金屬通孔結構94B或上部第N通孔級金屬通孔結構134B）包括金屬線結構（諸如第9D圖、第10B圖或第11B圖中的第一線級汲極側線結構84、第二線級金屬線結構104或第(N+1)線級金屬線結構144）。可藉由此方法形成第8C圖的第八示例性結構、第9D圖的第九示例性結構、第10A圖與第10B圖的第十示例性結構及第11A圖與第11B圖的第十一示例性結構。
參看第21圖，第六流程圖2100繪示用於形成OTP記憶體裝置的一組處理步驟，該些處理步驟可用以形成本揭示案的OTP記憶體裝置中的任何者。參看步驟2110，可在基板8上形成場效電晶體，此場效電晶體包括源極區域32、汲極區域34、閘極介電質50及閘電極52。參看步驟2120，可在汲極區域34或導電材料部分（44、84、124、74、94、134、74A、94A、134A）上沉積反熔絲介電層60，此導電材料部分（44、84、124、74、94、134、74A、94A、134A）形成於汲極區域34上方且電連接至汲極區域34。汲極區域34或導電材料部分（44、84、124、74、94、134、74A、94A、134A）包括反熔絲結構的第一節點。參看步驟2130，在反熔絲介電層60上直接形成反熔絲結構的第二節點（44、84、104、144、74、94、134、74B、94B、134B）。第一節點包括汲極區域34，或第一節點（34、44、84、124、74、94、134、74A、94A、134A）及第二節點（44、84、104、144、74、94、134、74B、94B、134B）中的一者包括形成於通孔腔內的金屬通孔結構（74、94、134、74A、94A、134A、74B、94B、134B），此通孔腔延伸穿過覆蓋場效電晶體的層間介電材料層（70、90、130）。
本揭示案的各個實施例提供一種OTP記憶體裝置，此記憶體裝置包括在中段製程(middle-end-of-line; MEOL)層級或後段製程(back-end-of-line; BEOL)層級中形成的反熔絲結構。在OTP記憶體裝置的陣列內對OTP記憶體裝置的選擇可藉由相應場效電晶體來實現。由於反熔絲結構是在MEOL層級中或在BEOL層級中形成的，前段(front-end-of-line; FEOL)製程並未受到將OTP記憶體裝置整合至半導體處理序列中的影響。因此，可避免閘極電阻效應，可使用較低編程電壓，電壓可在4 V至30 V的範圍內。因此，可減小相鄰OTP記憶體裝置之間的編程干擾免疫性，並且可降低讀取電壓及可擴大讀取過程窗。因此，本揭示案的OTP記憶體裝置可經由減小裝置尺寸來促進記憶體裝置的按比例縮小。可提供最小位元單元尺寸及較佳的讀取窗。
根據本揭示案的一實施例，可提供一種一次性可編程(OTP)記憶體裝置，其中此OTP記憶體裝置包括場效電晶體。場效電晶體包括源極區域、汲極區域、閘極介電質及閘電極，且位於基板上。OTP記憶體裝置進一步包括半導體-絕緣體-金屬(SIM)反熔絲結構，其中SIM反熔絲結構包括汲極區域、汲極側金屬材料部分及反熔絲介電層，汲極區域組成第一節點，汲極側金屬材料部分組成與第一節點間隔的第二節點，反熔絲介電層位於第一節點與第二節點之間。
根據本揭示案的另一實施例，可提供一種一次性可編程(OTP)記憶體裝置，其中此OTP記憶體裝置包括場效電晶體。場效電晶體包括源極區域、汲極區域、閘極介電質及閘電極，且位於基板上。OTP記憶體裝置進一步包括金屬-絕緣體-金屬(MIM)反熔絲結構，其中MIM反熔絲結構包括第一節點、第二節點及反熔絲介電層，第一節點電連接至汲極區域，第二節點與第一節點豎直間隔，反熔絲介電層位於第一節點與第二節點之間，其中第一節點及第二節點中的一者包括金屬通孔結構，此金屬通孔結構由覆蓋基板的層間介電材料層橫向圍繞。
根據本揭示案的另一實施例，提供一種形成一次性可編程記憶體裝置的方法，其中此方法包括以下操作：在基板上形成場效電晶體，此場效電晶體包括源極區域、汲極區域、閘極介電質及閘電極；以及形成反熔絲結構，此反熔絲結構包括第一節點、反熔絲介電層及反熔絲介電層上或上方的第二節點，其中第一節點及第二節點中的一者包括汲極區域或形成於通孔腔內的金屬通孔結構，此通孔腔延伸穿過覆蓋場效電晶體的層間介電材料層。
前文概述了數個實施例的特徵，使得熟習此項技術者可更好地理解本揭示案的態樣。熟習此項技術者應瞭解，可易於使用本揭示案作為設計或修改其他製程及結構的基礎以便實施本文所介紹的實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示案的精神及範疇，並且可在不脫離本揭示案的精神及範疇的情況下在本文中實施各種變化、取代及修改。
8:基板 9:基板半導體層 10:半導體材料部分 12:淺溝槽隔離結構 32:源極區域 34:汲極區域 42:源極側金屬材料部分 44:汲極側金屬材料部分 50:閘極堆疊 52:閘極堆疊 56:介電閘極間隔物 59:光阻劑層 60:反熔絲介電層 62:蝕刻終止介電層 70:接觸級介電層 70A:下部接觸級介電層 70B:上部接觸級介電層 72:源極側接觸通孔結構 74:汲極側接觸通孔結構 74A:下部汲極側接觸通孔結構 74B:上部汲極側接觸通孔結構 80:第一線級介電層 82:第一線級源極側線結構 84:第一線級汲極側線結構 86:額外第一線級金屬線結構 90:第一通孔級介電層 90A:下部第一通孔級介電層 90B:上部第一通孔級介電層 94:第一通孔級金屬通孔結構 94A:下部第一通孔級金屬通孔結構 94B:上部第一通孔級金屬通孔結構 96:額外第一通孔級金屬通孔結構 100:第二線級介電層 104:第二線級金屬線結構 106:額外第二線級金屬通孔結構 110:第(N-1)通孔級介電層 114:第(N-1)通孔級金屬通孔結構 120:第N線級介電層 124:第N線級金屬線結構 126:額外第N線級金屬線結構 130:第N通孔級介電層 130A:下部第N通孔級介電層 130B:上部第N通孔級介電層 134:第N通孔級金屬通孔結構 134A:下部第N通孔級金屬通孔結構 134B:上部第N通孔級金屬通孔結構 136:額外第N通孔級金屬通孔結構 140:第(N+1)線級介電層 144:第(N+1)線級金屬線結構 146:額外第(N+1)線級金屬通孔結構 1600:第一流程圖 1610:步驟 1620:步驟 1630:步驟 1700:第二流程圖 1710:步驟 1720:步驟 1730:步驟 1740:步驟 1750:步驟 1800:第三流程圖 1810:步驟 1820:步驟 1830:步驟 1840:步驟 1850:步驟 1900:第四流程圖 1910:步驟 1920:步驟 1930:步驟 1940:步驟 1950:步驟 2000:第五流程圖 2010:步驟 2020:步驟 2030:步驟 2040:步驟 2050:步驟 2100:第六流程圖 2110:步驟 2120:步驟 2130:步驟
當結合隨附圖式閱讀時，將自下文的詳細描述最佳地理解本揭示案的態樣。應注意，根據工業中的標準實務，並未按比例繪製各特徵。事實上，為了論述清楚，可任意增加或減小各特徵的尺寸。 第1A圖至第1D圖是根據本揭示案的第一實施例的一次性可編程(OTP)記憶體裝置的第一示例性結構的形成期間的順序豎直橫截面視圖。 第1E圖是根據本揭示案的第一實施例的第一示例性結構的第一替代實施例的豎直橫截面視圖。 第1F圖是根據本揭示案的第一實施例的第一示例性結構的第二替代實施例的豎直橫截面視圖。 第1G圖是根據本揭示案的第一實施例的第一示例性結構的第三替代實施例的豎直橫截面視圖。 第2A圖至第2D圖是根據本揭示案的第二實施例的OTP記憶體裝置的第二示例性結構的形成期間的順序豎直橫截面視圖。 第2E圖是根據本揭示案的第二實施例的第二示例性結構的第二替代實施例的豎直橫截面視圖。 第2F圖是根據本揭示案的第二實施例的第二示例性結構的第二替代實施例的豎直橫截面視圖。 第2G圖是根據本揭示案的第一實施例的第二示例性結構的第三替代實施例的豎直橫截面視圖。 第3A圖至第3E圖是根據本揭示案的第三實施例的包括OTP記憶體裝置的第三示例性結構的各個實施例的豎直橫截面視圖。 第4A圖至第4D圖是根據本揭示案的第四實施例的包括OTP記憶體裝置的第四示例性結構的各個實施例的豎直橫截面視圖。 第5A圖與第5B圖是根據本揭示案的第五實施例的包括OTP記憶體裝置的第五示例性結構的各個實施例的豎直橫截面視圖。 第6圖是根據本揭示案的第六實施例的包括OTP記憶體裝置的第六示例性結構的豎直橫截面視圖。 第7A圖與第7B圖是根據本揭示案的第七實施例的包括OTP記憶體裝置的第七示例性結構的各個實施例的豎直橫截面視圖。 第8A圖至第8C圖是根據本揭示案的第八實施例的包括OTP記憶體裝置的第八示例性結構的形成期間的順序豎直橫截面視圖。 第9A圖至第9D圖是根據本揭示案的第九實施例的OTP記憶體裝置的形成期間的第九示例性結構的順序豎直橫截面視圖。 第10A圖與第10B圖是根據本揭示案的第十實施例的包括OTP記憶體裝置的第十示例性結構的各個實施例的豎直橫截面視圖。 第11A圖與第11B圖是根據本揭示案的第十一實施例的包括OTP記憶體裝置的第十一示例性結構的各個實施例的豎直橫截面視圖。 第12A圖是根據本揭示案的一實施例的未編程的離散OTP記憶體裝置的電路示意圖。 第12B圖是根據本揭示案的一實施例的經編程的離散OTP記憶體裝置的電路示意圖。 第13圖是根據本揭示案的一實施例的OTP記憶體裝置的二維陣列的電路示意圖。 第14圖是根據本揭示案的一實施例的32×2位元單元區塊的電路示意圖，其中OTP記憶體裝置中的每一對共享相應的源極線。 第15圖是根據本揭示案的一實施例的第14圖的32×2位元單元區塊的另一電路示意圖，其中明確繪示了控制開關。 第16圖是根據本揭示案的一實施例繪示的用於形成OTP記憶體裝置的一組處理步驟的第一流程圖。 第17圖是根據本揭示案的一實施例繪示的用於形成OTP記憶體裝置的一組處理步驟的第二流程圖。 第18圖是根據本揭示案的一實施例繪示的用於形成OTP記憶體裝置的一組處理步驟的第三流程圖。 第19圖是根據本揭示案的一實施例繪示的用於形成OTP記憶體裝置的一組處理步驟的第四流程圖。 第20圖是根據本揭示案的一實施例繪示的用於形成OTP記憶體裝置的一組處理步驟的第五流程圖。 第21圖是根據本揭示案的一實施例繪示的用於形成OTP記憶體裝置的一組處理步驟的第六流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
8:基板
9:基板半導體層
10:半導體材料部分
12:淺溝槽隔離結構
32:源極區域
34:汲極區域
42:源極側金屬材料部分
44:汲極側金屬材料部分
50:閘極堆疊
52:閘極堆疊
56:介電閘極間隔物
60:反熔絲介電層
62:蝕刻終止介電層
70:接觸級介電層
72:源極側接觸通孔結構
74:汲極側接觸通孔結構
80:第一線級介電層
82:第一線級源極側線結構
84:第一線級汲極側線結構

Claims (20)

  1. 一種一次性可編程(OTP)記憶體裝置，包括： 一場效電晶體，包括一源極區域、一汲極區域、一閘極介電質及一閘電極，且位於一基板上；以及 一半導體-絕緣體-金屬(SIM)反熔絲結構，包括該汲極區域、一汲極側金屬材料部分及一反熔絲介電層，該汲極區域組成一第一節點，該汲極側金屬材料部分組成與該第一節點間隔的一第二節點，該反熔絲介電層位於該第一節點與該第二節點之間。
  2. 如請求項1所述之OTP記憶體裝置，進一步包括一源極側金屬材料部分，包含與該汲極側金屬材料部分相同的一金屬材料且接觸該源極區域的一頂表面。
  3. 如請求項1所述之OTP記憶體裝置，進一步包括： 一汲極側接觸通孔結構，接觸該汲極側金屬材料部分的一頂表面；以及 一層間介電材料層，橫向圍繞且內部形成有該汲極側金屬材料部分及該汲極側接觸通孔結構。
  4. 如請求項3所述之OTP記憶體裝置，其中： 該汲極側金屬材料部分具有與該汲極側接觸通孔結構相比較大的一橫向範圍；以及 該層間介電材料層橫向圍繞該閘電極；以及 該汲極側接觸通孔結構具有在與該層間介電材料層的一頂表面相同的一水平面內的一頂表面。
  5. 如請求項1所述之OTP記憶體裝置，其中該反熔絲介電層具有與該汲極側金屬材料部分的一橫向範圍相比較大或相同的一橫向範圍。
  6. 如請求項1所述之OTP記憶體裝置，其中該反熔絲介電層具有與該汲極側金屬材料部分的一橫向範圍相比較小的一橫向範圍。
  7. 一種一次性可編程(OTP)記憶體裝置，包括： 一場效電晶體，包括一源極區域、一汲極區域、一閘極介電質及一閘電極，且位於一基板上；以及 一金屬-絕緣體-金屬(MIM)反熔絲結構，包括一第一節點、一第二節點及一反熔絲介電層，該第一節點電連接至該汲極區域，該第二節點與該第一節點豎直間隔，該反熔絲介電層位於該第一節點與該第二節點之間，其中該第一節點及該第二節點中的一者包括一金屬通孔結構，該金屬通孔結構由覆蓋該基板的一層間介電材料層橫向圍繞。
  8. 如請求項7所述之OTP記憶體裝置，其中： 該第一節點包括一汲極側金屬材料部分，該汲極側金屬材料部分與該汲極區域接觸；並且 該第二節點包括該金屬通孔結構。
  9. 如請求項8所述之OTP記憶體裝置，進一步包含一源極側金屬材料部分，該源極側金屬材料部分包含與該汲極側金屬材料部分相同的一金屬材料且接觸該源極區域的一頂表面。
  10. 如請求項8所述之OTP記憶體裝置，進一步包括： 該金屬通孔結構包括一汲極側接觸通孔結構；以及 一層間介電材料層，橫向圍繞且內部形成有該汲極側金屬材料部分及該汲極側接觸通孔結構，其中該金屬通孔結構的一頂表面位於一水平面內，該水平面包括該層間介電材料層的一頂表面。
  11. 如請求項7所述之OTP記憶體裝置，其中該第一節點及該第二節點中的另一者包括一金屬線結構，該金屬線結構覆蓋該金屬通孔結構或在該金屬通孔結構下面。
  12. 如請求項7所述之OTP記憶體裝置，其中該第一節點及該第二節點中的另一者包括另一金屬通孔結構或一金屬結構的一金屬通孔部分，該金屬結構包括一金屬線結構。
  13. 如請求項7所述之OTP記憶體裝置，其中該反熔絲介電層具有與該第二節點的一橫向範圍相比較大或相同的一橫向範圍。
  14. 如請求項7所述之OTP記憶體裝置，其中該反熔絲介電層具有與該第二節點的一橫向範圍相比較小的一橫向範圍。
  15. 一種形成一一次性可編程記憶體裝置的方法，包括以下步驟： 在一基板上形成一場效電晶體，該場效電晶體包括一源極區域、一汲極區域、一閘極介電質及一閘電極； 在該汲極區域或一導電材料部分上沉積一反熔絲介電層，該導電材料部分形成於該汲極區域上方且電連接至該汲極區域，其中該汲極區域或該導電材料部分包括一反熔絲結構的一第一節點；以及 在該反熔絲介電層上直接沉積該反熔絲結構的一第二節點，其中： 該第一節點包括該汲極區域；或 該第一節點及該第二節點中的一者包括形成於一通孔腔內的一金屬通孔結構，該通孔腔延伸穿過覆蓋該場效電晶體的一層間介電材料層。
  16. 如請求項15所述之方法，其中： 該第一節點包括該汲極區域； 藉由在該汲極區域上方沉積及圖案化一介電材料層來形成該反熔絲介電層；以及 在該反熔絲介電層上方形成該層間介電材料層。
  17. 如請求項15所述之方法，進一步包括以下步驟： 在該汲極區域上形成一汲極側金屬材料部分，其中該第一節點包含該汲極側金屬材料部分； 在該汲極側金屬材料部分上方沉積及圖案化一介電材料層以形成該反熔絲介電層；以及 在該反熔絲介電層上方形成該層間介電材料層。
  18. 如請求項15所述之方法，進一步包括以下步驟：在另一層間介電材料層內形成一金屬線結構，其中該金屬線結構包括該第一節點，且在該金屬線結構上方形成該反熔絲介電層及該第二節點。
  19. 如請求項15所述之方法，進一步包括以下步驟：在該金屬通孔結構及該反熔絲介電層上方的另一層間介電材料層內形成一金屬線結構，其中該第一節點包括該金屬通孔結構，且該第二節點包括該金屬線結構。
  20. 如請求項15所述之方法，進一步包括以下步驟： 藉由使該金屬通孔結構豎直凹入來形成一凹腔； 在該金屬通孔結構的該凹入頂表面上形成該反熔絲介電層；以及 在該凹腔中形成另一金屬通孔結構或一金屬結構的一金屬通孔部分，該金屬結構包括一金屬線結構。
TW110107367A 2020-06-15 2021-03-02 一次性可編程記憶體裝置 TW202201733A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/901,038 US11605639B2 (en) 2020-06-15 2020-06-15 One-time-programmable memory device including an antifuse structure and methods of forming the same
US16/901,038 2020-06-15

Publications (1)

Publication Number Publication Date
TW202201733A true TW202201733A (zh) 2022-01-01

Family

ID=77228166

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107367A TW202201733A (zh) 2020-06-15 2021-03-02 一次性可編程記憶體裝置

Country Status (3)

Country Link
US (3) US11605639B2 (zh)
CN (1) CN113270412A (zh)
TW (1) TW202201733A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437431B2 (en) * 2020-01-15 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Memory device with flat-top bottom electrodes and methods for forming the same
US11282960B2 (en) * 2020-08-04 2022-03-22 Nanya Technology Corporation Semiconductor device with programmable element and method for fabricating the same
US11670587B2 (en) * 2021-04-16 2023-06-06 Nanya Technology Corporation Semiconductor device with copper-manganese liner and method for forming the same
CN115811882A (zh) * 2021-09-14 2023-03-17 联华电子股份有限公司 半导体结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134457A (en) * 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US5565702A (en) * 1994-08-19 1996-10-15 Kawasaki Steel Corporation Antifuse element, semiconductor device having antifuse elements, and method for manufacturing the same
US9953259B2 (en) * 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
JP4753413B2 (ja) * 2005-03-02 2011-08-24 三洋電機株式会社 不揮発性半導体記憶装置及びその製造方法
US8384155B2 (en) * 2006-07-18 2013-02-26 Ememory Technology Inc. Semiconductor capacitor
KR101927443B1 (ko) * 2012-08-22 2018-12-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
FR3050319B1 (fr) * 2016-04-14 2018-05-11 Stmicroelectronics Sa Memoire morte configurable
US9589970B1 (en) * 2016-08-02 2017-03-07 United Microelectronics Corp. Antifuse one-time programmable memory
KR102606814B1 (ko) * 2018-12-28 2023-11-29 에스케이하이닉스 주식회사 안티 퓨즈를 구비한 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20210391342A1 (en) 2021-12-16
US11605639B2 (en) 2023-03-14
US20230209816A1 (en) 2023-06-29
CN113270412A (zh) 2021-08-17
US20220328507A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
US11094744B2 (en) Interconnect landing method for RRAM technology
TW202201733A (zh) 一次性可編程記憶體裝置
US10211257B2 (en) High density resistive random access memory (RRAM)
US6559516B1 (en) Antifuse structure and method of making
JP3256603B2 (ja) 半導体装置及びその製造方法
US7381989B2 (en) Semiconductor device including upper and lower transistors and interconnection between upper and lower transistors
WO2020000365A1 (en) Three-dimensional memory device having a shielding layer and method for forming the same
US8232620B2 (en) Electronic fuses in semiconductor integrated circuits
KR20210024599A (ko) 3차원 메모리 소자 및 이를 형성하는 방법
US7968967B2 (en) One-time-programmable anti-fuse formed using damascene process
US10103330B2 (en) Resistance variable memory structure
TWI736272B (zh) 具有絲侷限之非揮發性記憶體元件
JP2000323685A (ja) 半導体デバイスおよびメモリセルの製造方法
US5907175A (en) Four transistor SRAM cell
US20230157187A1 (en) Resistive memory device with enhanced local electric field and methods of forming the same
US20210296580A1 (en) Phase change material switch and method of fabricating same
CN113611797A (zh) 电阻式存储装置