TW202201404A - 記憶胞、積體晶片以及操作記憶體裝置的方法 - Google Patents

記憶胞、積體晶片以及操作記憶體裝置的方法 Download PDF

Info

Publication number
TW202201404A
TW202201404A TW110101479A TW110101479A TW202201404A TW 202201404 A TW202201404 A TW 202201404A TW 110101479 A TW110101479 A TW 110101479A TW 110101479 A TW110101479 A TW 110101479A TW 202201404 A TW202201404 A TW 202201404A
Authority
TW
Taiwan
Prior art keywords
memory
data storage
memory cells
memory array
storage element
Prior art date
Application number
TW110101479A
Other languages
English (en)
Other versions
TWI757051B (zh
Inventor
賴昇志
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201404A publication Critical patent/TW202201404A/zh
Application granted granted Critical
Publication of TWI757051B publication Critical patent/TWI757051B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申請案的各種實施例是關於一種記憶胞、一種包括記憶胞的積體晶片以及一種操作記憶體裝置的方法。在一些實施例中，記憶胞包括具有可變電阻的資料儲存元件及與資料儲存元件串聯地電耦接的單極選擇器。記憶胞經組態為藉由施加在資料儲存元件及單極選擇器兩端的具有單極性的寫入電壓寫入。

Description

具有單極選擇器的記憶體裝置
許多現代電子裝置包含電子記憶體。電子記憶體可為揮發性記憶體或非揮發性記憶體（non-volatile memory；NVM）。非揮發性記憶體能夠在缺乏電力的情況下儲存資料，而揮發性記憶體不能。由於相對簡單的結構及其與互補式金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）邏輯製造過程的相容性，非揮發性記憶體諸如磁阻式隨機存取記憶體（magnetoresistive random-access memory；MRAM）及電阻式隨機存取記憶體（resistive random access memory；RRAM）為新一代非揮發性記憶體技術的理想候選者。
本發明提供用於實施本揭露的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本揭露內容。當然，此等組件以及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上之形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述各種實施例及/或組態之間的關係。
此外，為易於描述，本文中可使用諸如「在…之下」、「在…下方」、「下部」、「在…上方」、「上部」以及其類似者的空間相對術語，以描述如諸圖中所示出的一個元件或特徵相對於另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向）且本文中所使用的空間相對描述詞可同樣可相應地進行解譯。
具有一選擇器一電阻器（one-selector one-resistor；1S1R）記憶胞的交叉點記憶體架構因其高密度而愈來愈受到關注以與下一代電子記憶體一起使用。交叉點記憶陣列可例如包括分別配置於位元線與源極線的交叉點處的多個一選擇器一電阻器（1S1R）記憶胞。選擇器為經組態以在經偏置於對應的臨限電壓上時使雙向電流通過的雙極裝置。藉由適當地偏置位元線及源極線（例如BL0及SL0），可選擇在位元線與源極線的交叉點處的1S1R記憶胞並將其寫入相反狀態。當1S1R記憶胞經選定時，其他位元線及源極線可經偏置為中點電壓（middle point voltage）以斷開未經選定的記憶胞。然而，第一組未經選定的記憶胞共用具有選定1S1R記憶胞的同一位元線（BL0），且因此，經偏置為位元線電壓及中點電壓的不同電壓。類似地，第二組未經選定的記憶胞共用具有選定1S1R記憶胞的同一源極線（SL0），且因此，經偏置為源極線電壓及中點電壓的不同電壓。流經第一組未經選定的記憶胞及第二組未經選定的記憶胞的總洩漏電流引入干擾且減少用於讀取及寫入操作的記憶體操作的電流裕度（current window）。干擾甚至可導致讀取操作期間的讀取失敗或在寫入操作期間的錯誤寫入。
鑒於以上，本申請案的各種實施例是關於使用單極選擇器的記憶胞，以及此類記憶胞的單極操作方法。舉例而言，當正向偏置大於其施加的臨限電壓時，單極選擇器可為接通的二極體或某一其他適合的單極裝置。單極選擇器與資料儲存元件串聯地電耦接且控制流經資料儲存元件的電流或施加在資料儲存元件兩端的電壓。在一些實施例中，記憶胞以單極性經讀取及寫入，且無法重寫。在一些替代實施例中，重設操作可藉由其他方法執行，諸如使用藉由板外（off-board）或板上（on-board）磁場產生器產生的外部磁場。藉由使用單極選擇器而非雙極選擇器，未經選定的記憶胞可偏置為相反極性且因此使洩漏電流最小化且減少讀取及寫入干擾。
參看圖1，提供包括單極選擇器104的記憶胞102的一些實施例的示意圖100。單極選擇器以單極性切換，而雙極選擇器以兩個極性切換。在第一極性處，若單極選擇器兩端的電壓超過臨限電壓，則單極選擇器導電且/或處於稱為「接通」狀態的低電阻狀態。否則，在第一極性處，單極選擇器不導電或處於稱為「斷開」狀態的高電阻狀態。在第二極性處，單極選擇器處於「斷開」狀態。單極選擇器104經組態以選擇性地允許電流在第一方向上自位元線BL流動至源極線SL，同時阻擋電流在第二方向上自源極線SL流動至位元線BL。在一些實施例中，單極選擇器104僅具有兩個端子。在一些替代實施例中，單極選擇器104具有超過兩個端子。舉例而言，單極選擇器104可為PIN二極體、多晶矽二極體、沖穿二極體（punch-through diodes）、變阻器型選擇器（varistor-type selectors）、雙向定限開關（ovonic threshold switches；OTS）、摻雜硫族化物類選擇器（doped-chalcogenide-based selectors）、基於莫特效應的選擇器（Mott effect selectors）、混合離子電子導電類選擇器（mixed-ionic-electronic-conductive (MIEC)-based selectors）、場輔助超線性臨限值選擇器（field-assisted-superliner-threshold (FAST) selectors）、熔絲類選擇器（filament-based selectors）、摻雜氧化鉿類的選擇器（doped-hafnium-oxide-based selectors）或一些其他適合的二極體及/或選擇器。
單極選擇器104與資料儲存元件106自位元線BL至源極線SL串聯地電耦接。在一些實施例中，可交換位元線BL及源極線SL的位置。操作的實例如下：當單極選擇器104兩端的電壓自位元線BL至資料儲存元件106為正時，若單極選擇器104兩端的電壓自位元線BL至資料儲存元件106超過臨限電壓Vt ，則單極選擇器104導電且處於低電阻狀態。否則，單極選擇器104不導電且/或處於高電阻狀態。資料儲存元件106儲存一位元的資料。作為實例，在寫入操作期間，施加寫入電壓以使得在第一極性處將單極選擇器104偏置在臨限電壓上，且將資料儲存元件106設定為第一資料狀態。在讀取操作期間，施加讀取電壓以使得在第一極性處將單極選擇器104偏置在臨限電壓上，而並不變更資料儲存元件106。讀取電壓可小於寫入電壓。
在一些實施例中，資料儲存元件的電阻視資料儲存元件106的資料狀態而變化。舉例而言，資料儲存元件106在第一資料狀態下可具有低電阻且在第二資料狀態下可具有較高電阻。在其他實施例中，資料儲存元件106的電容或某一其他適合的參數視資料儲存元件106的資料狀態而變化。在一些實施例中，資料儲存元件106為磁性穿隧接面（magnetic tunnel junction；MTJ）或自旋閥（spin-valve），且藉由自旋轉移力矩（spin-transfer torque；STT）方法寫入。在此類情況下，記憶胞102被稱作STT磁性記憶胞，且由此類記憶胞的陣列構成的記憶體裝置被稱作STT-MRAM裝置。下文更詳細地描述STT方法。在一些替代實施例中，資料儲存元件106為金屬-絕緣體-金屬（metal-insulator-metal；MIM）堆疊，且記憶胞102可為電阻記憶胞。資料儲存元件106的其他結構及/或記憶胞102的其他記憶胞類型亦適用。
作為實例，資料儲存元件106包括參考鐵磁性元件108、自由鐵磁性元件110以及障壁元件112且使用STT方法儲存資料。障壁元件112為非磁性的且包夾於參考鐵磁性元件108與自由鐵磁性元件110之間。參考鐵磁性元件108具有固定磁化，而自由鐵磁性元件110具有可變磁化。障壁元件112可為穿隧障壁層。在一些實施例中，自旋極化電流藉由使電流流經參考鐵磁性元件108而產生。此電流隨後經導引至自由鐵磁元件110中，轉移角動量（angular momentum）且改變自由鐵磁元件110中的電子的自旋。參考鐵磁性元件108及自由鐵磁性元件110的磁矩可與矽基底表面共平面或垂直於矽基底表面。與彼等具有共平面矩的裝置相比，具有垂直磁矩的裝置更加可調且亦更具競爭性。取決於參考鐵磁性元件108及自由鐵磁性元件110的磁化是平行的還是反向平行的，資料儲存元件106具有低電阻或高電阻。舉例而言，資料儲存元件106在參考鐵磁性元件108及自由鐵磁性元件110的磁化平行時可具有低電阻，且在所述磁化反向平行時可具有高電阻。反過來，低電阻及高電阻可用以表示資料儲存元件106的不同資料狀態。
在一些實施例中，障壁元件112為選擇性地允許電子穿過障壁元件112的量子機械穿隧（quantum mechanical tunneling）的穿隧障壁。舉例而言，當參考鐵磁性元件108及自由鐵磁性元件110具有平行的磁化時，可允許量子機械穿隧，且當參考鐵磁性元件108及自由鐵磁性元件110具有反向平行的磁化時，可阻斷量子機械穿隧。障壁元件112可例如為或包括非晶形障壁、結晶障壁或某一其他適合的障壁。非晶形障壁可為或包括例如氧化鋁（例如AlOx ）、氧化鈦（例如TiOx ）或某一其他適合的非晶形障壁。結晶障壁可為或包括氧化錳（例如MgO）、尖晶石（例如MgAl2 O4 ）或某一其他適合的結晶障壁。
在一些實施例中，參考鐵磁性元件108為或包括鈷鐵（例如CoFe）、鈷鐵硼（例如CoFeB）或一些其他適合的鐵磁性材料或前述內容的任何組合。在一些實施例中，參考鐵磁性元件108鄰接反鐵磁性元件（未繪示）及/或為合成反鐵磁性（synthetic antiferromagnetic；SAF）元件（未繪示）的部分或另外鄰接合成反鐵磁性元件。在一些實施例中，自由鐵磁性元件110為或包括鈷鐵（例如CoFe）、鈷鐵硼（例如CoFeB）或一些其他適合的鐵磁性材料或前述內容的任何組合。
參看圖2，提供圖1的記憶胞102的一些替代實施例的示意圖200，其中參考鐵磁性元件108上覆於自由鐵磁性元件110。因為參考鐵磁性元件108上覆於自由鐵磁性元件110，所以與圖1相比，在資料儲存元件106兩端施加寫入電壓所處的極性為反向的。在第二極性處在資料儲存元件106兩端施加寫入電壓以將資料儲存元件106設定為反平行狀態。
參看圖3，提供圖1的記憶胞102的一些更詳細實施例的示意圖300，其中單極選擇器104為多層堆疊。單極選擇器104包括陰極302、絕緣體304以及陽極306。絕緣體304包夾於陰極302與陽極306之間。在一些實施例中，陰極302直接連接至資料儲存元件106的參考鐵磁性元件108，意謂陰極302藉由一或多個導電線及/或通孔電連接至參考鐵磁性元件108而無需安置在其間的其他電子裝置。在一些替代實施例中，單極選擇器104可反向置放成陽極306直接連接至參考鐵磁性元件108。多層堆疊可例如為或包括PIN二極體或一些其他多層裝置。在多層堆疊為PIN二極體的一些實施例中，陰極302為或包括N型半導體材料，陽極306為或包括P型半導體材料，且絕緣體304為或包括固有或輕微摻雜的半導體材料。相對於陰極302及/或陽極306，絕緣體304可例如經輕微摻雜。多層堆疊的半導體材料可例如為或包括多晶矽、單晶矽、鍺、銦、砷化銦鎵或某一其他適合的半導體材料。在多層堆疊為MIM裝置的一些實施例中，陰極302及陽極306為或包括金屬或某一其他適合的導電材料，及/或絕緣體304為或包括經摻雜的氧化鉿、某一其他適合的金屬氧化物或某一其他適合的絕緣體材料。
在一些實施例中，改變絕緣體304的厚度T1 以調整單極選擇器104的臨限電壓。舉例而言，增大絕緣體的厚度可使對應單極選擇器的臨限電壓增大，而減小厚度可使臨限電壓減小。在一些實施例中，改變絕緣體304的摻雜濃度以調整單極選擇器104的臨限電壓。舉例而言，增大絕緣體的摻雜濃度可使對應選擇器的臨限電壓減小，而減小摻雜濃度可使臨限電壓增大。在一些實施例中，改變單極選擇器104的寬度W1 以調整單極選擇器104的「接通」電阻。舉例而言，增大選擇器的寬度可減小選擇器的「接通」電阻，而減小寬度可增大「接通」電阻。
參看圖4，提供圖1的記憶胞的一些實施例的示意圖400，其中磁場產生器114耦接至資料儲存元件106。磁場產生器114可為經組態以產生磁場的載流線（current carrying wire），所述磁場可改變自由鐵磁性元件110的極性且由此改變資料儲存元件106的資料狀態。在一些實施例中，磁場產生器114由控制器控制，且經組態以產生外部磁場，所述外部磁場將資料儲存元件106重設為與寫入操作相對的狀態。稍後參看圖9A或圖9B，給出圖4所繪示的記憶胞的例示性記憶陣列應用。
參看圖5，提供圖1的單極選擇器104的電流電壓（I-V）曲線的一些實施例的曲線圖500。曲線圖500的水平軸對應於電壓，且曲線圖500的垂直軸對應於電流。此外，曲線圖500的右側對應於單極選擇器104的第一極性，且曲線圖500的左側對應於單極選擇器104的第二極性。曲線圖500包含：第一I-V曲線502，其中施加在單極選擇器104上的偏置V小於臨限電壓Vt ；及第二I-V曲線504，其中施加在單極選擇器104上的偏置V大於臨限電壓Vt 。如第一I-V曲線502所繪示，當施加在單極選擇器104上的電壓V小於單極選擇器104的臨限電壓Vt 時，電流最小。如第二I-V曲線504所繪示，當施加在單極選擇器104上的電壓V超過單極選擇器104的臨限電壓Vt 時，電流增大。
參看圖6A，提供包括圖1的記憶胞102的積體晶片的一些實施例的橫截面圖600a。記憶胞102上覆於基底602且位於覆蓋基底602的內連線結構604內。內連線結構604可為後段製程（back-end-of-line；BEOL）結構，其包括多個導線608及由內連線介電層606包圍的多個通孔610。內連線介電層606可例如為或包括氧化矽、低κ介電質、一些其他適合的介電質或前述內容的任何組合。如本文中所使用，低κ介電質可為例如具有小於約3.9的介電常數κ的介電質。導線608及通孔610交替地堆疊於內連線介電層606中以限定導電路徑，所述導電路徑使記憶胞102的組件互連及/或將記憶胞102連接至積體晶片中的其他裝置（未繪示）。導線608及通孔610可例如為或包括金屬、一些其他適合的導電材料或前述內容的任何組合。舉例而言，中間通孔610'可限定將單極選擇器104與資料儲存元件106串聯地電耦接的導電路徑。在一些實施例中，因為所揭露選擇器的簡化結構，可在金屬線的兩個直接相鄰層之間插入記憶胞102（包含單極選擇器104及資料儲存元件106）。因此，結合置放及佈線要求，記憶胞102的位置更易於共同最佳化。中間通孔610'可具有比通孔610小的高度。
參看圖6B，提供包括圖1的記憶胞102的積體晶片的一些替代實施例的橫截面圖600b。除上文結合圖6A所論述的相似特徵以外，在一些替代實施例中，在金屬線608的兩個不相鄰層之間插入記憶胞102（包含單極選擇器104及資料儲存元件106），且其間可存在一或多個額外導線層。單極選擇器及資料儲存元件106可由藉由一或多個獨立金屬島狀物608b連接的多個子通孔610b連接。獨立金屬島狀物608b具有等於同一內連線層的其他導線608的寬度的寬度，且並不連接至其他記憶胞。子通孔610b可具有比通孔610更小或更大的高度。此處，若僅將諸如導線608的導電線、獨立金屬島狀物608b及/或通孔610用於連接兩個組件且無其他電子組件插入其間，則將兩個組件視為「直接連接」。舉例而言，在此情況下，單極選擇器104及資料儲存元件106直接連接。
參看圖6C，提供包括圖1的記憶胞102的積體晶片的一些替代實施例的橫截面圖600c。除上文結合圖6A至圖6B所論述的相似特徵以外，單極選擇器104及資料儲存元件106亦可直接彼此堆疊。因此，資料儲存元件106的參考鐵磁性元件108的底表面及單極選擇器104的陰極302的頂表面可直接彼此接觸。儘管圖中未繪示，但在一些替代實施例中，資料儲存元件106的自由鐵磁性元件110可具有直接接觸陽極306或陰極302的頂/底表面的頂/底表面，或陽極306可具有直接接觸自由鐵磁性元件110或參考鐵磁性元件108的頂/底表面的頂/底表面。陰極302及陽極306可具有相同側向尺寸。自由鐵磁性元件110及參考鐵磁性元件108可具有相同側向尺寸。在一些實施例中，單極選擇器104具有側向面積，所述側向面積在資料儲存元件106的側向面積大致1至5倍之間，所述單極選擇器的大小比存取電晶體小，且品質比其他類型的雙極選擇器高。因此，所得記憶胞能夠具有相對小的尺寸及良好效能（例如高持久性及存取速度）。側向尺寸包含平行於基底表面的長度及寬度尺寸。可在金屬線608的兩個相鄰層或兩個不相鄰層之間插入記憶胞102，且其間可存在或可不存在一或多個額外導線層。
參看圖6D，提供包括圖1的記憶胞102的積體晶片的一些替代實施例的橫截面圖600d。除上文結合圖6A至圖6C所論述的相似特徵以外，獨立金屬島狀物608b可用作單極選擇器104的陰極302。亦可使單極選擇器104反向，且可將獨立金屬島狀物608b用作陽極306。在此情況下，陰極302及陽極306可具有不同側向尺寸。獨立金屬島狀物608b具有等於同一互連層的其他導線608的寬度的寬度。其間的絕緣體304可具有與不藉由獨立金屬島狀物608b作用的陰極302或陽極306中的一者相同的寬度，且所述寬度大於獨立金屬島狀物608b的寬度。藉由將獨立金屬島狀物608b用作單極選擇器104的一個電極，使得製造過程更簡化且裝置結構更緊湊。
在一些實施例中，積體晶片為單獨記憶體。在一些替代實施例中，記憶胞102嵌入於安置在基底602上的邏輯電路中。舉例而言，半導體裝置612安置於與記憶胞102整合的基底602上。在一些實施例中，半導體裝置612藉由導線608及通孔610電耦接至記憶胞102。半導體裝置612可例如為金屬氧化物半導體（metal-oxide-semiconductor；MOS）裝置、絕緣閘場效電晶體（insulated-gate-field-effect transistor；IGFET）或某一其他適合的半導體裝置。在一些實施例中，半導體裝置612包括一對源極/汲極區614、閘極介電層616以及閘電極618。源極/汲極區614沿基底602的頂表面位於基底602中。閘極介電層616及閘電極618堆疊於基底602上方，豎直地在基底602與內連線結構604之間且側向地在源極/汲極區614之間。
參看圖7，提供包括呈多個列及多個行的多個記憶胞102的記憶陣列702的一些實施例的示意圖700。記憶胞102分別包括與資料儲存元件106串聯地電耦接的單極選擇器104。舉例而言，記憶胞102可各自如關於圖1至圖3所示出及所描述。作為實例，位元線（例如位元線BLm 、位元線BLm+1 、位元線BLm+2 ）沿記憶陣列的對應列側向延伸且在對應列中與記憶胞電耦接；而源極線（例如源極線SLn 、源極線SLn+1 及源極線SLn+2 ）沿記憶陣列的對應行側向延伸且在對應行中與記憶胞電耦接。下標識別對應列或行，且m或n為表示記憶陣列702中列或行的整數變數。m或n的實例數值為256、512、1024等。藉由適當地偏置位元線及源極線，在位元線與源極線的交叉點處的記憶胞可經選擇用於讀取或寫入。
參看圖8A至圖8B，提供處於各種操作狀態的圖7的記憶陣列702的一些實施例的示意圖800A至示意圖800B，以示出記憶陣列702的操作。記憶陣列702可用作唯讀記憶體裝置，其中在測試階段或特定的環境中將全部記憶胞預設成第一資料狀態（例如邏輯「0」）。一經選定，記憶胞僅可藉由流經記憶胞的電流或施加在具有的記憶胞兩端的具有單極性的電壓寫入成第二資料狀態（例如邏輯「1」）。記憶陣列702可藉由外部磁場或板上磁場產生器預設。圖8A示出當將選定記憶胞102s寫入成第二資料狀態（例如邏輯「1」）時的記憶陣列702。圖8B示出當讀取選定記憶胞102s的狀態時的記憶陣列702。
如圖8A所示出，舉例而言，選定記憶胞102s處於源極線SLn+2 與位元線BLm+2 的交叉點。當源極線SLn+2 接地時，位元線BLm+2 以寫入電壓Vw偏置。自位元線BLm+2 至源極線SLn+2 的寫入電壓Vw為正，且為單極選擇器104提供超出單極選擇器104的臨限電壓的偏置，以使得選定記憶胞102s處於第一極性且選定記憶胞102s的單極選擇器104「接通」。電流Iw流經選定記憶胞102s且將選定記憶胞102s的資料儲存元件106設定為第二資料狀態（例如邏輯「1」）。舉例而言，資料儲存元件106可為MTJ結構且可由藉由電流Iw誘發的自旋轉移力矩寫入。
在一些實施例中，當寫入選定記憶胞102s時，其他未經選定的記憶胞102u藉由與第一極性相對的第二極性處的抑制電壓（inhibiting voltage）反向地偏置，以保持未經選定記憶胞「斷開」。抑制電壓可具有等於寫入電壓Vw或寫入電壓Vw的一些其他分數值的絕對值的絕對值。替代地，抑制電壓可具有大於寫入電壓Vw的絕對值。舉例而言，一些未經選定的記憶胞102u與選定記憶胞102s共用源極線SLn+2 或位元線BLm+2 。然而，連接此等未經選定的記憶胞102u的對應位元線BLm 、位元線BLm+1 以及源極線SLn 、源極線SLn+1 相對地偏置。舉例而言，源極線SLn+2 及位元線BLm 皆接地，且源極線SLn 及位元線BLm+2 皆經偏置為Vw或寫入電壓Vw的一些其他分數值。因此，減少或阻止流經未經選定的記憶胞102u的電流，且減少未經選定的記憶胞102u的寫入干擾。在一些實施例中，當位元線BLm 、位元線BLm+1 可接地時，源極線SLn 、源極線SLn+1 以寫入電壓Vw或寫入電壓Vw一些的其他分數值偏置。因此，洩漏電流及其產生的寫入干擾可減少。
如圖8B所示出，位元線BLm+2 以讀取電壓Vr 偏置，而源極線SLn+2 接地。讀取電壓Vr 小於寫入電壓Vw且足夠小以使產生的讀取電流Ir 並不改變選定記憶胞102s的狀態。舉例而言，寫入電壓Vw可在約0.3V至約1V範圍內，且讀取電壓Vr 可小於0.3V以使得選定記憶胞102s的狀態並不變更。讀取電壓Vr 亦需要能夠接通選定記憶胞102s的單極選擇器104，以使得電流可流經資料儲存元件106。舉例而言，讀取電壓Vr 可能需要等於或大於0.1V。讀取電流Ir 可用以決定資料儲存元件106的電阻及選定記憶胞102s的對應資料狀態。與寫入操作相似，當在選定記憶胞102s兩端施加讀取電壓Vr 時，未經選定的記憶胞102u經偏置為與第一極性相對的第二極性。未經選定的記憶胞102u可藉由絕對值等於讀取電壓的絕對值的抑制電壓反向地偏置。因此，洩漏電流及其產生的讀取干擾可減少。
參看圖9A及圖9B，根據一些其他實施例提供包括耦接至多個記憶胞102的磁場產生器114的記憶陣列702的示意圖900a、示意圖900b。除上文關於圖7及圖8A至圖8B的描述之外，磁場產生器114可緊鄰多個記憶胞102配置以提供外部磁場以設定或重設多個記憶胞102的狀態。如圖9A中所繪示，磁場產生器114可為沿著多個記憶胞102配置的載流線。如圖9B中所繪示，磁場產生器114可包括可分開控制以使得記憶胞102可以群組或甚至單獨重設的多個載流線。
參看圖10，提供包括第一記憶陣列702a及第二記憶陣列702b的三維（3D）記憶陣列的一些實施例的示意圖1000。第一記憶陣列702a及第二記憶陣列702b堆疊，以使得第二記憶陣列702b上覆於第一記憶陣列702a且與第一記憶陣列702a間隔開。堆疊第一記憶陣列702a及第二記憶陣列702b可例如提高記憶體密度。在一些實施例中，如所示出，第一記憶陣列702a及第二記憶陣列702b各自如圖7中所示出及所描述的記憶陣列702。作為實例，第一記憶陣列702a的單極選擇器104的陽極經連接至第一多個位元線BLm 、位元線BLm+1 以及位元線BLm+2 。第一記憶陣列702a的單極選擇器104的陰極經連接至第一記憶陣列702a的資料儲存元件106的第一端子。第一記憶陣列702a的資料儲存元件106的第二端子分別連接至第一多個源極線SLn 、源極線SLn+1 以及源極線SLn+2 。第二記憶陣列702b的單極選擇器104的陽極經連接至第二多個位元線BLm 、位元線BLm+1 以及位元線BLm+2 。第二記憶陣列702b的單極選擇器104的陰極經連接至第二記憶陣列702b的資料儲存元件106的第一端子。第二記憶陣列702b的資料儲存元件106的第二端子分別連接至第二多個源極線SLn 、源極線SLn+1 以及源極線SLn+2 。替代地，本領域的技術人員應理解，第一記憶陣列702a及第二記憶陣列702b的單極選擇器104及資料儲存元件106可分別以鏡像配置。
參看圖11，提供圖10的3D記憶陣列的一些替代實施例的示意圖1100，其中第一記憶陣列702a及第二記憶陣列702b共用源極線。如上，源極線分別標記為SLn 、SLn+1 以及SLn+2 ，其中下標識別對應行且n為表示3D記憶陣列中的行的整數變數。m或n的實例數值為256、512、1024等。作為實例，第一記憶陣列702a的單極選擇器104的陽極經連接至第一多個位元線BLm 、位元線BLm+1 以及位元線BLm+2 。第一記憶陣列702a的單極選擇器104的陰極經連接至第一記憶陣列702a的資料儲存元件106的第一端子。第二記憶陣列702b的單極選擇器104的陽極經連接至第二多個位元線BLm 、位元線BLm+1 以及位元線BLm+2 。第二記憶陣列702b的單極選擇器104的陰極經連接至第二記憶陣列702b的資料儲存元件106的第一端子。第一記憶陣列702a及第二記憶陣列702b的資料儲存元件106的第二端子分別連接至多個共用源極線SLn 、源極線SLn+1 以及SLn+2 。替代地，本領域的技術人員應理解，第一記憶陣列702a及第二記憶陣列702b的單極選擇器104及資料儲存元件106可分別以鏡像配置。此外，第一記憶陣列702a及第二記憶陣列702b可共用多個位元線且分別連接至單獨的源極線。
參看圖12，提供包括來自圖10的3D記憶陣列的一對堆疊記憶胞102的積體晶片的一些實施例的橫截面圖1200。堆疊記憶胞102在3D記憶陣列的相同列及相同行中。此外，堆疊記憶胞102中的下部記憶胞處於圖10的第一記憶陣列702a中，而堆疊記憶胞102中的上部記憶胞處於圖10的第二記憶陣列702b中。堆疊記憶胞102上覆於基底602且由內連線結構604的內連線介電層606包圍。此外，在內連線介電層606中的導線608及通孔610使堆疊記憶胞102的組件電性互連。
參看圖13，提供圖12的積體晶片的一些替代實施例的橫截面圖1300，其中堆疊記憶胞102實際上來自圖11的3D記憶陣列。因此，堆疊記憶胞102共用由導線608中的一者限定的源極線SL。
參看圖14至圖17，提供用於形成積體晶片的方法的一些實施例的一系列橫截面圖1400至橫截面圖1700，所述積體晶片包括記憶陣列，其中記憶陣列的記憶胞包括單極選擇器。
如圖14的橫截面圖1400所示，內連線結構604部分地形成於基底602上方。基底602可例如為塊狀矽基底、絕緣層上矽（silicon-on-insulator；SOI）基底或某一其他適合的基底。內連線結構604包括第一內連線介電層606a、限定位元線BL的第一導線608a以及第一組通孔610a。第一內連線介電層606a容納第一導線608a及第一通孔610a，且可例如為或包括氧化矽、低κ介電質、一些其他適合的介電質或前述內容的任何組合。低κ介電質可為例如具有低於約3.9、3、2或1的介電常數κ的介電質。將第一導線608a及第一通孔610a堆疊於第一內連線介電層606a中，以使得第一通孔610a上覆於第一導線608a。
在一些實施例中，半導體裝置（未繪示）位於基底602上，在基底602與內連線結構604之間。在一些實施例中，額外導線（未繪示）及/或額外通孔（未繪示）交替地堆疊於第一內連線介電層606a中，在基底602及/或第一導線608a之間。額外導線及/或額外通孔可例如限定引自基底602上的半導體裝置（未繪示）的導電路徑。在一些實施例中，用於部分地形成內連線結構604的製程包括：1）在基底602上沉積第一內連線介電層606a的下部內連線部分；2）形成插入至下部內連線部分中的第一導線608a；3）在第一導線608a及下部內連線部分上形成第一內連線介電層606a的上部內連線部分；以及4）形成插入至上部內連線部分中的第一通孔610a。然而，用於部分地形成內連線結構604的其他製程亦適用。
如圖15的橫截面圖1500所示出，單極選擇器104形成為上覆於位元線BL且藉由第一通孔610a中的一者電耦接至位元線BL。單極選擇器104包括陰極302、絕緣體304以及陽極306。絕緣體304位於陰極302及陽極306之間，且陰極302上覆於陽極306。陰極302、絕緣體304以及陽極306可例如限定PIN二極體、MIM裝置或某一其他多層裝置。在陰極302、絕緣體304以及陽極306限定PIN二極體的一些實施例中，陰極302為或包括N型半導體材料，陽極306為或包括P型半導體材料，且絕緣體304為或包括固有或輕微摻雜的半導體材料。相對於陰極302及/或陽極306，絕緣體304可例如經輕微摻雜。陰極302的半導體材料、絕緣體304以及陽極306可例如為或包括多晶矽、單晶矽或某一其他適合的半導體材料。在陰極302、絕緣體304以及陽極306限定MIM裝置的一些替代實施例中，陰極302及陽極306為或包括金屬或某一其他適合的導電材料，及/或絕緣體304為或包括摻雜氧化鉿、某一其他適合的金屬氧化物或某一其他適合的絕緣體材料。
在一些實施例中，用於形成單極選擇器104的製程包括：1）在內連線結構604上沉積陽極層；2）在陽極層上沉積絕緣層；3）在絕緣層上沉積陰極層；以及4）將多層膜圖案化成單極選擇器104。然而，其他製程亦適用。沉積可例如藉由化學氣相沉積（CVD）、物理氣相沉積（PVD）、化學鍍電鍍、一些其他適合的沉積製程或前述內容的任何組合來執行。圖案化可例如藉由微影/蝕刻製程及/或一些其他適合的圖案化製程來執行。
如圖16的橫截面圖1600所示，內連線結構604圍繞單極選擇器104延伸。延伸的內連線結構604更包括第二內連線介電層606b、獨立金屬島狀物608b以及一組子通孔610b。在一些實施例中，獨立金屬島狀物608b與同一互連層的其他金屬線一起形成，且並不連接至其他記憶胞。第二內連線介電層606b容納獨立金屬島狀物608b及子通孔610b，且可例如如所描述的第一內連線介電層606a。獨立金屬島狀物608b及子通孔610b堆疊於第二內連線介電層606b中，以使得獨立金屬島狀物608b藉由在獨立金屬島狀物608b下方的子通孔610b中的一者電耦接至單極選擇器104，且子通孔610b中的一者上覆於獨立金屬島狀物608b。
在一些實施例中，用於延伸內連線結構604的製程包括：1）沉積第二內連線介電層606b的下部內連線部分；2）藉由雙金屬鑲嵌製程形成插入下部內連線部分中的獨立金屬島狀物608b以及在獨立金屬島狀物608b之下的子通孔610b；3）在獨立金屬島狀物608b及下部內連線部分上形成第二內連線介電層606b的上部內連線部分；以及4）形成上覆於獨立金屬島狀物608b且插入上部內連線部分中的子通孔610b。然而，用於延伸內連線結構604的其他製程亦適用。
另外如圖16的橫截面圖1600所示，資料儲存元件106形成為上覆於內連線結構604，在子通孔610b中的一者上。資料儲存元件106可例如為MTJ、MIM堆疊或用於資料儲存的某一其他適合結構。在一些實施例中，資料儲存元件106為包括參考鐵磁性元件108、自由鐵磁性元件110以及障壁元件112的MTJ。障壁元件112為非磁性的且包夾於參考鐵磁性元件108與自由鐵磁性元件110之間。參考鐵磁性元件108及自由鐵磁性元件110為鐵磁性的，且自由鐵磁性元件110上覆於參考鐵磁性元件108及障壁元件112。替代地，交換參考鐵磁性元件108及自由鐵磁性元件110的位置。
在一些實施例中，用於形成資料儲存元件106的製程包括：1）在內連線結構604上沉積參考層；2）在參考層上沉積障壁層；3）在障壁層上沉積自由層；4）將參考層、障壁層以及自由層圖案化成資料儲存元件106。然而，其他製程亦適用。舉例而言，可在1）處沉積自由層且可在3）處沉積參考層。沉積可例如藉由CVD、PVD、無電極電鍍、電鍍、一些其他適合的沉積製程或前述內容的任何組合來執行。圖案化可例如藉由微影/蝕刻製程及/或一些其他適合的圖案化製程來執行。
如圖17的橫截面圖1700所示出，內連線結構604圍繞資料儲存元件106完成。完成的內連線結構604包括第三內連線介電層606c、限定源極線SL的第三導線608c以及第三通孔610c。第三內連線介電層606c容納第三導線608c及第三通孔610c。此外，第三內連線介電層606c可例如如所描述的第一內連線介電層606a。在一些實施例中，用於完成內連線結構604的製程包括：1）沉積第三內連線介電層606c；及2）同步形成插入第三內連線介電層606c中的第三導線608c及第三通孔610c。然而，用於延伸內連線結構604的其他製程亦適用。
圖14至圖17所示出的方法可例如用於形成圖1至圖4中的任一者中的記憶胞；圖6A至圖6D、圖12或圖13中的任一者中的積體晶片；或圖7至圖11中的任一者中的記憶陣列。此外，雖然參考方法描述圖14至圖17中所繪示的橫截面圖1400至橫截面圖1700，但應理解，圖14至圖17中繪示的結構不限於所述方法且可獨立於所述方法。
參看圖18，提供圖14至圖17的方法的一些實施例的方塊圖1800。
在動作1802處，將內連線結構部分地形成於基底上，其中部分地形成的內連線結構包括位元線導線及在位元線導線上的通孔。參見例如圖14。
在動作1804處，在通孔上形成單極選擇器，其中第一單極選擇器的陽極面向位元線導線。參見例如圖15。
在動作1806處，圍繞單極選擇器延伸內連線結構。參見例如圖16。
在動作1808處，形成資料儲存元件且將其電耦接至單極選擇器。參見例如圖16。
在動作1810處，圍繞資料儲存元件形成內連線結構，其中完成的內連線結構包括上覆於且電耦接至資料儲存元件的源極線導線。參見例如圖17。
參看圖19，提供一種操作記憶體裝置的方法的一些實施例的方塊圖1900。
在動作1902處，形成包含配置成列及行的多個記憶胞的記憶體裝置。記憶體裝置可藉由上文結合圖14至圖18所描述的方法或藉由其他可應用製造方法形成。多個記憶胞分別包括串聯地電耦接的單極選擇器及資料儲存元件。記憶體裝置可包含圖1至圖4所繪示的記憶胞；圖7至圖11所繪示的記憶陣列；或圖6A至圖6D、圖12或圖13所繪示的積體晶片。
在動作1904處，在一些實施例中，將多個記憶胞預設成第一資料狀態（例如邏輯「0」）。在一些實施例中，預設操作在晶圓製造之後但在測試及一次性程式化（onetime programing；OTP）之前執行。預設操作可藉由施加高外部磁場（例如0.5特斯拉至5特斯拉）執行以藉由對準鐵磁性元件的磁性方向設定所有記憶胞。預設操作可藉由磁場產生器板外或板上執行。磁場產生器經組態以施加高外部磁場，所述高外部磁場耦合至記憶胞的資料儲存元件且將資料儲存元件設定成第一資料狀態。
在動作1906處，在第一極性處，在第一選定記憶胞兩端施加寫入電壓，以接通第一選定記憶胞的單極選擇器。將第一選定記憶胞的資料儲存元件寫入成第二資料狀態（例如邏輯「1」）。資料儲存元件可藉由流經資料儲存元件的電流或施加在資料儲存元件兩端的電壓寫入。圖8A繪示在執行寫入操作時的實例示意圖。藉由使用單極選擇器，可將其餘的未經選定的記憶胞偏置為與第一極性相對的第二極性，以保持未經選定記憶胞斷開且由此最小化洩漏電流。藉由減少洩漏電流，寫入干擾可減少。
在動作1908處，在第一極性處，在第二選定記憶胞兩端施加讀取電壓以接通第二選定記憶胞的單極選擇器，以使得所述第二選定記憶胞的資料儲存元件的資料狀態為讀取。圖8B繪示在執行讀取操作時的實例示意圖。藉由使用單極選擇器，可將其餘的未經選定的記憶胞偏置為與第一極性相對的第二極性，以保持未經選定的記憶胞斷開。因此，洩漏電流及其產生的讀取干擾可減少。
在動作1910處，在一些實施例中，在需要時，將多個記憶胞重設成第一資料狀態（例如邏輯「0」）。重設操作可藉由板上磁場產生器執行，例如其可為載流線。磁場產生器經組態以產生外部磁場，所述外部磁場耦合至記憶胞的資料儲存元件且將資料儲存元件設定成第一資料狀態。
雖然圖18的方塊圖1800及圖19的方塊圖1900在本文中經示出及描述為一系列動作或事件，應理解不應限制性意義來解釋此類動作或事件所示出的次序。舉例而言，除了彼等本文中所示出及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。另外，並非可需要所有所示出的動作來實施本文中描述的一或多個態樣或實施例，且本文中所描繪的動作中的一或多者可在一或多個單獨動作及/或階段中進行。
在一些實施例中，本申請案提供一種記憶胞。記憶胞包括具有可變電阻的資料儲存元件及與資料儲存元件串聯地電耦接的單極選擇器。記憶胞經組態為藉由施加在資料儲存元件及單極選擇器兩端的具有單極性的寫入電壓（single polarity writing voltage）寫入。
在一些替代實施例中，本申請案提供一種積體晶片。積體晶片包括安置於基底上方且包括配置成列及行的第一多個記憶胞的第一記憶陣列。第一多個記憶胞分別包括串聯地電耦接的單極選擇器及資料儲存元件。積體晶片更包括沿記憶陣列的對應列延伸且分別與所述對應列中第一多個記憶胞的第一端子連接的第一多個位元線。積體晶片更包括沿第一記憶陣列的對應行延伸且分別與所述對應行中第一多個記憶胞的第二端子連接的第一多個源極線。
在一些替代實施例中，本申請案提供一種操作記憶體裝置的方法。提供包括配置成列及行的多個記憶胞的記憶陣列。多個記憶胞分別包括串聯地電耦接的單極選擇器及資料儲存元件。在第一極性處在第一選定記憶胞兩端施加寫入電壓以接通第一選定記憶胞的單極選擇器，以使得第一選定記憶胞的資料儲存元件寫入成第一資料狀態。在第一極性處在第二選定記憶胞兩端施加讀取電壓以接通第二選定記憶胞的單極選擇器。第二選定記憶胞的資料儲存元件的資料狀態為讀取而無需更改。
前文概述若干實施例的特徵，以使得本領域的技術人員可較好地理解本揭露內容的態樣。本領域的技術人員應理解，其可容易地使用本揭露內容作為設計或修改用於進行本文中所引入的實施例的相同目的及/或實現相同優點的其他製程及結構的基礎。本領域的技術人員亦應認識到，此類等效構造並不脫離本揭露內容的精神及範疇，且熟習此項技術者可在不脫離本揭露內容的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100、200、300、400、700、800A、800B、900a、900b、1000、1100:示意圖 102、102s、102u:記憶胞 104:單極選擇器 106:資料儲存元件 108:參考鐵磁性元件 110:自由鐵磁性元件 112:障壁元件 114:磁場產生器 302:陰極 304:絕緣體 306:陽極 500:曲線圖 502、504:曲線 600a、600b、600c、600d、1200、1300、1400、1500、1600、1700:橫截面圖 602:基底 604:內連線結構 606:內連線介電層 606a:第一內連線介電層 606b:第二內連線介電層 606c:第三內連線介電層 608:導線 608a:第一導線 608b:獨立金屬島狀物 608c:第三導線 610:通孔 610':中間通孔 610a:第一通孔 610b:子通孔 610c:第三通孔 612:半導體裝置 614:源極/汲極區 616:閘極介電層 618:閘電極 702:記憶陣列 702a:第一記憶陣列 702b:第二記憶陣列 1800、1900:方塊圖 1802、1804、1806、1808、1810、1902、1904、1906、1908、1910:動作 BL、BLm 、BLm+1 、BLm+2 :位元線 Ir :讀取電流 Iw:電流 SL、SLn 、SLn+1 、SLn+2 :源極線 T1 :厚度 Vr :讀取電壓 Vt :臨限電壓 Vw:寫入電壓 W1 :寬度
結合隨附圖式閱讀以下實施方式時將最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增加或減小各種特徵的尺寸。 圖1示出包括單極選擇器的記憶胞的一些實施例的示意圖。 圖2示出包括單極選擇器的記憶胞的一些替代實施例的示意圖。 圖3示出圖1的記憶胞的一些更詳細實施例的示意圖，其中單極選擇器包括多層堆疊。 圖4示出包括耦接至記憶胞的單極選擇器及磁場產生器的圖1的記憶胞的一些實施例的示意圖。 圖5示出用於圖1的單極選擇器的電流電壓（I-V）曲線的一些實施例的曲線圖。 圖6A至圖6D示出包括圖1、圖2、圖3或圖4的記憶胞的積體晶片的不同實施例的橫截面圖。 圖7示出包括圖1、圖2或圖3的多個記憶胞的記憶陣列的一些實施例的示意圖。 圖8A至圖8B示出處於各種操作狀態的圖7的記憶陣列的一些實施例的示意圖。 圖9A至圖9B示出包括圖4的多個記憶胞的記憶陣列的不同實施例的示意圖。 圖10及圖11示出包括圖1、圖2、圖3或圖4的記憶胞的堆疊記憶陣列的三維（3D）記憶陣列的各種實施例的示意圖。 圖12及圖13示出包括圖10及圖11中的三維（3D）記憶陣列的積體晶片的各種實施例的橫截面圖。 圖14至圖17示出用於形成包括記憶陣列的積體晶片的方法的一些實施例的一系列橫截面圖，其中記憶陣列的記憶胞包括單極選擇器。 圖18示出圖14至圖17的方法的一些實施例的方塊圖。 圖19示出操作可包含圖1至圖4的記憶胞、圖7至圖11的記憶陣列或圖6A至圖6D、圖12或圖13的積體晶片的記憶體裝置的方法的一些實施例的方塊圖。
102:記憶胞
104:單極選擇器
106:資料儲存元件
108:參考鐵磁性元件
110:自由鐵磁性元件
112:障壁元件
300:示意圖
302:陰極
304:絕緣體
306:陽極
BL:位元線
SL:源極線
T1 :厚度
W1 :寬度

Claims (20)

  1. 一種記憶胞，包括： 資料儲存元件，具有可變電阻；以及 單極選擇器，與所述資料儲存元件串聯地電耦接； 其中所述記憶胞經組態以藉由施加在所述資料儲存元件及所述單極選擇器兩端的單極性的寫入電壓自第一資料狀態寫入成第二資料狀態。
  2. 如請求項1所述的記憶胞，更包括磁場產生器，所述磁場產生器經組態以產生耦合至所述資料儲存元件的磁場及將所述資料儲存元件自所述第二資料狀態重設成所述第一資料狀態。
  3. 如請求項1所述的記憶胞，其中所述資料儲存元件為唯讀的且經組態以藉由在所述資料儲存元件及所述單極選擇器兩端施加與所述寫入電壓具有相同極性的讀取電壓而讀取。
  4. 如請求項1所述的記憶胞，其中所述資料儲存元件包括磁性穿隧接面，且其中所述磁性穿隧接面包括藉由穿隧障壁層分隔開的參考鐵磁性元件及自由鐵磁性元件。
  5. 如請求項4所述的記憶胞， 其中所述單極選擇器的陰極直接連接至所述磁性穿隧接面的所述參考鐵磁性元件； 其中所述單極選擇器的陽極直接連接至源極線；以及 其中所述磁性穿隧接面的所述自由鐵磁性元件直接連接至位元線。
  6. 如請求項1所述的記憶胞，其中所述單極選擇器為PIN二極體。
  7. 一種積體晶片，包括： 第一記憶陣列，安置於基底上方的且包括配置成列及行的第一多個記憶胞，其中所述第一多個記憶胞分別包括串聯地電耦接的單極選擇器及資料儲存元件； 第一多個位元線，沿所述第一記憶陣列的對應列延伸且分別連接至所述對應列中的所述第一多個記憶胞的第一端子；以及 第一多個源極線，沿所述第一記憶陣列的對應行延伸且分別連接至所述對應行中的所述第一多個記憶胞的第二端子。
  8. 如請求項7所述的積體晶片， 其中所述資料儲存元件為磁性穿隧接面，所述磁性穿隧接面包括藉由穿隧障壁層分隔開的參考鐵磁性元件及自由鐵磁性元件；以及 其中所述資料儲存元件經組態以藉由在所述資料儲存元件及所述單極選擇器兩端施加具有單極性的寫入電壓而自第一資料狀態寫入成第二資料狀態。
  9. 如請求項8所述的積體晶片，其中所述第一記憶陣列經組態以藉由外部磁場預設成所述第一資料狀態。
  10. 如請求項8所述的積體晶片，更包括： 載流線，磁耦合至所述第一多個記憶胞的所述資料儲存元件，其中所述載流線經組態以產生將所述第一多個記憶胞重設成所述第一資料狀態的磁場。
  11. 如請求項7所述的積體晶片，更包括： 第二記憶陣列，堆疊於所述第一記憶陣列上方且包括配置成列及行的第二多個記憶胞，其中所述第二多個記憶胞分別包括串聯地電耦接的單極選擇器及資料儲存元件； 第二多個位元線，沿所述第二記憶陣列的對應列延伸且與所述對應列中的所述第二多個記憶胞的第一端子電耦接；以及 第二多個源極線，沿所述第二記憶陣列的對應行延伸且分別與所述對應行中的所述第二多個記憶胞的第二端子連接。
  12. 如請求項11所述的積體晶片，其中所述第一記憶陣列及所述第二記憶陣列嵌入於安置在所述基底上的邏輯電路中。
  13. 如請求項7所述的積體晶片，更包括： 第二記憶陣列，包括配置成列及行的第二多個記憶胞，其中所述第二多個記憶胞分別包括串聯地電耦接的單極選擇器及資料儲存元件；以及 第二多個位元線，沿所述第二記憶陣列的對應列延伸且與所述對應列中的所述第二多個記憶胞的第一端子電耦接；以及 其中所述第一多個源極線亦沿所述第二記憶陣列的對應行延伸且與所述對應行中的所述第二記憶陣列的所述記憶胞的第二端子電耦接。
  14. 如請求項13所述的積體晶片， 其中所述第一記憶陣列的所述單極選擇器的陽極連接至所述第一多個位元線，且其中所述第一記憶陣列的所述單極選擇器的陰極連接至所述第一記憶陣列的所述資料儲存元件的第一端子； 其中所述第二記憶陣列的所述單極選擇器的陽極連接至所述第二多個位元線，且其中所述第二記憶陣列的所述單極選擇器的陰極連接至所述第二記憶陣列的所述資料儲存元件的第一端子；以及 其中所述第一記憶陣列及所述第二記憶陣列的所述資料儲存元件的第二端子分別連接至所述第一多個源極線。
  15. 一種操作記憶體裝置的方法，包括： 提供包括配置成列及行的多個記憶胞的記憶陣列，其中所述多個記憶胞經預設成第一資料狀態且分別包括串聯地電耦接的單極選擇器及資料儲存元件； 在第一極性處在第一選定記憶胞兩端施加寫入電壓以接通所述第一選定記憶胞的所述單極選擇器，以使得所述第一選定記憶胞的所述資料儲存元件自所述第一資料狀態寫入成第二資料狀態；以及 在所述第一極性處在第二選定記憶胞兩端施加讀取電壓以接通所述第二選定記憶胞的所述單極選擇器，其中所述第二選定記憶胞的所述資料儲存元件的資料狀態為讀取。
  16. 如請求項15所述的操作記憶體裝置的方法，其中當在所述第一選定記憶胞兩端施加所述寫入電壓時，未經選定的記憶胞經偏置為與所述第一極性相對的第二極性。
  17. 如請求項16所述的操作記憶體裝置的方法，其中藉由具有等於所述寫入電壓的絕對值的絕對值的抑制電壓來反向地偏置所述未經選定的記憶胞。
  18. 如請求項15所述的操作記憶體裝置的方法， 其中當在所述第二選定記憶胞兩端施加所述讀取電壓時，未經選定的記憶胞經偏置為與所述第一極性相對的第二極性；以及 其中當將所述讀取電壓施加至所述第二選定記憶胞時，藉由具有等於所述讀取電壓的絕對值的絕對值的抑制電壓來偏置所述未經選定的記憶胞。
  19. 如請求項15所述的操作記憶體裝置的方法，其中藉由施加由板外磁性產生器產生的外部磁場來執行將所述多個記憶胞預設成所述第一資料狀態。
  20. 如請求項15所述的操作記憶體裝置的方法，更包括藉由使用載流線施加外部磁場來將所述多個記憶胞重設成所述第一資料狀態，所述載流線磁耦合至所述多個記憶胞的所述資料儲存元件。
TW110101479A 2020-06-23 2021-01-14 記憶胞、積體晶片以及操作記憶體裝置的方法 TWI757051B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/908,914 2020-06-23
US16/908,914 US11545201B2 (en) 2020-06-23 2020-06-23 Memory device with unipolar selector

Publications (2)

Publication Number Publication Date
TW202201404A true TW202201404A (zh) 2022-01-01
TWI757051B TWI757051B (zh) 2022-03-01

Family

ID=77997262

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101479A TWI757051B (zh) 2020-06-23 2021-01-14 記憶胞、積體晶片以及操作記憶體裝置的方法

Country Status (5)

Country Link
US (2) US11545201B2 (zh)
KR (1) KR102431059B1 (zh)
CN (1) CN113496735B (zh)
DE (1) DE102020119351A1 (zh)
TW (1) TWI757051B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0021302D0 (en) 2000-08-30 2000-10-18 Scient Generics Ltd Spin filter device
JP4667594B2 (ja) 2000-12-25 2011-04-13 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP4855863B2 (ja) 2006-08-09 2012-01-18 株式会社東芝 磁気メモリ
US8233319B2 (en) * 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7859891B2 (en) * 2008-09-30 2010-12-28 Seagate Technology Llc Static source plane in stram
JP2011129737A (ja) * 2009-12-18 2011-06-30 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置
TW201207852A (en) * 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
US9818478B2 (en) * 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US8488365B2 (en) * 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
EP2766907A4 (en) * 2011-10-12 2015-04-01 Hewlett Packard Development Co SELECTION DEVICE FOR CROSS-POINT MEMORY STRUCTURES
TWI550621B (zh) * 2013-09-21 2016-09-21 上峰科技股份有限公司 單次可編程記憶體、電子系統、操作單次可編程記憶體方法及編程單次可編程記憶體方法
US10504962B2 (en) * 2016-03-28 2019-12-10 Intel Corporation Unipolar current switching in perpendicular magnetic tunnel junction (pMTJ) devices through reduced bipolar coercivity
US10381060B2 (en) * 2016-08-25 2019-08-13 Qualcomm Incorporated High-speed, low power spin-orbit torque (SOT) assisted spin-transfer torque magnetic random access memory (STT-MRAM) bit cell array
US10541272B2 (en) * 2017-10-11 2020-01-21 International Business Machines Corporation Steep-switch vertical field effect transistor
US10679685B2 (en) * 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
WO2019152877A1 (en) * 2018-02-04 2019-08-08 Hsu Fu Chang Methods and apparatus for memory cells that combine static ram and non-volatile memory
US10892011B2 (en) * 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
KR102517332B1 (ko) 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법
US10991756B2 (en) * 2018-10-23 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar selector with independently tunable threshold voltages

Also Published As

Publication number Publication date
CN113496735A (zh) 2021-10-12
US20210398577A1 (en) 2021-12-23
KR102431059B1 (ko) 2022-08-09
KR20210158290A (ko) 2021-12-30
CN113496735B (zh) 2024-05-07
DE102020119351A1 (de) 2021-12-23
US11545201B2 (en) 2023-01-03
TWI757051B (zh) 2022-03-01
US20220366954A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
TWI749377B (zh) 積體晶片、記憶體單元及其操作方法
US6737691B2 (en) Magnetic random access memory
US20230326508A1 (en) Sot-mram with shared selector
US10283184B2 (en) Nonvolatile memory device having ferroelectric memory element and resistive memory element and method of writing signal in nonvolatile memory device having the same
US20160125925A1 (en) Energy efficient three-terminal voltage controlled memory cell
US10686122B2 (en) Variable resistance memory device
CN108336224A (zh) 可变电阻存储器件
US20230380186A1 (en) Multi-gate selector switches for memory cells and methods of forming the same
US11968844B2 (en) Memory device
TWI757051B (zh) 記憶胞、積體晶片以及操作記憶體裝置的方法
KR20180016671A (ko) 자기 메모리 소자 및 그 제조 방법
US20220216396A1 (en) Memory device and manufacturing method thereof
US10811069B2 (en) Non-volatile memory elements with multiple access transistors
US11056535B2 (en) Non-volatile memory element arrays in a wheatstone bridge arrangement
US20230282264A1 (en) Memory Arrays, Methods of Forming the Same, and Methods of Operating the Same
KR102686060B1 (ko) 비휘발성 메모리 장치 및 그 기록 방법