TW202147751A - 可抑制切換雜訊之開關驅動電路 - Google Patents
可抑制切換雜訊之開關驅動電路 Download PDFInfo
- Publication number
- TW202147751A TW202147751A TW109118269A TW109118269A TW202147751A TW 202147751 A TW202147751 A TW 202147751A TW 109118269 A TW109118269 A TW 109118269A TW 109118269 A TW109118269 A TW 109118269A TW 202147751 A TW202147751 A TW 202147751A
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- circuit
- state
- snubber
- power switch
- Prior art date
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
開關驅動電路包含啟動及加速放電電路,雜訊抑制電路,以及緩振模式控制電路,可選擇性地導通或截止功率開關。啟動及加速放電電路可控制功率開關之充放電過程。當功率開關在暫態下運作時,雜訊抑制電路會提供RLC緩振電路來抑制功率開關之非理想特性所造成的切換雜訊。當功率開關在穩態下運作時,雜訊抑制電路會提供RC緩振電路來抑制電流尖波。
Description
本發明相關於一種開關驅動電路,尤指一種可抑制切換雜訊之開關驅動電路。
電腦系統中不同組件所需的操作電壓不同,因此普遍採用電源供應器(power supply)以通過變壓、整流與濾波的方式,將交流電(AC)室內電源轉換為直流電(DC)以驅動不同零組件。先前技術的電源供應器通常包含一變壓器、一功率開關、一脈衝寬度調變積體電路(PWM IC),以及儲能元件(例如電容和電感)。藉由採用特定頻率來切換功率開關,電源供應器可依據一輸入電壓來重複地對儲能元件進行充電或放電,進而提供不同於輸入電壓的一輸出電壓。上述功率開關通常採用具有低開啟狀態電阻的電晶體,脈衝寬度調變積體電路可依據相關輸出電壓之一回授電壓來控制切換條件,進而適當地調節輸出電壓之值以維持恆定輸出。
脈衝寬度調變積體電路所能提供的驅動電流有限,除了會限制功率開關的切換速度之外,在出現電流尖波(current spike)時也容易破壞系統中較敏感的元件。因此,先前技術的電源供應器通常會使用開關驅動電路來作為脈衝寬度調變積體電路和功率開關之間的界面電路,進而提升功率開關的切換速度和保護功率開關。
針對高頻運作而設計之電源供應器可使用較小體積的儲能元件,但功率開關之寄生電容和離散電感在高頻運作時無可避免地會造成切換雜訊。第1圖為使用先前技術開關驅動電路之功率開關在高頻運作時相關訊號之示意圖。當開關驅動電路提供之開關控制電壓Vg從除能電位切換至致能電位時(如時間點T1和T3),功率開關開始從截止狀態切換至導通狀態,在高頻切換過程中其寄生電容和離散電感會造成切換雜訊Vn;當功率開關控制電壓Vg從致能電位切換至除能電位時(如時間點T2和T4),功率開關開始從導通狀態切換至截止狀態,在高頻切換過程中其寄生電容和離散電感會造成切換雜訊Vn。上述高頻運作下的切換雜訊會造成開關誤動作,或造成閉鎖(latch-up)使整個系統永久損壞。因此,需要一種可抑制高頻切換雜訊之開關驅動電路。
本發明提供一種可抑制切換雜訊之開關驅動電路,其包含用來接收一驅動電壓之一輸入端,用來輸出一開關控制電壓以驅動一功率開關之一輸出端,一啟動及加速放電電路,一雜訊抑制電路,以及一緩振模式控制電路。在該功率開關從一截止狀態切換至一導通狀態之暫態運作過程中,該開關驅動電路係在一第一狀態下運作。當該功率開關在一完全導通之穩態下運作時,該開關驅動電路係在一第二狀態下運作。在該功率開關從該導通狀態切換至該截止狀態之暫態運作過程中,該開關驅動電路係在一第三狀態下運作。當該功率開關在一完全截止之穩態下運作時,該開關驅動電路係在一第四狀態下運作。該啟動及加速放電電路用來控制該功率開關之充放電過程。該雜訊抑制電路用來在該功率開關於該第一狀態或該第三狀態下運作時提供一緩振電路以抑制該功率開關之切換雜訊。該緩振模式控制電路用來控制該雜訊抑制電路之運作模式。
第2圖為本發明實施例中一種可抑制高頻切換雜訊之開關驅動電路100的功能方塊圖。開關驅動電路100包含一啟動及加速放電電路10、一雜訊抑制電路20、一緩振模式控制電路30,以及一保護電路40。開關驅動電路100可於輸入端接收一驅動電壓VPWM
,並於輸出端提供一開關控制電壓Vg,進而選擇性地導通或截止一功率開關Q1。功率開關Q1包含一第一端、一第二端,以及一控制端,其非理想特性由第一端和第二端之間存在的寄生電容Coss、控制端和第一端之間存在的寄生電容Cgd、控制端和第二端之間存在的寄生電容Cgs、第一端存在的離散電感Ld,以及第二端存在的離散電感Ls來表示。功率開關Q1之控制端耦接至開關驅動電路100之輸出端以接收開關控制電壓Vg。
驅動電壓VPWM
可由一脈衝寬度調變積體電路或其它類型的驅動電路來提供,其為以特定週期切換高低電位之脈衝訊號。啟動及加速放電電路10用來控制功率開關Q1之充放電過程,例如調整功率開關Q1之驅動電流值,或提昇功率開關Q1在截止狀態下的放電速度。雜訊抑制電路20用來抑制功率開關Q1在切換運作狀態時所產生之切換雜訊,緩振模式控制電路30用來控制雜訊抑制電路20之運作模式,而保護電路40用來穩定開關控制電壓Vg之值。開關控制電壓Vg和驅動電壓VPWM
具相同責任週期(duty cycle),當開關控制電壓Vg具一致能電位時,功率開關Q1會被導通;當開關控制電壓Vg具一除能電位時,功率開關Q1會被截止。
第3圖為本發明實施例開關驅動電路100實作方式之示意圖。啟動及加速放電電路10包含一啟動電阻Rg和一加速放電二極體Dg,並聯於開關驅動電路100之輸入端和雜訊抑制電路20之間。加速放電二極體Dg之陽極透過雜訊抑制電路20耦接於開關驅動電路100之輸出端,而陰極耦接於開關驅動電路100之輸入端。當驅動電壓VPWM
具致能電位時,加速放電二極體Dg會因反向偏壓(reverse-biased)而被截止,此時驅動電壓VPWM
之能量可傳送到功率開關Q1之控制端,其中啟動電阻Rg之值決定功率開關Q1的驅動電流Ig值;當驅動電壓VPWM
具致能電位時,加速放電二極體Dg會因正向偏壓(forward-biased)而被導通,進而使功率開關Q1內存能量能加速放電至開關驅動電路100之輸入端。
雜訊抑制電路20包含一緩振電容Cr、一緩振電感Lr,和一緩振電阻Rr1,其中緩振電容Cr和緩振電阻Rr1並聯於啟動及加速放電電路10和開關驅動電路100之輸出端之間,而緩振電感Lr耦接於開關驅動電路100之輸出端和一接地電位GND之間。當功率開關Q1在暫態下運作時(從截止狀態切換至導通狀態的過程,或從導通狀態切換至截止狀態的過程),雜訊抑制電路20中的緩振電阻Rr1、緩振電感Lr和緩振電容Cr會提供一電阻-電感-電容(RLC)緩振電路以抑制功率開關Q1之非理想特性所造成的切換雜訊。當功率開關Q1在完全導通的穩態下運作時,雜訊抑制電路20中的緩振電阻Rr1和緩振電容Cr會提供一電阻-電容(RC)緩振電路以抑制驅動電壓VPWM
中的電流尖波。
緩振模式控制電路30包含一輔助開關Q2、一緩振電阻Rr2,和一緩振二極體Dr,其中輔助開關Q2之第一端透過緩振二極體Dr耦接至開關驅動電路100之輸出端,第二端透過緩振電阻Rr2耦接至接地電位GND,而控制端耦接至開關驅動電路100之輸出端。當功率開關Q1在暫態下運作時(從截止狀態切換至導通狀態的過程,或從導通狀態切換至截止狀態的過程),緩振模式控制電路30為關閉,此時雜訊抑制電路20會在提供RLC緩振電路之模式下運作;當功率開關Q1在完全導通的穩態下運作時,緩振模式控制電路30中為開啟,進而提供放電路徑給雜訊抑制電路20中的緩振電感Lr,此時雜訊抑制電路20會在提供RC緩振電路之模式下運作。
保護電路40包含一稽納二極體(Zener diode)ZD,其陽極耦接至接地電位GND,而陰極耦接至開關驅動電路100之輸出端,其為在反向偏壓下運作之元件。在本發明中,當開關控制電壓Vg之值足以導通功率開關Q1時,其亦會讓稽納二極體ZD崩潰而提供一固定崩潰電壓,進而箝制開關控制電壓Vg之值以避免損壞功率開關Q1。
第4圖為本發明實施例中開關驅動電路100在運作時相關訊號之波形示意圖。接下來將開關驅動電路100之運作分為四個狀態S1~S4來作說明,其中開關控制電壓Vg之值會在致能電位(例如時間點T1和T2之間)和在除能電位(例如時間點T2和T3之間)切換。狀態S1對應至功率開關Q1從截止狀態切換至導通狀態之暫態運作過程,狀態S2對應至功率開關Q1在完全導通時之穩態運作過程,狀態S3對應至功率開關Q1從導通狀態切換至截止狀態之暫態運作過程,而狀態S4對應至功率開關Q1在完全截止時之穩態運作過程。下列表一顯示了在狀態S1~S4下開關驅動電路100中各元件的狀態。
表一
功率開關Q1 | 輔助開關Q2 | 加速二極體Dg | 緩振模式 | |
狀態S1 | 截止 | 截止 | 截止 | RLC |
狀態S2 | 導通 | 導通 | 截止 | RC |
狀態S3 | 導通 | 導通 | 導通 | RLC |
狀態S4 | 截止 | 截止 | 截止 | 無 |
第5圖為本發明實施例開關驅動電路100在狀態S1下運作時之等效電路示意圖。第6圖為本發明實施例開關驅動電路100在狀態S2下運作時之等效電路示意圖。第7圖為本發明實施例開關驅動電路100在狀態S3下運作時之等效電路示意圖。
如第4、5圖和表一所示,狀態S1對應至功率開關Q1由截止狀態切換至導通狀態的暫態運作過程。在控制訊號SPWM
從除能電位切換至致能電位後,其能量會經由啟動及加速放電電路10之啟動電阻Rg和雜訊抑制電路20傳送至功率開關Q1之控制端,此時相對應開關控制電壓Vg之值尚不足以啟動功率開關Q1和輔助開關Q2。在這種情況下,加速放電二極體Dg會因逆向偏壓而呈截止,阻斷開關驅動電路100之輸出端至輸入端的放電路徑。在輔助開關Q2被截止時緩振模式控制電路30並未運作,使得雜訊抑制電路20中的緩振電阻Rr1、緩振電感Lr和緩振電容Cr會形成RLC緩振電路,進而抑制功率開關Q1之非理想特性所造成的切換雜訊。另一方面,在狀態S1下開關控制電壓Vg之值也不足以讓稽納二極體ZD崩潰,因此保護電路40並未運作。
如第4、6圖和表一所示,狀態S2對應至功率開關Q1完全導通下的穩態運作,此時開關控制電壓Vg之值已經足以啟動功率開關Q1和輔助開關Q2,而功率開關Q1之非理想特性在穩態運作時並不會造成雜訊。緩振模式控制電路30在輔助開關Q2導通後開始運作,使得雜訊抑制電路20中緩振電感Lr在狀態S1下所儲存的能量能依序經由緩振模式控制電路30中正向偏壓的緩振二極體Dr、導通之輔助開關Q2和緩振電阻Rr2放電至接地電位GND。因此,在狀態下S3雜訊抑制電路20中只有緩振電容Cr和緩振電阻Rr1會形成RC緩振電路,進而抑制驅動電壓VPWM
中的電流尖波。另一方面,在狀態S2下開關控制電壓Vg之值會讓稽納二極體ZD崩潰,進而將開關控制電壓Vg箝制在固定值VZD
以保護功率開關Q1。
如第4、7圖和表一所示,狀態S3對應至功率開關Q1由導通狀態切換至截止狀態的暫態過程。在控制訊號SPWM
從致能電位切換至除能電位後,雖然開關驅動電路100之輸出端已無能量傳送至功率開關Q1之控制端,但功率開關Q1之寄生電容Coss在先前狀態S2下所儲存的能量仍足以讓功率開關Q1和輔助開關Q2維持在導通狀態,以及足以讓加速二極體Dg和緩振二極體Dr呈正向偏壓。在這種情況下,寄生電容Coss內儲存的能量會透過3個迴路來放電,其中第一迴路是經由緩振模式控制電路30中正向偏壓之緩振二極體Dr、導通之輔助開關Q2,以及緩振電阻Rr2放電至接地電位GND(由箭號P1表示),第二迴路是經由雜訊抑制電路20中的緩振電感Lr放電至接地電位GND(由箭號P2表示),而第三迴路是經由雜訊抑制電路20中的緩振電容Cr和緩振電阻Rr1以及加速放電電路10中正向偏壓之加速放電二極體Dg放電至開關驅動電路100之輸入端(由箭號P3表示)。在狀態S3下,雜訊抑制電路20中的緩振電容Cr、緩振電感Lr和緩振電阻Rr1會提供RLC緩振電路,進而抑制功率開關Q1之非理想特性所造成的切換雜訊
如第4圖和表一所示,狀態S4對應至功率開關Q1完全截止下的穩態運作,此時功率開關Q1之寄生電容Coss內儲存的能量已經完全放電至接地電位GND,而雜訊抑制電路20沒有運作。
在本發明中,啟動電阻Rg之值可為100Ω(誤差±1%),緩振電容Cr之值可為330μF(誤差±10%),緩振電感Lr之值可為10μH (誤差±10%),緩振電阻Rr1之值可為1KΩ(誤差±5%),緩振電阻Rr2之值可為10Ω(誤差±1%),稽納二極體ZD之崩潰電壓之值可為15V,功率開關Q1中寄生電容Cgd之值可為500pF(誤差±10%),功率開關Q1中寄生電容Cgs之值可為630pF(誤差±10%),功率開關Q1中寄生電容COSS
之值可為40pF(誤差±10%),功率開關Q1中寄生電感Ld之值可為2.3nH (誤差±10%),而功率開關Q1中寄生電感Ls之值可為3.9nH (誤差±10%)。然而,上述元件之實作方式並不限定本發明之範疇。
在本發明實施例中,功率開關Q1和輔助開關Q2可為金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor, MOSFET)、雙極性接面型電晶體(bipolar junction transistor, BJT),或其它具類似功能的元件。功率開關Q1可採用氮化鎵(GaN)或碳化矽(SiC)等具高頻切換能力的材質。對N型電晶體來說,致能電位為高電位,而除能電位為低電位;對P型電晶體來說,致能電位為低電位,而除能電位為高電位。然而,功率開關Q1和輔助開關Q2之種類並不限定本發明之範疇。
綜上所述,本發明之開關驅動電路可提供開關控制電壓以選擇性地導通或截止一功率開關。當功率開關在暫態下運作時,本發明開關驅動電路中的雜訊抑制電路會提供RLC緩振電路來抑制功率開關之非理想特性所造成的切換雜訊。當功率開關在穩態下運作時,本發明開關驅動電路中的雜訊抑制電路會提供RC緩振電路來抑制電流尖波。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10:啟動及加速放電電路
20:雜訊抑制電路
30:緩振模式控制電路
40:保護電路
100:開關驅動電路
Q1:功率開關
Q2:輔助開關
Cgd、Cgs、Coss:寄生電容
Ld、Ls:離散電感
Rg:啟動電阻
Dg:加速放電二極體
Dr:緩振二極體
ZD:稽納二極體
Cr:緩振電容
Lr:緩振電感
Rr1、Rr2:緩振電阻
VPWM
:驅動電壓
Vg:開關控制電壓
Ig:驅動電流
VZD
:崩潰電壓
GND:接地電位
P1~P3:迴路
第1圖為使用先前技術開關驅動電路之功率開關在高頻運作時相關訊號之示意圖。
第2圖為本發明實施例中一種可抑制高頻切換雜訊之開關驅動電路的功能方塊圖。
第3圖為本發明實施例中一種開關驅動電路實作方式之示意圖。
第4圖為本發明實施例中一種開關驅動電路在運作時相關訊號之波形示意圖。
第5圖為本發明實施例中一種開關驅動電路在一特定狀態下運作時之等效電路示意圖。
第6圖為本發明實施例中一種開關驅動電路在另一特定狀態下運作時之等效電路示意圖。
第7圖為本發明實施例中一種開關驅動電路在另一特定狀態下運作時之等效電路示意圖。
10:啟動及加速放電電路
20:雜訊抑制電路
30:緩振模式控制電路
40:保護電路
100:開關驅動電路
Q1:功率開關
Q2:輔助開關
Cgd、Cgs、Coss:寄生電容
Ld、Ls:離散電感
Rg:啟動電阻
Dg:加速放電二極體
Dr:緩振二極體
ZD:稽納二極體
Cr:緩振電容
Lr:緩振電感
Rr1、Rr2:緩振電阻
VPWM
:驅動電壓
Vg:開關控制電壓
Ig:驅動電流
GND:接地電位
Claims (11)
- 一種可抑制切換雜訊之開關驅動電路,其包含: 一輸入端,用來接收一驅動電壓; 一輸出端,用來輸出一開關控制電壓以驅動一功率開關,其中: 在該功率開關從一截止狀態切換至一導通狀態之暫態運作過程中,該開關驅動電路係在一第一狀態下運作; 當該功率開關在一完全導通之穩態下運作時,該開關驅動電路係在一第二狀態下運作; 在該功率開關從該導通狀態切換至該截止狀態之暫態運作過程中,該開關驅動電路係在一第三狀態下運作;且 當該功率開關在一完全截止之穩態下運作時,該開關驅動電路係在一第四狀態下運作; 一啟動及加速放電電路,用來控制該功率開關之充放電過程; 一雜訊抑制電路,用來在該功率開關於該第一狀態或該第三狀態下運作時提供一緩振電路以抑制該功率開關之切換雜訊;以及 一緩振模式控制電路,用來控制該雜訊抑制電路之運作模式。
- 如請求項1所述之開關驅動電路,其中該啟動及加速放電電路包含: 一加速放電二極體,其包含: 一陽極,透過該雜訊抑制電路耦接於該輸出端;以及 一陰極;耦接於該輸入端;以及 一啟動電阻,並聯於該加速放電二極體。
- 如請求項2所述之開關驅動電路,其中: 該雜訊抑制電路包含: 一緩振電容,耦接於該加速放電二極體之該陽極和該輸出端之間; 一第一緩振電阻,並聯於該緩振電容;以及 一緩振電感,耦接於該輸出端和一接地電位之間;且 在該第三狀態下該功率開關之寄生電容內儲存的能量經由該緩振電容、該第一緩振電阻和正向偏壓之該加速放電二極體放電至該輸入端。
- 如請求項1所述之開關驅動電路,其中該雜訊抑制電路包含: 一緩振電容,耦接於該啟動及加速放電電路和該輸出端之間; 一第一緩振電阻,並聯於該緩振電容;以及 一緩振電感,耦接於該輸出端和一接地電位之間。
- 如請求項4所述之開關驅動電路,其中在該第一狀態或該第三狀態下該緩振電容、該第一緩振電阻和該緩振電感形成該緩振電路。
- 如請求項4所述之開關驅動電路,其中在該第二狀態下該緩振電容和該第一緩振電阻形成該緩振電路。
- 如請求項4所述之開關驅動電路,其中在該第三狀態下該功率開關之寄生電容內儲存的能量經由該緩振電感放電至該接地電位。
- 如請求項1所述之開關驅動電路,其中該緩振模式控制電路包含: 一緩振二極體,其包含: 一陽極,耦接於該輸出端;以及 一陰極; 一第二緩振電阻;以及 一輔助開關,其包含: 一第一端,耦接於該緩振二極體之該陰極; 一第二端,透過該第二緩振電阻耦接於一接地電位;以及 一控制端,耦接至該輸出端。
- 如請求項8所述之開關驅動電路,其中在該第三狀態下該功率開關之寄生電容內儲存的能量依序經由正向偏壓之該緩振二極體、導通之該輔助開關和該第二緩振電阻放電至該接地電位。
- 如請求項1所述之開關驅動電路,其另包含: 一稽納二極體,其陽極耦接於一接地電位,而其陰極耦接於該輸出端。
- 如請求項10所述之開關驅動電路,其中在該第二狀態下該緩振電容用來將該開關控制電壓箝制在一固定崩潰電壓。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109118269A TWI757755B (zh) | 2020-06-01 | 2020-06-01 | 可抑制切換雜訊之開關驅動電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109118269A TWI757755B (zh) | 2020-06-01 | 2020-06-01 | 可抑制切換雜訊之開關驅動電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202147751A true TW202147751A (zh) | 2021-12-16 |
TWI757755B TWI757755B (zh) | 2022-03-11 |
Family
ID=80783790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109118269A TWI757755B (zh) | 2020-06-01 | 2020-06-01 | 可抑制切換雜訊之開關驅動電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI757755B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI379274B (en) * | 2007-09-10 | 2012-12-11 | Himax Tech Ltd | Source driver and method for restraining noise thereof |
TWI389422B (zh) * | 2008-10-16 | 2013-03-11 | Delta Electronics Inc | 自動啟動電路及具自動啟動電路之不斷電電源供應器 |
US8624424B2 (en) * | 2011-09-26 | 2014-01-07 | Belkin International, Inc. | Systems and methods to emulate high frequency electrical signatures |
CN202524606U (zh) * | 2012-03-20 | 2012-11-07 | 苏州达方电子有限公司 | 发光二极管驱动电路 |
JP6439409B2 (ja) * | 2014-11-27 | 2018-12-19 | 富士電機株式会社 | スイッチング電源装置 |
-
2020
- 2020-06-01 TW TW109118269A patent/TWI757755B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI757755B (zh) | 2022-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8203377B2 (en) | Gate driver for enhancement-mode and depletion-mode wide bandgap semiconductor JFETs | |
TWI658692B (zh) | 閘極驅動電路及操作其之方法 | |
US11057029B2 (en) | Gate driver with integrated miller clamp | |
US11362646B1 (en) | Variable current drive for isolated gate drivers | |
JP6237038B2 (ja) | カスコードトランジスタ及びカスコードトランジスタの制御方法 | |
Kelley et al. | Improved two-stage DC-coupled gate driver for enhancement-mode SiC JFET | |
WO2010134276A1 (ja) | ゲート駆動回路 | |
KR20010110658A (ko) | 동기 정류를 위한 클램핑 회로 및 방법 | |
US5822199A (en) | Controller for a power switch and method of operation thereof | |
JP2004521588A (ja) | スイッチモード電力コンバータで使用される絶縁駆動回路 | |
US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
US7053678B2 (en) | Driving circuit for a control terminal of a bipolar transistor in an emitter-switching configuration and corresponding method for reducing the VCESAT dynamic phenomenon | |
CN111865053A (zh) | 基于宽禁带功率器件的负压关断驱动电路 | |
Ma | Driving GaN power transistors | |
Raviola et al. | A critical assessment of open-loop active gate drivers under variable operating conditions | |
Varajao et al. | Driving GaN HEMT High-Voltage Half-Bridge with a Single-Channel Non-Isolated Gate Driver with Truly Differential Inputs | |
TWI757755B (zh) | 可抑制切換雜訊之開關驅動電路 | |
Matrisciano et al. | Universal Isolated Gate Driving Platform for 650 V GaN HEMTs Half-Bridge with Dead-Time Control and Integrated Bias Supply | |
US11863077B2 (en) | Power supply system with active clamping | |
Dwane et al. | A resonant high side gate driver for low voltage applications | |
US20240258904A1 (en) | Pulsed transistor driver circuit | |
US7236340B2 (en) | Gate control circuit for prevention of turn-off avalanche of power MOSFETs | |
Zhang et al. | Optimizing gate driver to smooth gate waveform | |
CN115411711A (zh) | 具有集成的失效保护下拉电路和可控关断时间的常断功率开关 | |
Grekov et al. | Design considerations for half-and full-bridge resonant gate drive topologies |