TW202139369A - 包含體育場結構的微電子裝置及相關的記憶體裝置和電子系統 - Google Patents

包含體育場結構的微電子裝置及相關的記憶體裝置和電子系統 Download PDF

Info

Publication number
TW202139369A
TW202139369A TW110107323A TW110107323A TW202139369A TW 202139369 A TW202139369 A TW 202139369A TW 110107323 A TW110107323 A TW 110107323A TW 110107323 A TW110107323 A TW 110107323A TW 202139369 A TW202139369 A TW 202139369A
Authority
TW
Taiwan
Prior art keywords
stadium
conductive
structures
horizontally
horizontal
Prior art date
Application number
TW110107323A
Other languages
English (en)
Other versions
TWI769720B (zh
Inventor
羅雙強
南西 Ｍ 洛梅利
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202139369A publication Critical patent/TW202139369A/zh
Application granted granted Critical
Publication of TWI769720B publication Critical patent/TWI769720B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明揭示一種微電子裝置，其包括一堆疊結構、在該堆疊結構內之一體育場結構、下伏於該堆疊結構之一源極層及一遮罩結構。該堆疊結構具有層，該等層各自包括一導電結構及一絕緣結構。該體育場結構包括一前向樓梯結構、一反向樓梯結構及一中心區域，該中心區域水平地插置在該前向樓梯結構與該反向樓梯結構之間。該源極層包括離散導電結構，該等離散導電結構在該體育場結構之該中心區域之水平邊界內且藉由介電材料彼此水平地分開。該遮罩結構經侷限在該體育場結構之該中心區域之該等水平邊界內，且垂直地插置在該源極層與該堆疊結構之間。該遮罩結構包括水平地覆蓋水平地插置在該等離散導電結構之間的該介電材料之部分的區段。本發明亦描述額外裝置及電子系統。

Description

包含體育場結構的微電子裝置及相關的記憶體裝置和電子系統
在各種實施例中，本發明大體而言係關於微電子裝置設計及製造領域。更具體而言，本發明係關於包含體育場結構的微電子裝置，且係關於相關的記憶體裝置和電子系統。
微電子工業的持續目標為增加諸如非揮發性記憶體裝置(例如，NAND快閃記憶體裝置)之記憶體裝置的記憶體密度(例如，每記憶體晶粒的記憶體胞元的數目)。增加非揮發性記憶體裝置中之記憶體密度的一種方式為利用垂直記憶體陣列(亦稱為「三維(3D)記憶體陣列」)架構。習用垂直記憶體陣列包含垂直記憶體串，該等垂直記憶體串延伸穿過導電結構(例如，字線)層中之開口以及在垂直記憶體串及導電結構的每一介面處的介電材料。與具有電晶體的習用平面(例如，二維)配置的結構相比，藉由在晶粒上向上(例如，縱向地，垂直地)構建陣列，此組態准許將更多數目個開關裝置(例如，電晶體)定位在一晶粒區域單元中(亦即，所消耗作用表面之長度及寬度)。
習用垂直記憶體陣列包含在導電結構與存取線(例如，字線)之間的電連接，使得垂直記憶體陣列中之記憶體胞元可唯一地選擇用於寫入、讀取或抹除操作。形成此電連接的一種方法包含在導電結構層的邊緣(例如，水平端)處形成所謂的「樓梯」(或「階梯」)結構。樓梯結構包含界定導電結構的接觸區域的個別「台階」，導電接觸結構可定位在該等接觸區域上以提供對導電結構的電接達。所謂的「體育場」結構可經形成以包含相對的樓梯結構。
隨著垂直記憶體陣列技術的進步，藉由形成垂直記憶體陣列以包含導電結構的額外層，且因此包含與其相關聯的個別台階結構中之額外樓梯結構及/或額外台階，已提供額外記憶體密度。然而，隨著特徵縮緊密度的增加及形成誤差的邊界的減少，習用組態已產生非所要缺陷(例如，分層缺陷，諸如由用介電材料填充水平鄰近相對垂直的下部台階結構的溝槽造成的源極板分層；蝕刻缺陷，諸如由於用於形成相對垂直下部樓梯結構的截斷程序而導致的過蝕刻)，該等缺陷可降低所要記憶體裝置效能、可靠性及耐久性。
因此，仍需要新微電子裝置(例如，諸如3D NAND快閃記憶體裝置的記憶體裝置)組態，該等組態有利於增強記憶體密度，同時亦減輕習用微電子裝置組態的問題，以及仍需要包含新微電子裝置組態的新電子系統。
根據本發明之實施例，微電子裝置包括堆疊結構，在該堆疊結構內的體育場結構，下伏於該堆疊結構之源極層，及遮罩結構。堆疊結構具有層，該等層各自包括導電結構及垂直地鄰近該導電結構的絕緣結構。體育場結構包括前向樓梯結構，且具有包括該等層之邊緣的台階；反向樓梯結構，其與前向樓梯結構相對且具有包括該等層之額外邊緣的額外台階；及中心區域，其水平地插置在前向樓梯結構與反向樓梯結構之間。源極層包括在體育場結構之中心區域之水平邊界內的離散導電結構。離散導電結構由介電材料彼此水平地分開。遮罩結構經侷限在體育場結構之中心區域之水平邊界內，且垂直地插置在源極層之離散導電結構與體育場結構之中心區域之間。該遮罩結構包括水平地覆蓋水平地插置在該等離散導電結構之間的該介電材料之部分的區段。
根據本發明之另外實施例，一種記憶體裝置包括堆疊結構、體育場結構、離散導電結構、導電遮罩結構及記憶體胞元串。堆疊結構包括配置成層的導電結構及絕緣結構的垂直交替序列。層中之每一者個別地包括導電結構中之至少一者及絕緣結構中之至少一者。體育場結構在堆疊結構內，且包括相對樓梯結構，該等樓梯結構個別具有台階，該等台階包括至少一些層的水平端部；及水平地介入在相對樓梯結構之間之中心區域。離散導電結構下伏於堆疊結構。一群組離散導電結構位於體育場結構之中心區域之水平邊界內。導電遮罩結構插置在離散導電結構與體育場結構之中心區域之間。記憶體胞元串垂直地延伸穿過堆疊結構。
根據本發明的又一實施例，一種3D NAND快閃記憶體裝置包括堆疊結構、源極層、遮罩結構及半導體柱狀結構。堆疊結構包括配置成層的垂直交替的導電結構及絕緣結構。堆疊結構進一步包括分佈式體育場區域及水平地鄰近該分佈式體育場區域的記憶體陣列區域。分佈式體育場區域包括在堆疊結構內位於彼此不同的垂直位置處的體育場結構。體育場結構各自個別地包括前向樓梯結構，該前向樓梯結構包括層的一部分的邊緣；反向樓梯結構，其鏡像前向樓梯結構且包括該等層之部分的額外邊緣；及水平地插置在前向樓梯結構與反向樓梯結構之間之中心區域。源極層垂直下伏於堆疊結構，且包括在堆疊結構之記憶體陣列區域之水平邊界內的源極結構，及在堆疊結構之分佈式體育場區域之水平邊界內的離散導電結構。遮罩結構垂直地插置於離散導電結構與堆疊結構之間，且大體上水平地經侷限在位於堆疊結構內之相對下部垂直位置處的體育場結構中之一者之中心區域之水平邊界內。半導體柱狀結構在堆疊結構之記憶體陣列區域之水平邊界內且垂直地延伸穿過堆疊結構。
根據本發明的其他實施例，微電子裝置包括堆疊結構、在該堆疊結構內之體育場結構，以及垂直在該堆疊結構下面的源極層。堆疊結構包括層，該等層各自包括導電結構及垂直地鄰近導電結構的介電結構。體育場結構在堆疊結構內，且包括相對樓梯結構及中心區域。相對樓梯結構彼此鏡像，且各自具有包括層中之至少一些的邊緣的台階。中心區域水平地插置在相對樓梯結構之間。源極層在堆疊結構的垂直下面，且包括離散導電結構及額外離散導電結構。離散導電結構在體育場結構之相對樓梯結構之水平邊界內。額外離散導電結構在體育場結構之中心區域之水平邊界內，且具有相對大於離散導電結構中之一或多者的水平尺寸。
根據本發明的又一實施例，一種電子系統包括輸入裝置、輸出裝置、可操作地耦接至輸入裝置及輸出裝置的處理器裝置，及可操作地耦接至處理器裝置的記憶體裝置。該記憶體裝置包括至少一個微電子裝置結構，該微電子裝置結構包括堆疊結構、體育場結構、源極層及遮罩結構。堆疊結構包括層，該等層各自包括導電結構及垂直地鄰近導電結構的介電結構。體育場結構在堆疊結構內，且展現包括該等層中之至少一些的邊緣的台階。源極層在堆疊結構的垂直下面，且包括在體育場結構之水平邊界內的離散導電結構。遮罩結構大體上經侷限在體育場結構之水平中心區域之水平邊界內，無台階。遮罩結構包括至少一種遮罩材料，該至少一種遮罩材料在體育場結構之水平中心區域之水平邊界內的源極層之離散導電結構中之一些之間水平地延伸且與其部分水平地重疊。
優先權主張
本申請案主張於2020年3月17日提出申請之標題為「MICROELECTRONIC DEVICES INCLUDING STAIRCASE STRUCTURES, AND RELATED MEMORY DEVICES AND ELECTRONIC SYSTEMS」之美國專利申請案第16/821,818號之申請日期的權益。
以下描述提供具體細節，諸如材料組合物、形狀及大小，以便提供對本發明之實施例的透徹描述。然而，熟習此項技術者將理解，可在不採用此等具體細節的情況下實踐本發明之實施例。實際上，可結合工業中採用的習用微電子裝置製造技術來實踐本發明之實施例。另外，以下提供的描述未形成用於製造微電子裝置(例如，諸如3D NAND快閃記憶體裝置的記憶體裝置)的完整處理流程。下文所描述結構不能形成完整的微電子裝置。下文僅詳細描述理解本發明之實施例所必需的此等過程動作及結構。由結構形成完整的微電子裝置的額外動作可藉由習用製造技術來執行。
本文中呈現的圖式僅用於說明目的，並不意味著為任何特定材料、組件、結構、裝置或系統的實際視圖。可預期由於例如製造技術及/或容限而在圖式中描繪的形狀的偏差。因此，本文中所描述之實施例不應被解釋為限於所說明的特定形狀或區域，而是包含例如由製造導致的形狀偏差。例如，說明或描述為盒形狀的區域可具有粗糙及/或非線性特徵，且說明或描述為圓形的區域可包含一些粗糙及/或線性特徵。此外，所說明的銳角可為圓形的，且反之亦然。因此，圖中所說明的區域本質上為示意性的，且其形狀不意欲說明區域的精確形狀，且不限制本申請專利範圍的範疇。圖式不一定按比例縮放。另外，圖之間共同的元件可保持相同的數字標記。
如本文中所使用，「記憶體裝置」意指且包含展現但不限於儲存器功能型的微電子裝置。
如本文中所使用，術語「垂直」、「縱向」、「水平」及「橫向」係指結構的主平面，且不一定由地球的重力場界定。「水平」或「橫向」方向為大體上平行於結構之主平面的方向，而「垂直」或「縱向」方向為大體上垂直於結構之主平面的方向。結構的主平面由結構的表面界定，結構的表面與結構的其他表面相比具有相對大的面積。
如本文中所使用，經描述為彼此「鄰近」的特徵(例如，區域、結構、裝置)意指且包含所揭示身分(或多個身分)的經定位彼此最接近(例如，最靠近)的特徵。與「鄰近」特徵的所揭示身分(或多個身分)不匹配的另外特徵(例如，另外區域、另外結構、另外裝置)可安置在「鄰近」特徵之間。換言之，「鄰近」特徵可直接地彼此毗鄰定位，使得在「鄰近」特徵之間無其他特徵插入；或「鄰近」特徵可間接彼此毗鄰地定位，使得具有除與至少一個「鄰近」特徵相關聯的身分之外的身分的至少一個特徵定位於「鄰近」特徵之間。如本文中所使用，經描述為彼此「垂直地鄰近」的特徵意指且包含所揭示身分(或多個身分)的經定位彼此最垂直地接近(例如，垂直地最靠近)的特徵。此外，經描述為彼此「水平地鄰近」的特徵意指且包含所揭示身分(或多個身分)的經定位彼此水平地最接近(例如，水平地最靠近)特徵。
如本文中所使用，空間相對術語，諸如「下方」、「下面」、「下部」、「底部」、「上面」、「上部」、「頂部」、「前方」、「後方」、「左側」、「右側」及其類似物為了便於描述可用於來描述一個元件或特徵與另一元件或特徵的關係，如圖中所說明。除非另有規定，否則空間相對術語旨在囊括除了圖中所描繪的定向之外的材料的不同定向。舉例而言，若圖中之材料倒置，則描述為在其他元件或特徵的「下面」或「下方」或「之下」或「底部上」的元件將經定向在其他元件或特徵的「上面」或「頂部上」。因此，取決於使用術語的上下文，術語「在...下面」可囊括在上面及在下面兩個定向，此對於熟習此項技術者而言為顯而易見的。可以其他方式定向材料(例如，旋轉90度、倒置、翻轉)，且相應地解釋本文中使用的空間相對描述語。
如本文中所使用，除非上下文另有指示。否則單數形式「一(a)」 、「一(an)」及「該」意圖亦包含複數形式。
如本文中所使用，術語「及/或」包含相關聯所列物項中之一或多者的任何及全部組合。
如本文中所使用，術語「經組態」係指至少一個結構及至少一個設備中之一或多者的大小、形狀、材料組合物、定向及配置，其有利於以預定方式操作結構及設備中之一或多者。
如本文中所使用，片語「耦接至」係指彼此可操作地連接的結構，諸如藉由直接歐姆連接或藉由間接連接(例如，藉由另一結構)電連接。
如本文中所使用，關於給定參數、性質或條件的術語「大體上」意指且包含熟習此項技術者將理解給定參數、性質或條件滿足變異程度，諸如在可接受的容限範圍內。舉例而言，取決於大體上滿足的特定參數、性質或條件，參數、性質或條件可至少90.0%滿足、至少95.0%滿足、至少99.0%滿足，至少99.9%滿足，或甚至至少100.0%滿足。
如本文中所使用，對於特定參數的數值，「約」或「大約」包含數值且來自熟習此項技術者將理解的數值的變異程度在特定參數的可接受容限範圍內。舉例而言，對於數值的「約」或「大約」可包含在自數值的90.0%至110.0%範圍內的額外數值，諸如在自數值的95.0%至105.0%的範圍內，在自數值的97.5%至102.5%的範圍內，在自數值的99.0%至101.0%的範圍內，在自數值的99.5%至100.5%的範圍內，或在自數值的99.9%至100.1%的範圍內。
圖1A為根據本發明之實施例的微電子裝置(例如，半導體裝置；記憶體裝置，諸如3D NAND快閃記憶體裝置)的微電子裝置結構100的簡化部分剖面圖。微電子裝置結構100可例如包括記憶體裝置(例如3D NAND快閃記憶體裝置)的一部分。圖1B為圖1A中所展示的微電子裝置結構100之段A1 (例如，部分，區域)的簡化的局部俯視圖。為了清楚及易於理解圖式及相關描述，在圖1B中已省略微電子裝置結構100的上覆於微電子裝置結構100之相對垂直下部組件的一些垂直較高組件(例如，特徵、結構、裝置)，專注於圖1B中之微電子裝置結構100的特定態樣。
參考圖1A，微電子裝置結構100包含堆疊結構102，該堆疊結構包含配置成層108之導電結構104 (例如，存取線板、字線板)及絕緣結構106的垂直交替(例如，沿Z方向)的序列。堆疊結構102之層108中之每一者可包含垂直地鄰近絕緣結構106中之至少一(1)者的導電結構104中之至少一(1)者。堆疊結構102可包含所要數量之層108。舉例而言，堆疊結構102可包含大於或等於十(10)個層108，大於或等於二十五(25)個層108，大於或等於五十(50)個層108，大於或等於一百(100)個層108，大於或等於一百五十(150)個層108，或大於或等於二百(200)個導電結構104及絕緣結構106之層108。
堆疊結構102之層108的導電結構104可由一或多種導電材料形成且包含一或多種導電材料，諸如以下各項中之一或多種：至少一種金屬(例如，鎢(W)、鈦(Ti)、鉬(Mo)、鈮(Nb)、釩(V)、鉿(Hf)、鉭(Ta)、鉻(Cr)、鋯(Zr)、鐵(Fe)、釕(Ru)、鋨(Os)、鈷(Co)、銠(Rh)、銥(Ir)、鎳(Ni)、鈀(Pa)、鉑(Pt)、銅(Cu)、銀(Ag)、金(Au)及鋁(Al)中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於鎂(Mg)的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種導電摻雜半導體材料(例如，導電摻雜多晶矽、導電摻雜鍺(Ge)及導電摻雜矽鍺(SiGe)中之一或多者)，及至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、導電金屬碳化物及導電金屬氧化物中之一或多種)。在一些實施例中，導電結構104由W形成且包含W。導電結構104中之每一者可個別地包含至少一種導電材料的大體上均質分佈，或至少一種導電材料的大體上異質分佈。如本文中所使用，術語「均質分佈」意指材料的量在結構的整個不同部分(例如，不同水平部分、不同垂直部分)中不變化。相反地，如本文中使用，術語「異質分佈」意指材料的量在結構的整個不同部分中變化。材料的量在結構的整個不同部分可逐步變化(例如，突然改變)，或可連續地變化(例如，逐漸地改變，諸如線性地、拋物線地)。在一些實施例中，堆疊結構102之層108中之每一者的導電結構104中之每一者展現導電材料的大體上均質分佈。在另外實施例中，堆疊結構102之層108中之至少一者的導電結構104中之至少一者展現至少一種導電材料的實質上異質分佈。在導電結構104可例如由至少兩種不同導電材料堆疊形成，且包含至少兩種不同導電材料堆疊。堆疊結構102之層108中之每一者的導電結構104可各自為大體上平面的，且可各自展現所要厚度。
堆疊結構102之層108的絕緣結構106可由至少一種介電材料形成，且包含至少一種介電材料，諸如以下各項中之一或多者：至少一種介電氧化物材料(例如，氧化矽(SiOx )、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、氧化鋁(AlOx )、氧化鉿(HfOx )、氧化鈮(NbOx 中之一或多者)、氧化鈦(TiOx )、氧化鋯(ZrOx )、氧化鉭(TaOx )及氧化鎂(MgOx ))，至少一種介電氮化物材料(例如，氮化矽(SiNy ))，至少一種介電氮氧化物材料(例如，氮氧化矽(SiOx Ny ))及至少一種介電碳氮化物材料(例如，碳氮化矽(SiOx Cz Ny ))。本文中包含「x」、「y」及「z」中之一或多者的化學式(例如，SiOx 、AlOx 、HfOx 、NbOx 、TiOx 、SiNy 、SiOx Ny 、SiOx Cz Ny )表示一種材料，該材料含有一個元素的「x」個原子、另一元素的「y」個原子及額外元素(若有)的「z」個原子與另一元素(例如，Si、Al、Hf、Nb、Ti)的每一原子的平均比率。因為化學式表示相對原子比而非嚴格的化學結構，因此絕緣結構106可包括一或多種化學計量化合物及/或一或多種非化學計量化合物，且值「x」、「y」及「z」(若有)可為整數，亦可為非整數。如本文中所使用，術語「非化學計量化合物」意指且包含具有不能由明確定義的自然數的比率表示且違反確定比例定律的元素組合物的化合物。在一些實施例中，絕緣結構106由SiO2 形成且包含SiO2 。絕緣結構106中之每一者可個別地包含至少一個絕緣材料的大體上均質分佈，或至少一個絕緣材料的大體上異質分佈。在一些實施例中，堆疊結構102之層108中之每一者的絕緣結構106中之每一者展現絕緣材料的大體上均質分佈。在額外實施例中，堆疊結構102之層108中之至少一者的絕緣結構106中之至少一者展現至少一種絕緣材料的大體上異質分佈。舉例而言，絕緣結構106可由至少兩個不同絕緣材料堆疊(例如，層板)形成且包含該堆疊。堆疊結構102之層108中之每一者的絕緣結構106可各自為大體上平面的，且可各自獨立地展現所要厚度。
堆疊結構102的至少一個下部導電結構104可用作微電子裝置結構100的至少一個下部選擇閘極(例如，至少一個源極側選擇閘極(SGS))。在一些實施例中，堆疊結構102之垂直最下部層108的單個(例如，僅一個)導電結構104用作微電子裝置結構100的下部選擇閘極(例如，SGS)。另外，堆疊結構102的上部導電結構104可用作微電子裝置結構100之上部選擇閘極(例如，漏極側選擇閘極(SGD))。在一些實施例中，堆疊結構102之垂直最上部層108的水平鄰近導電結構104用作微電子裝置結構100的上部選擇閘極(例如，SGD)。
繼續參考圖1A，微電子裝置結構100進一步包含在堆疊結構102內之至少一個體育場結構110。在一些實施例中，體育場結構110為包含在堆疊結構102內的多個(例如，多於一個)體育場結構中之一者。舉例而言，體育場結構110可定位在與多個體育場結構中之至少另一者不同的垂直高度(例如，在Z方向上的深度)處，如下文進一步詳細描述。在一些實施例中，體育場結構110相對於堆疊結構102內之一或多個其他體育場結構位於堆疊結構102內的下部垂直高度處。例如，體育場結構110可位於堆疊結構102內之最下部垂直高度處，諸如位於堆疊結構102之最下部垂直邊界處或鄰近其的垂直高度。
如圖1A中所展示，體育場結構110可包含前向樓梯結構112，反向樓梯結構114以及水平地插置在前向樓梯結構112與反向樓梯結構114之間的中心區域116。自前向樓梯結構112之頂部延伸至前向樓梯結構112之底部的假想線可具有正斜率，且自反向樓梯結構114之頂部延伸至反向樓梯結構114之底部的另一假想線可具有負斜率。體育場結構210之前向樓梯結構112及反向樓梯結構114可用作連接至堆疊結構102之層108中之一或多者的冗餘及/或替代構件。在額外實施例中，體育場結構110展現與圖1A中所描繪之結構不同的結構。作為非限制性實例，體育場結構110可經修改以包含前向樓梯結構112但不包含反向樓梯結構114 (例如，可不存在反向樓梯結構114)，或體育場結構110可經修改以包含反向樓梯結構114但不包含前向樓梯結構112 (例如，可不存在前向樓梯結構112)。在此類實施例中，中心區域116水平地鄰近前向樓梯結構112之底部(例如，若不存在反向樓梯結構114)，或水平地鄰近反向樓梯結構114之底部(例如，若不存在前向樓梯結構112)。
仍參考圖1A，前向樓梯結構112包含由堆疊結構102之層108的邊緣(例如，水平端)界定的台階118(例如，接觸區域)，且反向樓梯結構114包含由層108之額外邊緣(例如，額外水平端)界定的額外台階120 (例如，額外接觸區域)。在一些實施例中，反向樓梯結構114鏡像前向樓梯結構112。前向樓梯結構112之每一台階118可具有在反向樓梯結構114內之對應的額外台階120，該額外台階具有大體上相同幾何組態(例如，形狀、尺寸)、垂直位置(例如，在Z方向上)及距體育場結構110之中心區域116的水平中心(例如，在X方向上)的水平距離(例如，在X方向上)。在額外實施例中，反向樓梯結構114未鏡像前向樓梯結構112。舉例而言，前向樓梯結構112之至少一個台階118可不具有在反向樓梯結構114內之對應的額外台階120，該額外台階具有大體上相同的幾何組態(例如，形狀、尺寸)，垂直位置(例如，在Z方向上)及/或距體育場結構110之中心區域116的水平中心(例如，在X方向上)的水平距離(例如，在X方向上)；及/或反向樓梯結構114之至少一個額外台階120可不具有在前向樓梯結構112內之對應的台階118，該對應台階具有大體上相同的幾何組態(例如，形狀、尺寸)、垂直位置(例如，在Z方向上)及/或距體育場結構110之中心區域116的水平中心(例如，在X方向上)的水平距離(例如，在X方向上)。
如在圖1A中所展示，在一些實施例中，前向樓梯結構112之台階118及反向樓梯結構114之額外台階120經依次配置，使得在X方向上彼此直接水平地毗鄰的前向樓梯結構112之台階118對應於彼此直接垂直地毗鄰(例如，在Z方向上)的堆疊結構102之層108，且使得在X方向上彼此直接水平地毗鄰的反向樓梯結構114之額外台階120對應於彼此直接垂直地毗鄰(例如，在Z方向上)的堆疊結構102之層108。在額外實施例中，前向樓梯結構112之台階118及/或反向樓梯結構114之額外台階120經亂序配置，使得在X方向上彼此直接水平地毗鄰的前向樓梯結構112之至少一些台階118對應於彼此未直接垂直地毗鄰(例如，在Z方向上)的堆疊結構102之層108，及/或使得在X方向上彼此直接水平地毗鄰的反向樓梯結構114之至少一些額外台階120對應於彼此未直接垂直地毗鄰(例如，在Z方向上)的堆疊結構102之層108。
繼續參考圖1A，體育場結構110之中心區域116水平地(例如，在X方向上)插入且將體育場結構110之前向樓梯結構112與反向樓梯結構114分開。中心區域116可水平地鄰近前向樓梯結構112之垂直最下部台階118，且亦可水平地鄰近反向樓梯結構114之垂直最下部額外台階120。在一些實施例中，體育場結構110之中心區域116由直接垂直地下伏於堆疊結構102的至少一個結構之上部邊界(例如，上部表面)之一部分界定。體育場結構110之中心區域116可具有任何水平尺寸，從而有利於微電子裝置(例如，記憶體裝置，諸如3D NAND記憶體裝置)內之微電子裝置結構100的預定使用(包含堆疊結構102及其體育場結構110的預定使用)，如下文進一步詳細描述。
如在圖1A中所展示，體育場結構110 (包含前向樓梯結構112、反向樓梯結構114及其中心區域116)可至少部分地界定垂直地延伸(例如，在Z方向上)穿過堆疊結構102之溝槽127之邊界(例如，水平邊界、垂直邊界)。溝槽127可僅垂直地延伸穿過界定體育場結構110之前向樓梯結構112及反向樓梯結構114的堆疊結構102之層108；或亦可垂直地延伸穿過未界定體育場結構110之前向樓梯結構112及反向樓梯結構114的堆疊結構102之額外層108，諸如垂直地上覆於體育場結構110的堆疊結構102之額外層108。舉例而言，堆疊結構102之額外層108之邊緣可界定一或多個額外體育場結構，該一或多個額外體育場結構垂直地上覆於體育場結構110且自體育場結構110水平地偏移。溝槽127可填充有至少一種介電填充材料，諸如以下各項中之一或多者：至少一種介電氧化物材料(例如，SiOx 、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、AlOx 、HfOx 、NbOx 、TiOx 、ZrOx 、TaOx ，及MgOx 中之一或多者)，至少一種介電氮化物材料(例如，SiNy )，至少一種介電氮氧化物材料(例如，SiOx Ny )及至少一種介電碳氮化物材料(例如，SiOx Cz Ny )，及非晶碳。在一些實施例中，溝槽127填充有SiO2 。
參考圖1B，堆疊結構102可在與X方向正交的Y方向上由狹槽136分割。在一些實施例中，狹槽136完全垂直地(例如，沿圖1A中所展示的Z方向)延伸穿過堆疊結構102。狹槽136可將堆疊結構102劃分(例如，在Y方向上)成多個區塊138。狹槽136中之每一者可填充有至少一種介電填充材料，諸如以下各項中之一或多者：至少一種介電氧化物材料(例如，SiOx 、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、AlOx 、HfOx 、NbOx 、TiOx 、ZrOx 、TaOx ，及MgOx 中之一或多者)，至少一種介電氮化物材料(例如，SiNy )，至少一種介電氮氧化物材料(例如，SiOx Ny )及至少一種介電碳氮化物材料(例如，SiOx Cz Ny )，及非晶碳。狹槽136內之介電填充材料可與溝槽127 (圖1A)內之介電填充材料大體上相同或可不同。在一些實施例中，狹槽136中之每一者填充有SiO2 。
返回參考圖1A，微電子裝置結構100進一步包含下伏於堆疊結構102之源極層122及下伏於源極層122之導電佈線層124 (例如，金屬化層)。導電佈線層124可與源極層122之部分(例如，不同的導電結構)電連通(例如，藉由一或多種導電互連結構)，且可將源極層122之部分電連接至包含微電子裝置結構100的微電子裝置(例如，記憶體裝置)之組件，如下文進一步詳細所描述。
源極層122包含彼此水平(例如，在X方向上且在垂直於X方向的Y方向(圖1B)上)分開的離散導電結構128 (例如，離散導電島狀結構)。離散導電結構128可位於微電子裝置結構100內彼此大體上相同的垂直位置(例如，在Z方向上)。至少一種介電材料126可環繞(例如，水平地環繞，垂直地環繞)且插置在(例如，在X方向上且在Y方向上(圖1B))離散導電結構128之間。介電材料126可垂直地上覆於且垂直地下伏於源極層122之離散導電結構128，且亦可水平地插入在源極層122之水平地鄰近的離散導電結構128之間且將其分開。介電材料126可由以下各項中之一或多者形成且包含以下各項中之一或多者：至少一種介電氧化物材料(例如，SiOx 、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、AlOx 、HfOx 、NbOx 、TiOx 、ZrOx 、TaOx ，及MgOx 中之一或多者)，至少一種介電氮化物材料(例如，SiNy )，至少一種介電氮氧化物材料(例如，SiOx Ny )及至少一種介電碳氮化物材料(例如，SiOx Cz Ny )，及非晶碳。在一些實施例中，介電材料126包括SiO2 。
離散導電結構128可各自個別地由至少一種導電材料形成且包含至少一種導電材料，諸如以下各項中之一或多者：至少一種金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於Mg的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、及導電金屬碳化物，導電金屬氧化物中之一或多種)，及至少一種導電摻雜半導體材料(例如，導電摻雜Si、導電摻雜Ge及導電摻雜SiGe中之一或多者)。在一些實施例中，離散導電結構128由導電摻雜多晶矽形成且包含導電摻雜多晶矽。離散導電結構128中之每一者可個別地包含至少一種導電材料的大體上均質分佈，或至少一種導電材料製成的大體上異質分佈。在一些實施例中，源極層122之離散導電結構128中之每一者展現導電材料的大體上均質分佈。在額外實施例中，源極層122之離散導電結構128中之至少一者(例如，每一者)展現至少一種導電材料的大體上異質分佈。舉例而言，離散導電結構128可個別地由至少兩種不同導電材料的堆疊形成，且包含該堆疊。在一些實施例中，離散導電結構128具有彼此大體上相同的材料組合物及相同的材料分佈。舉例而言，可藉由圖案化(例如，使用預定倍縮光罩組態)導電材料來形成(例如，大體上同時地形成)離散導電結構128。
離散導電結構128可各自個別地展現任何所要幾何組態(例如，尺寸及形狀)及間隔。可至少部分地基於微電子裝置結構100的其他組件的組態及位置來選擇離散導電結構128的幾何組態及間隔。在一些實施例中，離散導電結構128中之一或多者(例如，每一者)展現大致四邊形(例如，大致矩形，大致正方形)的水平剖面形狀。離散導電結構128中之每一者可展現與離散導電結構128中之每一者大體上相同幾何組態(例如，相同尺寸及相同形狀)及水平間隔(例如，在X方向上，在正交於X方向的Y方向上(圖1B))，或離散導電結構128中之至少一些可展現與離散導電結構128中之至少一些其他者不同的幾何組態(例如，一或多個不同尺寸、不同形狀)及/或不同的水平間距。在一些實施例中，離散導電結構128至少部分地不均勻地間隔開。舉例而言，至少一些水平鄰近的離散導電結構128可與至少一些其他水平鄰近的離散導電結構128彼此間隔開不同的距離。
參考圖1B，在一些實施例中，堆疊結構102之區塊138中之每一者個別地包含四(4)列垂直地(例如，在Z方向(圖1A)上)在其下方且大體上經侷限在其水平邊界內(例如，在Y方向上及在X方向上)的離散導電結構128。每一列離散導電結構128可在X方向上水平地延伸，且可個別地包含在源極層122 (圖1A)中包含的離散導電結構128之一部分。在額外實施例中，不同數目列的離散導電結構128垂直地位於堆疊結構102之區塊138中之一或多者(例如，每一者)下方且大體上經侷限在其水平邊界內。舉例而言，堆疊結構102之區塊138中之每一者可個別地包含多於四(4)列垂直地在其下方且大體上經侷限在其水平邊界內的離散導電結構128，或堆疊結構102之區塊138中之每一者可個別地包含少於四(4)列的垂直地在其下方且大體上經侷限在其水平邊界內的離散導電結構128。另外，如在圖1B中所展示，離散導電結構128行亦可垂直地定位在堆疊結構102下方(例如，在Z方向上(圖1A))，且可在正交於X方向Y方向上水平地延伸。在一些實施例中，對於堆疊結構102之區塊138中之每一者，三(3)行的離散導電結構128完全定位於體育場結構110之中心區域116的X方向上之水平邊界內，且兩(2)行的離散導電結構部分(例如，並非完全)定位在體育場結構110之中心區域116的X方向上之水平邊界內。在另外實施例中，將不同數量(例如，大於三(3)、小於三(3))行的離散導電結構128完全定位在體育場結構110之中心區域116的X方向上之水平邊界內，及/或不同數量(例如，少於兩(2))行的離散導電結構128部分地定位在體育場結構110之中心區域116的X方向上之水平邊界內。
返回參考圖1A，舉例而言，如與自體育場結構110之中心區域116之水平邊界且在其之間連續水平地延伸的單個導電結構相比，在體育場結構110之中心區域116之水平邊界內的源極層122之離散導電結構128可在例如將離散填充材料(例如，SiO2 )形成(例如，沈積)在至少部分地由體育場結構110界定的溝槽127內期間具有經改良抗分層性。離散導電結構128的區段性質以及環繞並插置在離散導電結構128之間的介電材料126可例如較佳地處置由介電填充材料的形成所施加的應力，該等應力原本可至少部分地將習用連續導電結構自垂直地在其下方的材料分層。
仍參考圖1A，源極層122之離散導電結構128中之一些可電連接至導電佈線層124，且源極層122之離散導電結構128中之其他者可與導電佈線層124電隔離。舉例而言，源極層122之離散導電結構128中之一些可電連接(例如，藉由垂直地延伸導電互連結構)至導電佈線層124內之導電佈線結構129 (例如，水平延伸的導電結構)。繼而，導電佈線層124之導電佈線結構129可電連接至垂直地下伏於微電子裝置結構100之源極層122下方的額外結構及/或裝置(例如，後段製程(BEOL)裝置；控制邏輯裝置，諸如包含互補金屬氧化物半導體(CMOS)電路系統的控制邏輯裝置)。一或多個介電材料(例如，至少一種介電氧化物材料材料、至少一種介電氮化物材料、至少一種介電氮氧化物材料、至少一種介電羧基氮化物材料及非晶碳中之一或多種)可水平地插置在導電佈線層124之導電佈線結構129之間。
繼續參考圖1A，微電子裝置結構100進一步包含至少一個遮罩結構130，該遮罩結構在體育場結構110之中心區域116之水平邊界內垂直地上覆於源極層122之離散導電結構128。遮罩結構130可個別地包含垂直地上覆且大體上水平地覆蓋介電材料126之部分的整體區段131 (例如，整體部分、整體段)，該等部分水平地插置在體育場結構110之中心區域116之水平邊界內的源極層122的離散導電結構128之間。另外，如在圖1A中所展示，遮罩結構130可進一步包含垂直地延伸穿過其中且在垂直地下伏於遮罩結構130的源極層122之離散導電結構128中之一些之水平邊界內的開口132。開口132可水平地安置在遮罩結構130的整體區段131之間，且可具有小於垂直地在其下方離散導電結構128之水平區域的水平區域。因此，遮罩結構130之整體區段131可與垂直下伏於遮罩結構130的源極層122之離散導電結構128中之一些水平重疊。遮罩結構130可位於垂直地下伏於源極層122之離散導電結構128的介電材料126之額外部分內。介電材料126可例如環繞遮罩結構130之外周邊(例如，最外部的水平及垂直邊界)，且亦可填充遮罩結構130中之開口132。
遮罩結構130可由至少一種材料形成且包含至少一種材料，該至少一種材料具有與環繞並插置在離散導電結構128之間的介電材料126選擇性地不同的蝕刻。舉例而言，在與用於藉由至少一種材料移除程序(例如，至少一種截斷程序)形成體育場結構110 (以及因此形成溝槽127)的至少一種蝕刻劑交互作用期間，遮罩結構130可較之介電材料126相對較多移除抵抗性。遮罩結構130可保護垂直地在其下方且水平地插置在源極層122之離散導電結構128之間的介電材料126之部分在材料移除程序期間未移除。藉由保護介電材料126之部分在材料移除程序期間未移除，遮罩結構130亦可阻止或防止對垂直地下伏於微電子裝置結構100之源極層122的一或多個結構(例如，導電佈線層124之一或多個導電佈線結構129中之一或多者)的非所要損壞。
藉由非限制性實例，遮罩結構130可由至少一種導電材料形成且包含至少一種導電材料，諸如以下各項中之一或多者：至少一種金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於Mg的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、及導電金屬碳化物，導電金屬氧化物中之一或多種)，及至少一種導電摻雜半導體材料(例如，導電摻雜Si、導電摻雜Ge、導電摻雜SiGe中之一或多者)。在一些實施例中，遮罩結構130由W (例如，元素W)形成且包含W (例如，元素W)。在額外實施例中，遮罩結構130可由以下各項中之一或多者形成且包含以下各項中之一或多者：在與用於形成體育場結構110的至少一種蝕刻劑交互作用期間較之介電材料126具有較多移除抵抗性的至少一種半導體材料，及/或在與用於形成體育場結構110的至少一種蝕刻劑交互作用期間較之介電材料126具有較多移除抵抗性的至少一種其他介電材料。遮罩結構130可包含材料(例如，導電材料、半導體材料、介電材料)之大體上均質分佈，或材料之大體上異質分佈。在一些實施例中，遮罩結構130具有導電材料(例如，W)之大體上均質分佈。在另外實施例中，遮罩結構130具有一或多種材料之大體上異質分佈。舉例而言，遮罩結構130可由至少兩種不同材料的堆疊形成，且包含該堆疊。
遮罩結構130可展現所要幾何組態及所要水平位置(例如，在體育場結構110之中心區域116之水平邊界內)。如下文進一步詳細描述，可至少部分地基於微電子裝置結構100之其他組件(例如，堆疊結構102；體育場結構110之中心區域116；源極層122之離散導電結構128)之幾何組態及水平位置來選擇遮罩結構130之幾何組態及水平位置。舉例而言，遮罩結構130可具有與微電子裝置結構100之其他組件的幾何組態及水平位置互補的幾何組態及水平位置，以便阻止(例如，大體上防止)垂直地在其下方且水平地插置在源極層122之離散導電結構128之間的介電材料126之部分免在用於形成堆疊結構102中之體育場結構110 (且因此形成溝槽127)的一或多個程序(例如，習用截斷程序)期間經移除。
參考圖1B，在堆疊結構102之每一區塊138之水平邊界內(例如，在X方向上，在Y方向上)，遮罩結構130可經水平地定位，使得其整體區段131插入在體育場結構110之中心區域116之水平邊界內的源極層122的水平地鄰近的離散導電結構128之間。遮罩結構130之最外部水平邊界(例如，在X方向上的寬度W，及在Y方向上的長度L)可小於體育場結構110之中心區域116之水平邊界內的區塊138之部分的最外部水平邊界。舉例而言，對於堆疊結構102之每一區塊138，遮罩結構130可橫跨位於體育場結構110之中心區域116之水平邊界內的並非全部離散導電結構128水平地(例如，在X方向及Y方向上)延伸。如在圖1B中所展示，對於堆疊結構102之每一區塊138，遮罩結構130可在X方向上橫跨至少部分地位於體育場結構110之中心區域116之水平邊界內的離散導電結構128之並非全部行水平地延伸，且可在Y方向上橫跨位於體育場結構110之中心區域116之水平邊界內的離散導電結構128的並非所有列水平地延伸。作為非限制性實例，若對於堆疊結構102之個別區塊138，四(4)列且(5)行離散導電結構128至少部分地位於體育場結構110之中心區域116之水平邊界內，則遮罩結構130可在Y方向上橫跨且越過(4)四列離散導電結構128中之中間兩(2)者水平地延伸，但可不在Y方向上橫跨(4)四列離散導電結構128中之外部兩(2)者大體上水平地延伸；且可在X方向上橫跨且越過(5)五列離散導電結構128中之中間三(3)個水平地延伸，但可不在X方向上橫跨(5)五行離散導電結構128中之外部兩(2)者大體上水平延伸。在此類實施例中，對於堆疊結構102之個別區塊138，僅六(6)個離散導電結構128完全位於遮罩結構130之最外部水平邊界內。如圖1B中所展示，遮罩結構130可使離散導電結構128中之中間兩(2)者(例如，在Y方向上)部分水平地重疊(例如，在X方向上)在(5)五行離散導電結構128中之外部兩(2)者中之每一者內，但可未使離散導電結構128中之任一者水平地重疊(例如，在Y方向上)重疊在(4)四列離散導電結構128中之外部兩(2)者內。在一些實施例中，遮罩結構130在X方向上之寬度W在約3500奈米(nm)至約4500 nm (例如，自約3750 nm至約4250 nm，自約3850 nm至約4000 nm)範圍內，且遮罩結構130在Y方向上之長度L在自約1000 nm至約2000 nm(例如，自約1250 nm至約1750 nm，自約1350 nm至約1500 nm)的範圍內。
如在圖1B中所展示，在一些實施例中，在堆疊結構102之各別區塊138之水平邊界內的遮罩結構130沿著水平中心線B1-B1在堆疊結構102之區塊138之Y方向上水平地居中。在其他實施例中，堆疊結構102之個別區塊138之水平邊界內的遮罩結構130在Y方向上自區塊138之水平中心線B1 -B1 水平地偏移。
繼續參考圖1B，在堆疊結構102之個別區塊138之水平邊界內，遮罩結構130中之每一開口132可圍繞垂直地下伏於遮罩結構130的個別離散導電結構128之水平中心水平地居中。另外，開口132可具有小於與其相關聯的離散導電結構128之水平尺寸的水平尺寸(例如，在X方向及Y方向上)。因此，遮罩結構130之整體區段131之部分133可與垂直地下伏於遮罩結構130之離散導電結構128中之一些水平地重疊。在圖1B中，用虛線描繪垂直地下伏於遮罩結構130中之開口132且與其大體上水平地對準的離散導電結構128的水平區域，以更清楚地說明與離散導電結構128水平地重疊的整體區段131之部分133。可至少部分地基於以下各項來選擇開口132中之每一者的水平大小及形狀，遮罩結構130之整體區段131與水平地毗鄰於其的離散導電結構128之間水平重疊之量(例如，量值)：離散導電結構128在體育場結構110之中心區域116之水平邊界內之水平形狀、水平大小及水平位置。在一些實施例中，與離散導電結構128重疊的遮罩結構130之個別整體區段131的每一部分133與離散導電結構128重疊大於或等於約1奈米(nm)，諸如大於或等於約5 nm，大於或等於約10 nm，大於或等於約20 nm，大於或等於約30 nm或在自約1 nm至約30 nm的範圍內(例如，自約10 nm至約30 nm，自約20 nm至約30 nm，約30nm)。
返回參考圖1A，視情況，介電襯裡材料134可大體上覆蓋且環繞水平邊界(例如，諸如界定開口132之內側表面的側表面，及外側表面)及遮罩結構130的下部垂直邊界(例如，下部表面)。介電襯裡材料134可經水平地插置在水平邊界之間的遮罩結構130之水平邊界與介電材料126之間，且可垂直地插置在遮罩結構130之垂直邊界與介電材料126及源極層122的離散導電結構128中之每一者之間。若存在，則介電襯裡材料134可由以下各項中之一或多者形成且包含以下各項中之一或多者：至少一種介電氧化物材料(例如，SiOx 、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、AlOx 、HfOx 、NbOx 、TiOx 、ZrOx 、TaOx ，及MgOx 中之一或多者)，至少一種介電氮化物材料(例如，SiNy )，至少一種介電氮氧化物材料(例如，SiOx Ny )及至少一種介電碳氮化物材料(例如，SiOx Cz Ny )，及非晶碳。在一些實施例中，介電襯裡材料134存在且包括SiO2 。
因此，根據本發明之實施例，微電子裝置包括堆疊結構，在該堆疊結構內的體育場結構，下伏於該堆疊結構之源極層，及遮罩結構。堆疊結構具有層，該等層各自包括導電結構及垂直地鄰近該導電結構的絕緣結構。體育場結構包括前向樓梯結構，且具有包括該等層之邊緣的台階；反向樓梯結構，其與前向樓梯結構相對且具有包括該等層之額外邊緣的額外台階；及中心區域，其水平地插置在前向樓梯結構與反向樓梯結構之間。源極層包括在體育場結構之中心區域之水平邊界內的離散導電結構。離散導電結構由介電材料彼此水平地分開。遮罩結構經侷限在體育場結構之中心區域之水平邊界內，且垂直地插置在源極層之離散導電結構與體育場結構之中心區域之間。該遮罩結構包括水平地覆蓋水平地插置在該等離散導電結構之間的該介電材料之部分的區段。
根據本發明之實施例的微電子裝置結構(例如，先前參考圖1A及1B所描述的微電子裝置結構100)可包含在本發明之微電子裝置(例如，記憶體裝置，諸如3D NAND快閃記憶體裝置)之實施例中。舉例而言，圖2說明微電子裝置(包含微電子裝置結構201之微電子裝置200)的簡化部分剖面圖。微電子裝置結構201可大體上類似於先前參考圖1A及圖1B所描述之微電子裝置結構100。
參考圖2，微電子裝置200包含堆疊結構202，該堆疊結構包含配置成層208的導電結構204 (例如，存取線板、字線板)及絕緣結構206的垂直交替(例如，在Z方向上)序列。堆疊結構202(包含其導電結構204及絕緣結構206)之層208可分別大體上類似於先前參考圖1A及圖1B所描述的堆疊結構102(包含其導電結構104及絕緣結構106)之層108。另外，如在圖2中所展示，堆疊結構102包含記憶體陣列區域203及水平地鄰近(例如，在X方向上)記憶體陣列區域203之分佈式體育場區域205。如下文進一步詳細描述，微電子裝置200進一步包含在堆疊結構102之不同水平區域(例如，記憶體陣列區域203、分佈式體育場區域205)之邊界內的額外組件(例如，特徵、結構、裝置)。
在堆疊結構202之記憶體陣列區域203之水平邊界內(例如，在X方向上)，微電子裝置200可包含垂直地延伸的柱狀結構236、源極結構237 (例如，源極板)、數位線240 (例如，位元線)及控制單元246。控制單元246可垂直地下伏(例如，在Z方向上)堆疊結構202之記憶體陣列區域203。源極結構237可包含在垂直地插置於堆疊結構202與控制單元246之間的源極層222中。源極層222可包含在堆疊結構202之記憶體陣列區域203之水平邊界內的源極結構237，以及在堆疊結構202之分佈式體育場區域205內之離散導電結構228。離散導電結構228可大體上類似於先前參考圖1A及圖1B所描述之源極層122之離散導電結構128。數位線240可垂直地上覆於堆疊結構202之記憶體陣列區域203。垂直地延伸的柱狀結構236自數位線240或靠近其垂直地延伸，穿過堆疊結構202之記憶體陣列區域203，且延伸至源極結構237或靠近源極結構237。
垂直地延伸的柱狀結構236中之每一者可包含至少部分地由一或多個電荷儲存結構(例如，電荷捕捉結構，諸如包括氧化物-氮化物-氧化物(「ONO」)材料的電荷捕捉結構；浮動閘極結構)圍繞的半導體柱(例如，多晶矽柱，矽鍺柱)。堆疊結構202之層208的垂直地延伸的柱狀結構236及導電結構204的交叉點可界定在堆疊結構202之記憶體陣列區域203內彼此串聯耦接的記憶體胞元238的垂直地延伸串。在一些實施例中，在堆疊結構202之每一層208內的導電結構204及垂直地延伸的柱狀結構236的交叉點處形成的記憶體胞元238包括所謂的「MONOS」(金屬-氧化物-氮化物-氧化物-半導體)記憶體胞元。在額外實施例中，記憶體胞元238包括所謂的「TANOS」(氮化鉭-氧化鋁-氮化物-氧化物-半導體)記憶體胞元，或所謂的「BETANOS」(帶/障壁工程TANOS)記憶體胞元，其中每一者為MONOS記憶體胞元的子組。在其他實施例中，記憶體胞元238包括所謂的「浮動閘極」記憶體胞元，其包含浮動閘極(例如，金屬浮動閘極)作為電荷儲存結構。浮動閘極可水平地插入在垂直地延伸的柱狀結構236的中央結構與堆疊結構202之不同層208之導電結構204之間。微電子裝置200可包含在堆疊結構202之記憶體陣列區域203內的任何所要數量及分佈的垂直地延伸的柱狀結構236。
數位線240可垂直地上覆(例如，在Z方向上)於堆疊結構202之最上部層208上。數位線240中之至少一部分可定位在堆疊結構202之記憶體陣列區域203之水平邊界內(例如，在X方向上)。數位線240可由至少一種導電材料形成且包含至少一種導電材料，諸如以下各項中之一或多者：至少一種金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於Mg的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、導電金屬碳化物及導電金屬氧化物中之一或多種)，及至少一種導電摻雜半導體材料(例如，導電摻雜Si、導電摻雜Ge及導電摻雜SiGe中之一或多者)。可將數位線240電耦接至垂直地延伸的柱狀結構236 (例如，藉由導電接觸結構)。
源極層222之源極結構237可位於微電子裝置結構100內與源極層222之離散導電結構228大體上相同的垂直位置(例如，在Z方向上)。至少一種介電材料(例如，先前參考圖1A及圖1B所描述的介電材料126)可水平地插置在離散導電結構228與源極結構237之間，且亦可水平地插置在離散導電結構228之間。換言之，介電材料可水平地插入在源極層222之水平地鄰近的離散導電結構228之間且在將該等離散導電結構分開，且亦可水平地插入在源極層222之源極結構237與離散導電結構228之間且將其分開。源極結構可由至少一種導電材料形成且包含至少一種導電材料，諸如以下各項中之一或多者：至少一種金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於Mg的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、導電金屬碳化物及導電金屬氧化物中之一或多種)，及至少一種導電摻雜半導體材料(例如，導電摻雜Si、導電摻雜Ge及導電摻雜SiGe中之一或多者)。在一些實施例中，源極結構237及離散導電結構228具有彼此大體上相同的材料組合物和基本相同的材料分佈。舉例而言，可藉由圖案化(例如，使用預定倍縮光罩組態)相同的導電材料來形成(例如，大體上同時地形成)源極結構237及離散導電結構228。
控制單元246 (例如，控制裝置)可包含串驅動器電路系統、通道閘、用於選擇閘極的電路系統，用於選擇導線的電路系統，用於放大信號的電路系統以及用於感測信號的電路系統中之一或多者。在一些實施例中，控制單元246大體上經侷限在堆疊結構202之記憶體陣列區域203之水平邊界內。舉例而言，控制單元246可電耦接至數位線240、源極層222之源極結構237及導電佈線結構229。在一些實施例中，控制單元246包含CMOS電路系統。在此類實施例中，控制單元246可經表徵為具有「陣列下CMOS」(「CuA」)組態。
繼續參考圖2，在堆疊結構202之分佈式體育場區域205之水平邊界內(例如，在X方向上)，微電子裝置200可包含分佈在堆疊結構202內之體育場結構210。體育場結構210中之每一者可個別地包含前向樓梯結構212，其包含由層208中之一些的邊緣界定的台階218 (例如，接觸區域)；反向樓梯結構214，其包含由層208中之一些的額外邊緣界定的額外台階220 (例如，接觸區域)；及中心區域216，其水平地插置在前向樓梯結構212與反向樓梯結構214之間。前向樓梯結構212 (包含其台階218)、反向樓梯結構214 (包含其額外台階220)以及中心區域216可分別與先前參考圖1A及圖1B所描述的前向樓梯結構112 (包含其台階118)、反向樓梯結構114 (包含其額外台階120)以及體育場結構110之中心區域116大體上相似。另外，在堆疊結構202之分佈式體育場區域205之水平邊界內，微電子裝置200可進一步包含導電接觸結構242 (例如，存取線接觸、字線接觸)，其接觸(例如，物理接觸、電接觸)體育場結構210之台階218及/或額外台階220以提供對堆疊結構202之導電結構204的電接達；自導電接觸結構242及控制單元246且在其間延伸的導電佈線結構229 (例如，存取線佈線結構、字線佈線結構)；遮罩結構230；及源極層222之離散導電結構228。
如在圖2中所展示，堆疊結構202之分佈式體育場區域205可包含定位於堆疊結構202內彼此不同的高度處的多個(例如，多於一個)體育場結構210。舉例而言，堆疊結構102之分佈式體育場區域205可包含第一體育場結構210A；第二體育場結構210B，其在堆疊結構202內相對高於第一體育場210A的垂直位置處(例如，在Z方向上)；第三體育場結構210C，其位於堆疊結構202內相對高於第二體育場接結構210B的垂直位置處；以及第四體育場結構210D，其位於堆疊結構202內相對高於第三體育場結構210C的垂直位置處。不同體育場結構210 (例如，第一體育場結構210A、第二體育場結構210B、第三體育場結構210C、第四體育場結構210D)的不同垂直位置准許在不同體育場結構210之不同垂直位置處的層208之導電結構204與微電子裝置200之其他組件(例如，控制單元246)之間的電連接。舉例而言，如在圖2中所展示，第一體育場結構210A之垂直位置可有利於與堆疊結構202之相對下部層208之導電結構204的電連接；第二體育場結構210B之垂直位置可有利於與堆疊結構202之相對較高層208之導電結構204的電連接；第三體育場結構210C之垂直位置可有利於與堆疊結構202之相對較高層208之導電結構204的電連接；且第四體育場結構210D之垂直位置可有利於與堆疊結構202之相對較高層208之導電結構204的電連接。舉例而言，第一體育場結構210A可對應於先前參考圖1A及圖1B所描述的體育場結構110。
堆疊結構202之分佈式體育場區域205可包含體育場結構210之任何所要數量及分佈(例如，間隔及配置)。如在圖2中所展示，在一些實施例中，堆疊結構202之分佈式體育場區域205包含四(4)個體育場結構210；體育場結構210大體上一致地(例如，相等地，均勻地)間隔開；且堆疊結構202內之體育場結構210的垂直位置(例如，在Z方向上)在自堆疊結構202之記憶體陣列區域203 (且因此，其垂直地延伸的柱狀結構236)水平地延伸的方向(例如，X方向)上變得較深(例如，垂直地距堆疊結構202之最上部表面較遠，垂直地較靠近堆疊結構202之最下部表面)。在額外實施例中，堆疊結構202之分佈式體育場區域205可包含與圖2中所描繪的體育場結構不同數量的體育場結構210及/或不同分佈的體育場結構210。舉例而言，堆疊結構202之分佈式體育場區域205可包含多於四(4)個體育場結構210 (例如，大於或等於五(5)個體育場結構210、大於或等於十(10)個體育場結構210、大於或等於二十五(25)個體育場結構210、大於或等於五十(50)個體育場結構210)，或小於四(4)個體育場結構體育場結構210 (例如，小於或等於三(3)個體育場結構210，小於或等於二(2)個體育場結構210，僅一(1)個體育場結構210)。作為另一實例，體育場結構210可至少部分地不一致地(例如，不相等地，不均勻地)間隔開，使得體育場結構210中之至少一者與水平地(例如，在X方向上)鄰近至少一個體育場結構210的體育場結構210中之至少兩個(2)其他者分離不同(例如，不相等)距離。作為額外非限制性實例，堆疊結構202內之體育場結構210之垂直位置(例如，在Z方向上)可在水平地延伸遠離堆疊結構202之記憶體陣列區域203的方向(例如，X方向)上變得較淺(例如，垂直地較靠近於堆疊結構202之最上部表面，垂直地距堆疊結構202之最下部表面較遠)，或可在水平地延伸遠離堆疊結構202之記憶體陣列區域203的方向上以另一方式(例如，可在相對較深垂直位置與相對較深垂直位置之間交替，可在相對較淺垂直位置與相對較深垂直位置之間交替)變化。
繼續參考圖2，可將堆疊結構202之分佈式體育場區域205內的遮罩結構230定位在第一體育場結構210A之中心區域216之水平邊界內。遮罩結構230可垂直地插置在第一體育場結構210A與源極層222之離散導電結構228之間。遮罩結構230可大體上類似於先前參考圖1A及圖1B所描述的遮罩結構130。
仍參考圖2，導電接觸結構242可在體育場結構210之台階218及/或額外台階220處耦接至層208之導電結構204，且可將導電結構204電耦接至微電子裝置200之導電佈線結構229 (且因此控制單元246)。導電接觸結構242可由至少一種導電材料形成且包含至少一種導電材料，諸如以下各項中之一或多者：至少一種金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於Mg的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、導電金屬碳化物及導電金屬氧化物中之一或多種)，及至少一種導電摻雜半導體材料(例如，導電摻雜Si、導電摻雜Ge及導電摻雜SiGe中之一或多者)。導電接觸結構242中之每一者可具有大體上相同的材料組合物，或導電接觸結構242中之至少一者可具有與導電接觸結構242中之至少另一者不同的材料組合物。
堆疊結構202之層208中之每一者可在體育場結構210中之一或多者之台階218及/或額外台階220中之一或多者處耦合至導電接觸結構242中之至少一者。對於體育場結構210 (例如，第一體育場結構210A、第二體育場結構210B、第三體育場結構210C、第四體育場結構210D)中之每一者，導電接觸結構242可形成在其單個(例如，僅一個)樓梯結構(例如，其前向樓梯結構212，或其反向樓梯結構214)上或上方，或可形成在其樓梯結構(例如，前向樓梯結構212及其反向樓梯結構214)中之多者(例如，多於一者)上或其上方。另外，形成在相同體育場結構210 (例如，第一體育場結構210A、第二體育場結構210B，第三體育場結構210C或第四體育場結構210D)之相同樓梯結構(例如，前向樓梯結構212或反向樓梯結構214)上或上方的導電接觸結構242可彼此大體上水平對準(例如，在與圖2中所展示X方向正交的水平方向上)，或可彼此至少部分地未對準(例如，偏移)(例如，在與圖2中所展示的X方向正交的水平方向上)。
繼續參考圖2，導電佈線結構229可電連接導電接觸結構242及控制單元246之控制邏輯裝置(例如，串驅動器)。導電佈線結構229可例如從導電接觸結構242延伸穿過堆疊結構202之分佈式體育場區域205且到達控制單元246之控制邏輯裝置。如在圖2中所展示，導電佈線結構229可包含水平延伸的導電佈線結構229A，垂直地延伸的導電佈線結構229B及額外水平延伸的導電佈線結構229C。水平延伸的導電佈線結構229A中之至少一些可自導電接觸結構242 (例如，在X方向及Y方向中之一或多者上)水平延伸至垂直地延伸的導電佈線結構229B中之至少一些，且額外水平延伸的導電佈線結構229C中之至少一者可自垂直地延伸的導電佈線結構229B (例如，在X方向及Y方向中之一或多者上)水平地延伸至控制單元246。因此，導電佈線結構229可形成控制單元246之控制邏輯裝置與堆疊結構202之不同層208之導電結構204之間的電連接以提供對與導電結構204之電接達(例如，用於讀取、寫入或抹除與堆疊結構202之記憶體陣列區域203內之記憶體胞元238相關聯的資料)。
導電佈線結構229可由至少一種導電材料形成且包含至少一種導電材料，諸如以下各項中之一或多者：至少一種金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於Mg的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、導電金屬碳化物及導電金屬氧化物中之一或多種)，及至少一種導電摻雜半導體材料(例如，導電摻雜Si、導電摻雜Ge及導電摻雜SiGe中之一或多者)。導電佈線結構229中之每一者可具有大體上相同的材料組合物，或導電佈線結構229中之至少一者可具有與導電佈線結構229中之至少另一者不同的材料組合物。
因此，根據本發明之實施例，一種記憶體裝置包括堆疊結構、體育場結構、離散導電結構、導電遮罩結構及記憶體胞元串。堆疊結構包括配置成層的導電結構及絕緣結構的垂直交替序列。層中之每一者個別地包括導電結構中之至少一者及絕緣結構中之至少一者。體育場結構在堆疊結構內，且包括相對樓梯結構，該等樓梯結構個別具有台階，該等台階包括至少一些層的水平端部；及水平地介入在相對樓梯結構之間之中心區域。離散導電結構下伏於堆疊結構。一群組離散導電結構位於體育場結構之中心區域之水平邊界內。導電遮罩結構插置在離散導電結構與體育場結構之中心區域之間。記憶體胞元串垂直地延伸穿過堆疊結構。
此外，根據本發明之又一實施例，一種3D NAND快閃記憶體裝置包括堆疊結構、源極層、遮罩結構及半導體柱狀結構。堆疊結構包括配置成層的垂直交替的導電結構及絕緣結構。堆疊結構進一步包括分佈式體育場區域及水平地鄰近該分佈式體育場區域的記憶體陣列區域。分佈式體育場區域包括在堆疊結構內位於彼此不同的垂直位置處的體育場結構。體育場結構各自個別地包括前向樓梯結構，該前向樓梯結構包括層的一部分的邊緣；反向樓梯結構，其鏡像前向樓梯結構且包括該等層之部分的額外邊緣；及水平地插置在前向樓梯結構與反向樓梯結構之間之中心區域。源極層垂直下伏於堆疊結構，且包括在堆疊結構之記憶體陣列區域之水平邊界內的源極結構，及在堆疊結構之分佈式體育場區域之水平邊界內的離散導電結構。遮罩結構垂直地插置於離散導電結構與堆疊結構之間，且大體上水平地經侷限在位於堆疊結構內之相對下部垂直位置處的體育場結構中之一者之中心區域之水平邊界內。半導體柱狀結構在堆疊結構之記憶體陣列區域之水平邊界內且垂直地延伸穿過堆疊結構。
在額外實施例中，本發明之微電子裝置結構可包含與先前參考圖1A及圖1B所描述的微電子裝置結構100 (以及先前參考圖2所描述的微電子裝置200之微電子裝置結構201)的特徵(例如，結構、材料、層)不同的特徵(例如，結構、材料、層)。舉例而言，圖3A為根據本發明之額外實施例的微電子裝置(例如，半導體裝置；記憶體裝置，諸如3D NAND快閃記憶體裝置)之微電子裝置結構300的簡化局部剖面圖。圖3B為圖3A中所展示之微電子裝置結構100之段A2 (例如，部分、區域)的簡化局部俯視圖。為了清楚及易於理解圖式及相關描述，在圖3B中已省略微電子裝置結構300的上覆於微電子裝置結構300之相對垂直下部組件的一些垂直較高組件(例如，特徵、結構、裝置)，專注於圖3B中之微電子裝置結構300的特定態樣。在整個圖3A及圖3B及下文相關聯描述中，在功能上類似於先前參考圖1A及圖1B中之一或多者所描述之微電子裝置結構100之特徵的特徵(例如，結構、材料、區域)用100遞增的相似參考編號指代。為了避免重複，本文中未詳細描述圖3A及圖3B中所展示的所有特徵。而是，除非下文另有描述，否則在圖3A及圖3B中，由參考編號(其為先前參考圖1A及圖1B中之一或多者所描述之特徵的參考編號的100遞增)指定的特徵將理解為大體上類似於先前所描述之特徵且以與先前所描述之特徵大體上相同的方式形成。
共同參考圖3A及圖3B，微電子裝置結構300之源極層322 (圖3A)的組態可不同於先前參考圖1A及圖1B所描述之微電子裝置結構100之源極層122 (圖1B)的組態。舉例而言，如在圖3A中所描繪，微電子裝置結構300之源極層322可包含離散導電結構328及額外離散導電結構323。源極層322之個別額外離散導電結構323可具有比源極層322之個別離散導電結構328相對較大的水平尺寸，且可水平地插置(例如，在X方向上)在源極層322之一些水平鄰近的離散導電結構328之間。
在微電子裝置結構300之堆疊結構302之個別區塊338 (圖3B)之水平邊界內，單個(例如，僅一個)額外離散導電結構323可定位在體育場結構310之中心區域316之水平邊界內。額外離散導電結構323可在第一水平方向(例如，X方向)上橫跨中心區域316自體育場結構310之前向樓梯結構312之垂直最下部台階318之水平邊界處或其內的位置連續延伸至體育場結構310之反向樓梯結構314之垂直最下部額外台階320之水平邊界處或其內的位置。另外，如在圖3B中所展示，額外離散導電結構323可在與第一方向正交的第二水平方向(例如，Y方向)上橫跨中心區域316自位於水平地鄰近區塊338之第一側之第一狹槽處或水平地接近該第一狹槽的位置連續延伸至水平地鄰近區塊338之第二相對側之第二狹槽336處或水平接近第二狹槽336的另一位置。如在圖3B中所展示，額外離散導電結構323可橫跨體育場結構310之中心區域316之大體上所有水平區域水平地延伸。堆疊結構302之個別區塊338 (圖3B)之水平邊界內之離散導電結構328 (圖3A)可各自位於體育場結構310之中心區域316之水平邊界外部。
源極層322之額外離散導電結構323可各自個別地展現與垂直於其上方的體育場結構310之中心區域316的水平形狀互補的水平剖面形狀。在一些實施例中，額外離散導電結構323中之一或多者(例如，每一者)展現大體上四邊形(例如，大體上矩形、大體上正方形)的水平剖面形狀。額外離散導電結構323中之每一者可展現出與額外離散導電結構323中之彼此大體上相同幾何組態(例如，相同的尺寸及相同的形狀)，或額外離散導電結構323中之至少一者可展現額外離散導電結構323中之至少另一者不同的幾何組態(例如，一或多個不同尺寸、不同形狀)。
如在圖3B中所展示，在一些實施例中，堆疊結構302之個別區塊338之水平邊界內的每一額外離散導電結構323在堆疊結構302之區塊338之Y方向上沿著水平中心線B2 -B2 水平地居中。在其他實施例中，堆疊結構302之個別區塊338之水平邊界內之一或多個額外離散導電結構323在Y方向上自區塊338之水平中心線B2 -B2 水平地偏移。另外，參考圖3A，源極層322之額外離散導電結構323可位於微電子裝置結構300內之與源極層322之離散導電結構328大體上相同的垂直位置(例如，在Z方向上)處。
額外離散導電結構323可各自個別地由至少一種導電材料形成且包含至少一種導電材料，諸如以下各項中之一或多者：至少一種金屬(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中之一或多種)，至少一種合金(例如，基於Co的合金、基於Fe的合金、基於Ni的合金、基於Fe及Ni的合金、基於Co及Ni的合金、基於Fe及Co的合金、基於Co及Ni及Fe合金、基於Al的合金、基於Cu的合金、基於Mg的合金、基於Ti的合金、鋼、低碳鋼及無鏽鋼中之一或多種)，至少一種含導電金屬的材料(例如，導電金屬氮化物、導電金屬矽化物、及導電金屬碳化物，導電金屬氧化物中之一或多種)，及至少一種導電摻雜半導體材料(例如，導電摻雜Si、導電摻雜Ge及導電摻雜SiGe中之一或多者)。額外離散導電結構323之材料組合物可為與離散導電結構328之材料組合物大體上相同，或額外離散導電結構323之材料組合物可不同於離散導電結構328之材料組合物。在一些實施例中，額外離散導電結構323各自由導電摻雜多晶矽形成且包含導電摻雜多晶矽。額外離散導電結構323中之每一者可個別地包含至少一種導電材料的大體上均質分佈，或至少一種導電材料製成的大體上異質分佈。在一些實施例中，源極層322之額外離散導電結構323中之每一者展現導電材料的大體上均質分佈。在額外實施例中，源極層322之額外離散導電結構323中之至少一者(例如，每一者)展現至少一種導電材料的大體上異質分佈。額外離散導電結構323可例如個別地形成，且包含至少兩個不同的導電材料堆疊。
如在圖3A中所展示，至少一個介電材料326可水平地插置在離散導電結構328與額外離散導電結構323之間。換言之，介電材料326可水平地插入在源極層322之額外離散導電結構323與離散導電結構328之間且將其分開。
如在圖3A及圖3B中所展示，微電子裝置結構300可大體上無分別類似於先前參考圖1A及圖1B所描述的微電子裝置結構100之遮罩結構130及介電襯裡材料134的遮罩結構及介電襯裡材料。舉例而言，在具有堆疊結構302之體育場結構310之中心區域316之水平邊界內，僅介電材料326可存在於垂直地插入在堆疊結構302之最下部垂直邊界與源極層322之額外離散導電結構323之最上部垂直邊界之間的空間內。額外離散導電結構323之組態及位置可在用於形成體育場結構310 (且因此溝槽327)之至少一種材料移除程序期間大體上阻止或防止對垂直地下伏於源極層322的一或多個結構(例如，導電佈線層324之導電佈線結構329中之一或多者)的非所要損壞，而不必在堆疊結構302之最下部垂直邊界與額外離散導電結構323之最上部垂直邊界之間垂直地形成遮罩結構(例如，遮罩結構130 (圖1A及圖1B))。
微電子裝置結構300可包含在本發明之微電子裝置之實施例中。舉例而言，微電子裝置結構300可包含在先前參考圖2所描述之微電子裝置200內，代替微電子裝置結構201 (如先前所描述，其可與先前參考圖1A及圖1B所描述之微電子裝置結構100大體上相似)。
因此，根據本發明之實施例，微電子裝置包括堆疊結構，在堆疊結構內之體育場結構，及垂直地在該堆疊結構下面之源極層。堆疊結構包括層，該等層各自包括導電結構及垂直地鄰近導電結構的介電結構。體育場結構在堆疊結構內，且包括相對樓梯結構及中心區域。相對樓梯結構彼此鏡像，且各自具有包括層中之至少一些的邊緣的台階。中心區域水平地插置在相對樓梯結構之間。源極層在堆疊結構的垂直下面，且包括離散導電結構及額外離散導電結構。離散導電結構在體育場結構之相對樓梯結構之水平邊界內。額外離散導電結構在體育場結構之中心區域之水平邊界內，且具有相對大於離散導電結構中之一或多者的水平尺寸。
根據本發明之實施例的微電子裝置結構(例如，先前參考圖1A及圖1B所描述之微電子裝置結構100；先前參考圖3A及圖3B所描述之微電子裝置結構300)及微電子裝置(例如，先前參考圖2所描述之微電子裝置200)可用於本發明之電子系統之實施例中。舉例而言，圖4為根據本發明之實施例的說明性電子系統400的方塊圖。電子系統400可包括例如電腦或電腦硬體組件、伺服器或其他網路硬體組件、蜂巢式電話、數位相機、個人數位助理(PDA)、可攜式媒體(例如，音樂)播放器、具有Wi-Fi或蜂巢式功能的平板電腦，諸如例如iPad®或SURFACE®平板電腦、電子書、導航裝置等。電子系統400包含至少一個記憶體裝置402。舉例而言，記憶體裝置402可包括先前本文中所描述之微電子裝置結構(例如，先前參考圖1A及圖1B所描述的微電子裝置結構100)及微電子裝置(例如，先前參考圖2所描述之微電子裝置200)中之一或多者之實施例。電子系統400可進一步包含至少一個電子信號處理器裝置404 (通常經稱為「微處理器」)。電子信號處理器裝置404可視情況包含微電子裝置結構(例如，先前參考圖1A及圖1B所描述之微電子裝置結構100；先前參考圖3A及圖3B所描述之微電子裝置結構300)及微電子裝置(例如，先前參考圖2所描述之微電子裝置200)中之一或多者之實施例。雖然在圖4中將記憶體裝置402及電子信號處理器裝置404描繪為兩(2)個單獨的裝置，但在額外實施例中，具有記憶體裝置402及電子信號處理器裝置404之功能性之單個(例如，僅一個)記憶體/處理器裝置包含在電子系統400中。在此類實施例中，記憶體/處理器裝置可包含本文中先前所描述之微電子裝置結構(例如，先前參考圖1A及圖1B所描述之微電子裝置結構100)及微電子裝置(例如，先前參考圖2所描述之微電子裝置200)中之一或多者。電子系統400可進一步包含一或多個輸入裝置406，用於由使用者將資訊輸入至電子系統400 ，諸如，例如，滑鼠或其他指向裝置、鍵盤、觸控板、按鈕或控制面板。電子系統400可進一步包含用於將資訊(例如，視覺或音頻輸出)輸出至使用者之一或多個輸出裝置408，諸如例如監視器、顯示器、列印機、音訊輸出插孔、揚聲器等。在一些實施例中，輸入裝置406及輸出裝置408可包括可用以將資訊輸入至系統400及將視覺資訊輸出至使用者兩者之單個觸控螢幕裝置。輸入裝置406及輸出裝置408可與記憶體裝置402及電子信號處理器裝置404中之一或多者電通信。
因此，根據本發明之實施例，電子系統包括輸入裝置、輸出裝置、可操作地耦接至輸入裝置及輸出裝置的處理器裝置，以及可操作地耦接至處理器裝置之記憶體裝置。該記憶體裝置包括至少一個微電子裝置結構，該微電子裝置結構包括堆疊結構、體育場結構、源極層及遮罩結構。堆疊結構包括層，該等層各自包括導電結構及垂直地鄰近導電結構的介電結構。體育場結構在堆疊結構內，且展現包括該等層中之至少一些的邊緣的台階。源極層在堆疊結構的垂直下面，且包括在體育場結構之水平邊界內的離散導電結構。遮罩結構大體上經侷限在體育場結構之水平中心區域之水平邊界內，無台階。遮罩結構包括至少一種遮罩材料，該至少一種遮罩材料在體育場結構之水平中心區域之水平邊界內的源極層之離散導電結構中之一些之間水平地延伸且與其部分水平地重疊。
如與習用結構、習用裝置及習用系統相比，本發明之結構(例如，微電子裝置結構100、微電子裝置結構300)、裝置(例如，微電子裝置200)及系統(例如，電子裝置400)有利地促進以下各項中之一或多者：經改良效能、可靠性及耐久性、較低成本，增加組件小型化、經改良圖案質量及較大封裝密度。藉由非限制性實例，與習用微電子裝置組態相比，本發明之源極層及遮罩結構的組態可降低對本發明之微電子裝置之一或多個組件的非所要損壞(例如，非所要分層、非所要蝕刻)的風險。
下文陳述本發明之額外非限制實例性實施例。 實施例1：一種微電子裝置，其包括：一堆疊結構，其具有層，該等層各自包括一導電結構及一絕緣結構，該絕緣結構垂直地鄰近該導電結構；一體育場結構，其位於該堆疊結構內且包括：一前向樓梯結構，且具有包括該等層之邊緣之台階；一反向樓梯結構，其與該前向樓梯結構相對，且具有包括該等層之額外邊緣之額外台階；及一中心區域，其水平地插置在該前向樓梯結構及該反向樓梯結構；一源極層，其下伏於該堆疊結構且包括在該體育場結構之該中心區域之水平邊界內的離散導電結構，該離散導電結構由介電材料彼此水平地分開；及一遮罩結構，其經侷限在該體育場結構之該中心區域之該水平邊界內且垂直地插置在該源極層之該等離散導電結構與該體育場結構之該中心區域之間，該遮罩結構包括水平地覆蓋水平地插置在該等離散導電結構之間的該離散材料之部分的區段。 實施例2：如實施例1之微電子裝置，其中該源極層包括：該等離散導電結構的列，其在一第一水平方向上延伸；及該等離散導電結構的行，其在垂直於該第一水平方向之一第二水平方向上延伸。 實施例3：如實施例1及2中任一項之微電子裝置，其中該源極層之該等離散導電結構包括導電摻雜多晶矽。 實施例4：如實施例1至3中任一項之微電子裝置，其中該遮罩結構之最外部水平邊界小於該體育場結構之該中心區域之水平邊界。 實施例5：如實施例1至4中任一項之微電子裝置，其中該遮罩結構之該等區段中之一些與該等離散導電結構中之一些部分水平地重疊。 實施例6：如實施例1至5中任一項之微電子裝置，其進一步包括垂直地延伸穿過該遮罩結構且水平地定位在該遮罩結構之該等區段之間的開口。 實施例7：如實施例6之微電子裝置，其中該遮罩結構內之該等開口經侷限在該等離散導電結構中之一些之水平邊界內。 實施例8：如實施例6及7中之一者之微電子裝置，其中在該遮罩結構內之該等開口填充有介電填充材料。 實施例9：如實施例1至8中任一項之微電子裝置，其中該遮罩結構包括一導電材料。 實施例10：如實施例9之微電子裝置，其中該導電材料包括元素鎢。 實施例11：一種微電子裝置，其包括：一堆疊結構，該堆疊結構包括層，該等層各自包括一導電結構及一介電結構，該介電結構垂直地鄰近該導電結構；一體育場結構，其位於該堆疊結構內且包括：相對的樓梯結構，其彼此鏡像，且各自具有包括該等層中之至少一些的邊緣的台階；及一中心區域，其水平地插置在該等相對的樓梯結構之間；及一源極層，其垂直地在該堆疊結構下面且包括：離散導電結構，其在該體育場結構之該等相對樓梯結構之水平邊界內；及一額外離散導電結構，其在該體育結構之該中心區域之水平邊界內且具有相對大於該等離散導電結構中之一或多者之水平尺寸。 實施例12：如實施例11之微電子裝置，其中該源極層之該額外離散導電結構在一第一水平方向橫跨該體育場結構之該中心區域自該體育場結構之該等相對樓梯結構中之一第一者之一垂直最下部台階連續地延伸至該體育場結構之該等相對樓梯結構中之一第二者之一垂直最下部台階。 實施例13：如實施例11之微電子裝置，其中該源極層之該額外離散導電結構橫跨該體育場結構之該中心區域之一水平區域之大體上全部水平地延伸。 實施例14：如實施例11至13中任一項之微電子裝置，其中該源極層之該額外離散導電結構具有與該源極層之該等離散導電結構大體上相同的垂直位置及大體上相同的材料組合物。 實施例15：一種記憶體裝置，其包括：一堆疊結構，其包括配置成層之導電結構及絕緣結構之一垂直交替序列，該等層中之每一者個別地包括該等導電結構中之至少一者及該等絕緣結構中之至少一者；一體育場結構，其位於該堆疊結構內且包括：相對的樓梯結構，其個別地具有包括該等層中之至少一些的水平端的台階；及一中心區域，其水平地插入在該等相對地樓梯結構之間；離散導電結構，其下伏於該堆疊結構，一群組該等離散導電結構位於該體育場結構之該中心區域之水平邊界內；一導電遮罩結構，其插置在該等離散導電結構與體育場結構至該中心區域之間；及記憶體胞元串，其垂直地延伸穿過該堆疊結構。 實施例16：如實施例15之記憶體裝置，其進一步包括：數位線，其上覆於該堆疊結構且電耦接至該記憶體胞元串；一源極結構，其下伏於該堆疊結構且電耦接至該記憶體胞元串；導電接觸結構，其在該體育場結構之該等相對樓梯結構之該等台階中之至少一些上；導電佈線結構，其電耦接至該導電接觸結構；及一控制裝置，其電耦接至該源極結構、該數位線及該導電佈線結構。 實施例17：如實施例16之記憶體裝置，其中該源極結構及該等離散導電結構位於彼此大體上相同的垂直位置處。 實施例18：如實施例15至17中任一項之記憶體裝置，其中該導電遮罩結構大體上經侷限在該體育場結構之該中心區域之水平邊界內，該導電遮罩結構在位於該體育場結構之該中心區域之該等水平邊界內之並非全部該群組該等離散導電結構上方水平地延伸。 實施例19：如實施例18之記憶體裝置，其中導電遮罩結構之一水平中心與該體育場結構之該中心區域之一水平中心大體上對準。 實施例20：如實施例18之記憶體裝置，其中該導電遮罩結構進一步包括從中垂直地延伸穿過的開口，該等開口之水平中心與該群組該等離散導電結構中之該等離散導電結構中之一些的水平中心大體上對準。 實施例21：如實施例20之記憶體裝置，其進一步包括：一介電材料，其水平地插置在該群組該等離散導電結構中之水平鄰近的離散導電結構之間，且垂直地插置在該群組該等離散導電結構與該導電遮罩結構之間，並填充該導電遮罩結構內之該等開口。 實施例22：一種3D NAND快閃記憶體裝置，其包括：一堆疊結構，其包括配置成層的垂直地交替的導電結構及絕緣結構，該堆疊結構包括：一分佈式體育場區域，其包括位於堆疊結構內彼此不同的垂直位置處之體育場結構，該等體育場結構各自個別地包括：一前向樓梯結構，其包括該等層之一部分之邊緣；一反向樓梯結構，其鏡像該前向樓梯結構且包括該等層之該部分之額外邊緣；及一中心區域，其水平地插置在該前向樓梯結構與該反向樓梯結構之間；及一記憶體陣列區域，其水平地鄰近該分佈式體育場區域；一源極層，其垂直地下伏於該堆疊結構且包括：一源極結構，其在該堆疊結構之該記憶體陣列區域之水平邊界內；及離散導電結構，其在該堆疊結構之該分佈式體育場區域之水平邊界內；一遮罩結構，其垂直地插置在該等離散導電結構與該堆疊結構之間，且大體上水平地經侷限在位於該堆疊結構內之一相對下部垂直位置處的該體育場結構中之一者之該中心區域之水平邊界內；及半導體柱狀結構，其在該堆疊結構之該記憶體陣列區域之水平邊界內且垂直地延伸穿過該堆疊結構。 實施例23：如實施例22之3D NAND快閃記憶體裝置，其進一步包括：數位線，其垂直地上覆於該堆疊結構之該記憶體陣列區域之水平邊界且在其內，該等半導體柱狀結構與該等數位線及該源極結構電通信；及一控制裝置，其垂直地上覆於該記憶體陣列區域之水平邊界且在其內，該控制裝置包括CMOS電路系統，該CMOS電路系統與該堆疊結構之該等層之該源極結構、該等數位線及該等導電結構電通信。 實施例24：如實施例22及23中一項之3D NAND快閃記憶體裝置，其中該源極層之該等離散導電結構藉由至少一種介電材料彼此電隔離及與該源極結構電隔離。 實施例25：如實施例22至24中任一項之3D NAND快閃記憶體裝置，其中該遮罩結構包括一導電材料，其在該等離散導電結構中之一些之間水平地延伸且與其部分水平地重疊，該等離散導電結構在該等體育場結構中之一者之該中心區域之該等水平邊界內彼此水平地鄰近。 實施例26：如實施例25之3D NAND快閃記憶體裝置，其中該遮罩結構進一步包括垂直地延伸穿過該導電材料且與該等離散導電結構中之一些水平地重疊的填充開口，該等填充開口其中具有介電材料。 實施例27：如實施例22至26中任一項之3D NAND快閃記憶體裝置，其進一步包括大體上覆蓋並環繞該遮罩結構之水平邊界及下部垂直邊界的一介電襯裡材料。 實施例28：一種電子系統，其包括：一輸入裝置；一輸出裝置；一處理器裝置，其可操作地耦接至該輸入裝置及該輸出裝置；及一記憶體裝置，其可操作地耦接至該處理器裝置，且包括至少一個微電子裝置結構，該至少一個微電子裝置結構包括：一堆疊結構，其包括層，該等層各自包括一導電結構及垂直地鄰近該導電結構之一介電結構；一體育場結構，其位於該堆疊結構內且展現包括該等層中之至少一些之邊緣的台階；一源極層，其垂直地在該堆疊結構下面且包括該體育場結構之水平邊界內之離散導電結構；及一遮罩結構，其大體上經侷限在無該等台階之該體育場結構之一水平中心區域之水平邊界內，該遮罩結構包括至少一個遮罩材料，該至少一個遮罩材料在該源極層之該等離散導電結構中之一些之間水平地延伸且與其部分水平地重疊，該等離散導電結構在該體育場結構之該水平中心區域之該等水平邊界內。 實施例29：如實施例28之電子系統，其中該記憶體裝置包括一3D NAND快閃記憶體裝置。
雖然本發明能夠發生各種修改及替代形式，但已在圖式中以實例方式展示並在本文中詳細描述具體實施例。然而，本發明不限於所揭示的特定形式。而是，本發明將涵蓋歸屬於由以下隨附申請專利範圍及其合法等效形式之範疇內的所有修改、等效及替代形式。
100:微電子裝置結構 102:堆疊結構 104:導電結構 106:絕緣結構 108:層 110:體育場結構 112:前向樓梯結構 114:反向樓梯結構 116:中心區域 118:台階 120:額外台階 122:源極層 124:導電佈線層 126:介電材料 127:溝槽 128:離散導電結構 129:導電佈線結構 130:遮罩結構 131:整體區段 131:個別整體區段 132:開口 133:部分 134:介電襯裡材料 136:狹槽 138:區塊 139:區塊 200:微電子裝置 201:微電子裝置結構 202:堆疊結構 203:記憶體陣列區域 204:導電結構 205:體育場區域 206:絕緣結構 208:層 210:體育場結構 210A:第一體育場結構 210B:第二體育場結構 210C:第三體育場結構 210D:第四體育場結構 212:前向樓梯結構 214:反向樓梯結構 216:中心區域 218:台階 220:額外台階 222:源極層 228:離散導電結構 229:導電佈線結構 229A:水平延伸的導電佈線結構 229B:垂直地延伸的導電佈線結構 229C:額外水平延伸的導電佈線結構 230:遮罩結構 236:柱狀結構 237:源極結構 238:記憶體胞元 240:數位線 242:導電接觸結構 246:控制單元 300:微電子裝置 302:堆疊結構 304:導電結構 306:絕緣結構 308:層 310:體育場結構 312:前向樓梯結構 314:反向樓梯結構 316:中心區域 318:台階 320:額外台階 322:源極層 323:規格不合格 324:導電佈線層 326:介電材料 327:溝槽 328:離散導電結構 329:導電佈線結構 336:狹槽 338:區塊 339:區塊 400:電子系統 402:記憶體裝置 404:電子信號處理器裝置 406:輸入裝置 408:輸出裝置
圖1A為根據本發明之實施例的微電子裝置結構的簡化部分剖面圖。
圖1B為圖1A中所展示的微電子裝置結構之一段的簡化部分俯視圖。
圖2為根據本發明的實施例的微電子裝置的部分剖視透視圖。
圖3A為根據本發明之實施例的微電子裝置結構的簡化部分剖面圖。
圖3B為圖3A中所展示的微電子裝置結構之一段的簡化部分俯視圖。
圖4為說明根據本發明之實施例的電子系統的示意性方塊圖。
100:微電子裝置結構
102:堆疊結構
104:導電結構
106:絕緣結構
108:層
110:體育場結構
112:前向樓梯結構
114:反向樓梯結構
116:中心區域
118:台階
120:額外台階
122:源極層
124:導電佈線層
126:介電材料
127:溝槽
128:離散導電結構
129:導電佈線結構
130:遮罩結構
131:整體區段
132:開口
134:介電襯裡材料

Claims (29)

  1. 一種微電子裝置，其包括： 一堆疊結構，其具有層，該等層各自包括一導電結構及垂直地鄰近該導電結構的一絕緣結構； 一體育場結構，其位於該堆疊結構內且包括： 一前向樓梯結構，且具有包括該等層之邊緣的台階； 一反向樓梯結構，其與該前向樓梯結構相對，且具有包括該等層之額外邊緣之額外台階；及 一中心區域，其水平地插置在該前向樓梯結構與該反向樓梯結構之間； 一源極層，其下伏於該堆疊結構且包括在該體育場結構之該中心區域之水平邊界內的離散導電結構，該等離散導電結構藉由介電材料彼此水平地分開；及 一遮罩結構，其經侷限在該體育場結構之該中心區域之該等水平邊界內，且垂直地插置在該源極層之該等離散導電結構與該體育場結構之該中心區域之間，該遮罩結構包括區段，該等區段水平地覆蓋水平地插置在該等離散導電結構之間的該介電材料之部分。
  2. 如請求項1之微電子裝置，其中該源極層包括： 該等離散導電結構的列，其在一第一水平方向上延伸；及 該等離散導電結構的行，其在正交於該第一水平方向之一第二水平方向上延伸。
  3. 如請求項1之微電子裝置，其中該源極層之該等離散導電結構包括導電摻雜多晶矽。
  4. 如請求項1之微電子裝置，其中該遮罩結構之最外部水平邊界小於該體育場結構之該中心區域之水平邊界。
  5. 如請求項1之微電子裝置，其中該遮罩結構之該等區段中之一些與該等離散導電結構中之一些部分水平地重疊。
  6. 如請求項1至5中任一項之微電子裝置，其進一步包括開口，該等開口垂直地延伸穿過該遮罩結構且水平地定位在該遮罩結構之該等區段之間。
  7. 如請求項6之微電子裝置，其中該遮罩結構內之該等開口經侷限在該等離散導電結構中之一些之水平邊界內。
  8. 如請求項6之微電子裝置，其中在該遮罩結構內之該等開口填充有介電填充材料。
  9. 如請求項1至5中任一項之微電子裝置，其中該遮罩結構包括一導電材料。
  10. 如請求項9之微電子裝置，其中該導電材料包括元素鎢。
  11. 一種微電子裝置，其包括： 一堆疊結構，其包括層，該等層各自包括一導電結構及垂直地鄰近該導電結構的一介電結構； 一體育場結構，其位於該堆疊結構內且包括： 相對的樓梯結構，其彼此鏡像，且各自具有包括該等層中之至少一些的邊緣的台階；及 一中心區域，其水平地插置在該等相對的樓梯結構之間；及 一源極層，其垂直地在該堆疊結構下面且包括： 離散導電結構，其在該體育場結構之該相對的樓梯結構之水平邊界內；及 一額外離散導電結構，其在該體育場結構之該中心區域之水平邊界內，且具有相對大於該等離散導電結構中之一或多者的水平尺寸。
  12. 如請求項11之微電子裝置，其中該源極層之該額外離散導電結構在一第一水平方向橫跨該體育場結構之該中心區域自該體育場結構之該等相對樓梯結構中之一第一者之一垂直最下部台階連續地延伸至該體育場結構之該等相對樓梯結構中之一第二者之一垂直最下部台階。
  13. 如請求項11之微電子裝置，其中該源極層之該額外離散導電結構橫跨該體育場結構之該中心區域之一水平區域之大體上全部水平地延伸。
  14. 如請求項11至13中任一項之微電子裝置，其中該源極層之該額外離散導電結構具有與該源極層之該等離散導電結構大體上相同的垂直位置及大體上相同的材料組合物。
  15. 一種記憶體裝置，其包括： 一堆疊結構，其包括配置成層之導電結構及絕緣結構的一垂直交替序列，該等層中之每一者個別地包括該等導電結構中之至少一者及該等絕緣結構中之至少一者； 一體育場結構，其位於該堆疊結構內且包括： 相對的樓梯結構，其個別地具有包括該等層中之至少一些的水平端的台階；及 一中心區域，其水平地插入在該等相對的樓梯結構之間； 離散導電結構，其下伏於該堆疊結構，一群組該等離散導電結構位於該體育場結構之該中心區域之水平邊界內； 一導電遮罩結構，其插置在該等離散導電結構與體育場結構之該中心區域之間；及 記憶體胞元串，其垂直地延伸穿過該堆疊結構。
  16. 如請求項15之記憶體裝置，其進一步包括： 數位線，其上覆於該堆疊結構且電耦接至該等記憶體胞元串； 一源極結構，其下伏於該堆疊結構且電耦接至該等記憶體胞元串； 導電接觸結構，其在該體育場結構之該等相對的樓梯結構之該等台階中之至少一些上； 導電佈線結構，其電耦接至該等導電接觸結構；及 一控制裝置，其電耦接至該源極結構、該等數位線及該等導電佈線結構。
  17. 如請求項16之記憶體裝置，其中該源極結構及該等離散導電結構位於彼此大體上相同的垂直位置處。
  18. 如請求項15至17中任一項之記憶體裝置，其中該導電遮罩結構大體上經侷限在該體育場結構之該中心區域之水平邊界內，該導電遮罩結構在位於該體育場結構之該中心區域之該等水平邊界內之並非全部該群組該等離散導電結構上方水平地延伸。
  19. 如請求項18之記憶體裝置，其中導電遮罩結構之一水平中心與該體育場結構之該中心區域之一水平中心大體上對準。
  20. 如請求項18之記憶體裝置，其中該導電遮罩結構進一步包括從中垂直地延伸穿過的開口，該等開口之水平中心與該群組該等離散導電結構中之該等離散導電結構中之一些的水平中心大體上對準。
  21. 如請求項20之記憶體裝置，其進一步包括：一介電材料，其水平地插置在該群組該等離散導電結構中之水平鄰近的離散導電結構之間，且垂直地插置在該群組該等離散導電結構與該導電遮罩結構之間，並填充該導電遮罩結構內之該等開口。
  22. 一種3D NAND快閃記憶體裝置，其包括： 一堆疊結構，其包括配置成層之垂直交替的導電結構及絕緣結構，該堆疊結構包括： 一分佈式體育場區域，其包括在堆疊結構內位於彼此不同的垂直位置處的體育場結構，該等體育場結構各自個別地包括： 一前向樓梯結構，其包括該等層之一部分之邊緣； 一反向樓梯結構，其鏡像該前向樓梯結構，且包括該等層之該部分之額外邊緣；及 一中心區域，其水平地插置在該前向樓梯結構與該反向樓梯結構之間；及 一記憶體陣列區域，其水平地鄰近該分佈式體育場區域； 一源極層，其垂直地下伏於該堆疊結構且包括： 一源極結構，其在該堆疊結構之該記憶體陣列區域之水平邊界內；及 離散導電結構，其在該堆疊結構之該分佈式體育場區域之水平邊界內； 一遮罩結構，其垂直地插置於該等離散導電結構與該堆疊結構之間，且大體上水平地經侷限在位於該堆疊結構內之一相對下部垂直位置處的該等體育場結構中之一者之該中心區域之水平邊界內；及 半導體柱狀結構，其在該堆疊結構之該記憶體陣列區域之水平邊界內且垂直地延伸穿過該堆疊結構。
  23. 如請求項22之3D NAND快閃記憶體裝置，其進一步包括： 數位線，其垂直地上覆於該堆疊結構之該記憶體陣列區域之水平邊界且在其內，該等半導體柱狀結構與該等數位線及該源極結構電通信；及 一控制裝置，其垂直地上覆於該記憶體陣列區域之水平邊界且在其內，該控制裝置包括CMOS電路系統，該CMOS電路系統與該堆疊結構之該等層之該源極結構、該等數位線及該等導電結構電通信。
  24. 如請求項22之3D NAND快閃記憶體裝置，其中該源極層之該等離散導電結構藉由至少一種介電材料彼此電隔離及與該源極結構電隔離。
  25. 如請求項22至24中任一項之3D NAND快閃記憶體裝置，其中該遮罩結構包括一導電材料，其在該等離散導電結構中之一些之間水平地延伸且與其部分水平地重疊，該等離散導電結構在該等體育場結構中之一者之該中心區域之該等水平邊界內彼此水平地鄰近。
  26. 如請求項25之3D NAND快閃記憶體裝置，其中該遮罩結構進一步包括垂直地延伸穿過該導電材料且與該等離散導電結構中之一些水平地重疊的填充開口，該等填充開口其中具有介電材料。
  27. 如請求項22至24中任一項之3D NAND快閃記憶體裝置，其進一步包括大體上覆蓋並環繞該遮罩結構之水平邊界及下部垂直邊界的一介電襯裡材料。
  28. 一種電子系統，其包括： 一輸入裝置； 一輸出裝置； 一處理器裝置，其可操作地耦接至該輸入裝置及該輸出裝置；及 一記憶體裝置，其可操作地耦接至該處理器裝置，且包括至少一個微電子裝置結構，該至少一個微電子裝置結構包括： 一堆疊結構，其包括層，該等層各自包括一導電結構及垂直地鄰近該導電結構的一介電結構； 一體育場結構，其位於該堆疊結構內且展現包括該等層中之至少一些的邊緣的台階； 一源極層，其垂直地在該堆疊結構下面，且包括在該體育場結構之水平邊界內的離散導電結構；及 一遮罩結構，其大體上經侷限在無該等台階之該體育場結構之一水平中心區域之水平邊界內，該遮罩結構包括至少一種遮罩材料，該至少一種遮罩材料在該源極層之該等離散導電結構中之一些之間水平地延伸且與其部分水平地重疊，該等離散導電結構在該體育場結構之該水平中心區域之該等水平邊界內。
  29. 如請求項28之電子系統，其中該記憶體裝置包括一3D NAND快閃記憶體裝置。
TW110107323A 2020-03-17 2021-03-02 包含體育場結構的微電子裝置及相關的記憶體裝置和電子系統 TWI769720B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/821,818 2020-03-17
US16/821,818 US11424262B2 (en) 2020-03-17 2020-03-17 Microelectronic devices including staircase structures, and related memory devices and electronic systems

Publications (2)

Publication Number Publication Date
TW202139369A true TW202139369A (zh) 2021-10-16
TWI769720B TWI769720B (zh) 2022-07-01

Family

ID=77748883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107323A TWI769720B (zh) 2020-03-17 2021-03-02 包含體育場結構的微電子裝置及相關的記憶體裝置和電子系統

Country Status (6)

Country Link
US (2) US11424262B2 (zh)
EP (1) EP4122014A4 (zh)
KR (1) KR20220154789A (zh)
CN (1) CN115552608A (zh)
TW (1) TWI769720B (zh)
WO (1) WO2021188248A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309328B2 (en) * 2019-10-29 2022-04-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11217601B2 (en) * 2019-10-29 2022-01-04 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208841C (zh) * 2000-02-29 2005-06-29 皇家菲利浦电子有限公司 半导体器件及其制造方法
US6664639B2 (en) 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
US7881113B2 (en) * 2007-02-07 2011-02-01 Micron Technology, Inc. Relaxed metal pitch memory architectures
US8624300B2 (en) 2010-12-16 2014-01-07 Intel Corporation Contact integration for three-dimensional stacking semiconductor devices
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
KR101970941B1 (ko) 2012-08-20 2019-08-13 삼성전자 주식회사 3차원 비휘발성 메모리 장치 및 그 제조 방법
US9070442B2 (en) 2013-08-29 2015-06-30 Micron Technology, Inc. Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
US9224747B2 (en) 2014-03-26 2015-12-29 Sandisk Technologies Inc. Vertical NAND device with shared word line steps
US9362300B2 (en) 2014-10-08 2016-06-07 Micron Technology, Inc. Apparatuses and methods for forming multiple decks of memory cells
US10622368B2 (en) 2015-06-24 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9741732B2 (en) 2015-08-19 2017-08-22 Micron Technology, Inc. Integrated structures
US9449987B1 (en) 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US10453748B2 (en) 2015-08-27 2019-10-22 Micron Technology, Inc. Methods of forming semiconductor device structures including stair step structures
US9786375B2 (en) 2015-09-11 2017-10-10 Intel Corporation Multiple blocks per string in 3D NAND memory
US9853037B2 (en) 2015-11-23 2017-12-26 Micron Technology, Inc. Integrated assemblies
US9589978B1 (en) 2016-02-25 2017-03-07 Micron Technology, Inc. Memory devices with stairs in a staircase coupled to tiers of memory cells and to pass transistors directly under the staircase
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9905514B2 (en) 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9748265B1 (en) 2016-06-07 2017-08-29 Micron Technology, Inc. Integrated structures comprising charge-storage regions along outer portions of vertically-extending channel material
US10283520B2 (en) 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10074430B2 (en) 2016-08-08 2018-09-11 Micron Technology, Inc. Multi-deck memory device with access line and data line segregation between decks and method of operation thereof
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
US10504838B2 (en) 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
US10269625B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10600802B2 (en) 2018-03-07 2020-03-24 Sandisk Technologies Llc Multi-tier memory device with rounded top part of joint structure and methods of making the same
KR102573272B1 (ko) * 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
US10580791B1 (en) 2018-08-21 2020-03-03 Micron Technology, Inc. Semiconductor device structures, semiconductor devices, and electronic systems
US10872899B2 (en) * 2019-05-07 2020-12-22 Sandisk Technologies Llc Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US10580795B1 (en) 2019-08-15 2020-03-03 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Also Published As

Publication number Publication date
US11424262B2 (en) 2022-08-23
TWI769720B (zh) 2022-07-01
CN115552608A (zh) 2022-12-30
WO2021188248A1 (en) 2021-09-23
US20220392915A1 (en) 2022-12-08
US20210296342A1 (en) 2021-09-23
JP2023517740A (ja) 2023-04-26
KR20220154789A (ko) 2022-11-22
EP4122014A1 (en) 2023-01-25
EP4122014A4 (en) 2023-08-23

Similar Documents

Publication Publication Date Title
TWI758789B (zh) 包括階梯結構的微電子裝置、及相關記憶體裝置及電子系統
US11665894B2 (en) Microelectronic devices, memory devices, and electronic systems
US20220392915A1 (en) Microelectronic devices including staircase structures
US20220415794A1 (en) Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11942422B2 (en) Methods of forming microelectronic devices
US11690234B2 (en) Microelectronic devices and related methods of forming microelectronic devices
US20240215232A1 (en) Methods of forming microelectronic devices
TW202238965A (zh) 包括階梯結構之微電子裝置及相關的記憶體裝置、電子系統及方法
US11329058B2 (en) Microelectronic devices and memory devices
JP7539994B2 (ja) スタジアム構造を含むマイクロ電子デバイス並びに関連するメモリデバイス及び電子システム
US20230395150A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240057328A1 (en) Microelectronic devices, memory devices, and electronic systems, and methods of forming the same
US11978705B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240071919A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems