CN115552608A - 包含体育场结构的微电子装置及相关的存储器装置和电子系统 - Google Patents

包含体育场结构的微电子装置及相关的存储器装置和电子系统 Download PDF

Info

Publication number
CN115552608A
CN115552608A CN202180028999.9A CN202180028999A CN115552608A CN 115552608 A CN115552608 A CN 115552608A CN 202180028999 A CN202180028999 A CN 202180028999A CN 115552608 A CN115552608 A CN 115552608A
Authority
CN
China
Prior art keywords
structures
stadium
conductive
horizontal
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180028999.9A
Other languages
English (en)
Inventor
罗双强
N·M·洛梅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115552608A publication Critical patent/CN115552608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构、下伏于所述堆叠结构的源极层，及掩蔽结构。所述堆叠结构具有层，所述层各自包括导电结构及绝缘结构。所述体育场结构包括前向楼梯结构、反向楼梯结构及中心区域，所述中心区域水平地插置在所述前向楼梯结构与所述反向楼梯结构之间。所述源极层包括离散导电结构，所述离散导电结构在所述体育场结构的所述中心区域的水平边界内且通过介电材料彼此水平地分开。所述掩蔽结构经局限在所述体育场结构的所述中心区域的所述水平边界内，且垂直地插置在所述源极层与所述堆叠结构之间。所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分的区段。本发明还描述额外装置及电子系统。

Description

包含体育场结构的微电子装置及相关的存储器装置和电子 系统
优先权主张
本申请案主张2020年3月17日申请的名为“包含楼梯结构的微电子装置及相关的存储器装置和电子系统(MICROELECTRONIC DEVICES INCLUDING STAIRCASE STRUCTURES,AND RELATED MEMORY DEVICES AND ELECTRONIC SYSTEMS)”的美国专利申请案第16/821,818号的申请日期的权益。
技术领域
在各种实施例中，本公开大体上涉及微电子装置设计及制造领域。更具体地说，本公开涉及包含体育场结构的微电子装置，且涉及相关的存储器装置和电子系统。
背景技术
微电子工业的持续目标为增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器胞元的数目)。增加非易失性存储器装置中的存储器密度的一种方式为利用垂直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含垂直存储器串，所述垂直存储器串延伸穿过导电结构(例如，字线)层中的开口以及在垂直存储器串及导电结构的每一结处的介电材料。与具有晶体管的常规平面(例如，二维)布置的结构相比，通过在裸片上向上(例如，纵向地，垂直地)构建阵列，此配置准许将更多数目个开关装置(例如，晶体管)定位在裸片区域单元中(即，所消耗作用表面的长度及宽度)。
常规垂直存储器阵列包含在导电结构与存取线(例如，字线)之间的电连接，使得垂直存储器阵列中的存储器胞元可唯一地选择用于写入、读取或擦除操作。形成此电连接的一种方法包含在导电结构层的边缘(例如，水平端)处形成所谓的“楼梯”(或“阶梯”)结构。楼梯结构包含界定导电结构的接触区域的个别“台阶”，导电接触结构可定位在所述接触区域上以提供对导电结构的电接达。所谓的“体育场”结构可经形成以包含相对楼梯结构。
随着垂直存储器阵列技术的进步，通过形成垂直存储器阵列以包含导电结构的额外层，且因此包含与其相关联的个别台阶结构中的额外楼梯结构及/或额外台阶，已提供额外存储器密度。然而，随着特征缩紧密度的增加及形成误差的边界的减少，常规配置已产生非所要缺陷(例如，分层缺陷，例如由用介电材料填充水平邻近相对垂直的下部台阶结构的沟槽造成的源极板分层；蚀刻缺陷，例如由于用于形成相对垂直下部楼梯结构的截断过程而导致的过蚀刻)，所述缺陷可降低所要存储器装置性能、可靠性及耐久性。
因此，仍需要新微电子装置(例如，例如3D NAND快闪存储器装置的存储器装置)配置，所述配置有利于增强存储器密度，同时还减轻常规微电子装置配置的问题，以及仍需要包含新微电子装置配置的新电子系统。
发明内容
根据本公开的实施例，微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构、下伏于所述堆叠结构的源极层，及掩蔽结构。堆叠结构具有层，所述层各自包括导电结构及垂直地邻近所述导电结构的绝缘结构。体育场结构包括：前向楼梯结构，且具有包括所述层的边缘的台阶；反向楼梯结构，其与前向楼梯结构相对且具有包括所述层的额外边缘的额外台阶；及中心区域，其水平地插置在前向楼梯结构与反向楼梯结构之间。源极层包括在体育场结构的中心区域的水平边界内的离散导电结构。离散导电结构通过介电材料彼此水平地分开。掩蔽结构经局限在体育场结构的中心区域的水平边界内，且垂直地插置在源极层的离散导电结构与体育场结构的中心区域之间。所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分的区段。
根据本公开的另外实施例，一种存储器装置包括堆叠结构、体育场结构、离散导电结构、导电掩蔽结构及存储器胞元串。堆叠结构包括布置成层的导电结构及绝缘结构的垂直交替序列。层中的每一者个别地包括导电结构中的至少一者及绝缘结构中的至少一者。体育场结构在堆叠结构内，且包括相对楼梯结构，所述楼梯结构个别地具有台阶，所述台阶包括至少一些层的水平端部；及水平地介入在相对楼梯结构之间的中心区域。离散导电结构下伏于堆叠结构。一组离散导电结构位于体育场结构的中心区域的水平边界内。导电掩蔽结构插置在离散导电结构与体育场结构的中心区域之间。存储器胞元串垂直地延伸穿过堆叠结构。
根据本公开的又一实施例，一种3D NAND快闪存储器装置包括堆叠结构、源极层、掩蔽结构及半导体柱状结构。堆叠结构包括布置成层的垂直交替的导电结构及绝缘结构。堆叠结构进一步包括分布式体育场区域及水平地邻近所述分布式体育场区域的存储器阵列区域。分布式体育场区域包括在堆叠结构内位于彼此不同的垂直位置处的体育场结构。体育场结构各自个别地包括：前向楼梯结构，所述前向楼梯结构包括层的一部分的边缘；反向楼梯结构，其与前向楼梯结构成镜像且包括所述层的部分的额外边缘；及水平地插置在前向楼梯结构与反向楼梯结构之间的中心区域。源极层垂直地下伏于堆叠结构，且包括在堆叠结构的存储器阵列区域的水平边界内的源极结构，及在堆叠结构的分布式体育场区域的水平边界内的离散导电结构。掩蔽结构垂直地插置于离散导电结构与堆叠结构之间，且大体上水平地经局限在位于堆叠结构内的相对下部垂直位置处的体育场结构中的一者的中心区域的水平边界内。半导体柱状结构在堆叠结构的存储器阵列区域的水平边界内且垂直地延伸穿过堆叠结构。
根据本公开的其它实施例，微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构，以及垂直地在所述堆叠结构下面的源极层。堆叠结构包括层，所述层各自包括导电结构及垂直地邻近导电结构的介电结构。体育场结构在堆叠结构内，且包括相对楼梯结构及中心区域。相对楼梯结构彼此成镜像，且各自具有包括层中的至少一些的边缘的台阶。中心区域水平地插置在相对楼梯结构之间。源极层在堆叠结构的垂直下面，且包括离散导电结构及额外离散导电结构。离散导电结构在体育场结构的相对楼梯结构的水平边界内。额外离散导电结构在体育场结构的中心区域的水平边界内，且具有相对大于离散导电结构中的一或多者的水平尺寸。
根据本公开的又一实施例，一种电子系统包括输入装置、输出装置、可操作地耦合到输入装置及输出装置的处理器装置，及可操作地耦合到处理器装置的存储器装置。所述存储器装置包括至少一个微电子装置结构，所述微电子装置结构包括堆叠结构、体育场结构、源极层及掩蔽结构。堆叠结构包括层，所述层各自包括导电结构及垂直地邻近导电结构的介电结构。体育场结构在堆叠结构内，且展现包括所述层中的至少一些的边缘的台阶。源极层在堆叠结构的垂直下面，且包括在体育场结构的水平边界内的离散导电结构。掩蔽结构大体上经局限在体育场结构的水平中心区域的水平边界内，无台阶。掩蔽结构包括至少一种掩蔽材料，所述至少一种掩蔽材料在体育场结构的水平中心区域的水平边界内的源极层的离散导电结构中的一些之间水平地延伸且与其部分水平地重叠。
附图说明
图1A为根据本公开的实施例的微电子装置结构的简化部分剖面图。
图1B为图1A中所展示的微电子装置结构的段的简化部分俯视图。
图2为根据本公开的实施例的微电子装置的部分剖视透视图。
图3A为根据本公开的实施例的微电子装置结构的简化部分剖面图。
图3B为图3A中所展示的微电子装置结构的段的简化部分俯视图。
图4为示出根据本公开的实施例的电子系统的示意性框图。
具体实施方式
以下描述提供具体细节，例如材料组合物、形状及大小，以便提供对本公开的实施例的透彻描述。然而，所属领域的技术人员将理解，可在不采用这些具体细节的情况下实践本公开的实施例。实际上，可结合工业中采用的常规微电子装置制造技术来实践本公开的实施例。另外，以下提供的描述未形成用于制造微电子装置(例如，例如3D NAND快闪存储器装置的存储器装置)的完整处理流程。下文所描述结构不能形成完整的微电子装置。下文仅详细描述理解本公开的实施例所必需的这些过程动作及结构。由结构形成完整的微电子装置的额外动作可通过常规制造技术来执行。
本文中呈现的图式仅用于说明性目的，并不意味着为任何特定材料、组件、结构、装置或系统的实际视图。可预期由于例如制造技术及/或容限而在图式中描绘的形状的偏差。因此，本文中所描述的实施例不应被解释为限于所示出的特定形状或区域，而是包含例如由制造导致的形状偏差。例如，示出或描述为盒形状的区域可具有粗糙及/或非线性特征，且示出或描述为圆形的区域可包含一些粗糙及/或线性特征。此外，所示出的锐角可为圆形，且反之亦然。因此，图中所示出的区域本质上为示意性的，且其形状不意欲示出区域的精确形状，且不限制本权利要求书的范围。图式不一定按比例缩放。另外，图之间共同的元件可保持相同的数字标记。
如本文中所使用，“存储器装置”意指且包含展现但不限于存储器功能性的微电子装置。
如本文中所使用，术语“垂直”、“纵向”、“水平”及“横向”是指结构的主平面，且不一定由地球的重力场界定。“水平”或“横向”方向为大体上平行于结构的主平面的方向，而“垂直”或“纵向”方向为大体上垂直于结构的主平面的方向。结构的主平面由结构的表面界定，结构的表面与结构的其它表面相比具有相对大的面积。
如本文中所使用，经描述为彼此“邻近”的特征(例如，区域、结构、装置)意指且包含所公开身分(或多个身分)的经定位彼此最接近(例如，最靠近)的特征。与“邻近”特征的所公开身分(或多个身分)不匹配的另外特征(例如，另外区域、另外结构、另外装置)可安置在“邻近”特征之间。换句话说，“邻近”特征可直接彼此毗邻定位，使得在“邻近”特征之间无其它特征插入；或“邻近”特征可间接彼此毗邻地定位，使得具有除与至少一个“邻近”特征相关联的身分之外的身分的至少一个特征定位于“邻近”特征之间。如本文中所使用，经描述为彼此“垂直地邻近”的特征意指且包含所公开身分(或多个身分)的经定位彼此最垂直地接近(例如，垂直地最靠近)的特征。此外，经描述为彼此“水平地邻近”的特征意指且包含所公开身分(或多个身分)的经定位彼此水平地最接近(例如，水平地最靠近)特征。
如本文中所使用，空间相对术语，例如“下方”、“下面”、“下部”、“底部”、“上面”、“上部”、“顶部”、“前方”、“后方”、“左侧”、“右侧”及其类似物为了便于描述可用于来描述一个元件或特征与另一元件或特征的关系，如图中所示出。除非另有规定，否则空间相对术语旨在囊括除了图中所描绘的定向之外的材料的不同定向。举例来说，如果图中的材料倒置，那么描述为在其它元件或特征的“下面”或“下方”或“之下”或“底部上”的元件将经定向在其它元件或特征的“上面”或“顶部上”。因此，取决于使用术语的上下文，术语“在...下面”可囊括在上面及在下面两个定向，这对于所属领域的技术人员来说为显而易见的。可以其它方式定向材料(例如，旋转90度、倒置、翻转)，且相应地解释本文中使用的空间相对描述语。
如本文中所使用，除非上下文另有指示。否则单数形式“一(a/an)”及“所述”意图还包含复数形式。
如本文中所使用，术语“及/或”包含相关联所列物项中的一或多者的任何及全部组合。
如本文中所使用，术语“经配置”是指至少一个结构及至少一个设备中的一或多者的大小、形状、材料组合物、定向及布置，其有利于以预定方式操作结构及设备中的一或多者。
如本文中所使用，短语“耦合到”是指彼此可操作地连接的结构，例如通过直接欧姆连接或通过间接连接(例如，通过另一结构)电连接。
如本文中所使用，关于给定参数、性质或条件的术语“大体上”意指且包含所属领域的技术人员将理解给定参数、性质或条件满足变异程度，例如在可接受的容限范围内。举例来说，取决于大体上满足的特定参数、性质或条件，参数、性质或条件可至少90.0％满足、至少95.0％满足、至少99.0％满足、至少99.9％满足，或甚至至少100.0％满足。
如本文中所使用，对于特定参数的数值，“约”或“大约”包含数值且来自所属领域的技术人员将理解的数值的变异程度在特定参数的可接受容限范围内。举例来说，对于数值的“约”或“大约”可包含在从数值的90.0％到110.0％范围内的额外数值，例如在从数值的95.0％到105.0％的范围内、在从数值的97.5％到102.5％的范围内、在从数值的99.0％到101.0％的范围内、在从数值的99.5％到100.5％的范围内，或在从数值的99.9％到100.1％的范围内。
图1A为根据本公开的实施例的微电子装置(例如，半导体装置；存储器装置，例如3D NAND快闪存储器装置)的微电子装置结构100的简化部分剖面图。微电子装置结构100可例如包括存储器装置(例如3D NAND快闪存储器装置)的一部分。图1B为图1A中所展示的微电子装置结构100的段A1(例如，部分，区域)的简化的局部俯视图。为了清楚及易于理解图式及相关描述，在图1B中已省略微电子装置结构100的上覆于微电子装置结构100的相对垂直下部组件的一些垂直较高组件(例如，特征、结构、装置)，专注于图1B中的微电子装置结构100的特定方面。
参考图1A，微电子装置结构100包含堆叠结构102，所述堆叠结构包含布置成层108的导电结构104(例如，存取线板、字线板)及绝缘结构106的垂直交替(例如，沿Z方向)的序列。堆叠结构102的层108中的每一者可包含垂直地邻近绝缘结构106中的至少一(1)者的导电结构104中的至少一(1)者。堆叠结构102可包含所要数量的层108。举例来说，堆叠结构102可包含大于或等于十(10)个层108、大于或等于二十五(25)个层108、大于或等于五十(50)个层108、大于或等于一百(100)个层108、大于或等于一百五十(150)个层108，或大于或等于二百(200)个导电结构104及绝缘结构106的层108。
堆叠结构102的层108的导电结构104可由一或多种导电材料形成且包含一或多种导电材料，例如以下各项中的一或多种：至少一种金属(例如，钨(W)、钛(Ti)、钼(Mo)、铌(Nb)、钒(V)、铪(Hf)、钽(Ta)、铬(Cr)、锆(Zr)、铁(Fe)、钌(Ru)、锇(Os)、钴(Co)、铑(Rh)、铱(Ir)、镍(Ni)、钯(Pa)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)及铝(Al)中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于镁(Mg)的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(Ge)及导电掺杂硅锗(SiGe)中的一或多者)，及至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物及导电金属氧化物中的一或多种)。在一些实施例中，导电结构104由W形成且包含W。导电结构104中的每一者可个别地包含至少一种导电材料的大体上均质分布，或至少一种导电材料的大体上异质分布。如本文中所使用，术语“均质分布”意指材料的量在结构的整个不同部分(例如，不同水平部分、不同垂直部分)中不变化。相反地，如本文中使用，术语“异质分布”意指材料的量在结构的整个不同部分中变化。材料的量在结构的整个不同部分可逐步变化(例如，突然改变)，或可连续地变化(例如，逐渐地改变，例如线性地、拋物线地)。在一些实施例中，堆叠结构102的层108中的每一者的导电结构104中的每一者展现导电材料的大体上均质分布。在另外实施例中，堆叠结构102的层108中的至少一者的导电结构104中的至少一者展现至少一种导电材料的大体上异质分布。在导电结构104可例如由至少两种不同导电材料堆叠形成，且包含至少两种不同导电材料堆叠。堆叠结构102的层108中的每一者的导电结构104可各自为大体上平面的，且可各自展现所要厚度。
堆叠结构102的层108的绝缘结构106可由至少一种介电材料形成，且包含至少一种介电材料，例如以下各项中的一或多者：至少一种介电氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx中的一或多者)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)及氧化镁(MgOx))、至少一种介电氮化物材料(例如，氮化硅(SiNy))、至少一种介电氮氧化物材料(例如，氮氧化硅(SiOxNy))，及至少一种介电碳氮化物材料(例如，碳氮化硅(SiOxCzNy))。本文中包含“x”、“y”及“z”中的一或多者的化学式(例如，SiOx、AlOx、HfOx、NbOx、TiOx、SiNy、SiOxNy、SiOxCzNy)表示一种材料，所述材料含有一个元素的“x”个原子、另一元素的“y”个原子及额外元素(如果有的话)的“z”个原子与另一元素(例如，Si、Al、Hf、Nb、Ti)的每一原子的平均比率。因为化学式表示相对原子比而非严格的化学结构，因此绝缘结构106可包括一或多种化学计量化合物及/或一或多种非化学计量化合物，且值“x”、“y”及“z”(如果有的话)可为整数，还可为非整数。如本文中所使用，术语“非化学计量化合物”意指且包含具有不能由明确定义的自然数的比率表示且违反确定比例定律的元素组合物的化合物。在一些实施例中，绝缘结构106由SiO2形成且包含SiO2。绝缘结构106中的每一者可个别地包含至少一个绝缘材料的大体上均质分布，或至少一个绝缘材料的大体上异质分布。在一些实施例中，堆叠结构102的层108中的每一者的绝缘结构106中的每一者展现绝缘材料的大体上均质分布。在额外实施例中，堆叠结构102的层108中的至少一者的绝缘结构106中的至少一者展现至少一种绝缘材料的大体上异质分布。举例来说，绝缘结构106可由至少两个不同绝缘材料堆叠(例如，层板)形成且包含所述堆叠。堆叠结构102的层108中的每一者的绝缘结构106可各自为大体上平面的，且可各自独立地展现所要厚度。
堆叠结构102的至少一个下部导电结构104可用作微电子装置结构100的至少一个下部选择栅极(例如，至少一个源极侧选择栅极(SGS))。在一些实施例中，堆叠结构102的垂直最下部层108的单个(例如，仅一个)导电结构104用作微电子装置结构100的下部选择栅极(例如，SGS)。另外，堆叠结构102的上部导电结构104可用作微电子装置结构100的上部选择栅极(例如，漏极侧选择栅极(SGD))。在一些实施例中，堆叠结构102的垂直最上部层108的水平邻近导电结构104用作微电子装置结构100的上部选择栅极(例如，SGD)。
继续参考图1A，微电子装置结构100进一步包含在堆叠结构102内的至少一个体育场结构110。在一些实施例中，体育场结构110为包含在堆叠结构102内的多个(例如，多于一个)体育场结构中的一者。举例来说，体育场结构110可定位在与多个体育场结构中的至少另一者不同的垂直高度(例如，在Z方向上的深度)处，如下文进一步详细描述。在一些实施例中，体育场结构110相对于堆叠结构102内的一或多个其它体育场结构位于堆叠结构102内的下部垂直高度处。例如，体育场结构110可位于堆叠结构102内的最下部垂直高度处，例如位于堆叠结构102的最下部垂直边界处或邻近其的垂直高度。
如图1A中所展示，体育场结构110可包含前向楼梯结构112、反向楼梯结构114以及水平地插置在前向楼梯结构112与反向楼梯结构114之间的中心区域116。从前向楼梯结构112的顶部延伸到前向楼梯结构112的底部的假想线可具有正斜率，且从反向楼梯结构114的顶部延伸到反向楼梯结构114的底部的另一假想线可具有负斜率。体育场结构210的前向楼梯结构112及反向楼梯结构114可用作连接到堆叠结构102的层108中的一或多者的冗余及/或替代构件。在额外实施例中，体育场结构110展现与图1A中所描绘的结构不同的结构。作为非限制性实例，体育场结构110可经修改以包含前向楼梯结构112但不包含反向楼梯结构114(例如，可不存在反向楼梯结构114)，或体育场结构110可经修改以包含反向楼梯结构114但不包含前向楼梯结构112(例如，可不存在前向楼梯结构112)。在此类实施例中，中心区域116水平地邻近前向楼梯结构112的底部(例如，如果不存在反向楼梯结构114)，或水平地邻近反向楼梯结构114的底部(例如，如果不存在前向楼梯结构112)。
仍参考图1A，前向楼梯结构112包含由堆叠结构102的层108的边缘(例如，水平端)界定的台阶118(例如，接触区域)，且反向楼梯结构114包含由层108的额外边缘(例如，额外水平端)界定的额外台阶120(例如，额外接触区域)。在一些实施例中，反向楼梯结构114与前向楼梯结构112成镜像。前向楼梯结构112的每一台阶118可具有在反向楼梯结构114内的对应的额外台阶120，所述额外台阶具有大体上相同的几何配置(例如，形状、尺寸)、垂直位置(例如，在Z方向上)及距体育场结构110的中心区域116的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)。在额外实施例中，反向楼梯结构114未与前向楼梯结构112成镜像。举例来说，前向楼梯结构112的至少一个台阶118可不具有在反向楼梯结构114内的对应的额外台阶120，所述额外台阶具有大体上相同的几何配置(例如，形状、尺寸)、垂直位置(例如，在Z方向上)及/或距体育场结构110的中心区域116的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)；及/或反向楼梯结构114的至少一个额外台阶120可不具有在前向楼梯结构112内的对应的台阶118，所述对应台阶具有大体上相同的几何配置(例如，形状、尺寸)、垂直位置(例如，在Z方向上)及/或距体育场结构110的中心区域116的水平中心(例如，在X方向上)的水平距离(例如，在X方向上)。
如在图1A中所展示，在一些实施例中，前向楼梯结构112的台阶118及反向楼梯结构114的额外台阶120经依次布置，使得在X方向上彼此直接水平地毗邻的前向楼梯结构112的台阶118对应于彼此直接垂直地毗邻(例如，在Z方向上)的堆叠结构102的层108，且使得在X方向上彼此直接水平地毗邻的反向楼梯结构114的额外台阶120对应于彼此直接垂直地毗邻(例如，在Z方向上)的堆叠结构102的层108。在额外实施例中，前向楼梯结构112的台阶118及/或反向楼梯结构114的额外台阶120经乱序布置，使得在X方向上彼此直接水平地毗邻的前向楼梯结构112的至少一些台阶118对应于彼此未直接垂直地毗邻(例如，在Z方向上)的堆叠结构102的层108，及/或使得在X方向上彼此直接水平地毗邻的反向楼梯结构114的至少一些额外台阶120对应于彼此未直接垂直地毗邻(例如，在Z方向上)的堆叠结构102的层108。
继续参考图1A，体育场结构110的中心区域116水平地(例如，在X方向上)插入且将体育场结构110的前向楼梯结构112与反向楼梯结构114分开。中心区域116可水平地邻近前向楼梯结构112的垂直最下部台阶118，且还可水平地邻近反向楼梯结构114的垂直最下部额外台阶120。在一些实施例中，体育场结构110的中心区域116由直接垂直地下伏于堆叠结构102的至少一个结构的上部边界(例如，上部表面)的一部分界定。体育场结构110的中心区域116可具有任何水平尺寸，从而有利于微电子装置(例如，存储器装置，例如3D NAND存储器装置)内的微电子装置结构100的预定使用(包含堆叠结构102及其体育场结构110的预定使用)，如下文进一步详细描述。
如在图1A中所展示，体育场结构110(包含前向楼梯结构112、反向楼梯结构114及其中心区域116)可至少部分地界定垂直地延伸(例如，在Z方向上)穿过堆叠结构102的沟槽127的边界(例如，水平边界、垂直边界)。沟槽127可仅垂直地延伸穿过界定体育场结构110的前向楼梯结构112及反向楼梯结构114的堆叠结构102的层108；或还可垂直地延伸穿过未界定体育场结构110的前向楼梯结构112及反向楼梯结构114的堆叠结构102的额外层108，例如垂直地上覆于体育场结构110的堆叠结构102的额外层108。举例来说，堆叠结构102的额外层108的边缘可界定一或多个额外体育场结构，所述一或多个额外体育场结构垂直地上覆于体育场结构110且从体育场结构110水平地偏移。沟槽127可填充有至少一种介电填充材料，例如以下各项中的一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)，及至少一种介电碳氮化物材料(例如，SiOxCzNy)，及非晶碳。在一些实施例中，沟槽127填充有SiO2。
参考图1B，堆叠结构102可在与X方向正交的Y方向上由狭槽136分割。在一些实施例中，狭槽136完全垂直地(例如，沿图1A中所展示的Z方向)延伸穿过堆叠结构102。狭槽136可将堆叠结构102划分(例如，在Y方向上)成多个块138。狭槽136中的每一者可填充有至少一种介电填充材料，例如以下各项中的一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)，及至少一种介电碳氮化物材料(例如，SiOxCzNy)，及非晶碳。狭槽136内的介电填充材料可与沟槽127(图1A)内的介电填充材料大体上相同或可不同。在一些实施例中，狭槽136中的每一者填充有SiO2。
返回参考图1A，微电子装置结构100进一步包含下伏于堆叠结构102的源极层122及下伏于源极层122的导电布线层124(例如，金属化层)。导电布线层124可与源极层122的部分(例如，不同的导电结构)电连通(例如，通过一或多种导电互连结构)，且可将源极层122的部分电连接到包含微电子装置结构100的微电子装置(例如，存储器装置)的组件，如下文进一步详细所描述。
源极层122包含彼此水平(例如，在X方向上且在垂直于X方向的Y方向(图1B)上)分开的离散导电结构128(例如，离散导电岛状结构)。离散导电结构128可位于微电子装置结构100内彼此大体上相同的垂直位置(例如，在Z方向上)。至少一种介电材料126可环绕(例如，水平地环绕，垂直地环绕)且插置在(例如，在X方向上且在Y方向上(图1B))离散导电结构128之间。介电材料126可垂直地上覆于且垂直地下伏于源极层122的离散导电结构128，且还可水平地插入在源极层122的水平地邻近的离散导电结构128之间且将其分开。介电材料126可由以下各项中的一或多者形成且包含以下各项中的一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)，及至少一种介电碳氮化物材料(例如，SiOxCzNy)，及非晶碳。在一些实施例中，介电材料126包括SiO2。
离散导电结构128可各自个别地由至少一种导电材料形成且包含至少一种导电材料，例如以下各项中的一或多者：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、及导电金属碳化物，导电金属氧化物中的一或多种)，及至少一种导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge及导电掺杂SiGe中的一或多者)。在一些实施例中，离散导电结构128由导电掺杂多晶硅形成且包含导电掺杂多晶硅。离散导电结构128中的每一者可个别地包含至少一种导电材料的大体上均质分布，或至少一种导电材料制成的大体上异质分布。在一些实施例中，源极层122的离散导电结构128中的每一者展现导电材料的大体上均质分布。在额外实施例中，源极层122的离散导电结构128中的至少一者(例如，每一者)展现至少一种导电材料的大体上异质分布。举例来说，离散导电结构128可个别地由至少两种不同导电材料的堆叠形成，且包含所述堆叠。在一些实施例中，离散导电结构128具有彼此大体上相同的材料组合物及相同的材料分布。举例来说，可通过图案化(例如，使用预定遮罩配置)导电材料来形成(例如，大体上同时地形成)离散导电结构128。
离散导电结构128可各自个别地展现任何所要几何配置(例如，尺寸及形状)及间隔。可至少部分地基于微电子装置结构100的其它组件的配置及位置来选择离散导电结构128的几何配置及间隔。在一些实施例中，离散导电结构128中的一或多者(例如，每一者)展现大致四边形(例如，大致矩形，大致正方形)的水平剖面形状。离散导电结构128中的每一者可展现与离散导电结构128中的每一者大体上相同的几何配置(例如，相同尺寸及相同形状)及水平间隔(例如，在X方向上，在正交于X方向的Y方向上(图1B))，或离散导电结构128中的至少一些可展现与离散导电结构128中的至少一些其它者不同的几何配置(例如，一或多个不同尺寸、不同形状)及/或不同的水平间距。在一些实施例中，离散导电结构128至少部分地不均匀地间隔开。举例来说，至少一些水平邻近的离散导电结构128可与至少一些其它水平邻近的离散导电结构128彼此间隔开不同的距离。
参考图1B，在一些实施例中，堆叠结构102的块138中的每一者个别地包含四(4)行垂直地(例如，在Z方向(图1A)上)在其下方且大体上经局限在其水平边界内(例如，在Y方向上及在X方向上)的离散导电结构128。每一行离散导电结构128可在X方向上水平地延伸，且可个别地包含在源极层122(图1A)中包含的离散导电结构128的一部分。在额外实施例中，不同数目行的离散导电结构128垂直地位于堆叠结构102的块138中的一或多者(例如，每一者)下方且大体上经局限在其水平边界内。举例来说，堆叠结构102的块138中的每一者可个别地包含多于四(4)行垂直地在其下方且大体上经局限在其水平边界内的离散导电结构128，或堆叠结构102的块138中的每一者可个别地包含少于四(4)行的垂直地在其下方且大体上经局限在其水平边界内的离散导电结构128。另外，如在图1B中所展示，离散导电结构128列还可垂直地定位在堆叠结构102下方(例如，在Z方向上(图1A))，且可在正交于X方向Y方向上水平地延伸。在一些实施例中，对于堆叠结构102的块138中的每一者，三(3)列的离散导电结构128完全定位于体育场结构110的中心区域116的X方向上的水平边界内，且两(2)列的离散导电结构部分(例如，并非完全)定位在体育场结构110的中心区域116的X方向上的水平边界内。在另外实施例中，将不同数量(例如，大于三(3)、小于三(3))列的离散导电结构128完全定位在体育场结构110的中心区域116的X方向上的水平边界内，及/或不同数量(例如，少于两(2))列的离散导电结构128部分地定位在体育场结构110的中心区域116的X方向上的水平边界内。
返回参考图1A，举例来说，与从体育场结构110的中心区域116的水平边界且在其之间连续水平地延伸的单个导电结构相比，在体育场结构110的中心区域116的水平边界内的源极层122的离散导电结构128可在例如将离散填充材料(例如，SiO2)形成(例如，沉积)在至少部分地由体育场结构110界定的沟槽127内期间具有经改进抗分层性。离散导电结构128的区段性质以及环绕并插置在离散导电结构128之间的介电材料126可例如较佳地处置由介电填充材料的形成所施加的应力，所述应力原本可至少部分地将常规连续导电结构从垂直地在其下方的材料分层。
仍参考图1A，源极层122的离散导电结构128中的一些可电连接到导电布线层124，且源极层122的离散导电结构128中的其它者可与导电布线层124电隔离。举例来说，源极层122的离散导电结构128中的一些可电连接(例如，通过垂直地延伸导电互连结构)到导电布线层124内的导电布线结构129(例如，水平延伸的导电结构)。继而，导电布线层124的导电布线结构129可电连接到垂直地下伏于微电子装置结构100的源极层122下方的额外结构及/或装置(例如，后段工艺(BEOL)装置；控制逻辑装置，例如包含互补金属氧化物半导体(CMOS)电路系统的控制逻辑装置)。一或多个介电材料(例如，至少一种介电氧化物材料材料、至少一种介电氮化物材料、至少一种介电氮氧化物材料、至少一种介电羧基氮化物材料及非晶碳中的一或多种)可水平地插置在导电布线层124的导电布线结构129之间。
继续参考图1A，微电子装置结构100进一步包含至少一个掩蔽结构130，所述掩蔽结构在体育场结构110的中心区域116的水平边界内垂直地上覆于源极层122的离散导电结构128。掩蔽结构130可个别地包含垂直地上覆且大体上水平地覆盖介电材料126的部分的整体区段131(例如，整体部分、整体段)，所述部分水平地插置在体育场结构110的中心区域116的水平边界内的源极层122的离散导电结构128之间。另外，如在图1A中所展示，掩蔽结构130可进一步包含垂直地延伸穿过其中且在垂直地下伏于掩蔽结构130的源极层122的离散导电结构128中的一些的水平边界内的开口132。开口132可水平地安置在掩蔽结构130的整体区段131之间，且可具有小于垂直地在其下方离散导电结构128的水平区域的水平区域。因此，掩蔽结构130的整体区段131可与垂直地下伏于掩蔽结构130的源极层122的离散导电结构128中的一些水平地重叠。掩蔽结构130可位于垂直地下伏于源极层122的离散导电结构128的介电材料126的额外部分内。介电材料126可例如环绕掩蔽结构130的外周边(例如，最外部的水平及垂直边界)，且还可填充掩蔽结构130中的开口132。
掩蔽结构130可由至少一种材料形成且包含至少一种材料，所述至少一种材料具有与环绕并插置在离散导电结构128之间的介电材料126选择性地不同的蚀刻。举例来说，在与用于通过至少一种材料移除过程(例如，至少一种截断过程)形成体育场结构110(以及因此形成沟槽127)的至少一种蚀刻剂交互作用期间，掩蔽结构130可较之介电材料126相对较多移除抵抗性。掩蔽结构130可保护垂直地在其下方且水平地插置在源极层122的离散导电结构128之间的介电材料126的部分在材料移除过程期间未移除。通过保护介电材料126的部分在材料移除过程期间未移除，掩蔽结构130还可阻止或防止对垂直地下伏于微电子装置结构100的源极层122的一或多个结构(例如，导电布线层124的一或多个导电布线结构129中的一或多者)的非所要损坏。
作为非限制性实例，掩蔽结构130可由至少一种导电材料形成且包含至少一种导电材料，例如以下各项中的一或多者：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、及导电金属碳化物，导电金属氧化物中的一或多种)，及至少一种导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge、导电掺杂SiGe中的一或多者)。在一些实施例中，掩蔽结构130由W(例如，元素W)形成且包含W(例如，元素W)。在额外实施例中，掩蔽结构130可由以下各项中的一或多者形成且包含以下各项中的一或多者：在与用于形成体育场结构110的至少一种蚀刻剂交互作用期间较之介电材料126具有较多移除抵抗性的至少一种半导体材料，及/或在与用于形成体育场结构110的至少一种蚀刻剂交互作用期间较之介电材料126具有较多移除抵抗性的至少一种其它介电材料。掩蔽结构130可包含材料(例如，导电材料、半导体材料、介电材料)的大体上均质分布，或材料的大体上异质分布。在一些实施例中，掩蔽结构130具有导电材料(例如，W)的大体上均质分布。在另外实施例中，掩蔽结构130具有一或多种材料的大体上异质分布。举例来说，掩蔽结构130可由至少两种不同材料的堆叠形成，且包含所述堆叠。
掩蔽结构130可展现所要几何配置及所要水平位置(例如，在体育场结构110的中心区域116的水平边界内)。如下文进一步详细描述，可至少部分地基于微电子装置结构100的其它组件(例如，堆叠结构102；体育场结构110的中心区域116；源极层122的离散导电结构128)的几何配置及水平位置来选择掩蔽结构130的几何配置及水平位置。举例来说，掩蔽结构130可具有与微电子装置结构100的其它组件的几何配置及水平位置互补的几何配置及水平位置，以便阻止(例如，大体上防止)垂直地在其下方且水平地插置在源极层122的离散导电结构128之间的介电材料126的部分免在用于形成堆叠结构102中的体育场结构110(且因此形成沟槽127)的一或多个过程(例如，常规截断过程)期间经移除。
参考图1B，在堆叠结构102的每一块138的水平边界内(例如，在X方向上，在Y方向上)，掩蔽结构130可经水平地定位，使得其整体区段131插入在体育场结构110的中心区域116的水平边界内的源极层122的水平地邻近的离散导电结构128之间。掩蔽结构130的最外部水平边界(例如，在X方向上的宽度W，及在Y方向上的长度L)可小于体育场结构110的中心区域116的水平边界内的块138的部分的最外部水平边界。举例来说，对于堆叠结构102的每一块138，掩蔽结构130可横跨位于体育场结构110的中心区域116的水平边界内的并非全部离散导电结构128水平地(例如，在X方向及Y方向上)延伸。如在图1B中所展示，对于堆叠结构102的每一块138，掩蔽结构130可在X方向上横跨至少部分地位于体育场结构110的中心区域116的水平边界内的离散导电结构128的并非全部列水平地延伸，且可在Y方向上横跨位于体育场结构110的中心区域116的水平边界内的离散导电结构128的并非所有行水平地延伸。作为非限制性实例，如果对于堆叠结构102的个别块138，四(4)行且(5)列离散导电结构128至少部分地位于体育场结构110的中心区域116的水平边界内，那么掩蔽结构130可在Y方向上横跨且越过(4)四行离散导电结构128中的中间两(2)者水平地延伸，但可不在Y方向上横跨(4)四行离散导电结构128中的外部两(2)者大体上水平地延伸；且可在X方向上横跨且越过(5)五行离散导电结构128中的中间三(3)者水平地延伸，但可不在X方向上横跨(5)五列离散导电结构128中的外部两(2)者大体上水平延伸。在此类实施例中，对于堆叠结构102的个别块138，仅六(6)个离散导电结构128完全位于掩蔽结构130的最外部水平边界内。如图1B中所展示，掩蔽结构130可使离散导电结构128中的中间两(2)者(例如，在Y方向上)部分水平地重叠(例如，在X方向上)在(5)五列离散导电结构128中的外部两(2)者中的每一者内，但可未使离散导电结构128中的任一者水平地重叠(例如，在Y方向上)重叠在(4)四行离散导电结构128中的外部两(2)者内。在一些实施例中，掩蔽结构130在X方向上的宽度W在约3500纳米(nm)到约4500nm(例如，从约3750nm到约4250nm，从约3850nm到约4000nm)范围内，且掩蔽结构130在Y方向上的长度L在从约1000nm到约2000nm(例如，从约1250nm到约1750nm，从约1350nm到约1500nm)的范围内。
如在图1B中所展示，在一些实施例中，在堆叠结构102的个别块138的水平边界内的掩蔽结构130沿着水平中心线B1-B1在堆叠结构102的块138的Y方向上水平地居中。在其它实施例中，堆叠结构102的个别块138的水平边界内的掩蔽结构130在Y方向上从块138的水平中心线B1-B1水平地偏移。
继续参考图1B，在堆叠结构102的个别块138的水平边界内，掩蔽结构130中的每一开口132可围绕垂直地下伏于掩蔽结构130的个别离散导电结构128的水平中心水平地居中。另外，开口132可具有小于与其相关联的离散导电结构128的水平尺寸的水平尺寸(例如，在X方向及Y方向上)。因此，掩蔽结构130的整体区段131的部分133可与垂直地下伏于掩蔽结构130的离散导电结构128中的一些水平地重叠。在图1B中，用虚线描绘垂直地下伏于掩蔽结构130中的开口132且与其大体上水平地对准的离散导电结构128的水平区域，以更清楚地示出与离散导电结构128水平地重叠的整体区段131的部分133。可至少部分地基于以下各项来选择开口132中的每一者的水平大小及形状，掩蔽结构130的整体区段131与水平地毗邻于其的离散导电结构128之间水平地重叠的量(例如，量值)：离散导电结构128在体育场结构110的中心区域116的水平边界内的水平形状、水平大小及水平位置。在一些实施例中，与离散导电结构128重叠的掩蔽结构130的个别整体区段131的每一部分133与离散导电结构128重叠大于或等于约1纳米(nm)，例如大于或等于约5nm、大于或等于约10nm、大于或等于约20nm、大于或等于约30nm或在从约1nm到约30nm的范围内(例如，从约10nm到约30nm，从约20nm到约30nm，约30nm)。
返回参考图1A，任选地，介电衬里材料134可大体上覆盖且环绕水平边界(例如，例如界定开口132的内侧表面的侧表面，及外侧表面)及掩蔽结构130的下部垂直边界(例如，下部表面)。介电衬里材料134可经水平地插置在水平边界之间的掩蔽结构130的水平边界与介电材料126之间，且可垂直地插置在掩蔽结构130的垂直边界与介电材料126及源极层122的离散导电结构128中的每一者之间。如果存在，那么介电衬里材料134可由以下各项中的一或多者形成且包含以下各项中的一或多者：至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx及MgOx中的一或多者)、至少一种介电氮化物材料(例如，SiNy)、至少一种介电氮氧化物材料(例如，SiOxNy)，及至少一种介电碳氮化物材料(例如，SiOxCzNy)，及非晶碳。在一些实施例中，介电衬里材料134存在且包括SiO2。
因此，根据本公开的实施例，微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构、下伏于所述堆叠结构的源极层，及掩蔽结构。堆叠结构具有层，所述层各自包括导电结构及垂直地邻近所述导电结构的绝缘结构。体育场结构包括：前向楼梯结构，且具有包括所述层的边缘的台阶；反向楼梯结构，其与前向楼梯结构相对且具有包括所述层的额外边缘的额外台阶；及中心区域，其水平地插置在前向楼梯结构与反向楼梯结构之间。源极层包括在体育场结构的中心区域的水平边界内的离散导电结构。离散导电结构通过介电材料彼此水平地分开。掩蔽结构经局限在体育场结构的中心区域的水平边界内，且垂直地插置在源极层的离散导电结构与体育场结构的中心区域之间。所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分的区段。
根据本公开的实施例的微电子装置结构(例如，先前参考图1A及1B所描述的微电子装置结构100)可包含在本公开的微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)的实施例中。举例来说，图2示出微电子装置(包含微电子装置结构201的微电子装置200)的简化部分剖面图。微电子装置结构201可大体上类似于先前参考图1A及1B所描述的微电子装置结构100。
参考图2，微电子装置200包含堆叠结构202，所述堆叠结构包含布置成层208的导电结构204(例如，存取线板、字线板)及绝缘结构206的垂直交替(例如，在Z方向上)序列。堆叠结构202(包含其导电结构204及绝缘结构206)的层208可分别大体上类似于先前参考图1A及1B所描述的堆叠结构102(包含其导电结构104及绝缘结构106)的层108。另外，如在图2中所展示，堆叠结构102包含存储器阵列区域203及水平地邻近(例如，在X方向上)存储器阵列区域203的分布式体育场区域205。如下文进一步详细描述，微电子装置200进一步包含在堆叠结构102的不同水平区域(例如，存储器阵列区域203、分布式体育场区域205)的边界内的额外组件(例如，特征、结构、装置)。
在堆叠结构202的存储器阵列区域203的水平边界内(例如，在X方向上)，微电子装置200可包含垂直地延伸的柱状结构236、源极结构237(例如，源极板)、数字线240(例如，位线)及控制单元246。控制单元246可垂直地下伏(例如，在Z方向上)堆叠结构202的存储器阵列区域203。源极结构237可包含在垂直地插置于堆叠结构202与控制单元246之间的源极层222中。源极层222可包含在堆叠结构202的存储器阵列区域203的水平边界内的源极结构237，以及在堆叠结构202的分布式体育场区域205内的离散导电结构228。离散导电结构228可大体上类似于先前参考图1A及1B所描述的源极层122的离散导电结构128。数字线240可垂直地上覆于堆叠结构202的存储器阵列区域203。垂直地延伸的柱状结构236从数字线240或靠近其垂直地延伸，穿过堆叠结构202的存储器阵列区域203，且延伸到源极结构237或靠近源极结构237。
垂直地延伸的柱状结构236中的每一者可包含至少部分地由一或多个电荷存储结构(例如，电荷俘获结构，例如包括氧化物-氮化物-氧化物(“ONO”)材料的电荷俘获结构；浮动栅极结构)围绕的半导体柱(例如，多晶硅柱，硅锗柱)。堆叠结构202的层208的垂直地延伸的柱状结构236及导电结构204的交叉点可界定在堆叠结构202的存储器阵列区域203内彼此串联耦合的存储器胞元238的垂直延伸串。在一些实施例中，在堆叠结构202的每一层208内的导电结构204及垂直地延伸的柱状结构236的交叉点处形成的存储器胞元238包括所谓的“MONOS”(金属-氧化物-氮化物-氧化物-半导体)存储器胞元。在额外实施例中，存储器胞元238包括所谓的“TANOS”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器胞元，或所谓的“BETANOS”(带/阻障工程TANOS)存储器胞元，其中每一者为MONOS存储器胞元的子组。在其它实施例中，存储器胞元238包括所谓的“浮动栅极”存储器胞元，其包含浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平地插入在垂直地延伸的柱状结构236的中央结构与堆叠结构202的不同层208的导电结构204之间。微电子装置200可包含在堆叠结构202的存储器阵列区域203内的任何所要数量及分布的垂直地延伸的柱状结构236。
数字线240可垂直地上覆(例如，在Z方向上)于堆叠结构202的最上部层208上。数字线240中的至少一部分可定位在堆叠结构202的存储器阵列区域203的水平边界内(例如，在X方向上)。数字线240可由至少一种导电材料形成且包含至少一种导电材料，例如以下各项中的一或多者：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物及导电金属氧化物中的一或多种)，及至少一种导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge及导电掺杂SiGe中的一或多者)。可将数字线240电耦合到垂直地延伸的柱状结构236(例如，通过导电接触结构)。
源极层222的源极结构237可位于微电子装置结构100内与源极层222的离散导电结构228大体上相同的垂直位置(例如，在Z方向上)。至少一种介电材料(例如，先前参考图1A及1B所描述的介电材料126)可水平地插置在离散导电结构228与源极结构237之间，且还可水平地插置在离散导电结构228之间。换句话说，介电材料可水平地插入在源极层222的水平地邻近的离散导电结构228之间且将所述离散导电结构分开，且还可水平地插入在源极层222的源极结构237与离散导电结构228之间且将其分开。源极结构可由至少一种导电材料形成且包含至少一种导电材料，例如以下各项中的一或多者：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物及导电金属氧化物中的一或多种)，及至少一种导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge及导电掺杂SiGe中的一或多者)。在一些实施例中，源极结构237及离散导电结构228具有彼此大体上相同的材料组合物和基本相同的材料分布。举例来说，可通过图案化(例如，使用预定遮罩配置)相同的导电材料来形成(例如，大体上同时地形成)源极结构237及离散导电结构228。
控制单元246(例如，控制装置)可包含串驱动器电路系统、通过门、用于选择栅极的电路系统、用于选择导线的电路系统、用于放大信号的电路系统以及用于感测信号的电路系统中的一或多者。在一些实施例中，控制单元246大体上经局限在堆叠结构202的存储器阵列区域203的水平边界内。举例来说，控制单元246可电耦合到数字线240、源极层222的源极结构237及导电布线结构229。在一些实施例中，控制单元246包含CMOS电路系统。在此类实施例中，控制单元246可经表征为具有“阵列下CMOS”(“CuA”)配置。
继续参考图2，在堆叠结构202的分布式体育场区域205的水平边界内(例如，在X方向上)，微电子装置200可包含分布在堆叠结构202内的体育场结构210。体育场结构210中的每一者可个别地包含：前向楼梯结构212，其包含由层208中的一些的边缘界定的台阶218(例如，接触区域)；反向楼梯结构214，其包含由层208中的一些的额外边缘界定的额外台阶220(例如，接触区域)；及中心区域216，其水平地插置在前向楼梯结构212与反向楼梯结构214之间。前向楼梯结构212(包含其台阶218)、反向楼梯结构214(包含其额外台阶220)以及中心区域216可分别与先前参考图1A及1B所描述的前向楼梯结构112(包含其台阶118)、反向楼梯结构114(包含其额外台阶120)以及体育场结构110的中心区域116大体上相似。另外，在堆叠结构202的分布式体育场区域205的水平边界内，微电子装置200可进一步包含导电接触结构242(例如，存取线接触、字线接触)，其接触(例如，物理接触、电接触)体育场结构210的台阶218及/或额外台阶220以提供对堆叠结构202的导电结构204的电接达；从导电接触结构242及控制单元246且在其间延伸的导电布线结构229(例如，存取线布线结构、字线布线结构)；掩蔽结构230；及源极层222的离散导电结构228。
如在图2中所展示，堆叠结构202的分布式体育场区域205可包含定位于堆叠结构202内彼此不同的高度处的多个(例如，多于一个)体育场结构210。举例来说，堆叠结构102的分布式体育场区域205可包含：第一体育场结构210A；第二体育场结构210B，其在堆叠结构202内相对高于第一体育场210A的垂直位置处(例如，在Z方向上)；第三体育场结构210C，其位于堆叠结构202内相对高于第二体育场接结构210B的垂直位置处；以及第四体育场结构210D，其位于堆叠结构202内相对高于第三体育场结构210C的垂直位置处。不同体育场结构210(例如，第一体育场结构210A、第二体育场结构210B、第三体育场结构210C、第四体育场结构210D)的不同垂直位置准许在不同体育场结构210的不同垂直位置处的层208的导电结构204与微电子装置200的其它组件(例如，控制单元246)之间的电连接。举例来说，如在图2中所展示，第一体育场结构210A的垂直位置可有利于与堆叠结构202的相对下部层208的导电结构204的电连接；第二体育场结构210B的垂直位置可有利于与堆叠结构202的相对较高层208的导电结构204的电连接；第三体育场结构210C的垂直位置可有利于与堆叠结构202的相对较高层208的导电结构204的电连接；且第四体育场结构210D的垂直位置可有利于与堆叠结构202的相对较高层208的导电结构204的电连接。举例来说，第一体育场结构210A可对应于先前参考图1A及1B所描述的体育场结构110。
堆叠结构202的分布式体育场区域205可包含体育场结构210的任何所要数量及分布(例如，间隔及布置)。如在图2中所展示，在一些实施例中，堆叠结构202的分布式体育场区域205包含四(4)个体育场结构210；体育场结构210大体上一致地(例如，相等地，均匀地)间隔开；且堆叠结构202内的体育场结构210的垂直位置(例如，在Z方向上)在从堆叠结构202的存储器阵列区域203(且因此，其垂直地延伸的柱状结构236)水平地延伸的方向(例如，X方向)上变得较深(例如，垂直地距堆叠结构202的最上部表面较远，垂直地较靠近堆叠结构202的最下部表面)。在额外实施例中，堆叠结构202的分布式体育场区域205可包含与图2中所描绘的体育场结构不同数量的体育场结构210及/或不同分布的体育场结构210。举例来说，堆叠结构202的分布式体育场区域205可包含多于四(4)个体育场结构210(例如，大于或等于五(5)个体育场结构210、大于或等于十(10)个体育场结构210、大于或等于二十五(25)个体育场结构210、大于或等于五十(50)个体育场结构210)，或小于四(4)个体育场结构体育场结构210(例如，小于或等于三(3)个体育场结构210，小于或等于二(2)个体育场结构210，仅一(1)个体育场结构210)。作为另一实例，体育场结构210可至少部分地不一致地(例如，不相等地，不均匀地)间隔开，使得体育场结构210中的至少一者与水平地(例如，在X方向上)邻近至少一个体育场结构210的体育场结构210中的至少两个(2)其它者分离不同(例如，不相等)距离。作为额外非限制性实例，堆叠结构202内的体育场结构210的垂直位置(例如，在Z方向上)可在水平地延伸远离堆叠结构202的存储器阵列区域203的方向(例如，X方向)上变得较浅(例如，垂直地较靠近于堆叠结构202的最上部表面，垂直地距堆叠结构202的最下部表面较远)，或可在水平地延伸远离堆叠结构202的存储器阵列区域203的方向上以另一方式(例如，可在相对较深垂直位置与相对较深垂直位置之间交替，可在相对较浅垂直位置与相对较深垂直位置之间交替)变化。
继续参考图2，可将堆叠结构202的分布式体育场区域205内的掩蔽结构230定位在第一体育场结构210A的中心区域216的水平边界内。掩蔽结构230可垂直地插置在第一体育场结构210A与源极层222的离散导电结构228之间。掩蔽结构230可大体上类似于先前参考图1A及1B所描述的掩蔽结构130。
仍参考图2，导电接触结构242可在体育场结构210的台阶218及/或额外台阶220处耦合到层208的导电结构204，且可将导电结构204电耦合到微电子装置200的导电布线结构229(且因此控制单元246)。导电接触结构242可由至少一种导电材料形成且包含至少一种导电材料，例如以下各项中的一或多者：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物及导电金属氧化物中的一或多种)，及至少一种导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge及导电掺杂SiGe中的一或多者)。导电接触结构242中的每一者可具有大体上相同的材料组合物，或导电接触结构242中的至少一者可具有与导电接触结构242中的至少另一者不同的材料组合物。
堆叠结构202的层208中的每一者可在体育场结构210中的一或多者的台阶218及/或额外台阶220中的一或多者处耦合到导电接触结构242中的至少一者。对于体育场结构210(例如，第一体育场结构210A、第二体育场结构210B、第三体育场结构210C、第四体育场结构210D)中的每一者，导电接触结构242可形成在其单个(例如，仅一个)楼梯结构(例如，其前向楼梯结构212，或其反向楼梯结构214)上或上方，或可形成在其楼梯结构(例如，前向楼梯结构212及其反向楼梯结构214)中的多者(例如，多于一者)上或其上方。另外，形成在相同体育场结构210(例如，第一体育场结构210A、第二体育场结构210B，第三体育场结构210C或第四体育场结构210D)的相同楼梯结构(例如，前向楼梯结构212或反向楼梯结构214)上或上方的导电接触结构242可彼此大体上水平对准(例如，在与图2中所展示X方向正交的水平方向上)，或可彼此至少部分地未对准(例如，偏移)(例如，在与图2中所展示的X方向正交的水平方向上)。
继续参考图2，导电布线结构229可电连接导电接触结构242及控制单元246的控制逻辑装置(例如，串驱动器)。导电布线结构229可例如从导电接触结构242延伸穿过堆叠结构202的分布式体育场区域205且到达控制单元246的控制逻辑装置。如在图2中所展示，导电布线结构229可包含水平延伸的导电布线结构229A，垂直地延伸的导电布线结构229B及额外水平延伸的导电布线结构229C。水平延伸的导电布线结构229A中的至少一些可从导电接触结构242(例如，在X方向及Y方向中的一或多者上)水平延伸到垂直地延伸的导电布线结构229B中的至少一些，且额外水平延伸的导电布线结构229C中的至少一者可从垂直地延伸的导电布线结构229B(例如，在X方向及Y方向中的一或多者上)水平地延伸到控制单元246。因此，导电布线结构229可形成控制单元246的控制逻辑装置与堆叠结构202的不同层208的导电结构204之间的电连接以提供对与导电结构204的电接达(例如，用于读取、写入或擦除与堆叠结构202的存储器阵列区域203内的存储器胞元238相关联的数据)。
导电布线结构229可由至少一种导电材料形成且包含至少一种导电材料，例如以下各项中的一或多者：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物及导电金属氧化物中的一或多种)，及至少一种导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge及导电掺杂SiGe中的一或多者)。导电布线结构229中的每一者可具有大体上相同的材料组合物，或导电布线结构229中的至少一者可具有与导电布线结构229中的至少另一者不同的材料组合物。
因此，根据本公开的实施例，一种存储器装置包括堆叠结构、体育场结构、离散导电结构、导电掩蔽结构及存储器胞元串。堆叠结构包括布置成层的导电结构及绝缘结构的垂直交替序列。层中的每一者个别地包括导电结构中的至少一者及绝缘结构中的至少一者。体育场结构在堆叠结构内，且包括相对楼梯结构，所述楼梯结构个别地具有台阶，所述台阶包括至少一些层的水平端部；及水平地介入在相对楼梯结构之间的中心区域。离散导电结构下伏于堆叠结构。一组离散导电结构位于体育场结构的中心区域的水平边界内。导电掩蔽结构插置在离散导电结构与体育场结构的中心区域之间。存储器胞元串垂直地延伸穿过堆叠结构。
此外，根据本公开的又一实施例，一种3D NAND快闪存储器装置包括堆叠结构、源极层、掩蔽结构及半导体柱状结构。堆叠结构包括布置成层的垂直交替的导电结构及绝缘结构。堆叠结构进一步包括分布式体育场区域及水平地邻近所述分布式体育场区域的存储器阵列区域。分布式体育场区域包括在堆叠结构内位于彼此不同的垂直位置处的体育场结构。体育场结构各自个别地包括：前向楼梯结构，所述前向楼梯结构包括层的一部分的边缘；反向楼梯结构，其与前向楼梯结构成镜像且包括所述层的部分的额外边缘；及水平地插置在前向楼梯结构与反向楼梯结构之间的中心区域。源极层垂直地下伏于堆叠结构，且包括在堆叠结构的存储器阵列区域的水平边界内的源极结构，及在堆叠结构的分布式体育场区域的水平边界内的离散导电结构。掩蔽结构垂直地插置于离散导电结构与堆叠结构之间，且大体上水平地经局限在位于堆叠结构内的相对下部垂直位置处的体育场结构中的一者的中心区域的水平边界内。半导体柱状结构在堆叠结构的存储器阵列区域的水平边界内且垂直地延伸穿过堆叠结构。
在额外实施例中，本公开的微电子装置结构可包含与先前参考图1A及1B所描述的微电子装置结构100(以及先前参考图2所描述的微电子装置200的微电子装置结构201)的特征(例如，结构、材料、层)不同的特征(例如，结构、材料、层)。举例来说，图3A为根据本公开的额外实施例的微电子装置(例如，半导体装置；存储器装置，例如3DNAND快闪存储器装置)的微电子装置结构300的简化局部剖面图。图3B为图3A中所展示的微电子装置结构100的段A2(例如，部分、区域)的简化局部俯视图。为了清楚及易于理解图式及相关描述，在图3B中已省略微电子装置结构300的上覆于微电子装置结构300的相对垂直下部组件的一些垂直较高组件(例如，特征、结构、装置)，专注于图3B中的微电子装置结构300的特定方面。在整个图3A及3B及下文相关联描述中，在功能上类似于先前参考图1A及1B中的一或多者所描述的微电子装置结构100的特征的特征(例如，结构、材料、区域)用100递增的相似参考编号指代。为了避免重复，本文中未详细描述图3A及3B中所展示的所有特征。而是，除非下文另有描述，否则在图3A及3B中，由参考编号(其为先前参考图1A及1B中的一或多者所描述的特征的参考编号的100递增)指定的特征将理解为大体上类似于先前所描述的特征且以与先前所描述的特征大体上相同的方式形成。
共同参考图3A及3B，微电子装置结构300的源极层322(图3A)的配置可不同于先前参考图1A及1B所描述的微电子装置结构100的源极层122(图1B)的配置。举例来说，如在图3A中所描绘，微电子装置结构300的源极层322可包含离散导电结构328及额外离散导电结构323。源极层322的个别额外离散导电结构323可具有比源极层322的个别离散导电结构328相对较大的水平尺寸，且可水平地插置(例如，在X方向上)在源极层322的一些水平邻近的离散导电结构328之间。
在微电子装置结构300的堆叠结构302的个别块338(图3B)的水平边界内，单个(例如，仅一个)额外离散导电结构323可定位在体育场结构310的中心区域316的水平边界内。额外离散导电结构323可在第一水平方向(例如，X方向)上横跨中心区域316从体育场结构310的前向楼梯结构312的垂直最下部台阶318的水平边界处或其内的位置连续延伸到体育场结构310的反向楼梯结构314的垂直最下部额外台阶320的水平边界处或其内的位置。另外，如在图3B中所展示，额外离散导电结构323可在与第一方向正交的第二水平方向(例如，Y方向)上横跨中心区域316从位于水平地邻近块338的第一侧的第一狭槽处或水平地接近所述第一狭槽的位置连续延伸到水平地邻近块338的第二相对侧的第二狭槽336处或水平接近第二狭槽336的另一位置。如在图3B中所展示，额外离散导电结构323可横跨体育场结构310的中心区域316的大体上所有水平区域水平地延伸。堆叠结构302的个别块338(图3B)的水平边界内的离散导电结构328(图3A)可各自位于体育场结构310的中心区域316的水平边界外部。
源极层322的额外离散导电结构323可各自个别地展现与垂直于其上方的体育场结构310的中心区域316的水平形状互补的水平剖面形状。在一些实施例中，额外离散导电结构323中的一或多者(例如，每一者)展现大体上四边形(例如，大体上矩形、大体上正方形)的水平剖面形状。额外离散导电结构323中的每一者可展现出与额外离散导电结构323中的彼此大体上相同的几何配置(例如，相同的尺寸及相同的形状)，或额外离散导电结构323中的至少一者可展现额外离散导电结构323中的至少另一者不同的几何配置(例如，一或多个不同尺寸、不同形状)。
如在图3B中所展示，在一些实施例中，堆叠结构302的个别块338的水平边界内的每一额外离散导电结构323在堆叠结构302的块338的Y方向上沿着水平中心线B2-B2水平地居中。在其它实施例中，堆叠结构302的个别块338的水平边界内的一或多个额外离散导电结构323在Y方向上从块338的水平中心线B2-B2水平地偏移。另外，参考图3A，源极层322的额外离散导电结构323可位于微电子装置结构300内的与源极层322的离散导电结构328大体上相同的垂直位置(例如，在Z方向上)处。
额外离散导电结构323可各自个别地由至少一种导电材料形成且包含至少一种导电材料，例如以下各项中的一或多者：至少一种金属(例如，W、Ti、Mo、Nb、V、Hf、Ta、Cr、Zr、Fe、Ru、Os、Co、Rh、Ir、Ni、Pa、Pt、Cu、Ag、Au及Al中的一或多种)、至少一种合金(例如，基于Co的合金、基于Fe的合金、基于Ni的合金、基于Fe及Ni的合金、基于Co及Ni的合金、基于Fe及Co的合金、基于Co及Ni及Fe合金、基于Al的合金、基于Cu的合金、基于Mg的合金、基于Ti的合金、钢、低碳钢及无锈钢中的一或多种)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、及导电金属碳化物，导电金属氧化物中的一或多种)，及至少一种导电掺杂半导体材料(例如，导电掺杂Si、导电掺杂Ge及导电掺杂SiGe中的一或多者)。额外离散导电结构323的材料组合物可与离散导电结构328的材料组合物大体上相同，或额外离散导电结构323的材料组合物可不同于离散导电结构328的材料组合物。在一些实施例中，额外离散导电结构323各自由导电掺杂多晶硅形成且包含导电掺杂多晶硅。额外离散导电结构323中的每一者可个别地包含至少一种导电材料的大体上均质分布，或至少一种导电材料制成的大体上异质分布。在一些实施例中，源极层322的额外离散导电结构323中的每一者展现导电材料的大体上均质分布。在额外实施例中，源极层322的额外离散导电结构323中的至少一者(例如，每一者)展现至少一种导电材料的大体上异质分布。额外离散导电结构323可例如个别地形成，且包含至少两个不同的导电材料堆叠。
如在图3A中所展示，至少一个介电材料326可水平地插置在离散导电结构328与额外离散导电结构323之间。换句话说，介电材料326可水平地插入在源极层322的额外离散导电结构323与离散导电结构328之间且将其分开。
如在图3A及3B中所展示，微电子装置结构300可大体上无分别类似于先前参考图1A及1B所描述的微电子装置结构100的掩蔽结构130及介电衬里材料134的掩蔽结构及介电衬里材料。举例来说，在具有堆叠结构302的体育场结构310的中心区域316的水平边界内，仅介电材料326可存在于垂直地插入在堆叠结构302的最下部垂直边界与源极层322的额外离散导电结构323的最上部垂直边界之间的空间内。额外离散导电结构323的配置及位置可在用于形成体育场结构310(且因此沟槽327)的至少一种材料移除过程期间大体上阻止或防止对垂直地下伏于源极层322的一或多个结构(例如，导电布线层324的导电布线结构329中的一或多者)的非所要损坏，而不必在堆叠结构302的最下部垂直边界与额外离散导电结构323的最上部垂直边界之间垂直地形成掩蔽结构(例如，掩蔽结构130(图1A及1B))。
微电子装置结构300可包含在本公开的微电子装置的实施例中。举例来说，微电子装置结构300可包含在先前参考图2所描述的微电子装置200内，代替微电子装置结构201(如先前所描述，其可与先前参考图1A及1B所描述的微电子装置结构100大体上相似)。
因此，根据本公开的实施例，微电子装置包括堆叠结构、在堆叠结构内的体育场结构，及垂直地在所述堆叠结构下面的源极层。堆叠结构包括层，所述层各自包括导电结构及垂直地邻近导电结构的介电结构。体育场结构在堆叠结构内，且包括相对楼梯结构及中心区域。相对楼梯结构彼此成镜像，且各自具有包括层中的至少一些的边缘的台阶。中心区域水平地插置在相对楼梯结构之间。源极层在堆叠结构的垂直下面，且包括离散导电结构及额外离散导电结构。离散导电结构在体育场结构的相对楼梯结构的水平边界内。额外离散导电结构在体育场结构的中心区域的水平边界内，且具有相对大于离散导电结构中的一或多者的水平尺寸。
根据本公开的实施例的微电子装置结构(例如，先前参考图1A及1B所描述的微电子装置结构100；先前参考图3A及3B所描述的微电子装置结构300)及微电子装置(例如，先前参考图2所描述的微电子装置200)可用于本公开的电子系统的实施例中。举例来说，图4为根据本公开的实施例的说明性电子系统400的框图。电子系统400可包括例如计算机或计算机硬件组件、服务器或其它网络硬件组件、蜂窝电话、数字相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、具有Wi-Fi或蜂窝功能的平板计算机，例如例如
Figure BDA0003892951350000261
或
Figure BDA0003892951350000262
平板计算机、电子书、导航装置等。电子系统400包含至少一个存储器装置402。举例来说，存储器装置402可包括先前本文中所描述的微电子装置结构(例如，先前参考图1A及1B所描述的微电子装置结构100)及微电子装置(例如，先前参考图2所描述的微电子装置200)中的一或多者的实施例。电子系统400可进一步包含至少一个电子信号处理器装置404(通常被称为“微处理器”)。电子信号处理器装置404可任选地包含微电子装置结构(例如，先前参考图1A及1B所描述的微电子装置结构100；先前参考图3A及3B所描述的微电子装置结构300)及微电子装置(例如，先前参考图2所描述的微电子装置200)中的一或多者的实施例。虽然在图4中将存储器装置402及电子信号处理器装置404描绘为两(2)个单独的装置，但在额外实施例中，具有存储器装置402及电子信号处理器装置404的功能性的单个(例如，仅一个)存储器/处理器装置包含在电子系统400中。在此类实施例中，存储器/处理器装置可包含本文中先前所描述的微电子装置结构(例如，先前参考图1A及1B所描述的微电子装置结构100)及微电子装置(例如，先前参考图2所描述的微电子装置200)中的一或多者。电子系统400可进一步包含一或多个输入装置406，用于由用户将信息输入到电子系统400，例如，鼠标或其它指针装置、键盘、触摸板、按钮或控制面板。电子系统400可进一步包含用于将信息(例如，视觉或音频输出)输出到用户的一或多个输出装置408，例如例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置406及输出装置408可包括可用以将信息输入到系统400及将视觉信息输出到用户两者的单个触摸屏装置。输入装置406及输出装置408可与存储器装置402及电子信号处理器装置404中的一或多者电通信。
因此，根据本公开的实施例，电子系统包括输入装置、输出装置、可操作地耦合到输入装置及输出装置的处理器装置，以及可操作地耦合到处理器装置的存储器装置。所述存储器装置包括至少一个微电子装置结构，所述微电子装置结构包括堆叠结构、体育场结构、源极层及掩蔽结构。堆叠结构包括层，所述层各自包括导电结构及垂直地邻近导电结构的介电结构。体育场结构在堆叠结构内，且展现包括所述层中的至少一些的边缘的台阶。源极层在堆叠结构的垂直下面，且包括在体育场结构的水平边界内的离散导电结构。掩蔽结构大体上经局限在体育场结构的水平中心区域的水平边界内，无台阶。掩蔽结构包括至少一种掩蔽材料，所述至少一种掩蔽材料在体育场结构的水平中心区域的水平边界内的源极层的离散导电结构中的一些之间水平地延伸且与其部分水平地重叠。
与常规结构、常规装置及常规系统相比，本公开的结构(例如，微电子装置结构100、微电子装置结构300)、装置(例如，微电子装置200)及系统(例如，电子装置400)有利地促进以下各项中的一或多者：经改进性能、可靠性及耐久性、较低成本，增加组件小型化、经改进图案质量及较大封装密度。作为非限制性实例，与常规微电子装置配置相比，本公开的源极层及掩蔽结构的配置可降低对本公开的微电子装置的一或多个组件的非所要损坏(例如，非所要分层、非所要蚀刻)的风险。
下文陈述本公开的额外非限制实例性实施例。
实施例1：一种微电子装置，其包括：堆叠结构，其具有层，所述层各自包括导电结构及绝缘结构，所述绝缘结构垂直地邻近所述导电结构；体育场结构，其位于所述堆叠结构内且包括：前向楼梯结构，且具有包括所述层的边缘的台阶；反向楼梯结构，其与所述前向楼梯结构相对，且具有包括所述层的额外边缘的额外台阶；及中心区域，其水平地插置在所述前向楼梯结构与所述反向楼梯结构之间；源极层，其下伏于所述堆叠结构且包括在所述体育场结构的所述中心区域的水平边界内的离散导电结构，所述离散导电结构通过介电材料彼此水平地分开；及掩蔽结构，其经局限在所述体育场结构的所述中心区域的所述水平边界内且垂直地插置在所述源极层的所述离散导电结构与所述体育场结构的所述中心区域之间，所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述离散材料的部分的区段。
实施例2：根据实施例1所述的微电子装置，其中所述源极层包括：所述离散导电结构的行，其在第一水平方向上延伸；及所述离散导电结构的列，其在垂直于所述第一水平方向的第二水平方向上延伸。
实施例3：根据实施例1及2中任一实施例所述的微电子装置，其中所述源极层的所述离散导电结构包括导电掺杂多晶硅。
实施例4：根据实施例1到3中任一实施例所述的微电子装置，其中所述掩蔽结构的最外部水平边界小于所述体育场结构的所述中心区域的水平边界。
实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中所述掩蔽结构的所述区段中的一些与所述离散导电结构中的一些部分水平地重叠。
实施例6：根据实施例1到5中任一实施例所述的微电子装置，其进一步包括垂直地延伸穿过所述掩蔽结构且水平地定位在所述掩蔽结构的所述区段之间的开口。
实施例7：根据实施例6所述的微电子装置，其中所述掩蔽结构内的所述开口经局限在所述离散导电结构中的一些的水平边界内。
实施例8：根据实施例6及7中任一实施例所述的微电子装置，其中在所述掩蔽结构内的所述开口填充有介电填充材料。
实施例9：根据实施例1到8中任一实施例所述的微电子装置，其中所述掩蔽结构包括导电材料。
实施例10：根据实施例9所述的微电子装置，其中所述导电材料包括元素钨。
实施例11：一种微电子装置，其包括：堆叠结构，所述堆叠结构包括层，所述层各自包括导电结构及介电结构，所述介电结构垂直地邻近所述导电结构；体育场结构，其位于所述堆叠结构内且包括：相对楼梯结构，其彼此成镜像，且各自具有包括所述层中的至少一些的边缘的台阶；及中心区域，其水平地插置在所述相对楼梯结构之间；及源极层，其垂直地在所述堆叠结构下面且包括：离散导电结构，其在所述体育场结构的所述相对楼梯结构的水平边界内；及额外离散导电结构，其在所述体育结构的所述中心区域的水平边界内且具有相对大于所述离散导电结构中的一或多者的水平尺寸。
实施例12：根据实施例11所述的微电子装置，其中所述源极层的所述额外离散导电结构在第一水平方向横跨所述体育场结构的所述中心区域从所述体育场结构的所述相对楼梯结构中的第一者的垂直最下部台阶连续地延伸到所述体育场结构的所述相对楼梯结构中的第二者的垂直最下部台阶。
实施例13：根据实施例11所述的微电子装置，其中所述源极层的所述额外离散导电结构横跨所述体育场结构的所述中心区域的水平区域的大体上全部水平地延伸。
实施例14：根据实施例11到13中任一实施例所述的微电子装置，其中所述源极层的所述额外离散导电结构具有与所述源极层的所述离散导电结构大体上相同的垂直位置及大体上相同的材料组合物。
实施例15：一种存储器装置，其包括：堆叠结构，其包括布置成层的导电结构及绝缘结构的垂直交替序列，所述层中的每一者个别地包括所述导电结构中的至少一者及所述绝缘结构中的至少一者；体育场结构，其位于所述堆叠结构内且包括：相对楼梯结构，其个别地具有包括所述层中的至少一些的水平端的台阶；及中心区域，其水平地插入在所述相对地楼梯结构之间；离散导电结构，其下伏于所述堆叠结构，一组所述离散导电结构位于所述体育场结构的所述中心区域的水平边界内；导电掩蔽结构，其插置在所述离散导电结构与体育场结构的所述中心区域之间；及存储器胞元串，其垂直地延伸穿过所述堆叠结构。
实施例16：根据实施例15所述的存储器装置，其进一步包括：数字线，其上覆于所述堆叠结构且电耦合到所述存储器胞元串；源极结构，其下伏于所述堆叠结构且电耦合到所述存储器胞元串；导电接触结构，其在所述体育场结构的所述相对楼梯结构的所述台阶中的至少一些上；导电布线结构，其电耦合到所述导电接触结构；及控制装置，其电耦合到所述源极结构、所述数字线及所述导电布线结构。
实施例17：根据实施例16所述的存储器装置，其中所述源极结构及所述离散导电结构位于彼此大体上相同的垂直位置处。
实施例18：根据实施例15到17中任一实施例所述的存储器装置，其中所述导电掩蔽结构大体上经局限在所述体育场结构的所述中心区域的水平边界内，所述导电掩蔽结构在位于所述体育场结构的所述中心区域的所述水平边界内的并非全部所述一组所述离散导电结构上方水平地延伸。
实施例19：根据实施例18所述的存储器装置，其中导电掩蔽结构的水平中心与所述体育场结构的所述中心区域的水平中心大体上对准。
实施例20：根据实施例18所述的存储器装置，其中所述导电掩蔽结构进一步包括从中垂直地延伸穿过的开口，所述开口的水平中心与所述一组所述离散导电结构中的所述离散导电结构中的一些的水平中心大体上对准。
实施例21：根据实施例20所述的存储器装置，其进一步包括：介电材料，其水平地插置在所述一组所述离散导电结构中的水平邻近的离散导电结构之间，且垂直地插置在所述一组所述离散导电结构与所述导电掩蔽结构之间，并填充所述导电掩蔽结构内的所述开口。
实施例22：一种3D NAND快闪存储器装置，其包括：堆叠结构，其包括布置成层的垂直地交替的导电结构及绝缘结构，所述堆叠结构包括：分布式体育场区域，其包括位于堆叠结构内彼此不同的垂直位置处的体育场结构，所述体育场结构各自个别地包括：前向楼梯结构，其包括所述层的一部分的边缘；反向楼梯结构，其与所述前向楼梯结构成镜像且包括所述层的所述部分的额外边缘；及中心区域，其水平地插置在所述前向楼梯结构与所述反向楼梯结构之间；及存储器阵列区域，其水平地邻近所述分布式体育场区域；源极层，其垂直地下伏于所述堆叠结构且包括：源极结构，其在所述堆叠结构的所述存储器阵列区域的水平边界内；及离散导电结构，其在所述堆叠结构的所述分布式体育场区域的水平边界内；掩蔽结构，其垂直地插置在所述离散导电结构与所述堆叠结构之间，且大体上水平地经局限在位于所述堆叠结构内的相对下部垂直位置处的所述体育场结构中的一者的所述中心区域的水平边界内；及半导体柱状结构，其在所述堆叠结构的所述存储器阵列区域的水平边界内且垂直地延伸穿过所述堆叠结构。
实施例23：根据实施例22所述的3D NAND快闪存储器装置，其进一步包括：数字线，其垂直地上覆于所述堆叠结构的所述存储器阵列区域的水平边界且在所述水平边界内，所述半导体柱状结构与所述数字线及所述源极结构电通信；及控制装置，其垂直地上覆于所述存储器阵列区域的水平边界且在所述水平边界内，所述控制装置包括CMOS电路系统，所述CMOS电路系统与所述堆叠结构的所述层的所述源极结构、所述数字线及所述导电结构电通信。
实施例24：根据实施例22及23中任一实施例所述的3D NAND快闪存储器装置，其中所述源极层的所述离散导电结构通过至少一种介电材料彼此电隔离及与所述源极结构电隔离。
实施例25：根据实施例22到24中任一实施例所述的3D NAND快闪存储器装置，其中所述掩蔽结构包括导电材料，所述导电材料在所述离散导电结构中的一些之间水平地延伸且与其部分水平地重叠，所述离散导电结构在所述体育场结构中的一者的所述中心区域的所述水平边界内彼此水平地邻近。
实施例26：根据实施例25所述的3D NAND快闪存储器装置，其中所述掩蔽结构进一步包括垂直地延伸穿过所述导电材料且与所述离散导电结构中的一些水平地重叠的填充开口，所述填充开口中具有介电材料。
实施例27：根据实施例22到26中任一实施例所述的3D NAND快闪存储器装置，其进一步包括大体上覆盖并环绕所述掩蔽结构的水平边界及下部垂直边界的介电衬里材料。
实施例28：一种电子系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置，且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：堆叠结构，其包括层，所述层各自包括导电结构及垂直地邻近所述导电结构的介电结构；体育场结构，其位于所述堆叠结构内且展现包括所述层中的至少一些的边缘的台阶；源极层，其垂直地在所述堆叠结构下面且包括所述体育场结构的水平边界内的离散导电结构；及掩蔽结构，其大体上经局限在无所述台阶的所述体育场结构的水平中心区域的水平边界内，所述掩蔽结构包括至少一个掩蔽材料，所述至少一个掩蔽材料在所述源极层的所述离散导电结构中的一些之间水平地延伸且与其部分水平地重叠，所述离散导电结构在所述体育场结构的所述水平中心区域的所述水平边界内。
实施例29：根据实施例28所述的电子系统，其中所述存储器装置包括3D NAND快闪存储器装置。
虽然本公开容许各种修改及替代形式，但已在图式中以实例方式展示并在本文中详细描述具体实施例。然而，本公开不限于所公开的特定形式。而是，本公开将涵盖归属于由随附权利要求书及其合法等效形式的范围内的所有修改、等效及替代形式。

Claims (29)

1.一种微电子装置，其包括：
堆叠结构，其具有层，所述层各自包括导电结构及垂直地邻近所述导电结构的绝缘结构；
体育场结构，其位于所述堆叠结构内且包括：
前向楼梯结构，且具有包括所述层的边缘的台阶；
反向楼梯结构，其与所述前向楼梯结构相对，且具有包括所述层的额外边缘的额外台阶；及
中心区域，其水平地插置在所述前向楼梯结构与所述反向楼梯结构之间；
源极层，其下伏于所述堆叠结构且包括在所述体育场结构的所述中心区域的水平边界内的离散导电结构，所述离散导电结构通过介电材料彼此水平地分开；及
掩蔽结构，其经局限在所述体育场结构的所述中心区域的所述水平边界内，且垂直地插置在所述源极层的所述离散导电结构与所述体育场结构的所述中心区域之间，所述掩蔽结构包括区段，所述区段水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分。
2.根据权利要求1所述的微电子装置，其中所述源极层包括：
所述离散导电结构的行，其在第一水平方向上延伸；及
所述离散导电结构的列，其在正交于所述第一水平方向的第二水平方向上延伸。
3.根据权利要求1所述的微电子装置，其中所述源极层的所述离散导电结构包括导电掺杂多晶硅。
4.根据权利要求1所述的微电子装置，其中所述掩蔽结构的最外部水平边界小于所述体育场结构的所述中心区域的水平边界。
5.根据权利要求1所述的微电子装置，其中所述掩蔽结构的所述区段中的一些与所述离散导电结构中的一些部分水平地重叠。
6.根据权利要求1到5中任一权利要求所述的微电子装置，其进一步包括开口，所述开口垂直地延伸穿过所述掩蔽结构且水平地定位在所述掩蔽结构的所述区段之间。
7.根据权利要求6所述的微电子装置，其中所述掩蔽结构内的所述开口经局限在所述离散导电结构中的一些的水平边界内。
8.根据权利要求6所述的微电子装置，其中在所述掩蔽结构内的所述开口填充有介电填充材料。
9.根据权利要求1到5中任一权利要求所述的微电子装置，其中所述掩蔽结构包括导电材料。
10.根据权利要求9所述的微电子装置，其中所述导电材料包括元素钨。
11.一种微电子装置，其包括：
堆叠结构，其包括层，所述层各自包括导电结构及垂直地邻近所述导电结构的介电结构；
体育场结构，其位于所述堆叠结构内且包括：
相对楼梯结构，其彼此成镜像，且各自具有包括所述层中的至少一些的边缘的台阶；及
中心区域，其水平地插置在所述相对楼梯结构之间；及
源极层，其垂直地在所述堆叠结构下面且包括：
离散导电结构，其在所述体育场结构的所述相对楼梯结构的水平边界内；及
额外离散导电结构，其在所述体育场结构的所述中心区域的水平边界内，且具有相对大于所述离散导电结构中的一或多者的水平尺寸。
12.根据权利要求11所述的微电子装置，其中所述源极层的所述额外离散导电结构在第一水平方向横跨所述体育场结构的所述中心区域从所述体育场结构的所述相对楼梯结构中的第一者的垂直最下部台阶连续地延伸到所述体育场结构的所述相对楼梯结构中的第二者的垂直最下部台阶。
13.根据权利要求11所述的微电子装置，其中所述源极层的所述额外离散导电结构横跨所述体育场结构的所述中心区域的水平区域的大体上全部水平地延伸。
14.根据权利要求11到13中任一权利要求所述的微电子装置，其中所述源极层的所述额外离散导电结构具有与所述源极层的所述离散导电结构大体上相同的垂直位置及大体上相同的材料组合物。
15.一种存储器装置，其包括：
堆叠结构，其包括布置成层的导电结构及绝缘结构的垂直交替序列，所述层中的每一者个别地包括所述导电结构中的至少一者及所述绝缘结构中的至少一者；
体育场结构，其位于所述堆叠结构内且包括：
相对楼梯结构，其个别地具有包括所述层中的至少一些的水平端的台阶；及
中心区域，其水平地插入在所述相对楼梯结构之间；
离散导电结构，其下伏于所述堆叠结构，一组所述离散导电结构位于所述体育场结构的所述中心区域的水平边界内；
导电掩蔽结构，其插置在所述离散导电结构与体育场结构的所述中心区域之间；及
存储器胞元串，其垂直地延伸穿过所述堆叠结构。
16.根据权利要求15所述的存储器装置，其进一步包括：
数字线，其上覆于所述堆叠结构且电耦合到所述存储器胞元串；
源极结构，其下伏于所述堆叠结构且电耦合到所述存储器胞元串；
导电接触结构，其在所述体育场结构的所述相对楼梯结构的所述台阶中的至少一些上；
导电布线结构，其电耦合到所述导电接触结构；及
控制装置，其电耦合到所述源极结构、所述数字线及所述导电布线结构。
17.根据权利要求16所述的存储器装置，其中所述源极结构及所述离散导电结构位于彼此大体上相同的垂直位置处。
18.根据权利要求15到17中任一权利要求所述的存储器装置，其中所述导电掩蔽结构大体上经局限在所述体育场结构的所述中心区域的水平边界内，所述导电掩蔽结构在位于所述体育场结构的所述中心区域的所述水平边界内的并非全部所述一组所述离散导电结构上方水平地延伸。
19.根据权利要求18所述的存储器装置，其中导电掩蔽结构的水平中心与所述体育场结构的所述中心区域的水平中心大体上对准。
20.根据权利要求18所述的存储器装置，其中所述导电掩蔽结构进一步包括从中垂直地延伸穿过的开口，所述开口的水平中心与所述一组所述离散导电结构中的所述离散导电结构中的一些的水平中心大体上对准。
21.根据权利要求20所述的存储器装置，其进一步包括介电材料，所述介电材料水平地插置在所述一组所述离散导电结构中的水平邻近的离散导电结构之间，垂直地插置在所述一组所述离散导电结构与所述导电掩蔽结构之间，并填充所述导电掩蔽结构内的所述开口。
22.一种3D NAND快闪存储器装置，其包括：
堆叠结构，其包括布置成层的垂直交替的导电结构及绝缘结构，所述堆叠结构包括：
分布式体育场区域，其包括在堆叠结构内位于彼此不同的垂直位置处的体育场结构，所述体育场结构各自个别地包括：
前向楼梯结构，其包括所述层的一部分的边缘；
反向楼梯结构，其与所述前向楼梯结构成镜像，且包括所述层的所述部分的额外边缘；及
中心区域，其水平地插置在所述前向楼梯结构与所述反向楼梯结构之间；及
存储器阵列区域，其水平地邻近所述分布式体育场区域；
源极层，其垂直地下伏于所述堆叠结构且包括：
源极结构，其在所述堆叠结构的所述存储器阵列区域的水平边界内；及
离散导电结构，其在所述堆叠结构的所述分布式体育场区域的水平边界内；掩蔽结构，其垂直地插置于所述离散导电结构与所述堆叠结构之间，且大体上水平地经局限在位于所述堆叠结构内的相对下部垂直位置处的所述体育场结构中的一者的所述中心区域的水平边界内；及
半导体柱状结构，其在所述堆叠结构的所述存储器阵列区域的水平边界内且垂直地延伸穿过所述堆叠结构。
23.根据权利要求22所述的3D NAND快闪存储器装置，其进一步包括：
数字线，其垂直地上覆于所述堆叠结构的所述存储器阵列区域的水平边界且在所述水平边界内，所述半导体柱状结构与所述数字线及所述源极结构电通信；及
控制装置，其垂直地上覆于所述存储器阵列区域的水平边界且在所述水平边界内，所述控制装置包括CMOS电路系统，所述CMOS电路系统与所述堆叠结构的所述层的所述源极结构、所述数字线及所述导电结构电通信。
24.根据权利要求22所述的3D NAND快闪存储器装置，其中所述源极层的所述离散导电结构通过至少一种介电材料彼此电隔离及与所述源极结构电隔离。
25.根据权利要求22到24中任一权利要求所述的3D NAND快闪存储器装置，其中所述掩蔽结构包括导电材料，所述导电材料在所述离散导电结构中的一些之间水平地延伸且与其部分水平地重叠，所述离散导电结构在所述体育场结构中的一者的所述中心区域的所述水平边界内彼此水平地邻近。
26.根据权利要求25所述的3D NAND快闪存储器装置，其中所述掩蔽结构进一步包括垂直地延伸穿过所述导电材料且与所述离散导电结构中的一些水平地重叠的填充开口，所述填充开口中具有介电材料。
27.根据权利要求22到24中任一权利要求所述的3D NAND快闪存储器装置，其进一步包括大体上覆盖并环绕所述掩蔽结构的水平边界及下部垂直边界的介电衬里材料。
28.一种电子系统，其包括：
输入装置；
输出装置；
处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及
存储器装置，其可操作地耦合到所述处理器装置，且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：
堆叠结构，其包括层，所述层各自包括导电结构及垂直地邻近所述导电结构的介电结构；
体育场结构，其位于所述堆叠结构内且展现包括所述层中的至少一些的边缘的台阶；
源极层，其垂直地在所述堆叠结构下面，且包括在所述体育场结构的水平边界内的离散导电结构；及
掩蔽结构，其大体上经局限在无所述台阶的所述体育场结构的水平中心区域的水平边界内，所述掩蔽结构包括至少一种掩蔽材料，所述至少一种掩蔽材料在所述源极层的所述离散导电结构中的一些之间水平地延伸且与其部分水平地重叠，所述离散导电结构在所述体育场结构的所述水平中心区域的所述水平边界内。
29.根据权利要求28所述的电子系统，其中所述存储器装置包括3D NAND快闪存储器装置。
CN202180028999.9A 2020-03-17 2021-02-18 包含体育场结构的微电子装置及相关的存储器装置和电子系统 Pending CN115552608A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/821,818 2020-03-17
US16/821,818 US11424262B2 (en) 2020-03-17 2020-03-17 Microelectronic devices including staircase structures, and related memory devices and electronic systems
PCT/US2021/018567 WO2021188248A1 (en) 2020-03-17 2021-02-18 Microelectronic devices including stadium structures, and related memory devices and electronic systems

Publications (1)

Publication Number Publication Date
CN115552608A true CN115552608A (zh) 2022-12-30

Family

ID=77748883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180028999.9A Pending CN115552608A (zh) 2020-03-17 2021-02-18 包含体育场结构的微电子装置及相关的存储器装置和电子系统

Country Status (6)

Country Link
US (2) US11424262B2 (zh)
EP (1) EP4122014A4 (zh)
KR (1) KR20220154789A (zh)
CN (1) CN115552608A (zh)
TW (1) TWI769720B (zh)
WO (1) WO2021188248A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309328B2 (en) * 2019-10-29 2022-04-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11217601B2 (en) * 2019-10-29 2022-01-04 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208841C (zh) * 2000-02-29 2005-06-29 皇家菲利浦电子有限公司 半导体器件及其制造方法
US6664639B2 (en) 2000-12-22 2003-12-16 Matrix Semiconductor, Inc. Contact and via structure and method of fabrication
US7881113B2 (en) * 2007-02-07 2011-02-01 Micron Technology, Inc. Relaxed metal pitch memory architectures
US8624300B2 (en) 2010-12-16 2014-01-07 Intel Corporation Contact integration for three-dimensional stacking semiconductor devices
US8964474B2 (en) 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
KR101970941B1 (ko) 2012-08-20 2019-08-13 삼성전자 주식회사 3차원 비휘발성 메모리 장치 및 그 제조 방법
US9070442B2 (en) 2013-08-29 2015-06-30 Micron Technology, Inc. Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
US9263461B2 (en) 2014-03-07 2016-02-16 Micron Technology, Inc. Apparatuses including memory arrays with source contacts adjacent edges of sources
US9224747B2 (en) 2014-03-26 2015-12-29 Sandisk Technologies Inc. Vertical NAND device with shared word line steps
US9362300B2 (en) 2014-10-08 2016-06-07 Micron Technology, Inc. Apparatuses and methods for forming multiple decks of memory cells
US10622368B2 (en) 2015-06-24 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
KR20170014757A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9741732B2 (en) 2015-08-19 2017-08-22 Micron Technology, Inc. Integrated structures
US9449987B1 (en) 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US10453748B2 (en) 2015-08-27 2019-10-22 Micron Technology, Inc. Methods of forming semiconductor device structures including stair step structures
US9786375B2 (en) 2015-09-11 2017-10-10 Intel Corporation Multiple blocks per string in 3D NAND memory
US9853037B2 (en) 2015-11-23 2017-12-26 Micron Technology, Inc. Integrated assemblies
US9589978B1 (en) 2016-02-25 2017-03-07 Micron Technology, Inc. Memory devices with stairs in a staircase coupled to tiers of memory cells and to pass transistors directly under the staircase
US10373970B2 (en) 2016-03-02 2019-08-06 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9905514B2 (en) 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
US9748265B1 (en) 2016-06-07 2017-08-29 Micron Technology, Inc. Integrated structures comprising charge-storage regions along outer portions of vertically-extending channel material
US10283520B2 (en) 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10074430B2 (en) 2016-08-08 2018-09-11 Micron Technology, Inc. Multi-deck memory device with access line and data line segregation between decks and method of operation thereof
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
US10504838B2 (en) 2016-09-21 2019-12-10 Micron Technology, Inc. Methods of forming a semiconductor device structure including a stair step structure
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US11043499B2 (en) 2017-07-27 2021-06-22 Micron Technology, Inc. Memory arrays comprising memory cells
US10269625B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10600802B2 (en) 2018-03-07 2020-03-24 Sandisk Technologies Llc Multi-tier memory device with rounded top part of joint structure and methods of making the same
KR102573272B1 (ko) * 2018-06-22 2023-09-01 삼성전자주식회사 3차원 반도체 메모리 소자
US10580791B1 (en) 2018-08-21 2020-03-03 Micron Technology, Inc. Semiconductor device structures, semiconductor devices, and electronic systems
US10872899B2 (en) * 2019-05-07 2020-12-22 Sandisk Technologies Llc Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same
US10580795B1 (en) 2019-08-15 2020-03-03 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems

Also Published As

Publication number Publication date
US11424262B2 (en) 2022-08-23
TWI769720B (zh) 2022-07-01
WO2021188248A1 (en) 2021-09-23
US20220392915A1 (en) 2022-12-08
US20210296342A1 (en) 2021-09-23
JP2023517740A (ja) 2023-04-26
KR20220154789A (ko) 2022-11-22
EP4122014A1 (en) 2023-01-25
TW202139369A (zh) 2021-10-16
EP4122014A4 (en) 2023-08-23

Similar Documents

Publication Publication Date Title
US10580795B1 (en) Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11770930B2 (en) Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11665894B2 (en) Microelectronic devices, memory devices, and electronic systems
US20220392915A1 (en) Microelectronic devices including staircase structures
US20220415794A1 (en) Microelectronic devices including staircase structures, and related memory devices and electronic systems
CN116058099A (zh) 形成微电子装置的方法以及相关的微电子装置和电子系统
US11690234B2 (en) Microelectronic devices and related methods of forming microelectronic devices
CN116671274A (zh) 包含阶梯结构的微电子装置及相关的存储器装置、电子系统及方法
CN114207820B (zh) 包括阶梯结构的微电子装置以及相关存储器装置和电子系统
CN114141779A (zh) 形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统
JP7539994B2 (ja) スタジアム構造を含むマイクロ電子デバイス並びに関連するメモリデバイス及び電子システム
US20230395150A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11978705B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
CN117596881A (zh) 微电子装置、存储器装置和电子系统以及其形成方法
CN116744690A (zh) 形成微电子装置的方法以及相关微电子装置、存储器装置和电子系统
CN117641913A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置和电子系统
CN117641929A (zh) 包含体育场结构的微电子装置以及相关存储器装置和电子系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination