TW202133270A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202133270A
TW202133270A TW109141002A TW109141002A TW202133270A TW 202133270 A TW202133270 A TW 202133270A TW 109141002 A TW109141002 A TW 109141002A TW 109141002 A TW109141002 A TW 109141002A TW 202133270 A TW202133270 A TW 202133270A
Authority
TW
Taiwan
Prior art keywords
gate
gate structure
layer
semiconductor device
partition wall
Prior art date
Application number
TW109141002A
Other languages
English (en)
Other versions
TWI767417B (zh
Inventor
何宜臻
胡宏志
洪丞祐
謝忠儒
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202133270A publication Critical patent/TW202133270A/zh
Application granted granted Critical
Publication of TWI767417B publication Critical patent/TWI767417B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Abstract

一種包括鰭式場效電晶體的半導體裝置，包括：第一閘極結構其在第一方向上延伸；第二閘極結構其在第一方向上延伸並且在第一方向上與第一閘極結構對準；第三閘極結構其在第一方向上延伸並且在與第一方向交叉的第二方向上與第一閘極結構平行地排列；第四閘極結構其在第一方向上延伸且與第三閘極結構對準並且與第二閘極結構平行排列；層間介電層其設置在介於第一至第四閘極電極之間；以及分隔壁其由不同於層間介電層的材料製成並且設置在介於第一和第三閘極結構與第二和第四閘結構之間。

Description

半導體裝置及其製造方法
無
隨著半導體工業為了追求更高的裝置密度、更高的性能、和更低的成本而向奈米技術製程節點發展，來自製造和設置議題的挑戰都導致了諸如鰭式場效電晶體(Fin FET)的三維設計的發展。鰭式場效電晶體裝置典型上具有高縱橫比的半導體鰭片，並且在其中形成半導體電晶體裝置的通道和源極/汲極區域。利用通道和源極/汲極區域的增加的表面積的優點，在鰭片結構的上方和沿著鰭片結構的側部上(例如，環繞包裹)形成閘極，以產生更快、更可靠、和更好控制的半導體電晶體裝置。金屬閘極結構與具有高介電常數的高介電常數(high-k)閘極介電質一起經常用於鰭式場效電晶體裝置中，並且經由閘極置換技術來製造。
無
理解的是，以下的揭示內容提供了用於實現本揭示內容的不同特徵的許多不同的實施方式或實施例。以下描述組件和配置的具體實施方式或實施例，以簡化本揭示內容。當然，這些僅是實施例，並不意圖限制。例如，元件的尺寸不限於所揭示的範圍或數值，而是可能取決於裝置的製程條件和/或所需特性。此外，在隨後的描述中，形成第一特徵在第二特徵上方或之上，可能包括第一和第二特徵以直接接觸而形成的實施方式，且也可能包括附加的特徵可能形成介在第一和第二特徵之間，因此第一和第二特徵可能不是直接接觸的實施方式。為了簡化和清楚起見，可能以不同的比例任意繪製各個特徵。
進一步地，本文可能使用空間上相對用語，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」、和類似者，以便於描述，以描述如圖式中所繪示的一個元件或特徵與另一個(或更多個)元件或特徵的關係。除了圖式中所繪的取向之外，空間上的相對用語旨在涵蓋裝置在使用中或操作中的不同取向。設備可能有其他取向(旋轉90度或其他方向)，並且此處所使用的空間上的相對用語也可能相應地解釋。此外，用語「由…製成」可能意指「包含」或者「由…組成」任一種。在本揭示內容中，詞語「A、B、和C中的其中一者」指的是「A、B、和/或C」(A；B；C；A和B；A和C；B和C；或是A、B及C)，並且不是指一個元件來自於A、一個元件來自於B、和一個元件來自於C，除非另有說明。在整份揭示內容中，源極和汲極互換地使用，並且源極/汲極是指源極和汲極的其中一者或是兩者。
第1圖至第10D圖示出了根據本揭示內容的一個實施方式的諸如場效電晶體的半導體裝置的按順序的製造製程的多個截面視圖和/或平面視圖。理解的是，可以在第1圖至第10D圖所示的製程之前、之中、和之後提供額外的操作，並且對於方法的額外的實施方式，一些以下描述的操作可以被替代或刪減。操作/製程的順序可能是可互換的。
第1圖示出了根據本揭示內容的一些實施方式的截面視圖，其中鰭片結構20形成在基板10上方。
基板10是例如p型矽基板，具有雜質濃度在從約1 ×1015 cm-3 至約5×1015 cm-3 的範圍內。在其他的實施方式中，基板是n型矽基板，具有雜質濃度在從約1 × 1015 cm-3 至約5 × 1015 cm-3 的範圍內。
替代地，基板10可能包含另一種元素半導體，諸如鍺；一種化合物半導體，其包括IV族-IV族化合物半導體，諸如SiC和SiGe，III-V族化合物半導體，諸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其組合。在一個實施方式中，基板10是SOI(silicon-on insulator，絕緣體上矽)基板的矽層。當使用絕緣體上矽基板時，鰭片結構可能從絕緣體上矽基板的矽層突出或者可能從絕緣體上矽基板的絕緣體層突出。在後一種情況下，絕緣體上矽基板的矽層用以形成鰭片結構。非晶態的基板，諸如非晶態的Si或非晶態的SiC，或絕緣材料，諸如矽氧化物，也可能用來作為基板10。基板10可能包括已經以雜質(例如，p型或n型導電性)適當地摻雜的各個區域。
鰭片結構20可能經由任何合適的方法來圖案化。例如，可能使用一或多個微影製程來圖案化鰭片結構，微影製程包括雙重圖案化或多重圖案化製程。通常，雙重圖案化或多重圖案化製程將微影和自對準製程相結合，允許創建圖案，圖案具有例如間距其小於使用單個直接微影製程可獲得的間距。例如，在一個實施方式中，使用微影製程在基板上方形成犧牲層並圖案化。使用自對準製程沿著圖案化的犧牲層的側部形成間隔物。然後移除犧牲層，並且然後可能使用剩餘的間隔物以圖案化鰭片結構。在一些實施方式中，剩餘的間隔物用以圖案化硬遮罩層100，並且經由使用圖案化的硬遮罩層100來圖案化基板。
硬遮罩層100包括，例如，在一些實施方式中，墊氧化物(例如，矽氧化物)層106和矽氮化物遮罩層107。墊氧化物層106可能經由使用熱氧化或化學氣相沉積製程而形成。形成矽氮化物遮罩層107可能經由物理氣相沉積(PVD)(諸如濺射法)、化學氣相沉積(諸如電漿增強化學氣相沉積(PECVD)、常壓化學氣相沉積(APCVD)、低壓化學氣相沉積(LPCVD)、高密度電漿化學氣相沉積(HDPCVD))、原子層沉積(ALD)，和/或其他製程。
在一些實施方式中，墊氧化物層106的厚度在從約2奈米(nm)至約15奈米的範圍內，並且矽氮化物遮罩層107的厚度在從約2奈米至約50奈米的範圍內。經由使用硬遮罩層100(硬遮罩圖案)作為蝕刻遮罩，經由使用乾蝕刻方法和/或濕蝕刻方法的溝槽蝕刻，將基板10圖案化為鰭片結構20。
在一個實施方式中，設置在基板10上方的鰭片結構20由與基板10相同的材料製成，並且從基板10連續地延伸。鰭片結構20可能是本質的，或者以n型雜質或p型雜質適當地摻雜。
在第1圖中，設置了四個鰭片結構20。這些鰭片結構用於p型鰭片場效電晶體和/或n型鰭式場效電晶體。鰭片結構20的數目不限於四個。此數目可能縮小至一個，或多於四個。此外，在一些實施方式中，一或多個虛擬鰭片結構設置在鄰近於鰭片結構的兩側，以在圖案化製程中改良圖案保真度(pattern fidelity)。鰭片結構20的寬度W1在一些實施方式中在從約5奈米至約40奈米的範圍內，並且在某些實施方式中在從約7奈米至約20奈米的範圍內。鰭片結構20的高度H1在一些實施方式中在從約100奈米至約300奈米的範圍內，並且在其他的實施方式中在從約50奈米至100奈米的範圍內。當多個鰭片結構20的多個高度不一致時，可能從與鰭片結構的平均高度相對應的平面測量距基板的高度。
然後，如在第2圖中所示，在基板10上方形成絕緣材料層其用以形成隔離絕緣層50，以完全地覆蓋鰭片結構20。
用於隔離絕緣層50的絕緣材料由例如二氧化矽製成，形成二氧化矽經由LPCVD(低壓化學氣相沉積)、電漿化學氣相沉積、或流動式化學氣相沉積。在流動式化學氣相沉積中，沉積可流動的介電材料而不是矽氧化物。顧名思義，可流動的介電材料可以在沉積過程中「流動」，用於以高縱橫比填充間隙或空間。通常，將各種化學物質添加到含矽的前驅物中，以使沉積的膜流動。在一些實施方式中，添加氫氮鍵(nitrogen hydride bonds)。可流動的介電前驅物的實施例，特別是可流動的矽氧化物前驅物，包括矽酸鹽、矽氧烷、甲基倍半矽氧烷(methyl silsesquioxane，MSQ)、倍半矽氧烷氫(hydrogen silsesquioxane，HSQ)、甲基倍半矽氧烷/倍半矽氧烷氫(MSQ/HSQ)、全氫矽氮烷(perhydrosilazane，TCPS)、全氫聚矽氮烷(perhydro-polysilazane，PSZ)、原矽酸四乙酯(tetraethyl orthosilicate，TEOS)、或甲矽烷基胺(silyl-amine)，例如三甲矽烷基胺(trisilylamine，TSA)。這些可流動的矽氧化物材料是在多重的操作製程中形成的。在沉積可流動的膜之後，將可流動的膜固化，然後退火以移除不期望的元素，以形成矽氧化物。當移除不期望的元素時，可流動的膜緻密化和收縮。在一些實施方式中，進行多重的退火製程。將可流動的膜固化並退火一次以上。隔離絕緣層50可能是SOG、SiO、SiON、SiOCN、或摻氟矽酸鹽玻璃(FSG)。隔離絕緣層50可能以硼和/或磷摻雜。
在形成隔離絕緣層50之後，執行平坦化操作，以移除隔離絕緣層50的上部分和遮罩層100，遮罩層100包括墊氧化物層106和矽氮化物遮罩層107。然後，進一步移除隔離絕緣層50，從而暴露出鰭片結構20的上部分(其將成為通道區域)，如在第3圖中所示。
在形成隔離絕緣層50之後，可選地，執行熱處理，例如退火處理，以提高隔離絕緣層50的質量。在某些實施方式中，執行熱製程，其經由在惰性氣體環境(例如N2 、Ar、或He環境)中在從約900°C至約1050°C的範圍的溫度下使用快速熱退火(rapid thermal annealing，RTA)進行約1.5秒至約10秒。
在從隔離絕緣層50暴露鰭片結構20的上部分之後，在隔離絕緣層50和暴露的鰭片結構20上方形成犧牲閘極絕緣層105和多晶矽層，然後執行操作以獲得由多晶矽製成的犧牲閘極層110，如在第4A圖至第4D中所示。犧牲閘極絕緣層105可能是矽氧化物，形成矽氧化物經由化學氣相沉積、物理氣相沉積、原子層沉積、電子束蒸發、或其他的合適的製程。在一些實施方式中，多晶矽層的厚度在從約5至約100奈米的範圍內。在以第9A圖至第10D圖所描述的閘極替換技術中，犧牲閘極絕緣層105和犧牲閘極層110都是虛擬層，隨後將虛擬層移除。
在對多晶矽層進行圖案化之後，也在犧牲閘極層110的兩個側面處形成側壁絕緣層80(閘極側壁間隔物)。側壁絕緣層80由一或多層的矽氧化物或矽氮化物為基的材料製成，諸如SiN、SiCN、SiON、或SiOCN。在一個實施方式中，使用矽氮化物。
在一些實施方式中，在形成側壁絕緣層80之後，在犧牲閘極層110(多晶矽層)和側壁絕緣層80上方形成要用來作為接觸蝕刻停止層(CESL)90的絕緣層。接觸蝕刻停止層90由一或多層的矽氧化物或矽氮化物為基的材料製成，諸如SiN、SiCN、SiON、或SiOCN。在一個實施方式中，使用矽氮化物。
進一步地，層間介電層(ILD)70形成在介於多個犧牲閘極層110之間(和側壁絕緣層80和接觸蝕刻停止層90)的空間中，以及在犧牲閘極層110上方。層間介電層70可能包括矽氧化物、矽氮化物、矽氧氮化物(SiON)、SiOCN、摻氟矽酸鹽玻璃(FSG)、或低介電常數介電材料，並且可能由化學氣相沉積或其他合適的製程製成。用於隔離絕緣層50的絕緣材料可能與用於層間介電層70的絕緣材料相同或不同。
執行平坦化操作，諸如回蝕刻(etch-back)製程和/或化學機械研磨(CMP)製程，以便獲得如在第4A圖至第4D圖中所示的結構。第4A圖是在犧牲閘極層110和層間介電層70形成和執行化學機械研磨操作之後的鰭式場效電晶體裝置的平面圖(俯視圖)，並且第4B圖是透視圖。第1圖至第3圖和第4C圖對應於沿著在第4A圖中的線X1-X1的截面視圖，第4D圖對應於沿著在第4A圖中的線Y1-Y1的截面視圖，並且第4B圖對應於在第4A圖中封閉部分B1。在第4A圖第4B圖中，省略了接觸蝕刻停止層90。
如在第4A圖和第4B圖中所示，多個犧牲閘極層110以在一個方向(X方向)上延伸且以一定的間距的線和空間配置(line-and-space arrangement)而形成。犧牲閘極層110可能包括在垂直於此一個方向的另一個方向(Y方向)上延伸的另一個線和空間配置，以及具有不同尺寸的另一個線和空間配置。
犧牲閘極層110覆蓋鰭式場效電晶體的通道區域，鰭式場效電晶體的通道區域形成具有鰭片結構20。換言之，犧牲閘極層110形成在通道區域上方。經由適當的源極/汲極製造操作，未被閘極層覆蓋的鰭片結構將變成為源極/汲極區域。
接下來，如在第5A圖至第5C圖中所示，在第4A圖至第4D圖中所示的結構上方形成遮罩圖案120。第5A圖是對應於在第4A圖中的線X1-X1的截面視圖，第5B圖是對應於在第4A圖中的線Y1-Y1的截面視圖，並且第5C圖是俯視圖。遮罩圖案120由例如相對於多晶矽具有高蝕刻選擇性的材料形成。在一個實施方式中，遮罩圖案120由矽氮化物製成。遮罩圖案120具有開口125。取決於閘極結構的間距，在一些實施方式中，沿著X方向開口125的寬度W2在從約5奈米至約100奈米的範圍內，而在其他實施方式中在從約10奈米至30奈米的範圍內。調整沿Y方向的開口125寬度W2，以暴露期望數目的閘極結構。在第5C圖中，沿著Y方向的開口125的寬度是這樣的長度，使得兩個閘極結構暴露在開口125中，並且在Y方向上的開口的多個邊緣位於在層間介電層70上方的介於多個相鄰的閘極結構之間。在一些實施方式中，寬度W2滿足 2L+S ＜ W2 ＜ 2L+3S，其中L是閘極結構的寬度，並且S是介於多個相鄰的閘極結構之間的空間。在其他的實施方式中，開口125設置在三個或更多個閘極結構上方，例如三個、四個、五個、或六個閘極結構。取決於鰭片結構的間距，在一些實施方式中，沿著Y方向開口125的寬度W3在從約10奈米至約50奈米的範圍內，在其他的實施方式中在從約15奈米至30奈米的範圍內。
然後，如在第6A圖和第6B圖中所示，經由使用遮罩圖案120作為蝕刻遮罩，移除犧牲閘極層110、閘極絕緣層105、側壁絕緣層80(閘極側壁間隔物)、接觸蝕刻停止層90、和層間介電層70的一部分，從而以獲得分隔犧牲閘極層110的分隔開口130。在一些實施方式中，執行閘極層的蝕刻經由電漿蝕刻，電漿蝕刻使用包括CH4 、CF4 、CH2 F2 、CHF3 、O2 、HBr、Cl2 、NF3 、N2 、和/或He的氣體，在3至20 mTorr的壓力下。由於各個材料被蝕刻，因此在一些實施方式中，蝕刻操作包括使用不同的蝕刻劑的多次蝕刻操作。蝕刻操作包括一或多次濕式蝕刻和/或乾式蝕刻操作。
形成分隔開口130的蝕刻伴隨蝕刻氧化物層(蝕刻條件不同於多晶矽蝕刻和/或矽氮化物蝕刻)，氧化物層包括閘極絕緣層105。在氧化物蝕刻期間，在一些實施方式中，如在第6A圖和在第6B圖中所示，隔離絕緣層50的表面部分51也被蝕刻。深度D1是隔離絕緣層50的表面部分51的蝕刻的深度，在從約1奈米至約10奈米的範圍內。
要注意的是，分隔開口130的截面視圖在第6A圖中具有矩形的形狀，但是在一些實施方式中，分隔開口130具有錐形的形狀(tapered shape)其具有較大的頂部尺寸和較小的底部尺寸。進一步地，如在第6B圖中所示，側壁絕緣層80和接觸蝕刻停止層90沒有保留在分隔開口130中。
此外，如在第6C圖和第6D圖中所示，在分隔開口130的底部具有反映閘極結構的凸部和凹部。在一些實施方式中，如在第6C圖中所示，分隔開口130的底部包括突起其在對應於閘極結構的位置處，並且在其他的實施方式中，如在第6D圖中所示，分隔開口130的底部包括凹陷其在對應於閘極結構的位置處。在一些實施方式中，分隔開口130的底部的不平坦度在從約5奈米至約20奈米的範圍內(最大值-最小值)。
然後，如在第7A圖和第7B圖中所示，在第6A圖和第6B圖的所得結構上方形成薄的填充絕緣層140和厚的填充絕緣層150。
薄的填充絕緣層140由例如與閘極絕緣層105相同的材料製成。在這個實施方式中，使用矽氧化物。薄的填充絕緣層140經由化學氣相沉積或原子層沉積製成。在某些實施方式中，採用原子層沉積。在一些實施方式中，執行原子層沉積其在從約25℃(室溫)至約400℃的範圍內的基板溫度下，並且在其他的實施方式中，溫度在從約65℃至150℃的範圍內，這取決於薄的絕緣層的期望厚度和/或覆蓋率。在一些實施方式中，取決於薄的絕緣層的期望厚度和/或覆蓋率，在從約1500 mTorr至約4000 mTorr的壓力下執行原子層沉積。在一些實施方式中，提供前驅物(例如，SiH4 、Si2 H6 、O2 )作為氣體脈衝，並且原子層沉積製程的一個循環包括一個供應Si前驅物的脈衝和一個供應O前驅物的脈衝。在一些實施方式中，取決於薄的絕緣層的期望厚度，執行二至30次的原子層沉積製程的循環。在一些實施方式中，形成在遮罩圖案120上的薄的填充絕緣層140的表面粗糙度在從約0.1奈米至約2.5奈米的範圍內。
薄的填充絕緣層140的厚度在一些實施方式中在從約0.5奈米至約5奈米的範圍內，並且在其他的實施方式中在從約1奈米至約3奈米的範圍內。如在第7A圖和第7B圖中所示，薄的填充絕緣層140共形地形成在分隔開口130中和在遮罩圖案120上方。
厚的填充絕緣層150由與薄的填充絕緣層140不同的材料製成，並且包括基於矽氮化物的材料，諸如SiN、SiCN、SiON、或SiOCN。在一個實施方式中，使用矽氮化物。厚的填充絕緣層150經由化學氣相沉積或原子層沉積製成。在某些實施方式中，採用原子層沉積。厚的填充絕緣層150共形地形成在分隔開口130中和在遮罩圖案120上方的薄的填充絕緣層140上方。在一些實施方式中，薄的填充絕緣層140的底部具有不平整度其反映分隔開口130的底部的不平整度。
在分隔開口130被薄的填充絕緣層140和厚的填充絕緣層150填充之後，執行諸如化學機械研磨的平坦化操作，以暴露犧牲閘極層110的上表面，如在第8A圖和第8B圖中所示。換言之，犧牲閘極層110功能作為化學機械研磨製程的停止件。經由這個平坦化操作，形成分隔壁155。
在進行平坦化操作以暴露犧牲閘極層110之後，經由使用乾式蝕刻和/或濕式蝕刻而移除犧牲閘極層110和犧牲閘極絕緣層105，從而形成閘極開口145，如在第9A圖和第9B圖中所示。在移除犧牲閘極絕緣層105期間，由於薄的填充絕緣層140由與犧牲閘極絕緣層105相同的材料(例如，矽氧化物)製成，因此薄的填充絕緣層140的暴露於蝕刻製程的部分也被移除。如在第9A圖中所示，移除已經設置在介於犧牲閘極層110和厚的填充絕緣層150之間的薄的填充絕緣層140。
接下來，如在第10A圖至第10D中所示，形成金屬閘極結構，金屬閘極結構包括金屬閘極介電層160和金屬閘極電極層170。
在某些實施方式中，閘極介電層160包括一或多層的介電材料，諸如矽氧化物、矽氮化物、或高介電常數介電材料、其他合適的介電材料，和/或其組合。高介電常數介電材料的實施例包括HfO2 、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、鋯氧化物、鋁氧化物、鈦氧化物、二氧化鉿-氧化鋁(HfO2 -Al2 O3 )合金、其他合適的高介電常數介電材料、和/或其組合。
金屬閘極電極層170包括任何合適的材料，諸如鋁、銅、鈦、鉭、鎢、鈷、鉬、鉭氮化物、鎳矽化物、鈷矽化物、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他合適的材料、和/或其組合。
在某些實施方式中，一或多個功函數調整層(未示出)也設置在介於閘極介電層160和金屬閘極電極層170之間。功函數調整層由導電材料製成，導電材料諸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi、或TiAlC的單層，或者由兩種或更多種的這些材料的多層。對於n型通道場效電晶體，使用TaN、TaAlC、TiN、TiC、Co、TiAl、HfTi、TiSi和TaSi中的一種或多種作為功函數調整層，並且對於p型通道場效電晶體，使用TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC和Co中的一種或多種作為功函數調整層。形成功函數調整層可能經原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸發、或其他合適的製程。進一步地，對於可能使用不同的金屬層的n型通道鰭式場效電晶體和p型通道鰭式場效電晶體，功函數調整層可能分別地形成。
在形成金屬閘極結構時，閘極介電層、功函數調整層、和閘極電極層經由合適的膜形成方法而形成，例如，用於閘極介電層的化學氣相沉積或原子層沉積，和用於金屬層的化學氣相沉積、物理氣相沉積、原子層沉積、或電鍍，並且之後執行諸如化學機械研磨的平坦化操作。
在一些實施方式中，閘極介電層160與薄的填充絕緣層140接觸，如在第10A圖中所示。
第10C圖和第10D圖示出了形成金屬閘極結構之後的俯視圖。第10D圖是在第10C圖中的封閉部分B2的放大視圖。如在第10C圖和第10D中所示，金屬閘極結構(160、170)被一個連續的分隔壁155分隔。
如在第10D圖中所示，取決於閘極結構的間距，在一些實施方式中，沿著X方向分隔壁155(包括薄的填充絕緣層140)的寬度W4在從約5奈米至約100奈米的範圍內，並且在其他的實施方式中，在從約10奈米至約30奈米的範圍內。沿著Y方向分隔壁155的寬度W5在從約8奈米至約40奈米的範圍內，並且在其他的實施方式中在從約12奈米至25奈米的範圍內。在一些實施方式中，比率W4/W5在從約2至約5的範圍內。取決於閘極電極的間距，在一些實施方式中，介在接觸蝕刻停止層90和分隔壁155的端部之間的突出量W6在從約2奈米至約10奈米的範圍內。
理解的是，在第10A圖至第10D中所示的結構經歷進一步的CMOS(互補式金屬氧化物半導體)製程，以形成各種特徵，諸如互連導孔、互連金屬層、鈍化層等。
在前述的實施方式中，犧牲閘極層110分隔成兩個閘極層。然而，在其他的實施方式中，經由第6A圖至第8B圖的圖案化操作，將犧牲閘極層110分隔成多於兩個以上的閘極層。在這樣的情況下，如在第11A圖中所示，排列多重閘極結構(各者包括閘極電極層170)，且以分隔壁155分隔。
在一些實施方式中，一個分隔壁155分隔一對閘極電極層170(閘極電極)，如在第11A圖中所示。在一些實施方式中，多個分隔壁155以交錯的方式排列，如在第11A圖中所示。在一些實施方式中，分隔壁155在X方向上的間距大約是鰭片結構20的間距的兩倍。在其他的實施方式中，分隔壁155在X方向上的間距是鰭片結構20的間距的約三倍或四倍。
在一些實施方式中，第11A圖的電路是用於靜態隨機存取記憶體(SRAM)。
進一步地，在分隔蝕刻操作之前，犧牲閘極層110在其縱向方向(X方向)上具有兩個端部。在一些實施方式中，分隔壁155形成在這些端部中的至少一個端部，如在第11A圖的區域B3中所示。在這樣的情況下，包括閘極電極層170的閘極結構夾置在兩個分隔壁155之間。在一些實施方式中，兩個端部都具有分隔壁155。
在其他的實施方式中，在至少一個端部中不形成分隔壁155，如在第11A圖的區域B4中所示。在這樣的情況下，包括閘極電極層170的閘極結構的一個端部具有分隔壁155，並且閘極結構的另一個端部具有如在第11B圖中所示的結構。第11B圖是第11A圖的線B5的截面視圖。如在第11B圖中所示，閘極結構，特別是閘極介電層160，與層間介電層70相接觸。在一些實施方式中，兩個端部都沒有分隔壁155。在一些實施方式中，形成在閘極結構的端部上的分隔壁155在Y方向上具有比形成在除端部之外的區域上的分隔壁155更長的寬度。在一些實施方式中，形成在閘極結構的端部上的分隔壁155覆蓋多於兩個閘極結構(例如，4至16個閘極結構)。
第11C圖至第11E圖示出了根據各個實施方式的分隔壁155的平面視圖(僅示出了厚的填充絕緣層部分)。在一些實施方式中，如在第11C圖中所示，分隔壁155具有帶圓角的矩形形狀。在其他的實施方式中，分隔壁155具有矩形的主體部分和兩個半橢圓形或半圓形的端部，如在第11D圖中所示。在其他的實施方式中，分隔壁155具有橢圓形形狀，如在第11E圖中所示。分隔壁的寬度是在X和Y方向上的最大長度。
在其他的實施方式中，犧牲閘極絕緣層105不是虛擬層，並且由最終使用在場效電晶體裝置中的介電材料製成。在這樣的情況下，可以使用上述的高介電常數介電材料。當閘極絕緣層105不是虛擬層時，閘極絕緣層105可能由與薄的填充絕緣層140不同的材料製成。在關於第9A圖至第9B圖的操作中，在閘極開口145中沒有移除閘極絕緣層105(例如，高介電常數介電材料)。然後，執行附加的操作以移除薄的填充絕緣層140，以得到類似於第9A圖的結構，除了閘極絕緣層105的存在以外。在這樣的情況下，金屬閘極電極層170與分隔壁155接觸，如在第12圖中所示，因為閘極介電層160(參見第10A圖)的形成不是必要的。
在以上的實施方式中，採用了鰭式場效電晶體。然而，上述的技術可以應用於平面型場效電晶體，如在第13圖中所示。如在第13圖中所示，場效電晶體包括半導體基板的通道區域22以及閘極結構，閘極結構包括閘極介電層160'其形成在通道區域22上方、和閘極電極層170'其形成在閘極介電層160'上方。通道區域被隔離絕緣層50分隔，並且兩個閘極結構被分隔壁155分隔。
本文描述的各個實施方式或實施例提供了優於現有技術的若干優點。例如，由於隨後移除了薄的填充絕緣層140，所以要由金屬閘極材料填充的閘極空間的在Y方向上的寬度可以變地較大。隨著擴大的閘極開口，諸如金屬閘極電極材料的金屬閘極材料可以完全地填充在開口中而不會形成空隙。
要理解的是，在本文中並非必須討論所有的優點，對於所有實施方式或實施例，不需要特定的優點，並且其他的實施方式或實施例可能提供不同的優點。
根據本揭示內容的一個態樣，一種包括鰭式場效電晶體的半導體裝置包括：第一閘極結構其沿著第一方向延伸；第二閘極結構其沿著第一方向延伸並且與第一閘極結構在第一方向上對準；第三閘極結構其在第一方向延伸並且排列為在與第一方向交叉的第二方向上與第一閘極結構平行；第四閘極結構其沿著第一方向延伸，與第三閘極結構對準，並且排列為與第二閘極結構平行；層間介電層其設置在介於第一至第四閘極電極之間；以及分隔壁其由不同於層間介電層的材料製造並且設置在介於第一和第三閘極結構以及第二和第四閘極結構之間。在前述的和以下的一或多個實施方式中，分隔壁與第一至第四閘極結構接觸，並且除了第一至第四閘極結構之外不與任何閘極結構接觸。在前述的和以下的一或多個實施方式中，在分隔壁的第二方向的側面上設置側層，並且形成分隔壁的核心部分的材料與形成側層的材料不同。在前述的和以下的一或多個實施方式中，分隔壁的核心部分由基於矽氮化物的材料製成，並且側層由矽氧化物製成。在前述的和以下的一或多個實施方式中，分隔壁的第一方向上的多個側面與第一至第四閘極結構中的每個閘極結構的閘極介電層相接觸。在前述的和以下的一或多個實施方式中，在分隔壁的底部下方提供底層，並且形成底層的材料與形成側層的材料相同。在前述的和以下的一或多個實施方式中，第一至第四閘極結構中的每個閘極結構包括閘極側壁間隔物，並且閘極側壁間隔物與分隔壁相接觸。在前述的和以下的一或多個實施方式中，第一至第四閘極結構設置在隔離絕緣層的上表面上，並且分隔壁的底部位在低於隔離絕緣層的上表面。在前述的和以下的一或多個實施方式中，第一閘極結構在第一方向上具有第一端部和第二端部，第一閘極結構的第一端部與分隔壁相接觸，並且第一閘極結構的第二端部與不同於分隔壁的層間介電層相接觸。在前述的和以下的一或多個實施方式中，分隔壁的多個端部穿透到層間介電層中。在前述的和以下的一或多個實施方式中，第一至第四閘極結構中的各個閘極結構設置在沿著第二方向延伸的兩個鰭片結構上方。
根據本揭示內容的另一個態樣，一種半導體裝置包括：複數個鰭片結構其沿著第一方向延伸並且排列在與第一方向交叉的第二方向上；複數個閘極結構其沿第二方向延伸並且排列在第一方向上；以及複數個分隔壁其分隔一對閘極結構與另一對閘極結構。複數個分隔壁以交錯的方式排列。在前述的和以下的一或多個實施方式中，沿著在第二方向上延伸的線的複數個分隔壁的間距是複數個鰭片結構的間距的兩倍。在前述的和以下的一或多個實施方式中，複數個分隔壁中的每個分隔壁與一對閘極結構和另一對閘極結構接觸，並且除了這對閘極結構和此另一對閘極結構之外不與任何閘極結構接觸。在前述的和以下的一或多個實施方式中，半導體裝置還包括具有端部分隔壁，端部分隔壁具有一側部和另一側部，並且此一側部接觸一對閘極結構，而此另一側部與層間介電層相接觸。
根據本揭示內容的另一個態樣，在一種用於製造半導體裝置的方法中，在形成於基板上方的通道區域上方形成一對犧牲閘極結構。一對犧牲閘極結構中的每個閘極結構包括犧牲閘極電極層、犧牲閘極介電層、和側壁間隔物其設置在犧牲閘極電極層的兩側上。層間介電層在這對犧牲閘極結構的兩側處。將這對犧牲閘極結構和層間介電層圖案化，使得這對犧牲閘極結構至少被分隔開口劃分為第一犧牲閘極結構和第二犧牲閘極結構、和被此分隔開口劃分為第三犧牲閘極結構和第四犧牲閘極結構。形成分隔壁係經由用第一絕緣材料和不同於第一絕緣材料的第二絕緣材料來填充分隔開口。從第一至第四犧牲閘極結構移除犧牲閘極電極層和犧牲閘極介電層，從而形成第一電極空間和第二電極空間，並且在介於第一電極空間和第二電極空間之間暴露分隔壁，並且形成第三電極空間和第四電極空間，並且在介於第三電極空間和第四電極空間之間暴露分隔壁。在第一電極空間、第二電極空間、第三電極空間、和第四電極空間中分別地形成第一閘極結構、第二閘極結構、第三閘極結構、和第四閘極結構。在移除犧牲閘極介電層期間，移除暴露於第一至第四電極空間的第一絕緣材料的多個部分。在前述的和以下的一或多個實施方式中，犧牲閘極介電層和第一絕緣材料由相同的材料製成。在前述的和以下的一或多個實施方式中，在圖案化這對犧牲閘極結構之前，在這對犧牲閘極結構上方形成第三絕緣層。在前述的和以下的一或多個實施方式中，在基板上方形成鰭片結構，在基板上方形成隔離絕緣層，使得鰭片結構的多個上部分從隔離絕緣層暴露，並且通道區域被包括在鰭片結構的暴露的多個上部分中。在前述的和以下的一或多個實施方式中，在圖案化這對犧牲閘極結構時，部分地蝕刻隔離絕緣層的上表面，使得分隔開口的底部位在低於隔離絕緣層的上表面。
以上概述了數個實施方式，以便本領域技術人員可以較佳地理解本揭示內容的各方面。本領域的技術人員應理解，他們可能容易地使用本揭示內容，作為其他製程和結構之設計和修改的基礎，以實現與在此介紹的實施方式或實施例的相同的目的，或是達到相同的優點。本領域技術人員亦會理解，與這些均等的建構不脫離本揭示內容的精神和範圍，並且他們可能在不脫離本揭示內容的精神和範圍的情況下，進行各種改變、替換、和變更。
10:基板 100:遮罩層 105:閘極絕緣層 106:墊氧化物層 107:矽氮化物遮罩層 110:犧牲閘極層 120:遮罩圖案 125:開口 130:分隔開口 140:薄的填充絕緣層 145:閘極開口 150:厚的填充絕緣層 155:分隔壁 160:閘極介電層 160':閘極介電層 170:閘極電極層 170':閘極電極層 20:鰭片結構 22:通道區域 50:隔離絕緣層 51:表面部分 70:層間介電層 80:側壁絕緣層 90:接觸蝕刻停止層 B1:封閉部分 B2:封閉部分 B3:區域 B4:區域 B5:線 H1:高度 W1:寬度 W2:寬度 W3:寬度 W4:寬度 W5:寬度 W6:突出量 X1-X1:線 Y1-Y1:線
本揭示內容可由以下的詳細描述，並且與所附圖式一起閱讀，得到最佳的理解。要強調的是，根據行業中的標準實踐，各個特徵未按比例繪製，並且僅用於說明目的。事實上，為了討論的清楚性起見，各個特徵可能任意地增加或減小。 第1圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的截面視圖。 第2圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的截面視圖。 第3圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的截面視圖。 第4A圖、第4B圖、第4C圖、和第4D圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的各個視圖。 第5A圖、第5B圖、和第5C圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的各個視圖。 第6A圖、第6B圖、第6C圖、和第6D圖示出了根據本揭示內容的多個實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的各個視圖。 第7A圖和第7B圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的各個視圖。 第8A圖和第8B圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的各個視圖。 第9A圖和第9B圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的各個視圖。 第10A圖、第10B圖、第10C圖、和第10D圖示出了根據本揭示內容的一實施方式的用於製造場效電晶體裝置的按順序的製程的各個階段中的其中一個階段的各個視圖。 第11A圖和第11B圖示出了根據本揭示內容的一實施方式的半導體裝置的結構。 第11C圖、第11D圖、和第11E圖示出了根據本揭示內容的多個實施方式的分隔壁的結構。 第12圖示出了根據本揭示內容的另一個實施方式的場效電晶體裝置的截面視圖。 第13圖示出了根據本揭示內容的另一個實施方式的場效電晶體裝置的截面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
140:薄的填充絕緣層
155:分隔壁
170:金屬閘極電極層
70:層間介電層
B2:封閉部分
X1-X1:線
Y1-Y1:線

Claims (20)

  1. 一種包括鰭式場效電晶體的半導體裝置，包含： 一第一閘極結構其沿一第一方向延伸； 一第二閘極結構其在該第一方向上延伸並在該第一方向上與該第一閘極結構對準； 一第三閘極結構其在該第一方向上延伸，並在與該第一方向交叉的一第二方向上與該第一閘極結構平行排列； 一第四閘極結構其在該第一方向上延伸，與該第三閘極結構對準並且與該第二閘極結構平行排列； 一層間介電層其設置在介於該第一至該第四閘極電極之間；以及 一分隔壁，其由與該層間介電層不同的材料製成，並設置在介於該第一和該第三閘極結構以及該第二和該第四閘極結構之間。
  2. 如請求項1所述之半導體裝置，其中，該分隔壁與該第一至該第四閘極結構相接觸，並且除了該第一至該第四閘極結構之外不與其他閘極結構相接觸。
  3. 如請求項1所述之半導體裝置，其中： 多個側層其設置在該分隔壁的該第二方向上的多個側面上，以及 一材料其形成該分隔壁的一核心部分，該材料與形成該些側層的一材料不同。
  4. 如請求項3所述之半導體裝置，其中該分隔壁的該核心部分由一矽氮化物為基的材料製成，並且該些側層由矽氧化物製成。
  5. 如請求項3所述之半導體裝置，其中在該分隔壁的該第一方向上的多個側面與該第一至該第四閘極結構中的每個閘極結構的一閘極介電層相接觸。
  6. 如請求項3所述之半導體裝置，其中： 一底層其被提供在該分隔壁的一底部的下方，以及 形成該底層的一材料與形成該些側層的該材料相同。
  7. 如請求項1所述之半導體裝置，其中： 該第一至該第四閘極結構中的每個閘極結構包括多個閘極側壁間隔物，以及該些閘極側壁間隔物與該分隔壁相接觸。
  8. 如請求項1所述之半導體裝置，其中： 該第一至該第四閘極結構設置在一隔離絕緣層的一上表面上，以及 該分隔壁的一底部位在低於該隔離絕緣層的該上表面。
  9. 如請求項1所述之半導體裝置，其中： 該第一閘極結構在該第一方向上具有一第一端部和一第二端部， 該第一閘極結構的該第一端部與該分隔壁相接觸，以及 該第一閘極結構的該第二端部與不同於該分隔壁的一層間介電層相接觸。
  10. 如請求項1所述之半導體裝置，其中該分隔壁的多個端部穿透至該層間介電層中。
  11. 如請求項1所述之半導體裝置，其中，該第一至該第四閘極結構中的每個閘極結構設置在沿該第二方向上延伸的兩個鰭片結構上方。
  12. 一種半導體裝置，包含： 複數個鰭片結構其在一第一方向上延伸，並且在與該第一方向交叉的一第二方向上排列； 複數個閘極結構其在該第二方向上延伸並且在該第一方向上排列；以及 複數個分隔壁其分隔一對閘極結構和另一對閘極結構， 其中該些複數個分隔壁以交錯的方式排列。
  13. 如請求項12所述之半導體裝置，其中，沿著該第二方向上延伸的一線的該些複數個分隔壁的一間距是該些複數個鰭片結構的一間距的兩倍。
  14. 如請求項12所述之半導體裝置，其中，該些複數個分隔壁中的每個分隔壁與該對閘極結構和該另一對閘極結構相接觸，並且除了該對閘極結構和該另一對閘極結構之外，不與任何閘極結構相接觸。
  15. 如請求項14所述之半導體裝置，更包含一端部分隔壁，該端部分隔壁具有一側部和另一側部，其中， 該側部與一對閘極結構相接觸，而該另一側部與一層間介電層相接觸。
  16. 一種用於製造半導體裝置的方法，包含： 在形成於一基板上方的多個通道區域上方形成一對犧牲閘極結構，該對犧牲閘極結構中的每個犧牲閘結構包括一犧牲閘極電極層、一犧牲閘極介電層、和多個側壁間隔物其設置在該犧牲閘極電極層的兩個側部上； 在該對犧牲閘極結構的兩個側部處形成多個層間介電層； 圖案化該對犧牲閘極結構和該介電層，使得該對犧牲閘極結構至少被一分隔開口劃分為一第一犧牲閘極結構和一第二犧牲閘極結構，並且被該分隔開口劃分為一第三犧牲閘極結構和一第四犧牲閘極結構； 形成一分隔壁，經由用一第一絕緣材料和不同於該第一絕緣材料的一第二絕緣材料填充該分隔開口； 從該第一至該第四犧牲閘極結構移除該犧牲閘極電極層和該犧牲閘極介電層，使得形成一第一電極空間和一第二電極空間，並且該分隔壁在介於該第一電極空間和該第二電極空間之間暴露，並且形成一第三電極空間和一第四電極空間，並且該分隔壁在介於該第三電極空間和該第四電極空間之間暴露；以及 在該第一電極空間、該第二電極空間、該第三電極空間、和該第四電空間中分別地形成一第一閘極結構、一第二閘極結構、一第三閘極結構、和一第四閘極結構， 其中，在所述移除該犧牲閘極介電層期間，移除暴露於該第一至該第四電極空間的該第一絕緣材料的多個部分。
  17. 如請求項16所述之用於製造半導體裝置的方法，其中該犧牲閘極介電層和該第一絕緣材料由一相同的材料製成。
  18. 如請求項16所述之用於製造半導體裝置的方法，更包含在所述圖案化該對犧牲閘極結構之前，在該對犧牲閘極結構上方形成一第三絕緣層。
  19. 如請求項16所述之用於製造半導體裝置的方法，更包含： 在該基板上方形成多個鰭片結構；以及 在該基板上方形成一隔離絕緣層，使得該些鰭片結構的多個上部分從該隔離絕緣層暴露， 其中該些通道區域被包括在該些鰭片結構的該些暴露的上部分中。
  20. 如請求項19所述之用於製造半導體裝置的方法，其中，在所述圖案化該對犧牲閘極結構時，部分地蝕刻該隔離絕緣層的一上表面，使得該分隔開口的一底部位在低於該隔離絕緣層的該上表面。
TW109141002A 2020-02-27 2020-11-23 半導體裝置及其製造方法 TWI767417B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/803,965 US11721694B2 (en) 2020-02-27 2020-02-27 Semiconductor device and manufacturing method thereof
US16/803,965 2020-02-27

Publications (2)

Publication Number Publication Date
TW202133270A true TW202133270A (zh) 2021-09-01
TWI767417B TWI767417B (zh) 2022-06-11

Family

ID=76968812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109141002A TWI767417B (zh) 2020-02-27 2020-11-23 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US11721694B2 (zh)
KR (1) KR102449519B1 (zh)
CN (1) CN113314522A (zh)
DE (1) DE102020106432B3 (zh)
TW (1) TWI767417B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9868542B2 (en) 2013-08-14 2018-01-16 Bell Helicopter Textron Inc. Tiltrotor aircraft having pillow block mounted pylon assemblies
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9461043B1 (en) 2015-03-20 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10269802B2 (en) 2015-05-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9659930B1 (en) 2015-11-04 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10026737B1 (en) 2016-12-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
LU100063B1 (en) 2017-02-02 2018-09-27 Wurth Paul Sa Method of charging a coke oven
US10083874B1 (en) 2017-03-23 2018-09-25 Globalfoundries Inc. Gate cut method
US10038079B1 (en) 2017-04-07 2018-07-31 Taiwan Semicondutor Manufacturing Co., Ltd Semiconductor device and manufacturing method thereof
US10269787B2 (en) * 2017-06-29 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
US10403714B2 (en) 2017-08-29 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fill fins for semiconductor devices
KR20190081071A (ko) * 2017-12-29 2019-07-09 삼성전자주식회사 반도체 소자
KR102402763B1 (ko) * 2018-03-27 2022-05-26 삼성전자주식회사 반도체 장치
US11315933B2 (en) 2018-06-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure and method for forming the same
US11171236B2 (en) 2018-07-31 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-fin isolation regions and method forming same

Also Published As

Publication number Publication date
CN113314522A (zh) 2021-08-27
DE102020106432B3 (de) 2021-08-12
US11721694B2 (en) 2023-08-08
KR20210110144A (ko) 2021-09-07
US20210272951A1 (en) 2021-09-02
KR102449519B1 (ko) 2022-09-29
US20220336450A1 (en) 2022-10-20
TWI767417B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
US10879374B2 (en) Semiconductor device and manufacturing method thereof
US10868001B2 (en) Semiconductor device and manufacturing method thereof
KR102183123B1 (ko) 반도체 디바이스 및 이의 제조 방법
TWI662627B (zh) 半導體裝置及其形成方法
TWI753315B (zh) 製造半導體裝置的方法和半導體裝置
TW202205679A (zh) 半導體元件
US20210376116A1 (en) Method of manufacturing a semiconductor device and semiconductor device
US11804489B2 (en) Semiconductor device and manufacturing method thereof
TW202329242A (zh) 製造半導體裝置的方法
TWI767417B (zh) 半導體裝置及其製造方法