TW202122945A - 資訊處理裝置及基板處理方法 - Google Patents

資訊處理裝置及基板處理方法 Download PDF

Info

Publication number
TW202122945A
TW202122945A TW109127534A TW109127534A TW202122945A TW 202122945 A TW202122945 A TW 202122945A TW 109127534 A TW109127534 A TW 109127534A TW 109127534 A TW109127534 A TW 109127534A TW 202122945 A TW202122945 A TW 202122945A
Authority
TW
Taiwan
Prior art keywords
recipe
substrate processing
identification code
processing
unit
Prior art date
Application number
TW109127534A
Other languages
English (en)
Inventor
荻野宏視
齊藤雅憲
金谷徳明
鶴間康洋
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202122945A publication Critical patent/TW202122945A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
    • G05B19/4099—Surface or curve machining, making 3D objects, e.g. desktop manufacturing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Factory Administration (AREA)

Abstract

本發明抑制生產性之降低。 接收部接收包含配方之處理之指示。計算部根據接收部中所接收之配方計算識別碼。判斷部對與所計算出之識別碼相同之識別碼是否記憶於記憶部中進行判斷。控制部係於在判斷部中判斷相同之識別碼記憶於記憶部中之情形時，使用與該識別碼相對應之運用資料項目及接收部中所接收之配方對基板處理裝置進行控制。

Description

資訊處理裝置及基板處理方法
本發明係關於一種資訊處理裝置及基板處理方法。
專利文獻1揭示一種技術，即，關於藉由生產設備所實施之批次處理，收集並累積包括基準時刻資訊及配方(recipe)之批次處理資訊，並基於所累積之批次處理資訊，決定生產設備中之批次之處理順序。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-61505號公報
[發明所欲解決之問題]
本發明提供一種抑制資訊洩漏且抑制生產性之降低之技術。 [解決問題之技術手段]
本發明之一態樣之資訊處理裝置連接於基板處理裝置。資訊處理裝置具有記憶部及處理部。記憶部將運用資料項目與識別碼相對應地記憶，上述運用資料項目係於執行基板處理裝置之處理條件即配方時作成，上述識別碼係根據配方計算出。處理部具有接收部、計算部、判斷部、及控制部。接收部接收包含配方之處理的指示。計算部根據接收部中所接收之配方計算識別碼。判斷部對與所計算出之識別碼相同之識別碼是否記憶於記憶部中進行判斷。控制部係於在判斷部中判斷相同之識別碼記憶於記憶部中之情形時，使用與該識別碼相對應之運用資料項目及在接收部中所接收之配方對基板處理裝置進行控制。 [發明之效果]
根據本發明，可抑制生產性之降低。
以下，參照圖式，對於本申請所揭示之資訊處理裝置及基板處理方法之實施方式詳細地進行說明。再者，並不藉由本實施方式而限定所揭示之資訊處理裝置及基板處理方法。
順便提及，於基板處理裝置中，為了抑制資訊洩漏，要求刪除配方而不累積。因此，例如，於專利文獻1中，於刪除包含配方之批次處理資訊而不累積時，基板處理裝置無法適當地決定生產設備之處理順序，從而使生產性降低。因此，要求抑制生產性之降低。
[裝置構成] 對實施方式之基板處理裝置之一例進行說明。圖1係表示實施方式之基板處理裝置100整體之概略性構成之一例的圖。實施方式之基板處理裝置100係對基板實施基板處理之裝置。
如圖1所示，基板處理裝置100具有4個製程模組(Process Module)PM1～PM4。再者，基板處理裝置100所具有之製程模組PM之數量不限定於圖示者。以下，於無需特別區分之情形時，將4個製程模組PM1～PM4統一記載為製程模組PM。
製程模組PM係對基板實施基板處理之裝置。作為基板處理，例如可列舉成膜或蝕刻等。基板為半導體晶圓(以下，亦稱為晶圓)。基板處理可為使用電漿之處理，亦可為未使用電漿之處理。
製程模組PM具有真空腔室等真空處理室，對配置於真空處理室之晶圓W實施基板處理。製程模組PM於晶圓W之處理中，真空處理室內維持於減壓氣氛。再者，基板處理裝置100之各製程模組PM亦可實施相同種類之基板處理。又，基板處理裝置100之一部分製程模組PM亦可實施與其他製程模組PM不同種類之基板處理。例如，基板處理裝置100亦可於各製程模組PM分散地實施複數種基板處理。
製程模組PM連接於搬送機構106，藉由搬送機構106搬送晶圓W。例如，如圖1所示，製程模組PM1～PM4分別經由閘閥G1連接於平面形狀呈七角形之真空搬送室101之4個壁部。真空搬送室101內藉由真空泵進行排氣而保持為特定之真空度。
於真空搬送室101之其他3個壁部經由閘閥G2連接有3個加載互鎖真空室102。隔著加載互鎖真空室102，於真空搬送室101之相反側設置有大氣搬送室103。3個加載互鎖真空室102經由閘閥G3連接於大氣搬送室103。當在大氣搬送室103與真空搬送室101之間搬送晶圓W時，加載互鎖真空室102將壓力控制於大氣壓與真空之間。
大氣搬送室103設置有3個載體安裝端口105，該3個載體安裝端口105係於與安裝有加載互鎖真空室102之壁部為相反側之壁部安裝收容晶圓W之載體(FOUP等)C。又，大氣搬送室103於側壁設置有進行晶圓W之對準之對準腔室104。大氣搬送室103於內部形成有清潔空氣之降流。
真空搬送室101於內部設置有搬送機構106。搬送機構106對製程模組PM1～PM4、加載互鎖真空室102搬送晶圓W。搬送機構106具有可獨立移動之2個搬送臂107a、107b。
大氣搬送室103於內部設置有搬送機構108。搬送機構108對載體C、加載互鎖真空室102、對準腔室104搬送晶圓W。
基板處理裝置100具有對基板處理裝置100進行控制之資訊處理裝置200。資訊處理裝置200例如構成為電腦，對基板處理裝置100之各構成部進行控制。例如，資訊處理裝置200對製程模組PM1～PM4之各構成部、真空搬送室101之排氣機構、氣體供給機構及搬送機構106等進行控制。又，資訊處理裝置200對加載互鎖真空室102之排氣機構及氣體供給機構、大氣搬送室103之搬送機構108、閘閥G1、G2、G3之驅動系統等進行控制。
[資訊處理裝置之構成] 其次，對資訊處理裝置200詳細地進行說明。圖2係表示對實施方式之基板處理裝置100進行控制之資訊處理裝置200之概略性構成的方塊圖。資訊處理裝置200具有通信介面201、使用者介面202、記憶部203、及製程控制器204。
通信介面201經由網路N與管理裝置300可通信地連接。
管理裝置300例如為個人電腦或伺服器電腦等電腦。管理裝置300對與基板處理相關之各種資訊進行管理。例如，管理裝置300對各種基板處理之配方301進行管理。
配方301係包含基板處理之處理條件之資料。作為基板處理之處理條件，例如可視需要規定壓力條件、溫度條件、氣體之種類或流量等氣體條件、基板處理之處理時間、結束基板處理之結束條件、使基板處理異常結束作為異常之異常結束條件等。於在基板處理裝置100中實施基板處理之情形時，管理裝置300將包含所實施之基板處理之處理條件之配方301發送至基板處理裝置100。
使用者介面202包括鍵盤或顯示器等，該鍵盤係步驟管理者為了管理基板處理裝置100而進行命令之輸入操作，該顯示器係將基板處理裝置100之運轉狀況可視化顯示。
記憶部203例如係硬碟、SSD(Solid State Drive，固態磁碟)等非揮發性記憶裝置。記憶部203記憶各種程式，該各種程式包含控制基板處理之控制程式。又，記憶部203記憶各種資料。例如，記憶部203相對應地記憶運用資料項目與識別碼，該運用資料項目係於執行配方301時作成，該識別碼係根據配方301計算出。圖3係模式性地表示記憶於實施方式之記憶部203中之資料之資料構成的圖。於記憶部203中與識別碼相對應地記憶有運用資料項目。於本實施方式中，將由基板處理裝置100所實施之基板處理之運用資料220作為運用資料項目而與識別碼相對應地記憶於記憶部203中。運用資料220之詳細內容將於下文中進行描述。
製程控制器204具有CPU(Central Processing Unit，中央處理單元)或、暫時儲存程式或資料之快取等內部記憶體，對基板處理裝置100之各部進行控制。製程控制器204讀出記憶於記憶部203中之控制程式，執行所讀出之控制程式之處理。製程控制器204藉由控制程式動作而作為各種處理部發揮功能。例如，製程控制器204具有接收部210、計算部211、判斷部212、控制部213、產生部214、刪除部215、及儲存部216之功能。再者，於本實施方式中，以製程控制器204作為各種處理部發揮功能之情形為例進行說明，但並不限定於此。例如，亦可藉由複數個控制器將接收部210、計算部211、判斷部212、控制部213、產生部214、刪除部215及儲存部216之功能分散。
接收部210接收各種資料。當實施基板處理時，管理裝置300經由網路N將與基板處理相關之各種資訊發送至基板處理裝置100。例如，管理裝置300經由網路N將對晶圓W所實施之基板處理之配方301發送至基板處理裝置100。配方301包括基板處理之處理條件。又，對配方301賦予識別配方301之配方ID(identification，識別)。通信介面201中經由網路N輸入配方301。接收部210經由通信介面201接收配方301。接收部210將所受理之配方301儲存於記憶部203中。
順便提及，配方301中雖包含基板處理之處理條件，但存在無法根據處理條件規定基板處理之處理時間之情形。例如，存在如下情形，即，基板處理中，以連續進行基板處理直至晶圓W或製程模組PM內之狀態滿足特定條件為止之方式規定結束條件。例如，存在如下情形，即，若溫度感測器所檢測之晶圓W或製程溫度達到特定溫度，則結束基板處理，從而規定結束條件。於此種情形時，由於基板處理裝置100係針對每個機種而晶圓W或製程溫度之變化程度不同，故而處理時間針對每個機種不同。又，即便基板處理裝置100為相同機種，亦存在儀器誤差，又，溫度特性針對每個製程模組PM而不同。因此，即便基板處理裝置100於各製程模組PM實施相同之基板處理，處理時間針對每個製程模組PM亦不相同。於該情形時，無法根據基板處理之處理條件而高精度地預測基板處理之處理時間。
因此，於本實施方式中，將實施該配方301中所含之處理條件之基板處理時之運用資料220與配方301之識別碼相對應地記憶於記憶部203中。
此處，對配方301賦予配方ID。因此，考慮使用配方ID作為識別配方301之識別碼。然而，存在即便配方301變更處理條件之一部分，亦賦予相同之配方ID之情形。即，存在即便配方301之配方ID相同，配方301中所含之處理條件亦不同之情形。
因此，於本實施方式中，使用根據配方301所計算出之錯誤檢測碼作為配方301之識別碼。作為錯誤檢測碼，例如可列舉：藉由CRC(Cyclic Redundancy Check，循環冗餘校驗)等錯誤檢測碼之運算所計算出之檢查碼。於記憶部203中，與配方301之檢查碼相對應地記憶實施該配方301中所含之處理條件之基板處理時的運用資料220。再者，於本實施方式中，以使用檢查碼作為配方301之識別碼之情形為例進行說明，但並不限定於此。配方301之識別碼亦可使用配方ID與檢查碼。又，亦可使用2種以上之複數個檢查碼作為識別碼。
本實施方式之運用資料220包含實績資料221及模型資料222。實績資料221係記憶有各製程模組PM中實施基板處理時的實績值之資料。例如，於實績資料221中針對每個製程模組PM記憶實施基板處理時之處理時間。模型資料222係記憶有各製程模組PM中之基板處理之控制所使用之資訊模型之資料。例如，於模型資料222中針對每個製程模組PM記憶製程模型之資料，該製程模型之資料將製程之溫度與成膜速率、蝕刻速率等基板處理之速率相對應。又，於模型資料222中，針對每個製程模組PM記憶有用於計算適當之異常檢測的閾值之參數或運算式等FD(first difference，一次差)模型之資料。
計算部211根據所接收之配方301計算識別碼。例如，計算部211根據配方301並藉由錯誤檢測碼之運算而計算出檢查碼。
判斷部212對與所計算出之識別碼相同之識別碼是否記憶於記憶部203中進行判斷。例如，判斷部212對與所計算出之檢查碼相對應之運用資料220是否記憶於記憶部203中進行判定。再者，於使用配方ID及檢查碼作為配方301之識別碼之情形時，判斷部212對與配方ID及檢查碼相對應之運用資料220是否記憶於記憶部203中進行判定。
控制部213對基板處理之實施進行控制。例如，於在判斷部212中判斷相同之識別碼記憶於記憶部203中之情形時，控制部213使用與該識別碼相關聯之運用資料項目、及所接收之配方301對基板處理裝置100進行控制。作為一例，控制部213作成如下處理排程，即，用於藉由基板處理裝置100實施配方301中所含之處理條件之基板處理。於判定之結果、運用資料220未記憶於記憶部203中之情形時，控制部213根據配方301作成基板處理之處理排程。例如，於配方301中所含之處理條件記錄有處理時間之情形時，控制部213使用所記錄之處理時間作成處理排程。例如，控制部213將各製程模組PM中之基板處理之處理時間作為配方301中所含之處理條件之處理時間，作成各製程模組PM中之基板處理之處理期間之排程。又，控制部213根據各製程模組PM之處理期間作成向各製程模組PM搬送晶圓W之搬送排程。
此處，存在如下情形，即，配方301中，處理條件未規定處理時間，且已規定結束基板處理之結束條件。例如，存在如下情形，即，若晶圓W或製程溫度達到特定溫度，則結束基板處理，從而規定結束條件。於該情形時，若晶圓W或製程溫度未達到特定溫度，則基板處理不會結束。因此，處理條件中規定了使基板處理異常結束之異常結束條件。例如，即便晶圓W或製程溫度未達到特定溫度，若結束基板處理之處理時間為固定時間以上之基板處理，亦規定異常結束條件。異常結束條件係規定為相對於基板處理正常時之處理時間具有足夠的餘量。例如，若基板處理正常，則晶圓W或製程溫度於1分鐘左右達到特定溫度，於該情形時，異常結束條件規定為10分鐘。
於配方301中所含之處理條件未記錄處理時間之情形時，控制部213使用異常結束條件作成處理排程。例如，假設各製程模組PM中之基板處理之處理時間為異常結束條件之時間，則控制部213作成各製程模組PM中之基板處理之處理期間之排程。又，控制部213根據各製程模組PM之處理期間作成晶圓W之搬送排程。再者，異常結束條件規定為相對於基板處理正常時之處理時間具有足夠的餘量。因此，控制部213亦可將各製程模組PM中之基板處理之處理時間設為異常結束條件之時間的固定比率之時間，從而作成處理排程。例如，如上所述，於異常結束條件規定為10分鐘之情形時，亦可將各製程模組PM中之基板處理之處理時間設為異常結束條件之10分鐘的50%之5分鐘，從而作成處理排程。又，控制部213亦可將各製程模組PM中之基板處理之處理時間設為預先設定之特定時間，從而作成處理排程。
另一方面，於判定之結果、運用資料220記憶於記憶部203中之情形時，控制部213使用運用資料220作成處理排程。例如，控制部213將各製程模組PM中之基板處理之處理時間設為運用資料220中所記錄之相對應之製程模組PM的處理時間，從而作成各製程模組PM中之基板處理之處理期間之排程。又，控制部213根據各製程模組PM之處理期間作成晶圓W之搬送排程。
控制部213以基於所作成之處理排程，實施配方301中所含之處理條件之基板處理之方式進行控制。控制部213將實施基板處理時最初記憶於記憶部203中之配方301讀取至內部記憶體。然後，控制部213按照處理排程實施記憶於內部記憶體中之配方301中所含之處理條件之基板處理。例如，控制部213以如下方式進行控制，即，基於處理排程中所含之搬送排程，將晶圓W自載體C依次搬送至各製程模組PM，基於所讀取之配方301於各製程模組PM實施基板處理。又，於判定之結果、運用資料220記憶於記憶部203中之情形時，控制部213使用該運用資料220中所含之模型資料222控制基板處理。例如，控制部213使用模型資料222中所記憶之製程模型之資料，以各製程模組PM之基板處理之速率達到符合處理條件之特定速率之方式，對各製程模組PM之製程之溫度進行調整。又，控制部213使用模型資料222中所記憶之FD模型之資料，針對每個製程模組PM計算出與處理條件相對應之異常檢測之閾值。
此處，於與配方301之識別碼相對應之運用資料220未記憶於記憶部203中之情形時，無法高精度地預測基板處理之處理時間。因此，存在各製程模組PM中之實際之基板處理之處理期間根據處理排程而大幅變化之情形。圖4A係表示實施方式之基板處理之處理排程之一例的圖。圖4A表示於製程模組PM1～PM4分散地實施5片晶圓W1～W5之基板處理之處理排程。「W1」～「W5」表示製程模組PM1～PM4中之晶圓W1～W5之基板處理之處理期間。於圖4A之處理排程中，計劃如下：製程模組PM1中之晶圓W1之處理期間比製程模組PM2～PM4中之晶圓W2～W4之處理期間結束得早。因此，於圖4A之處理排程中，在製程模組PM1中預定晶圓W5之基板處理。然而，於實際之基板處理中，存在製程模組PM1中之晶圓W1之處理期間比預定長之情形。圖4B係表示實施方式之基板處理之處理排程之一例的圖。圖4B表示製程模組PM1～PM4中之晶圓W1～W5之實際之基板處理之處理期間。於圖4B中，製程模組PM1中之晶圓W1之處理期間變長。於該情形時，製程模組PM1中之晶圓W5之基板處理變慢，生產性降低。
圖5A係表示實施方式之基板處理之處理排程之一例的圖。圖5A表示與圖4A相同之處理排程。於圖5A之處理排程中，計劃如下：於製程模組PM1進行晶圓W1之基板處理之後，實施晶圓W5之基板處理。於該情形時，以根據晶圓W5之基板處理開始之時點將晶圓W5搬送至製程模組PM1之方式作成搬送排程。然而，於實際之基板處理中，存在製程模組PM1中之晶圓W1之處理期間比計劃短之情形。圖5B係表示實施方式之基板處理之處理排程之一例的圖。圖5B表示製程模組PM1～PM4中之晶圓W1～W5之實際之基板處理之處理期間。於圖5B中，製程模組PM1中之晶圓W1之處理期間變短。於該情形時，晶圓W5尚未搬送至製程模組PM1，製程模組PM1處於等待搬送晶圓W5之狀態，從而降低生產性。
另一方面，於與配方301之識別碼相對應之運用資料220記憶於記憶部203中之情形時，可根據運用資料220高精度地預測各製程模組PM中之基板處理之處理時間。藉此，控制部213可作成效率良好之處理排程。圖6及圖7係表示實施方式之基板處理之處理排程之一例的圖。例如，如圖4B所示，於製程模組PM1中之晶圓W1之處理期間較長之情形時，可如圖6所示以於製程模組PM2實施晶圓W5之基板處理之方式作成處理排程。又，例如，如圖5B所示，於製程模組PM1中之晶圓W1之處理期間較短之情形時，可如圖7所示以於製程模組PM1較早地實施晶圓W5之基板處理之方式作成處理排程。如此，於與配方301之識別碼相對應之運用資料220記憶於記憶部203中之情形時，控制部213可根據運用資料220作成效率良好之處理排程，因此可抑制生產性之降低。
返回至圖2。產生部214產生藉由控制部213之控制而由基板處理裝置100實施基板處理時的運用資料項目。產生部214產生運用資料220作為運用資料項目，該運用資料22 0係記憶有藉由控制部213之控制實施基板處理時的基板處理之實績值。例如，產生部214針對每個製程模組PM而產生記錄有實施基板處理時之處理時間之實績資料221。又，產生部214根據基板處理之實施結果產生模型資料222作為運用資料項目。例如，產生部214針對每個製程模組PM產生製程模型之資料，該製程模型之資料將實際之製程之溫度與基板處理之速率相對應。又，產生部214針對每個製程模組PM產生FD模型，該FD模型係根據實際之基板處理而調整參數或運算式並計算出適當之異常檢測之閾值。再者，產生部214亦可產生與標準之資訊模型之差量之資料作為模型資料222。例如，產生部214亦可針對每個與製程之溫度及基板處理之速率的標準製程模型之資料對應的製程模組PM，產生差量之資料作為製程模型之資料。
順便提及，於設為將由接收部210所接收之配方301記憶於記憶部203之狀態下之情形時，基板處理裝置100有發生資訊洩漏之虞。例如，有如下之虞，即，記憶於記憶部203中之配方301經複製、或傳送至其他裝置、自使用者介面202被參照，而使基板處理之處理條件洩漏。
因此，於利用控制部213之控制所進行之基板處理開始後，刪除部215將記憶於記憶部203中之配方301刪除。例如，若控制部213中之配方301讀取至內部記憶體結束，則刪除部215將記憶於記憶部203中之配方301刪除。再者，刪除部215亦可於特定之時點將配方301刪除。例如，若由管理裝置300受理配方301之刪除指示，則刪除部215亦可刪除配方301。藉此，管理裝置300之管理者可決定配方301之刪除之時點之運用。
藉此，基板處理裝置100可抑制配方301之洩漏。
儲存部216進行各種儲存。於與藉由接收部210所接收之配方301中所含之識別碼相對應之運用資料項目未記憶於記憶部203中之情形時，儲存部216將藉由產生部214所產生之運用資料項目與所接收之配方301中所含之識別碼相對應地儲存於記憶部203中。例如，儲存部216暫時記憶藉由接收部210所接收之配方301之識別碼。例如，若接收部210接收配方301，則儲存部216將根據配方301所計算出之檢查碼暫時記憶於內部記憶體中。再者，暫時記憶檢查碼之時機只要為刪除部215刪除配方301之前則可為任一時機。例如，儲存部216亦可於控制部213中之配方301之讀取結束後，於刪除部215刪除配方301之前暫時記憶檢查碼。並且，儲存部216將藉由產生部214所產生之運用資料220與暫時記憶於內部記憶體中之識別碼相對應地儲存於記憶部203中。例如，於利用控制部213之控制所進行之基板處理結束後，儲存部216將藉由產生部214所產生之運用資料220與所暫時記憶之檢查碼相對應地儲存於記憶部203中。於記憶部203中未與識別碼對應地記憶有運用資料220之情形時，儲存部216藉由覆寫儲存藉由產生部214所產生之運用資料220。再者，於使用配方ID及檢查碼作為配方301之識別碼之情形時，儲存部216將配方ID與檢查碼一同暫時記憶為識別碼，只要將藉由產生部214所產生之運用資料220與所暫時記憶之檢查碼及配方ID相對應地儲存於記憶部203中即可。
另一方面，於在記憶部203中已與識別碼相對應地記憶有運用資料220之情形時，儲存部216將藉由產生部214所產生之運用資料220刪除而不儲存。藉此，可使記憶部203針對每個識別碼記憶運用資料220。再者，於在記憶部203中已與識別碼相對應地記憶有運用資料220之情形時，儲存部216亦可覆寫藉由產生部214所產生之運用資料220並加以儲存。又，於在記憶部203中已與識別碼相對應地記憶有運用資料220之情形時，儲存部216亦可將藉由產生部214所產生之運用資料220與識別碼相對應地進一步儲存於記憶部203中。
藉此，於實施識別碼相同之配方301之基板處理時，基板處理裝置100可使用運用資料220作成基板處理之處理排程，因此可抑制生產性之降低。
[控制之流程] 其次，對本實施方式之基板處理方法進行說明。最初，對於將配方301與運用資料項目相對應之對應處理進行說明。圖8係表示實施方式之對應處理之流程之一例的流程圖。對應處理係於特定之時點例如於配方301經由網路N從管理裝置300輸入至通信介面201之時點執行。
接收部210經由通信介面201接收配方301，將所接收之配方301儲存於記憶部203中(步驟S10)。
計算部211根據所接收之配方301計算識別碼(步驟S11)。例如，計算部211根據配方301並藉由錯誤檢測碼之運算而計算出檢查碼。
判斷部212對與所計算出之識別碼相同之識別碼是否記憶於記憶部203中進行判斷(步驟S12)。例如，判斷部212對與所計算出之檢查碼相對應之運用資料220是否記憶於記憶部203中進行判定。
於與所計算出之識別碼相同之識別碼記憶於記憶部203中之情形時，判斷部212將與識別碼相對應之運用資料項目與所接收之配方301相對應(步驟S13)，結束處理。例如，判斷部212將與所計算出之檢查碼相對應之運用資料220與配方301相對應。
其次，對基板處理之流程進行說明。圖9係表示實施方式之基板處理之流程之一例的流程圖。基板處理係於特定之時點，例如於實施基板處理之對象之配方301由使用者介面202指定之時點執行。對象之配方301亦可經由網路N而由管理裝置300或其他終端裝置指定。
控制部213將所指定之配方301自記憶部203讀取至內部記憶體中(步驟S50)。於運用資料項目與所指定之配方301相對應之情形時，控制部213亦將運用資料項目自記憶部203讀取至內部記憶體中。例如，控制部213亦將與配方301相對應之運用資料220自記憶部203讀取至內部記憶體。
儲存部216將所指定之配方301之識別碼暫時記憶於內部記憶體中(步驟S51)。例如，儲存部216暫時記憶根據配方301所計算出之檢查碼。
刪除部215將記憶於記憶部203中之配方301刪除(步驟S52)。
控制部213對運用資料項目是否與記憶於內部記憶體中之配方301相對應進行判定(步驟S53)。例如，判斷部212對運用資料220是否與配方301相對應進行判定。
於運用資料項目未對應之情形時(步驟S53：否)，控制部213使用所接收之配方301對基板處理裝置100進行控制(步驟S54)。例如，控制部213根據配方301作成處理排程。
另一方面，於運用資料項目對應之情形時(步驟S53：是)，控制部213使用運用資料項目與所接收之配方301對基板處理裝置100進行控制(步驟S55)。例如，控制部213使用相對應之運用資料220、與所接收之配方301作成處理排程。
控制部213按照所作成之處理排程，實施記憶於內部記憶體之配方301中所含之處理條件的基板處理(步驟S56)。於運用資料220與配方301相對應之情形時，控制部213使用該運用資料220中所含之模型資料222控制基板處理。例如，控制部213使用模型資料222中所記憶之製程模型之資料，以各製程模組PM之基板處理之速率達到按照處理條件之特定速率之方式，調整各製程模組PM之製程之溫度。又，控制部213使用模型資料222中所記憶之FD模型之資料，針對每個製程模組PM，計算出與處理條件相對應之異常檢測之閾值。
產生部214產生執行記憶於內部記憶體中之配方301時的運用資料項目(步驟S57)。例如，產生部214產生運用資料220，該運用資料220係記憶有藉由控制部213之控制實施基板處理時的基板處理之實績值。
儲存部216將所產生之運用資料項目與所暫時記憶之識別碼相對應地儲存於記憶部203中(步驟S58)，結束處理。例如，於利用控制部213之控制所進行之基板處理結束後，儲存部216將運用資料220與所暫時記憶之檢查碼相對應地儲存於記憶部203中。
如此，本實施方式之資訊處理裝置200連接於基板處理裝置100。資訊處理裝置200具有記憶部203、及處理部(製程控制器204)。記憶部203相對應地記憶運用資料項目(運用資料220)與識別碼(檢查碼)，該運用資料項目係於執行作為基板處理裝置100之處理條件之配方301時作成，該識別碼係根據配方301計算出。處理部具有接收部210、計算部211、判斷部212、及控制部213。接收部210接收包含配方301之處理之指示。計算部211根據在接收部210中所接收之配方301計算識別碼(檢查碼)。判斷部212對與所計算出之識別碼相同之識別碼是否記憶於記憶部203中進行判斷。於在判斷部212中判斷相同之識別碼記憶於記憶部203中之情形時，控制部213使用與該識別碼相對應之運用資料項目及在接收部210中所接收之配方301對基板處理裝置100進行控制。藉此，資訊處理裝置200可抑制生產性之降低。
又，本實施方式之配方301包含識別碼(配方ID)。判斷部212使用2個以上之識別碼判斷一致，該2個以上之識別碼包含配方301中所含之識別碼及所計算出之識別碼(檢查碼)。藉此，資訊處理裝置200即便接收如下配方301亦可識別出配方301不同，該配方301係即便變更處理條件之一部分亦賦予有相同之配方ID。又，於再次發送與過去相同之處理條件、配方ID之配方301之情形時，資訊處理裝置200可使用實施該配方301之基板處理時的運用資料項目對基板處理裝置100進行控制，因此可高效率地實施基板處理。
又，本實施方式之計算部211根據所接收之配方301計算出錯誤檢測碼作為識別碼。藉此，即便配方ID相同，資訊處理裝置200亦可根據錯誤檢測碼對配方301簡易地判別處理條件等內部之資料是否不同。
又，本實施方式之運用資料項目包含實施配方301之基板處理時之處理時間。於與所接收之配方301之識別碼相對應之運用資料項目記憶於記憶部203中之情形時，控制部213使用該運用資料項目中所含之處理時間對基板處理裝置100進行控制。藉此，即便於針對基板處理裝置100之每個製程模組PM而基板處理之處理時間不同之情形時，資訊處理裝置200亦可根據各製程模組PM之基板處理之處理時間作成處理排程，從而可高效率地實施基板處理。
又，本實施方式之運用資料項目包含與配方301之基板處理之控制相關之模型資料222。於與所接收之配方301之識別碼相對應之運用資料項目記憶於記憶部203中之情形時，控制部213使用該運用資料項目中所含之模型資料222對基板處理裝置100進行控制。藉此，資訊處理裝置200可使用模型資料222適當地控制基板處理。
又，本實施方式之接收部210將所接收之配方301儲存於記憶部203中。控制部213將配方301自記憶部203讀取至暫時記憶部(內部記憶體)，基於暫時記憶部中所記憶之配方301對基板處理裝置100進行控制。當控制部213中之配方301之讀取結束時，刪除部215將配方301自記憶部203刪除。藉此，資訊處理裝置200可抑制配方301之洩漏。
以上，對於實施方式進行了說明，但應認為此次揭示之實施方式於所有方面為例示而並非限制。確實，上述實施方式可以多種形態實現。又，上述實施方式可於不脫離申請專利範圍及其主旨之情況下，以各種形態進行省略、取代、變更。
例如，於實施方式中，以控制部213預先作成各製程模組PM之處理排程之情形為例進行說明。然而，並不限定於此。控制部213亦可於處理中根據各製程模組PM之處理狀況即時地變更各製程模組PM之處理排程。例如，控制部213亦可對應各製程模組PM之所預測之處理時間規定複數種動作模式，以與製程模組PM之處理狀況相對應之動作模式動作。於與所執行之配方301之識別碼相對應之運用資料220記憶於記憶部203中之情形時，控制部213使用運用資料220規定複數種動作模式。例如，控制部213以運用資料220中所記錄之製程模組PM之處理時間作為基準，對於各製程模組PM，規定處理時間比基準更短之情形、處理時間比基準更長之情形等不同的複數個處理時間之情形時之動作模式。並且，控制部213亦可藉由選擇與各製程模組PM中之實際之處理時間相對應之動作模式，即時地變更各製程模組PM之處理排程。
又，於實施方式中，以使用錯誤檢測碼作為配方301之識別碼之情形為例進行說明。然而，並不限定於此。例如，配方301之識別碼亦可設為配方ID。又，亦可使用複數種檢查碼作為配方301之識別碼。又，亦可對配方301賦予除了配方ID以外之唯一之ID等識別碼，使用該識別碼作為識別碼。例如，存在如下情形，即，管理裝置300對處理條件相同之配方301賦予相同之識別碼，每次改變配方ID後發送。於該情形時，於與配方301之識別碼相對應之運用資料220記憶於記憶部203中之情形時，基板處理裝置100可藉由使用該運用資料220作成基板處理之處理排程而高效率地實施基板處理。
又，於實施方式中，以如下情形為例進行說明，即，控制部213於基板處理開始時將配方301讀取至內部記憶體，當讀取結束時，刪除部215將記憶於記憶部203中之配方301刪除。然而，並不限定於此。例如，控制部213亦可自基板處理中之記憶部203隨時讀出配方301。刪除部215亦可於基板處理結束時將記憶於記憶部203中之配方301刪除。
又，於實施方式中，以將基板設為半導體晶圓之情形為例進行說明，但並不限定於此。半導體晶圓亦可為矽，亦可為GaAs、SiC、GaN等化合物半導體。進而，基板不限定於半導體晶圓，亦可應用於液晶顯示裝置等FPD(平板顯示器)所使用之玻璃基板、或陶瓷基板等。
100:基板處理裝置 101:真空搬送室 102:加載互鎖真空室 103:大氣搬送室 104:對準腔室 105:載體安裝端口 106:搬送機構 107a:搬送臂 107b:搬送臂 108:搬送機構 200:資訊處理裝置 201:通信介面 202:使用者介面 203:記憶部 204:製程控制器 210:接收部 211:計算部 212:判斷部 213:控制部 214:產生部 215:刪除部 216:儲存部 220:運用資料 221:實績資料 222:模型資料 300:管理裝置 301:配方 C:載體 G1:閘閥 G2:閘閥 G3:閘閥 N:網路 PM:製程模組 PM1:製程模組 PM2:製程模組 PM3:製程模組 PM4:製程模組 W:晶圓 W1:晶圓 W2:晶圓 W3:晶圓 W4:晶圓 W5:晶圓
圖1係表示實施方式之基板處理裝置整體之概略性構成之一例的圖。 圖2係表示對實施方式之基板處理裝置進行控制之資訊處理裝置之概略性構成的方塊圖。 圖3係模式性地表示記憶於實施方式之記憶部203中之資料之資料構成的圖。 圖4A係表示實施方式之基板處理之處理排程之一例的圖。 圖4B係表示實施方式之基板處理之處理排程之一例的圖。 圖5A係表示實施方式之基板處理之處理排程之一例的圖。 圖5B係表示實施方式之基板處理之處理排程之一例的圖。 圖6係表示實施方式之基板處理之處理排程之一例的圖。 圖7係表示實施方式之基板處理之處理排程之一例的圖。 圖8係表示實施方式之相對應之處理之流程的一例之流程圖。 圖9係表示實施方式之基板處理之流程的一例之流程圖。
200:資訊處理裝置
201:通信介面
202:使用者介面
203:記憶部
204:製程控制器
210:接收部
211:計算部
212:判斷部
213:控制部
214:產生部
215:刪除部
216:儲存部
220:運用資料
221:實績資料
222:模型資料
300:管理裝置
301:配方
N:網路

Claims (7)

  1. 一種資訊處理裝置，其係連接於基板處理裝置者，且具有： 記憶部，其相對應地記憶有運用資料項目與識別碼，上述運用資料項目係於執行上述基板處理裝置之處理條件即配方時作成，上述識別碼係根據上述配方計算出；及 處理部；且 上述處理部具有： 接收部，其接收包含配方之處理之指示； 計算部，其根據上述接收部中所接收之配方計算識別碼； 判斷部，其對與上述所計算出之識別碼相同之識別碼是否記憶於上述記憶部中進行判斷；及 控制部，其於在上述判斷部中判斷相同之識別碼記憶於上述記憶部中之情形時，使用與該識別碼相對應之運用資料項目及上述接收部中所接收之上述配方對上述基板處理裝置進行控制。
  2. 如請求項1之資訊處理裝置，其中上述配方包含識別碼，且 上述判斷部使用2個以上之識別碼判斷一致，上述2個以上之識別碼包含上述配方中所含之識別碼及上述所計算出之識別碼。
  3. 如請求項1或2之資訊處理裝置，其中上述計算部根據所接收之配方計算出錯誤檢測碼作為上述識別碼。
  4. 如請求項1至3中任一項之資訊處理裝置，其中上述運用資料項目包含實施配方之基板處理時之處理時間，且 上述控制部係於與所接收之上述配方之識別碼相對應之上述運用資料項目記憶於上述記憶部中之情形時，使用該運用資料項目中所含之處理時間對上述基板處理裝置進行控制。
  5. 如請求項1至3中任一項之資訊處理裝置，其中上述運用資料項目包含與配方之基板處理之控制相關之模型資料，且 上述控制部係於與所接收之上述配方之識別碼相對應之上述運用資料項目記憶於上述記憶部中之情形時，使用該運用資料項目中所含之模型資料對上述基板處理裝置進行控制。
  6. 如請求項1至5中任一項之資訊處理裝置，其進而具有： 產生部，其產生藉由上述控制部之控制而由上述基板處理裝置實施基板處理時的運用資料項目；及 儲存部，其於與所接收之上述配方中所含之識別碼相對應之運用資料項目未記憶於上述記憶部中之情形時，將藉由上述產生部所產生之上述運用資料項目與所接收之上述配方中所含之識別碼相對應地儲存於上述記憶部中。
  7. 一種基板處理方法，其具有如下步驟： 接收包含配方之處理的指示，上述配方為基板處理裝置之處理條件； 根據所接收之配方計算識別碼； 對記憶部中是否記憶有與上述所計算出之識別碼相同之識別碼進行判斷，上述記憶部相對應地記憶有運用資料項目與識別碼，上述運用資料項目係於執行配方時作成，上述識別碼係根據上述配方計算出；及 於判斷相同之識別碼記憶於上述記憶部中之情形時，使用與該識別碼相關聯之運用資料項目及所接收之上述配方對上述基板處理裝置進行控制。
TW109127534A 2019-08-26 2020-08-13 資訊處理裝置及基板處理方法 TW202122945A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-153360 2019-08-26
JP2019153360 2019-08-26

Publications (1)

Publication Number Publication Date
TW202122945A true TW202122945A (zh) 2021-06-16

Family

ID=74683811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127534A TW202122945A (zh) 2019-08-26 2020-08-13 資訊處理裝置及基板處理方法

Country Status (6)

Country Link
US (1) US20220291662A1 (zh)
JP (1) JP7273980B2 (zh)
KR (1) KR20220053603A (zh)
CN (1) CN114270489A (zh)
TW (1) TW202122945A (zh)
WO (1) WO2021039389A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438441B1 (en) * 1999-06-28 2002-08-20 Hyundai Electronics Industries Co., Ltd. Semiconductor factory automation system and method for resetting process recipe by employing trace file
US6871112B1 (en) * 2000-01-07 2005-03-22 Advanced Micro Devices, Inc. Method for requesting trace data reports from FDC semiconductor fabrication processes
KR100587680B1 (ko) * 2004-04-30 2006-06-08 삼성전자주식회사 반도체 공정제어 시스템
WO2007091555A1 (ja) * 2006-02-07 2007-08-16 Tokyo Electron Limited 基板処理装置の制御装置および基板処理装置の制御プログラム
JP2010056367A (ja) * 2008-08-29 2010-03-11 Panasonic Corp 半導体製造装置
JP2010061505A (ja) 2008-09-05 2010-03-18 Panasonic Corp 生産管理装置および生産管理方法
US8392136B2 (en) * 2010-07-09 2013-03-05 Kla-Tencor Corporation In-place management of semiconductor equipment recipes
US8987010B1 (en) * 2013-08-29 2015-03-24 International Business Machines Corporation Microprocessor image correction and method for the detection of potential defects
US9778941B2 (en) * 2014-07-28 2017-10-03 Asm Ip Holding B.V. Substrate processing system, storage medium and method of registering new device
US9934351B2 (en) * 2015-11-09 2018-04-03 Applied Materials, Inc. Wafer point by point analysis and data presentation
CN107305855B (zh) * 2016-04-19 2021-05-07 株式会社国际电气 衬底处理装置、装置管理控制器及装置管理方法
KR102362136B1 (ko) * 2016-10-26 2022-02-11 가부시끼가이샤 도시바 정보 관리 시스템
JP7304692B2 (ja) * 2018-12-13 2023-07-07 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
WO2021039389A1 (ja) 2021-03-04
JP7273980B2 (ja) 2023-05-15
US20220291662A1 (en) 2022-09-15
JPWO2021039389A1 (zh) 2021-03-04
CN114270489A (zh) 2022-04-01
KR20220053603A (ko) 2022-04-29

Similar Documents

Publication Publication Date Title
JP5033627B2 (ja) 仮想モジュールを用いた半導体処理方法
JP4969446B2 (ja) 仮想モジュールを用いた半導体処理方法
JP5014990B2 (ja) 数式ベースのラン・ツウ・ラン制御
US11663562B2 (en) Substrate processing apparatus and controller
US7877161B2 (en) Method and system for performing a chemical oxide removal process
US20080086228A1 (en) Method of optimizing process recipe of substrate processing system
JP5796994B2 (ja) 処理システム、基板処理装置、処理システムのデータ処理方法、収集ユニット及び記録媒体並びに半導体装置の製造方法
US20130253689A1 (en) Substrate processing apparatus, maintenance method, and maintenance program
US10998210B2 (en) Substrate processing apparatus
TW202122945A (zh) 資訊處理裝置及基板處理方法
US20140222187A1 (en) Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
WO2017169464A1 (ja) 基板処理装置及び処理システム
JP5465995B2 (ja) 基板処理システム、収集ユニット、基板処理装置のデータ処理方法および基板処理装置
US6694210B1 (en) Process recipe modification in an integrated circuit fabrication apparatus
KR102292904B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2014116341A (ja) 基板処理システム及び基板処理装置の縮退運用方法
US20240014055A1 (en) Substrate processing system, substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
US20230411194A1 (en) Conveyance method and processing system