TW202121732A - 雜訊抑制濾波器及製作雜訊抑制濾波器的方法 - Google Patents

雜訊抑制濾波器及製作雜訊抑制濾波器的方法 Download PDF

Info

Publication number
TW202121732A
TW202121732A TW108143119A TW108143119A TW202121732A TW 202121732 A TW202121732 A TW 202121732A TW 108143119 A TW108143119 A TW 108143119A TW 108143119 A TW108143119 A TW 108143119A TW 202121732 A TW202121732 A TW 202121732A
Authority
TW
Taiwan
Prior art keywords
long arm
noise suppression
terminal
circuit layer
suppression filter
Prior art date
Application number
TW108143119A
Other languages
English (en)
Other versions
TWI723648B (zh
Inventor
陳彥豪
鄭又豪
林丁丙
Original Assignee
英業達股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英業達股份有限公司 filed Critical 英業達股份有限公司
Priority to TW108143119A priority Critical patent/TWI723648B/zh
Application granted granted Critical
Publication of TWI723648B publication Critical patent/TWI723648B/zh
Publication of TW202121732A publication Critical patent/TW202121732A/zh

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Filters And Equalizers (AREA)

Abstract

雜訊抑制濾波器包含分別設置於多層電路板之第一電路層、第二電路層及第三電路層的一差動傳輸線組、諧振器及接地面。諧振器具有第一長臂、第二長臂及短臂，且第一長臂、第二長臂及短臂是延伸自相同一點以形成對稱凸型。接地面經由兩貫孔耦接至第一長臂的終端及第二長臂的終端。該差動傳輸線組包含第一蜿蜒線及第二蜿蜒線，第一蜿蜒線自第一輸入端沿著第一長臂的內緣及短臂的第一邊的內側設置並連接至第一輸出端，而第二蜿蜒線自第二輸入端沿著第二長臂的內緣及短臂的第二邊的內側設置並連接至第二輸出端。

Description

雜訊抑制濾波器及製作雜訊抑制濾波器的方法
本發明是有關於一種濾波器，特別是一種抑制共模雜訊的濾波器。
在差動傳輸中，訊號發送端會透過兩條傳輸線傳送振幅相同且相位相反的兩種訊號，而訊號接收端則會根據這兩個訊號的電壓差值以判斷訊號發送端所發送的邏輯狀態。由於訊號接收端是根據兩個訊號的電壓差值而非兩個訊號本身的電壓來判斷訊號的邏輯狀態，因此環境中的雜訊對這兩個訊號所造成的影響會互相抵銷，使得差動傳輸具有較佳的抗噪能力。
然而，在差動傳輸中，仍然會受到共模雜訊的干擾。在先前技術中，常會利用共模扼流圈來抑制共模雜訊，然而共模扼流圈的體積過大，且共模扼流圈所使用的磁性材料在操作於高頻訊號時，容易耗損，因此無法應用在高頻電路中。另外，也有先前技術利用蘑菇型諧振結構(mushroom structure)來抑制共模雜訊的做法，然而蘑菇型的諧振結構需要較多的訊號電路層，因此會增加多層電路板的體積及成本。再者，為了符合第二諧振模態所需的濾波頻率，蘑菇型的諧振結構還需透過較長的蜿蜒走線來增加電氣長度，然而太多段的蜿蜒走線也會增加差模訊號的損耗，因此在設計上面臨不少困難。
本發明的一實施例提供一種雜訊抑制濾波器。雜訊抑制濾波器包含差動傳輸線組、諧振器及接地面。
差動傳輸線組設置於多層電路板的第一電路層。諧振器設置於多層電路板的第二電路層。諧振器具有第一長臂、第二長臂及短臂，第一長臂、第二長臂及短臂是延伸自相同一點以形成對稱凸型。接地面設置於多層電路板的第三電路層，接地面經由兩貫孔耦接至第一長臂的終端及第二長臂的終端。
第二電路層是設置於第一電路層及第三電路層之間。差動傳輸線組包含第一蜿蜒線(meander line)及第二蜿蜒線。第一蜿蜒線自第一輸入端沿著第一長臂的內緣及短臂的第一邊的內側設置並連接至第一輸出端。第二蜿蜒線自第二輸入端沿著第二長臂的內緣及短臂的第二邊的內側設置並連接至第二輸出端。
本發明的另一實施例提供一種製作雜訊抑制濾波器的方法。製作雜訊抑制濾波器的方法包含於多層電路板的第一電路層設置差動傳輸線組，於多層電路板的第二電路層設置諧振器，於多層電路板的第三電路層設置接地面，於第一長臂的終端及第二長臂的終端設置耦接至接地面的兩貫孔。
諧振器具有第一長臂、第二長臂及短臂，第一長臂、第二長臂及短臂是延伸自相同一點以形成對稱凸型。第二電路層是設置於第一電路層及第三電路層之間。差動傳輸線組包含第一蜿蜒線(meander line)及第二蜿蜒線。第一蜿蜒線自第一輸入端沿著第一長臂的內緣及短臂的第一邊的內側設置並連接至第一輸出端。第二蜿蜒線自第二輸入端沿著第二長臂的內緣及短臂的第二邊的內側設置並連接至第二輸出端。
第1圖是本發明一實施例之雜訊抑制濾波器100的示意圖。雜訊抑制濾波器100可包含差動傳輸線組110、諧振器120及接地面130。差動傳輸線組110、諧振器120及接地面130可分別設置於多層電路板10的第一電路層11、第二電路層12及第三電路層13，且第二電路層12是設置於第一電路層11及第三電路層13之間。
在第1圖中，諧振器120具有第一長臂122、第二長臂124及短臂126。第一長臂122、第二長臂124及短臂126可以延伸自相同一點以形成對稱的凸型。舉例來說，第一長臂122及第二長臂124可連接成一直條塊狀，而短臂126可連接至直條塊狀的中點，也就是第一長臂122及第二長臂124的連接處，並垂直於直條塊狀而向外突出。
差動傳輸線組110可包含第一蜿蜒線(meander line)112及第二蜿蜒線114。第一蜿蜒線112可自第一輸入端INA沿著第一長臂122的內緣及短臂126的第一邊的內側設置並連接至第一輸出端OUTA。第二蜿蜒線114可自第二輸入端INB沿著第二長臂124的內緣及短臂126的第二邊的內側設置並連接至第二輸出端OUTB。此外，接地面130可經由貫孔141及142耦接至第一長臂122的終端及第二長臂124的終端。
在有些實施例中，雜訊抑制濾波器100還可包含第一接地端G1、第二接地端G2、第三接地端G3及第四接地端G4。第一接地端G1設置於第一輸入端INA的一側，並經由貫孔143耦接至接地面130。第二接地端G2設置於第二輸入端INB的一側，並經由貫孔144耦接至接地面130。第三接地端G3設置於第一輸出端OUTA的一側，並經由貫孔145耦接至接地面130，而第四接地端G4設置於第二輸出端OUTB的一側，並經由貫孔146耦接至接地面130。在第1圖的實施例中，第一輸入端INA及第二輸入端INB可設置於第一接地端G1及第二接地端G2之間，而第一輸出端OUTA及第二輸出端OUTB可設置於第三接地端G3及第四接地端G4之間。
在有些實施例中，第一長臂122及第二長臂124具有相同的寬度WL ，且第一長臂122及第二長臂124的寬度WL 可以用來決定雜訊抑制濾波器100在抑制共模雜訊時的第一諧振模態的諧振比例。第2圖是雜訊抑制濾波器100在第一長臂122及第二長臂124的寬度WL 不同的情況下，共模雜訊抑制效率的示意圖。
在第2圖中，曲線C1、C2及C3是分別對應到寬度WL 由大到小的情況。舉例來說，曲線C1是對應到寬度WL 較大的情況，而在曲線C1中，第一諧振模態的兩個諧振頻率f01 及f03 較為接近，在此情況下，雜訊抑制濾波器100抑制雜訊的頻寬較小。相對地，曲線C3是對應到寬度WL 較小的情況，而在曲線C3中，第一諧振模態的兩個諧振頻率f01 及f03 則相距較遠，而在此情況下，雜訊抑制濾波器100抑制雜訊的頻寬較大。
也就是說，透過調整第一長臂122及第二長臂124的寬度WL ，就可以決定第一諧振模態中兩個諧振頻率f01 及f03 的相對關係，亦即第一諧振模態的諧振比例。
此外，在有些實施例中，第一長臂122的長度LL1 及第二長臂124的長度LL2 可以相同，且兩者的長度和LL 可以用來決定雜訊抑制濾波器100之第一諧振模態的第一諧振頻率f01 。第3圖是雜訊抑制濾波器100在第一長臂122及第二長臂124的長度和LL 不同的情況下，共模雜訊抑制效率的示意圖。
在第3圖中，曲線C4、C5及C6是分別對應到長度和LL 由大到小的情況。舉例來說，曲線C4是對應到長度和LL 較大的情況，而在曲線C4中，第一諧振模態的諧振頻率f01 約為4GHz。相對地，曲線C6是對應到長度和LL 較小的情況，而在曲線C6中，第一諧振模態的諧振頻率f01 則接近8GHz。
也就是說，透過調整第一長臂122及第二長臂124的長度和LL ，就可以決定第一諧振模態中諧振頻率f01 的大小。在有些實施例中，設計者可以先根據系統所需之第一諧振模態的諧振比例來設定第一長臂122及第二長臂124的寬度WL ，接著再根據系統所需的諧振頻率設定第一長臂122及第二長臂124的長度LL1 及LL2 ，如此一來，就可以設計出符合系統需求的第一諧振模態。
在有些實施例中，第一蜿蜒線112及第二蜿蜒線114可根據諧振器120的形狀為基礎來設計。也就是說，第一蜿蜒線112及第二蜿蜒線114會分別沿著第一長臂122及第二長臂124的內緣蜿蜒。在此情況下，設計者可以先決定第一長臂122及第二長臂124的長寬，並自第一長臂122及第二長臂124的邊緣內縮一間距後，設置第一蜿蜒線112及第二蜿蜒線114。也就是說，在第1圖的實施例中，寬度WL 可以等於兩倍的第一蜿蜒線112的寬度2WM 加上第一蜿蜒線112的間距SMA 以及兩倍的內縮間距2SMB 。在有些實施例中，內縮間距SMB 的數值甚小，可例如但不限於為0.2毫米。
此外，在有些實施例中，雜訊抑制濾波器100可具有第二諧振模態，以確保在諧振頻率f01 至f03 之間的頻率也可以維持一定的抑制效果。在有些實施例中，短臂126的長度LS 可以用來決定雜訊抑制濾波器100之第二諧振模態的諧振頻率f02 。第4圖是雜訊抑制濾波器100在短臂126的長度LS 不同的情況下，共模雜訊抑制效率的示意圖。
在第4圖中，曲線C7、C8及C9是分別對應到長度LS 由大到小的情況。舉例來說，曲線C7是對應到長度LS 較大的情況，而在曲線C7中，第二諧振模態的諧振頻率f02 約為12GHz。相對地，曲線C9是對應到長度LS 較小的情況，而在曲線C9中，第二諧振模態的諧振頻率f02 約為14GHz。
也就是說，透過調整短臂的長度LS ，就可以決定第二諧振模態中諧振頻率f02 的大小，而透過適當地設定第二諧振模態之諧振頻率的大小，就可以讓第一諧振模態中抑制效果較差的頻段也能夠具有一定的雜訊抑制效果，使得雜訊抑制濾波器100的整體共模雜訊抑制效果能夠符合系統需求。
再者，在有些實施例中，設計者還可以設定第一輸出端OUTA之饋入線的長度及寬度及第二輸出端OUTB之饋入線的長度及寬度，以最佳化差動傳輸線組110的偶模阻抗，進一步提升雜訊抑制濾波器100的整體共模雜訊抑制效果。
第5圖是本發明一實施例之製作雜訊抑制濾波器100的方法200的流程圖，方法200包含步驟S210至S280，但不限於第5圖所示的順序。
S210： 於多層電路板10的第一電路層11設置差動傳輸線組110；
S220： 於多層電路板10的第二電路層12設置諧振器120；
S230： 於多層電路板10的第三電路層13設置接地面130；
S240： 於第一長臂122的終端及第二長臂124的終端設置耦接至接地面130的兩貫孔141及142；
S250： 於第一輸入端INA的一側設置第一接地端G1；
S260： 於第二輸入INB的一側設置第二接地端G2；
S270： 於第一輸出端OUTA的一側設置第三接地端G3；及
S280： 於第二輸出端OUTB的一側設置第四接地端G4。
在有些實施例中，在步驟S220中設置諧振器120時，設計者可以根據雜訊抑制濾波器100之第一諧振模態的諧振比例設定第一長臂122及第二長臂124的寬度WL ，並根據雜訊抑制濾波器100之第一諧振模態的第一諧振頻率f01 設定第一長臂122的長度LL1 及第二長臂124的長度LL2 的長度和LL 。
此外，在步驟S220中，設計者還可根據雜訊抑制濾波器100在濾波頻寬內所需之第二諧振模態的第二諧振頻率f02 設定短臂126的長度LS ，以在濾波頻寬內維持雜訊抑制濾波器100的共模雜訊抑制效果。
再者，設計者除了可以根據設計諧振器120的形狀來設置差動傳輸線組110中的第一蜿蜒線112及第二蜿延線114之外，還可以透過設定輸出端OUTA及OUTB之饋入線的長度及寬度以最佳化差動傳輸線組110的偶模阻抗，進而提升共模雜訊的抑制效果。
綜上所述，本發明的實施例所提供的雜訊抑制濾波器及製作雜訊抑制濾波器的方法可以在多層電路板中實作，並且可以在設計諧振器時，選擇適當的長度及寬度，以實作出所需的諧振模態，並達到抑制共模雜訊的效果。相較於先前技術，本發明的實施例所提供的雜訊抑制濾波器及製作雜訊抑制濾波器的方法在設計上具有較大的彈性，並且可具有較大的雜訊抑制頻寬。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:雜訊抑制濾波器 110:差動傳輸線組 120:諧振器 130:接地面 112、114:蜿蜒線 122、124:長臂 126:短臂 141、142、143、144、145、146:通孔 10:多層電路板 11、12、13:電路層 WL :寬度 LL1 、LL2 :長臂的長度 LL :長度和 LS :短臂的長度 SMA :蜿蜒線的間距 SMB :內縮間距 WM :蜿蜒線的寬度 INA、INB:輸入端 OUTA、OUTB:輸出端 G1、G2、G3、G4:接地端 C1、C2、C3、C4、C5、C6、C7、C8、C9:曲線 200:方法 S210至S280:步驟
第1圖是本發明一實施例之雜訊抑制濾波器的示意圖。 第2圖是第1圖的雜訊抑制濾波器在長臂寬度不同的情況下，共模雜訊抑制效率的示意圖。 第3圖是第1圖的雜訊抑制濾波器在長臂的長度和不同的情況下，共模雜訊抑制效率的示意圖。 第4圖是第1圖的雜訊抑制濾波器在短臂長度不同的情況下，共模雜訊抑制效率的示意圖。 第5圖是本發明一實施例之製作第1圖的雜訊抑制濾波器的方法流程圖。
100:雜訊抑制濾波器
110:差動傳輸線組
120:諧振器
130:接地面
112、114:蜿蜒線
122、124:長臂
126:短臂
141、142、143、144、145、146:通孔
10:多層電路板
11、12、13:電路層
WL :寬度
LL1 、LL2 :長臂的長度
LL :長度和
LS :短臂的長度
SMA :蜿蜒線的間距
SMB :內縮間距
WM :蜿蜒線的寬度
INA、INB:輸入端
OUTA、OUTB:輸出端
G1、G2、G3、G4:接地端

Claims (10)

  1. 一種雜訊抑制濾波器，包含： 一多層電路板，包含一第一電路層、一第二電路層與一第三電路層，該第二電路層係設置於該第一電路層及該第三電路層之間； 一諧振器，設置於該多層電路板的該第二電路層，該諧振器具有一第一長臂、一第二長臂及一短臂，該第一長臂、該第二長臂及該短臂是延伸自相同一點以形成一對稱凸型；及 一接地面，設置於該多層電路板的該第三電路層，該接地面經由兩貫孔耦接至該第一長臂的一終端及該第二長臂的一終端； 一差動傳輸線組，設置於該多層電路板的該第一電路層，該差動傳輸線組包含一第一蜿蜒線與一第二蜿蜒線， 其中， 該第一蜿蜒線(meander line)自一第一輸入端沿著該第一長臂的內緣及該短臂的一第一邊的內側設置並連接至一第一輸出端；且該第二蜿蜒線自一第二輸入端沿著該第二長臂的內緣及該短臂的一第二邊的內側設置並連接至一第二輸出端。
  2. 如請求項1所述之雜訊抑制濾波器，另包含： 一第一接地端，設置於該第一輸入端的一側，經由一貫孔耦接至該接地面； 一第二接地端，設置於該第二輸入端的一側，經由一貫孔耦接至該接地面； 一第三接地端，設置於該第一輸出端的一側，經由一貫孔耦接至該接地面；及 一第四接地端，設置於該第二輸出端的一側，經由一貫孔耦接至該接地面； 其中，該第一輸入端及該第二輸入端係設置於該第一接地端及該第二接地端之間，且該第一輸出端及該第二輸出端係設置於該第三接地端及該第四接地端之間。
  3. 如請求項1所述之雜訊抑制濾波器，其中 該第一長臂及該第二長臂具有相同的一寬度，且該第一長臂及該第二長臂的該寬度是用以決定該雜訊抑制濾波器之一第一諧振模態的一諧振比例。
  4. 如請求項1所述之雜訊抑制濾波器，其中 該第一長臂的一長度及該第二長臂的一長度的一長度和是用以決定該雜訊抑制濾波器之該第一諧振模態的一第一諧振頻率。
  5. 如請求項1所述之雜訊抑制濾波器，其中 該短臂的一長度是用以決定該雜訊抑制濾波器之一第二諧振模態的一第二諧振頻率。
  6. 一種製作雜訊抑制濾波器的方法，包含： 於一多層電路板的一第一電路層設置一差動傳輸線組； 於該多層電路板的一第二電路層設置一諧振器，其中該諧振器具有一第一長臂、一第二長臂及一短臂，該第一長臂、該第二長臂及該短臂是延伸自相同一點以形成一對稱凸型； 於該多層電路板的一第三電路層設置一接地面； 於該第一長臂的一終端及該第二長臂的一終端設置耦接至該接地面的兩貫孔； 其中： 該第二電路層係配置於該第一電路層及該第三電路層之間； 於該差動傳輸線組配置一第一蜿蜒線，使該第一蜿蜒線自一第一輸入端沿著該第一長臂的內緣及該短臂的一第一邊的內側設置並連接至一第一輸出端；及 於該差動傳輸線組配置一第二蜿蜒線，使該第二蜿蜒線自一第二輸入端沿著該第二長臂的內緣及該短臂的一第二邊的內側設置並連接至一第二輸出端。
  7. 如請求項6所述之製作雜訊抑制濾波器的方法，另包含： 於該第一輸入端的一側設置一第一接地端； 於該第二輸入端的一側設置一第二接地端； 於該第一輸出端的一側設置一第三接地端；及 於該第二輸出端的一側設置一第四接地端； 其中，將該第一輸入端及該第二輸入端設置於該第一接地端及該第二接地端之間，且將該第一輸出端及該第二輸出端設置於該第三接地端及該第四接地端之間。
  8. 如請求項6所述之製作雜訊抑制濾波器的方法，其中於該多層電路板的該第二電路層設置該諧振器的步驟包含： 根據該雜訊抑制濾波器之一第一諧振模態的一諧振比例設定該第一長臂的一寬度及該第二長臂的一寬度；及 根據該雜訊抑制濾波器之該第一諧振模態的一第一諧振頻率設定該第一長臂的一長度及該第二長臂的一長度的一長度和。
  9. 如請求項6所述之製作雜訊抑制濾波器的方法，其中於該多層電路板的該第二電路層設置該諧振器的步驟包含： 根據該雜訊抑制濾波器在該濾波頻寬內所需之一第二諧振模態的一第二諧振頻率設定該短臂的一長度，以在該濾波頻寬內維持該雜訊抑制濾波器的共模雜訊抑制效果。
  10. 如請求項6所述之製作雜訊抑制濾波器的方法，其中於該多層電路板的該第一電路層設置該差動傳輸線組的步驟包含： 設定該第一輸出端的一長度及一寬度及該第二輸出端的一長度及一寬度以最佳化該差動傳輸線組的一偶模阻抗。
TW108143119A 2019-11-27 2019-11-27 雜訊抑制濾波器及製作雜訊抑制濾波器的方法 TWI723648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108143119A TWI723648B (zh) 2019-11-27 2019-11-27 雜訊抑制濾波器及製作雜訊抑制濾波器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108143119A TWI723648B (zh) 2019-11-27 2019-11-27 雜訊抑制濾波器及製作雜訊抑制濾波器的方法

Publications (2)

Publication Number Publication Date
TWI723648B TWI723648B (zh) 2021-04-01
TW202121732A true TW202121732A (zh) 2021-06-01

Family

ID=76604761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143119A TWI723648B (zh) 2019-11-27 2019-11-27 雜訊抑制濾波器及製作雜訊抑制濾波器的方法

Country Status (1)

Country Link
TW (1) TWI723648B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115175455A (zh) 2021-04-06 2022-10-11 英业达科技有限公司 平坦化电源递送网路的阻抗的方法
TWI761177B (zh) * 2021-04-15 2022-04-11 英業達股份有限公司 平坦化電源遞送網路之阻抗的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407461B (zh) * 2009-08-10 2013-09-01 Univ Nat Taiwan 共模雜訊濾波電路、共模雜訊濾波元件及共模雜訊濾波結構
TWM385809U (en) * 2009-12-08 2010-08-01 hui-wen Wu A common-mode filter with defected ground structure
TWI499124B (zh) * 2012-08-31 2015-09-01 Univ Nat Taiwan A filter device having a groove type grounding structure and an equivalent assembly circuit thereof
TWI552521B (zh) * 2014-09-19 2016-10-01 Univ Nat Taiwan Electromagnetic Noise Filter and Its Equivalent Filter Circuit
TWI692145B (zh) * 2016-11-04 2020-04-21 國立臺灣大學 共模訊號吸收器及其等效電路

Also Published As

Publication number Publication date
TWI723648B (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
JP3954640B2 (ja) 差動伝送線路
US9373876B2 (en) Multiple-mode filter for radio frequency integrated circuits
US8305283B2 (en) Coplanar differential bi-strip delay line, higher-order differential filter and filtering antenna furnished with such a line
JP4629571B2 (ja) マイクロ波回路
TWI723648B (zh) 雜訊抑制濾波器及製作雜訊抑制濾波器的方法
JP2012034344A (ja) コモンモードノイズ抑制回路
CN109088134B (zh) 一种微带带通滤波器
JP2015012169A (ja) プリント回路板
KR20200078565A (ko) 멀티플렉서
Chan et al. Miniature common-mode rejection filter in silicon-based integrated passive device technology
CN112909455B (zh) 噪声抑制滤波器及制作噪声抑制滤波器的方法
US11646711B2 (en) Filter circuit and balun circuit
CN105517318A (zh) 基于开环谐振器与x型桥的电源ebg结构
JP5578440B2 (ja) 差動伝送線路
TWI483453B (zh) 用以抑制電磁輻射（ｅｍｉ）之雜訊濾除電路
CN101150911B (zh) 直流电源层结构
CN105789742A (zh) 一种共面波导宽阻带滤波器
TWM599507U (zh) 使用串列環形地平面結構之寬頻共模抑制濾波裝置
JP6777100B2 (ja) フィルタ回路及び周波数切替方法
TWI654849B (zh) 載波聚合電路
Ghanem et al. Equivalent circuit for implemented lowpass filter with SRR metamaterial
CN109786906B (zh) 一种基于共面波导传输线的滤波器
CN116782492B (zh) 一种超宽带电磁带隙结构及电路板
CN103618123B (zh) 微带滤波器可量化的调谐方法
CN117134738B (zh) 一种拓扑结构对称或者近似对称的声波滤波器及通信设备