TW202025707A

TW202025707A - 位元線安定速度增強

Info

Publication number: TW202025707A
Application number: TW108137488A
Authority: TW
Inventors: 睿王; 鐵軍代; 傅玲; 郭嘉羽
Original assignee: 美商豪威科技股份有限公司
Priority date: 2018-11-26
Filing date: 2019-10-17
Publication date: 2020-07-01
Also published as: TWI730457B; CN111225164A; CN111225164B; US10834351B2; US20200169682A1

Abstract

一種影像感測器包含具有一光電二極體之像素電路以接收光且輸出一像素信號。該影像感測器亦包含：讀出電路，其具有經耦合至該像素電路之一第一取樣及保持電晶體；及一第一電容器，其經耦合至該第一取樣及保持電晶體以接收該像素信號。一第二取樣及保持電晶體經耦合至該像素電路，且一第二電容器經耦合至該第二取樣及保持電晶體以接收該像素信號。一第一輸出開關經耦合以輸出來自該第一電容器之該像素信號，且一第二輸出開關經耦合以輸出來自該第二電容器之該像素信號。一升壓電晶體經耦合以在該升壓電晶體接通時連接該第一輸出開關與該第二輸出開關。

Description

位元線安定速度增強

本發明大體上係關於電子裝置且特定言之但非排它性地，係關於影像感測器。

影像感測器已變得無處不在。其等廣泛用於數位靜態相機、蜂巢式電話、保全攝影機以及醫療、汽車及其他應用中。用於製造影像感測器之技術繼續快速進步。例如，對更高速度及更低功率消耗之需求鼓勵此等裝置之進一步小型化及整合。

典型影像感測器操作如下。來自一外部場景之影像光經入射於影像感測器上。影像感測器包含複數個光敏元件，使得各光敏元件吸收入射影像光之一部分。包含於影像感測器中之光敏元件(諸如光電二極體)在吸收影像光之後各產生影像電荷。所產生之影像電荷量與影像光之強度成比例。所產生之影像電荷可用於產生表示外部場景之一影像。

影像感測器通常具有讀出電路以自光敏元件讀出影像或像素資料。自光敏元件讀出之速度可受限於讀出電路之實體參數(例如，安定時間)。

在本文中描述用於增強位元線安定速度之一設備及方法之實例。在以下描述中，闡述數個具體細節以提供對實例之一透徹理解。然而，熟習相關技術者應認知，可在無一或多個具體細節之情況下或使用其他方法、組件、材料等來實踐本文中描述之技術。在其他例項中，未詳細展示或描述熟知結構、材料或操作以避免模糊某些態樣。

貫穿本說明書對「一個實例」或「一項實施例」之參考意指結合實例描述之一特定特徵、結構或特性包含於本發明之至少一個實例中。因此，在貫穿本說明書之各個位置中出現之片語「在一個實例中」或「在一項實施例中」不必全部係指相同實例。此外，在一或多個實例中，可以任何適合方式組合特定特徵、結構或特性。

一些影像感測器設計可藉由在轉移期間停用位元線而配合一經指定時間控制方法使用一位元線浮動方法，以便藉由減少信號耦合而增強位元線安定速度。該技術具有改良安定速度同時維持一類似設計架構之優點。然而，位元線時間控制方法可能需要重新設計以解決位元線浮動節點擺動波動及浮動擴散區耦合。

理論上，影像感測器位元線自然地安定且遵循一RC時間延遲函數而不使用一位元線安定升壓函數。若藉由以下方程式計算位元線安定時間，

則位元線具有一長安定時間與一大電壓擺動。在一大信號安定條件下，一電流偏斜事件之情境甚至更糟。如將揭示，在根據本發明之教示之一差動位元線設計中，系統能夠利用此新架構來加速位元線之安定時間。儘管安定速度自身(相較於一非差動、單一位元線設計)可已經減少一半(此係因為系統有可能將輸入範疇縮小一半)，但時間常數仍可受限於RC延遲，除非實施本文中提出之用於電壓域全域快門設計之位元線短接方法。

本文中揭示之例示性位元線短接方法來自電容器電荷重佈之概念。若在一並聯連接中存在兩個不平衡電容器，則一旦其等之間之一開關被接通，便發生電荷重佈，且電壓將朝向相同值安定下來。電荷重佈之RC延遲係Rs(C1//C2)，其中Rs表示通過開關路徑之電阻。當將位元線短接結構併入本文中提出之例示性電路中時，由於此處Rs遠小於位元線上之電阻，故安定時間大幅減少。

如將展示，本文中揭示之實例可用於具有差動位元線之電壓域全域快門(VDGS)產品。本文中呈現之結構及方法係藉由實施一位元線短接來改良黑色(參考)信號及影像信號平均週期期間的位元線安定速度。此特定位元線短接方法包含(1)黑色信號及影像信號讀出在兩個單獨位元線上同時操作；及(2)在取平均之後，輸出將被安定在黑色信號及影像信號位準之中點處或其附近。在此條件下，位元線短接方法可預先使輸出1及2 (例如，參見圖 1A 至圖 2B )節點安定下來，且因此顯著減少在黑色信號及影像信號平均週期期間操作之一類比轉數位轉換器所消耗的時間。

如將在圖中展示，電路結構設計改良包含一個額外bl_boost開關(例如，「bl_boost」)，諸如一NMOS、PMOS或輸出1 (例如，「Out 1」)與輸出2 (例如，「Out 2」)之間的傳輸閘極。此開關係耦合在輸出1與輸出2之間，且當其接通時，開關立即將輸出1及2一起拉至一中點。時序改良具有兩個目的：(1)藉由短接輸出1及2來使其等安定下來；及(2)使用一短接及釋放操作將失配及洩漏偏移資訊保持在儲存電容中。

在一VDGS全域讀出週期期間，擷取黑色信號及影像信號，且將其等單獨儲存在節點C1_blk及C1_sig處的這兩個電容器中(例如，參見圖 1A 及圖 2A )。在第一類比轉數位轉換(例如，參見圖 1B 中之「第一AD」)，比較器將使用黑色信號及影像信號將失配資訊轉移出電路作為out 1及out 2 DC位準。在第二類比轉數位轉換(例如，參見圖 1B 中之「第二AD」)，黑色信號及影像信號電壓將輸出1及輸出2一起取平均且驅動輸出1及輸出2接近於黑色信號及影像信號位準的中間。在取平均時，取樣及保持1 (例如，圖 1B 及圖 2B 中之「sh1」)與取樣及保持2 (例如，圖 1B 及圖 2B 中之「sh2」)電晶體同時斷開。此處之系統可在取樣及保持1及取樣及保持2斷開之後立即或在取樣及保持1及取樣及保持2斷開之前不久接通bl_boost開關，且位元線升壓之效能係類似的。由於RC延遲限制位元線安定速度，故位元線短接方法藉由將輸出1及輸出2節點快速短接至相同中間電位來克服此缺點。最後，在取樣及保持1及取樣及保持2關斷之前，應首先閉合bl_boost。電路如此辨識並保持位元線失配資訊。由於輸出1及輸出2之最終電壓可歸因於一失配而稍微不同，故只要藉由採用一相關雙重取樣(CDS)方法在第二類比轉數位轉換(例如，圖 1B 中之「第二AD」)中保持此差異，便可最終消除失配。考量其相對小的擺動值，此失配不應係緩慢安定之一主要來源。

為了繪示，將在下文描述上文論述之實施例及其他實施例，此係因為其等與圖相關。

圖 1A 展示根據本發明之教示之一影像感測器之部分之一例示性電路圖100。電路圖100包含像素電路(安置於一影像晶圓中)及安置於一邏輯晶圓中之讀出電路(其可使用一接合氧化物(例如，氧化矽或類似物)接合至像素晶圓之一非照明側)。在所描繪之實例中，像素電路包含光電二極體101、轉移閘極103、浮動擴散區105、源極隨耦器電晶體107、列選擇電晶體109及重設電晶體111。如展示，轉移閘極103經耦合以將來自光電二極體101之影像電荷轉移至浮動擴散區105。源極隨耦器電晶體107耦合至浮動擴散區105以放大浮動擴散區105中之電荷。列選擇電晶體109經耦合以將一像素信號(例如，經放大影像電荷或一黑色位準參考信號)輸出至讀出電路。回應於施加至重設電晶體111之控制終端之一重設信號，影像電荷在像素電路中重設。

讀出電路包含第一取樣及保持電晶體113、第一電容器115、電晶體117、第二取樣及保持電晶體119、第二電容器121、電晶體123、升壓電晶體125、第三電容127、第四電容133、第一輸出開關「OUT 1」 (包含電晶體129及131)、第二輸出開關「OUT 2」 (包含電晶體135及137)、電晶體139、電晶體141、電晶體143、電晶體145、電晶體147、電晶體149、電晶體151、電晶體153、電晶體155及電晶體157。

如繪示，第一取樣及保持電晶體113耦合至像素電路，且第一電容器115耦合至第一取樣及保持電晶體113以在第一取樣及保持電晶體113接通時接收像素信號。第二取樣及保持電晶體119耦合至像素電路，且第二電容器121耦合至第二取樣及保持電晶體119以在第二取樣及保持電晶體119接通時接收像素信號。當電晶體139接通時，第一輸出開關(「OUT 1」，包含NMOS 131及PMOS 129電晶體)經耦合以輸出來自第一電容器115之像素信號。由放大器電晶體117放大像素信號—此係因為控制終端耦合至第一電容器115以放大第一電容器115上之一信號。類似地，當電晶體141接通時，第二輸出開關(「OUT 2」，包含NMOS 137及PMOS 135電晶體)經耦合以輸出來自第二電容器121之像素信號。由放大器電晶體123放大像素信號—此係因為控制終端耦合至第一電容器121以放大第一電容器121上之一信號。升壓電晶體125經耦合以在升壓電晶體125接通時連接第一輸出開關OUT 1與第二輸出開關OUT 2。如上文所述，當升壓電晶體125接通時，第一輸出開關OUT 1及第二輸出開關OUT 2處之一電壓變得相等。

在所描繪之實例中，像素信號包含一黑色位準參考電壓(例如，在像素電路產生影像電荷之前之像素電路之一參考電壓)及指示由光電二極體101產生之影像電荷之一影像信號電壓。黑色位準參考電壓可儲存在第一電容器115上，且影像信號電壓可儲存在第二電容器121上。可在與像素電路分開之時間輸出該等信號。

在所繪示之實例中，第三電容127 (例如，一寄生電容)在升壓電晶體125之一第一終端與第一輸出開關之間耦合至接地，且第四電容133 (例如，一寄生電容)亦在升壓電晶體125之一第二終端與第二輸出開關之間耦合至接地。熟習此項技術者將瞭解，本文中描述之電容器可包含寄生電容以及摻雜阱、平板電容器、金屬電容器或類似物。電晶體153及155耦合至電源軌。電晶體149耦合在電晶體143與155之間，且電晶體147耦合在電晶體153與145之間。電晶體157及151分別耦合至電晶體155及149之控制終端。

圖 1B 繪示根據本發明之教示之圖 1A 之電路之一例示性時序圖。如展示，bl_boost在sh1及sh2 (例如，圖 1A 中之113及119)接通之後立即接通以對信號取平均。接著，bl_boost在sh1及sh2關斷之前關斷以保持sh1及sh2失配資訊。Bl_boost可在sh1及sh2接通之前接通，從而導致輸出1及輸出2 (分別係「out1」及「out2」)具有額外耦合。應瞭解，取決於所要設計，bl_boost可使用一PMOS開關、NMOS開關或傳輸閘極實現。

圖 2A 展示根據本發明之教示之一影像感測器200之部分之一例示性電路圖。應瞭解，影像感測器200類似於圖 1A 之影像感測器，然而，圖 2A 進一步包含第一電容261及第二電容263，其等經耦合以分別更改第一電容器215及第二電容器221之一電容(例如，藉由將一電壓施加至裝置之控制終端)。在所描繪之實例中，第一電容261及第二電容263分別包含一第一金屬氧化物半導體電容器(「MOSCAP」)裝置及第二MOSCAP裝置。在所描繪之實例中，第一MOSCAP裝置及第二MOSCAP裝置分別保持等於或小於第一取樣及保持電晶體213及第二取樣及保持電晶體219之電荷(例如，MOSCAP係sh1 213及sh2 219之大小之約0.8倍至1倍)。基於模擬選擇sh3與sh1及sh2之0.8至1之大小比，使得sh3以適量之電壓衝擊抵消sh1/sh2之干擾。在一些實施例中，MOSCAP可由金屬絕緣體金屬(MIM)電容器取代。

如將在圖 2B 中之時序圖中展示，額外升壓位元線速度藉由使用MOSCAP添加電荷注入及饋通移除(歸因於sh1及sh2之下降邊緣)而實現。sh3偏移補償MOSCAP電晶體在平均取樣及保持時間期間接通。sh1及sh2同時接通以將C1_blk及C2_sig之電荷合併在一起(共用或平均)，同時輸出1及輸出2亦在bl_boost之控制下取平均。

在所描繪之實例中，第一MOSCAP裝置及第二MOSCAP裝置分別與第一取樣及保持電晶體及第二取樣及保持電晶體之電荷分佈匹配。在一些實例中，與電荷分佈匹配意指當sh1/sh2之上升邊緣及sh3之下降邊緣相遇時，下降sh3最小化(例如，偏移或平衡)上升sh1/sh2之影響使其無法透過電晶體217/223傳播至OUT1/OUT2。此「偏移至0效應」在第一電容261 (之值)與電晶體213之閘極至源極電容之間以及第二電容263與電晶體219之閘極至源極電容之間進行平衡。

圖 2B 繪示根據本發明之教示之圖 2A 之電路圖之一時序圖。在電壓域全域快門之第二階段(讀出)期間，藉由影像信號與黑色信號位準之間之差異判定位元線安定時間。在一簡單RC網路中，對於較大輸入擺動，安定時間更長。因此，添加圖 2A 中描繪之MOSCAP裝置藉由添加一電荷注入/饋通機制而改良安定速度。此貢獻可顯著改良位元線安定時間，尤其係對於小安定誤差要求。

圖 3 描繪根據本發明之教示之包含圖 1A 或圖 2A 之影像感測器之一成像系統300之一例示性方塊圖。成像系統300包含像素陣列305、控制電路321、讀出電路311及功能邏輯315。在一個實例中，像素陣列305係光電二極體或影像感測器像素(例如，像素P1、P2、…、Pn)之一二維(2D)陣列。如所繪示，光電二極體經配置成列(例如列R1至Ry)及行(例如行C1至Cx)以獲取一人員、位置、物件等之影像資料，其可接著用於呈現人員、位置、物件等之一2D影像。然而，光電二極體不必配置成列及行且可採用其他組態。

在一個實例中，在像素陣列305中之各影像感測器光電二極體/像素獲取其影像資料或影像電荷之後，影像資料由讀出電路311讀出且接著被轉移至功能邏輯315。在各種實例中，讀出電路311可包含放大電路、類比轉數位轉換電路(例如，描繪為將像素信號轉換為數位影像資料之ADC)及類似物。功能邏輯315可簡單儲存影像資料或甚至藉由施加影像後效果(例如裁剪、旋轉、移除紅眼、調整亮度、調整對比度或其他效應)而操縱影像資料。在一個實例中，讀出電路311可沿著讀出行線每次讀出一列影像資料(已經繪示)或可使用各種其他技術讀出影像資料，諸如同時對所有像素進行一串列讀出或一完全並行讀出。

在一個實例中，控制電路321耦合至像素陣列305以控制像素陣列305中之複數個光電二極體之操作。例如，控制電路321可產生用於控制影像擷取之一快門信號。在一個實例中，快門信號係用於同時啟用像素陣列305內之所有像素以在一單擷取視窗期間同時擷取其等各自影像資料之一全域快門信號。在另一實例中，快門信號係一捲動快門信號，使得在連續擷取視窗期間依序啟用像素之各列、各行或各群組。在另一實例中，影像擷取與發光效應(諸如一閃光)同步。

在一個實例中，成像系統300可包含於一汽車、手機、相機或類似物中。另外，成像系統300可經耦合至其他硬體，諸如一處理器(通用或其他)、記憶體元件、輸出(USB埠、無線傳輸器、HDMI埠等)、發光/閃光、電輸入(鍵盤、觸控顯示器、軌跡墊、滑鼠、麥克風等)及/或顯示器。其他硬體可將指令遞送至成像系統300，自成像系統300提取影像資料或操縱由成像系統300供應之影像資料。

圖 4 描繪根據本發明之教示之一例示性行比較器斜坡操作之一圖解。如上文論述，此處之系統可在sh1及sh2接通之後立即接通bl_boost以對信號取平均。接著，系統在sh1及sh2關斷之前關斷bl_boost以保持sh1/sh2失配資訊。此強制及釋放操作經設計以有意地調諧bl_boost信號之寬度，使得其可迫使輸出1及輸出2快速朝向一中間位準，且接著在bl_boost釋放模式中，輸出1及輸出2可單獨安定以保持兩個不同位元線中之失配資訊(delta1 + delta2)。「bl_boost」之短脈衝將(1)在bl_boost接通時迫使C1_BLK及C2_SIG合併；及(2)在bl_boost關斷時容許兩個行 (BLK/SIG)釋放回至其原始自然delta1及delta2，因此當由ADC量測A及B (圖4)時，已自動消除delta1及delta2兩者。換言之，bl_boost之關斷可用於確保BLK/SIG信號之量測圖中不展示固有delta1及delta2。應瞭解，delta1及delta2表示自無失配之一理想電壓值的各位元線輸出的矽上電壓偏離。例如，相較於在室溫下使用一穩定電源工作之一理想裝置，一源極隨耦器裝置上的程序、溫度及電壓變化。

本發明之所繪示實例的上述描述(包含在摘要中描述之內容)不旨在為窮盡性或將本發明限於所揭示的精確形式。如熟習相關技術者將認知，雖然出於闡釋性目的在本文中描述本發明之特定實例，但在本發明之範疇內的各種修改係可行的。

可根據上文實施方式對本發明作出此等修改。在隨附發明申請專利範圍中使用之術語不應解釋為將本發明限於說明書中揭示之特定實例。實情係，應完全由隨附發明申請專利範圍判定本發明之範疇，隨附發明申請專利範圍根據發明申請專利範圍解譯之既定原則進行解釋。

100:電路圖 101:光電二極體 103:轉移閘極 105:浮動擴散區 107:源極隨耦器電晶體 109:列選擇電晶體 111:重設電晶體 113:第一取樣及保持電晶體 115:第一電容器 117:電晶體 119:第二取樣及保持電晶體 121:第二電容器 123:電晶體 125:升壓電晶體 127:第三電容 129:電晶體 131:電晶體 133:第四電容 135:電晶體 137:電晶體 139:電晶體 141:電晶體 143:電晶體 145:電晶體 147:電晶體 149:電晶體 151:電晶體 153:電晶體 155:電晶體 157:電晶體 200:影像感測器 213:第一取樣及保持電晶體 215:第一電容器 217:電晶體 219:第二取樣及保持電晶體 221:第二電容器 223:電晶體 261:第一電容 263:第二電容 300:成像系統 305:像素陣列 311:讀出電路 315:功能邏輯 321:控制電路 bl_boost:開關 C1至Cx:行 P1至Pn:像素 OUT 1:第一輸出開關 OUT 2:第二輸出開關 R1至Ry:列

參考以下圖描述本發明之非限制性及非窮盡性實例，其中相似元件符號指代貫穿各種視圖之相似部分，除非另有指定。

圖 1A 展示根據本發明之教示之一影像感測器之部分之一電路圖之一個實例。

圖 1B 繪示根據本發明之教示之圖 1A 之電路圖之一時序圖。

圖 2A 展示根據本發明之教示之一影像感測器之部分之一電路圖之一個實例。

圖 2B 繪示根據本發明之教示之圖 2A 之電路圖之一時序圖。

圖 3 描繪根據本發明之教示之包含圖 1A 或圖 2A 之影像感測器之一例示性成像系統之一方塊圖。

圖 4 描繪根據本發明之教示之一例示性行比較器操作之圖解。

對應元件符號指示貫穿圖式之若干視圖之對應組件。熟習此項技術者將瞭解，為了簡潔及清楚起見而繪示圖中之元件且不必按比例繪製。例如，圖中之一些元件之尺寸可相對於其他元件放大以有助於改良對本發明之各項實施例之理解。又，通常未描繪在一商業可行實施例中有用或必要之普通但易於理解之元件，以便促進對本發明之此等各項實施例之一較不受妨礙之觀察。

100:電路圖

101:光電二極體

103:轉移閘極

105:浮動擴散區

107:源極隨耦器電晶體

109:列選擇電晶體

111:重設電晶體

113:第一取樣及保持電晶體

115:第一電容器

117:電晶體

119:第二取樣及保持電晶體

121:第二電容器

123:電晶體

125:升壓電晶體

127:第三電容

129:電晶體

131:電晶體

133:第四電容

135:電晶體

137:電晶體

139:電晶體

141:電晶體

143:電晶體

145:電晶體

147:電晶體

149:電晶體

151:電晶體

153:電晶體

155:電晶體

157:電晶體

Claims

一種影像感測器，其包括：像素電路，其包含經安置於一影像晶圓中之一光電二極體，以接收光且輸出一像素信號；及讀出電路，其包含：一第一取樣及保持電晶體，其經耦合至該像素電路；一第一電容器，其經耦合至該第一取樣及保持電晶體，以在該第一取樣及保持電晶體接通時接收該像素信號；一第二取樣及保持電晶體，其經耦合至該像素電路；一第二電容器，其經耦合至該第二取樣及保持電晶體，以在該第二取樣及保持電晶體接通時接收該像素信號；一第一輸出開關，其經耦合以輸出來自該第一電容器之該像素信號；一第二輸出開關，其經耦合以輸出來自該第二電容器之該像素信號；及一升壓電晶體，其經耦合以在該升壓電晶體接通時，連接該第一輸出開關與該第二輸出開關。
如請求項1之影像感測器，其中當該升壓電晶體接通時，該第一輸出開關及該第二輸出開關處之一電壓變得相等。
如請求項1之影像感測器，其中該像素信號包含一黑色位準參考電壓及指示由該光電二極體產生之影像電荷之一影像信號電壓，且其中該黑色位準參考電壓係儲存在該第一電容器上，且其中該影像信號電壓係儲存在該第二電容器上。
如請求項1之影像感測器，其中該像素電路包含：一浮動擴散區；一轉移閘極，其經耦合以將來自該光電二極體之電荷轉移至該浮動擴散區；一源極隨耦器電晶體，其經耦合至該浮動擴散區以放大該浮動擴散區中之該電荷；及一列選擇電晶體，其經耦合以將該像素信號輸出至該第一電容器及該第二電容器。
如請求項1之影像感測器，進一步包括一第一電容及一第二電容，該第一電容及該第二電容經耦合以分別更改該第一電容器及該第二電容器之一電容。
如請求項5之影像感測器，其中該第一電容及該第二電容分別包含一第一MOSCAP裝置及一第二MOSCAP裝置，其中該第一MOSCAP裝置及該第二MOSCAP裝置分別係與該第一取樣及保持電晶體及該第二取樣及保持電晶體之電荷分佈匹配。
如請求項1之影像感測器，進一步包括：一第三電容，其呈現於該升壓電晶體之一第一終端耦合至該第一輸出開關之處；及一第四電容，其呈現於該升壓電晶體之一第二終端耦合至該第二輸出開關之處。
如請求項1之影像感測器，其中該第一輸出開關及該第二輸出開關兩者皆包含一NMOS電晶體及一PMOS電晶體。
如請求項1之影像感測器，進一步包括：一第一放大器電晶體，其具有經耦合至該第一電容器以放大該第一電容器上之該像素信號之一第一控制終端；及一第二放大器電晶體，其具有經耦合至該第二電容器以放大該第二電容器上之該像素信號之一第二控制終端。
如請求項1之影像感測器，其中一邏輯晶圓包含該讀出電路，且經耦合至該影像晶圓之非照明側。
一種成像系統，其包括：複數個光電二極體，其等係安置於一成像晶圓中且經配置為一陣列以接收影像光，其中該複數個光電二極體中之各光電二極體係包含於像素電路中以輸出一像素信號；讀出電路，其係至少部分安置於經耦合至該影像晶圓之一邏輯晶圓中，該讀出電路包含：一第一取樣及保持電晶體，其經耦合至該像素電路；一第一電容器，其經耦合至該第一取樣及保持電晶體，以在該第一取樣及保持電晶體接通時接收該像素信號；一第二取樣及保持電晶體，其經耦合至該像素電路；一第二電容器，其經耦合至該第二取樣及保持電晶體，以在該第二取樣及保持電晶體接通時接收該像素信號；一第一輸出開關，其經耦合以輸出來自該第一電容器之該像素信號；一第二輸出開關，其經耦合以輸出來自該第二電容器之該像素信號；及一升壓電晶體，其經耦合以在該升壓電晶體接通時，連接該第一輸出開關與該第二輸出開關。
如請求項11之成像系統，其中當該升壓電晶體接通時，該第一輸出開關及該第二輸出開關處之一電壓變得相等。
如請求項11之成像系統，其中該像素信號包含一黑色位準參考電壓及指示由該光電二極體產生之影像電荷之一影像信號電壓，且其中該黑色位準參考電壓係儲存在該第一電容器上，且其中該影像信號電壓係儲存在該第二電容器上。
如請求項11之成像系統，其中該像素電路包含：一浮動擴散區；一轉移閘極，其經耦合以將來自該光電二極體之電荷轉移至該浮動擴散區；一源極隨耦器電晶體，其經耦合至該浮動擴散區以放大該浮動擴散區中之該電荷；及一列選擇電晶體，其經耦合以將該像素信號輸出至該第一電容器及該第二電容器。
如請求項11之成像系統，進一步包括一第一電容及一第二電容，該第一電容及該第二電容經耦合以分別更改該第一電容器及該第二電容器之電容。
如請求項15之成像系統，其中該第一電容及該第二電容包含一第一MOSCAP裝置及一第二MOSCAP裝置，其中該第一MOSCAP裝置及該第二MOSCAP裝置分別係與該第一取樣及保持電晶體及該第二取樣及保持電晶體之電荷分佈匹配。
如請求項11之成像系統，進一步包括：一第三電容，其呈現於該升壓電晶體之一第一終端耦合至該第一輸出開關之處；及一第四電容，其呈現於該升壓電晶體之一第二終端耦合至該第二輸出開關之處。
如請求項11之成像系統，其中該邏輯晶圓係耦合至該影像晶圓之一非照明側，且其中該影像晶圓係用一接合氧化物耦合至該邏輯晶圓。
如請求項11之成像系統，進一步包括經耦合以接收該像素信號且將該像素信號轉換為數位影像資料之一類比轉數位轉換器。
如請求項11之成像系統，進一步包括經耦合以接收該數位影像資料且操縱該數位影像資料之功能邏輯。