TWI769936B - 用於調節類比增益之行放大器電容開關電路 - Google Patents

用於調節類比增益之行放大器電容開關電路 Download PDF

Info

Publication number
TWI769936B
TWI769936B TW110137434A TW110137434A TWI769936B TW I769936 B TWI769936 B TW I769936B TW 110137434 A TW110137434 A TW 110137434A TW 110137434 A TW110137434 A TW 110137434A TW I769936 B TWI769936 B TW I769936B
Authority
TW
Taiwan
Prior art keywords
coupled
capacitors
routing path
input
switches
Prior art date
Application number
TW110137434A
Other languages
English (en)
Other versions
TW202231057A (zh
Inventor
海老原弘知
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Application granted granted Critical
Publication of TWI769936B publication Critical patent/TWI769936B/zh
Publication of TW202231057A publication Critical patent/TW202231057A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

一種像素單元讀出電路包含一放大器及一電容開關電路，該電容開關電路包含耦合至該放大器之一輸入之一第一路由路徑。一第二路由路徑包含沿著該第二路由路徑串聯耦合之開關。該第二路由路徑之一第一端經耦合至一位元線。該第二路由路徑之一第二端經耦合至該放大器之一輸出。該等開關之僅一者被關斷，且該等開關之其餘者被接通。電容器經並聯耦合在該第一路由路徑與該第二路由路徑之間。該等電容器之各者之一第一端經耦合至該第一路由路徑。該等電容器之各者之一第二端經耦合至該第二路由路徑。該等開關沿著該第二路由路徑在該等電容器之該等第二端當中交錯。

Description

用於調節類比增益之行放大器電容開關電路
本發明大體上係關於影像感測器，且特定言之但非排他地係關於具有行增益之互補金屬氧化物半導體(CMOS)影像感測器。
影像感測器已變得無處不在且現在廣泛使用於數位相機、蜂巢式電話、監控攝影機中，亦廣泛使用於醫學、汽車及其他應用中。隨著影像感測器經整合至更寬範圍之電子裝置中，期望透過裝置架構設計以及影像擷取處理兩者以儘可能多的方式(例如解析度、功耗、動態範圍等)增強其等之功能性、效能度量、及類似者。
一典型影像感測器回應於來自一外部場景之入射在影像感測器上之影像光而進行操作。影像感測器包含具有吸收入射影像光之一部分且在吸收影像光後產生影像電荷之光敏元件(例如光電二極體)之一像素陣列。由像素光生之影像電荷可經量測為行位元線上之依據入射影像光而變化之類比輸出影像信號。換言之，產生之影像電荷量與影像光之強度成比例，該影像電荷量經讀出為來自行位元線之類比影像信號且經轉換成數位值以產生表示外部場景之數位影像(即影像資料)。行位元線上之類比影像信號經耦合至讀出電路，該等讀出電路包含具有耦合至類比轉數位轉換(ADC)電路之行放大器以將來自像素陣列之類比影像信號轉換為數位影像信號之輸入級。
本文描述係關於具有包含具有提供可調節增益之一電容開關電路之一放大器之一讀出電路之一成像系統之各種實例。在以下描述中，闡述諸多特定細節以提供對實例之一透徹理解。然而，熟習此項技術者應認識到，可在沒有特定細節之一或多者之情況下或運用其他方法、組件、材料等等而實踐本文描述之技術。在其他例項中，未詳細展示或描述熟知結構、材料或操作以便避免使某些態樣模糊。
貫穿本說明書對「一個實例」或「一個實施例」之參考意謂結合實例描述之一特定特徵、結構或特性被包含於本發明之至少一個實例中。因此，貫穿本說明書在多個地方出現片語「在一個實例中」或「在一個實施例中」並不一定皆指代同一實例。此外，在一或多個實例中，特定特徵、結構或特性可依任何合適方式組合。
為便於描述，空間相對術語(諸如「下面」、「下方」、「頂上」、「底下」、「上方」、「上」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及類似者)可在本文中用於描述一個元件或特徵與另一(些)元件或特徵之關係，如圖中繪示。應理解，空間相對術語旨在涵蓋裝置在使用或操作中除圖中所描繪之定向之外之不同定向。例如，若圖中之裝置旋轉或翻轉，則被描述為在其他元件或特徵「下方」或「下面」或「底下」之元件將定向成在其他元件或特徵「上方」。因此，例示性術語「下面」或「底下」可涵蓋上方及下面之定向兩者。裝置可以其他方式定向(旋轉九十度或處於其他定向)，且本文使用之空間相對描述詞可據此解譯。另外，亦將理解，當一元件被稱為在兩個其他元件「之間」時，其可為兩個其他元件之間之唯一元件，或亦可存在一或多個中介元件。
貫穿本說明書，使用若干技術術語。此等術語將採用其等所來自之技術中之其等之普通含義，除非本文具體定義或其等使用之背景內容將另外明確暗示。應注意，貫穿此文件可互換地使用元件名稱及符號(例如，Si對矽)；然而，兩者具有相同意義。
如將論述，描述具有包含具有提供可調節增益之一電容開關電路之一放大器之一讀出電路之一成像系統之各種實例。在各種實例中，電容開關電路包含耦合至一放大器之一輸入之一第一路由路徑及並聯耦合在第一路由路徑與一第二路由路徑之間之複數m個電容器。在實例中，第二路由路徑包含沿著第二路由路徑串聯耦合之複數m-1個開關。第二路由路徑之一第一端經耦合至來自一像素陣列之一位元線，且第二路由路徑之一第二端經耦合至放大器之一輸出。
在實例中，複數m-1個開關沿著第二路由路徑在複數m個電容器當中交錯，且複數m-1個開關之僅一者被關斷，而複數m-1個開關之其餘者被接通，此將第二路由路徑劃分或分離為一第一部分及一第二部分。複數m個電容器之一第一子集經並聯耦合在第一路由路徑與第二路由路徑之第一部分之間。複數m個電容器之一第二子集經並聯耦合在第一路由路徑與第二路由路徑之第二部分之間。
為了繪示，圖1繪示根據本發明之教示之具有包含具有提供可調節增益之一電容開關電路之一放大器之一讀出電路之一互補金屬氧化物半導體(CMOS)成像系統100之一個實例。在實例中，成像系統100包含一像素陣列102、一控制電路110、一讀出電路106及功能邏輯108。在一個實例中，像素陣列102係包含複數個像素單元104 (例如，P1、P2、…、Pn)之一二維(2D)陣列，該等像素單元104經配置成列(例如，R1至Ry)及行(例如，C1至Cx)以獲取一人、地點、物件等之影像資料，該影像資料可接著用於呈現一人、地點、物件等之一影像。
在各像素單元104已獲取其影像電荷之後，由讀出電路106透過行位元線112讀出對應類比影像信號。在一個實例中，讀出電路106可沿著行位元線112 (經繪示)一次讀出一列影像電荷值，或可使用各種其他技術(未繪示)讀出影像電荷值，諸如同時對所有像素單元104進行串列讀出或完全並行讀出。在各種實例中，讀出電路106包含耦合至位元線112以放大從像素陣列102之像素單元104讀出之類比影像信號之一行放大器114。如將論述，行放大器114包含一電容開關電路，該電容開關電路如將在下文更詳細描述為行放大器114提供可調節增益。讀出電路106亦包含一類比轉數位轉換(ADC)電路116，該類比轉數位轉換(ADC)電路116經耦合以將從行放大器114接收之經放大類比影像信號轉換為數位影像信號。因此，根據本發明之教示，可以不同之可調節增益設定從像素陣列102讀出影像電荷值。接著，可將影像電荷值之數位表示轉移至功能邏輯108。功能邏輯108可簡單地儲存影像電荷值或甚至藉由應用後影像效應(例如，裁剪、旋轉、移除紅眼、調節亮度、調節對比度或以其他方式)來操縱影像資料。
在一個實例中，一控制電路110經耦合至像素陣列102以控制像素陣列102之操作特性。例如，在一個實例中，控制電路110產生轉移閘極信號及其他控制信號以控制從像素陣列102之所有像素單元104轉移及讀出影像資料。另外，控制電路110可產生用於控制影像獲取之一快門信號。在一個實例中，快門信號係一滾動快門信號，使得在連續獲取視窗期間依序逐列讀出像素陣列102之各列。快門信號亦可建置一曝光時間，該曝光時間係快門保持打開之時間長度。在一項實施例中，針對各圖框，曝光時間被設定為相同。
圖2繪示根據本發明之教示之使用電容開關電路提供行增益之一放大器214之一個實例示意圖。應瞭解，圖2中繪示之放大器214可為包含於圖1之讀出電路106中之行放大器114之一實例，且上文描述之類似命名及編號之元件在下文類似地耦合及運作。
如所描繪之實例中展示，放大器214包含一反相放大器218，該反相放大器218具有經耦合以接收一輸入電壓VF 228之一輸入及經耦合以提供一輸出電壓AMPOUT 220之一輸出。在一個實例中，輸出AMPOUT 220經耦合以由包含於一成像系統之一讀出電路中之一ADC電路接收。在一個實例中，一重設開關226經耦合在放大器218之輸入VF 228與輸出AMPOUT 220之間。圖2中描繪之實例繪示一可調節回饋電容器C FB224亦耦合在放大器218之輸入VF 228與輸出AMPOUT 220之間。另外，放大器218之輸入VF 228亦透過一可調節輸入電容器C IN222電容耦合至位元線212。
如上文總結且如下文將更詳細描述，圖2中描繪之實例繪示包含耦合至放大器218之輸入VF 228之一第一路由路徑252之一電容開關電路。另外，包含一第一部分254A及一第二部分254B之一第二路由路徑254具有耦合至位元線212之一第一端及耦合至放大器218之AMPOUT 220之一第二端。在各種實例中，輸入電容器C IN222使用並聯耦合在第二路由路徑254之第一部分254A與第一路由路徑252之間之複數m個電容器之一第一子集來實施。在各種實例中，回饋電容器C FB224使用並聯耦合在第二路由路徑254之第二部分254B與第一路由路徑252之間之複數m個電容器之一第二子集來實施。
如下文將更詳細展示，在各種實例中，第二路由路徑包含沿著第二路由路徑串聯耦合之複數m-1個開關。複數m-1個開關沿著第二路由路徑在複數m個電容器當中交錯，且複數m-1個開關之僅一者被關斷，而複數m-1個開關之其餘者被接通，此將第二路由路徑254劃分或分離為第一部分254A及第二部分254B。在實例中，輸入電容器C IN222經耦合在第一路由路徑252與第二路由路徑254之第一部分254A之間，而回饋電容器C FB224經耦合在第一路由路徑252與第二路由路徑254之第二部分254B之間。
根據本發明之教示，在操作中，取決於複數m-1個開關之哪一者被關斷，調節包含於輸入電容器C IN222及回饋電容器C FB224中之電容器之比率，此調節放大器214之增益。在各種實例中，回應於以下方程式來調節放大器214之增益：
Figure 02_image001
圖3A更詳細展示根據本發明之教示之使用電容開關電路提供行增益之一放大器314之另一實例示意圖。應瞭解，圖3A中繪示之放大器314可為圖2中繪示之放大器214之一實例及/或包含於圖1之讀出電路106中之行放大器114之一實例，且上文描述之類似命名及編號之元件在下文類似地耦合及運作。
如所描繪之實例中展示，放大器314包含一反相放大器318，該反相放大器318具有經耦合以接收一輸入電壓VF 328之一輸入及經耦合以提供一輸出電壓AMPOUT 320之一輸出。在一個實例中，輸出AMPOUT 320經耦合以由包含於一成像系統之一讀出電路中之一ADC電路接收。在一個實例中，放大器314包含一電容開關電路，該電容開關電路包含一第一路由路徑352、一第二路由路徑354、複數m個電容器(其等包含電容器C2 342、電容器C3 344、電容器C4 346、電容器C5 348、電容器C6 350)及複數m-1個開關(其等包含開關SWA 330、開關SWB 332、開關SWC 334及開關SWD 336)。在所描繪之實例中，放大器314亦包含具有耦合至第一路由路徑352之一第一端之一輸入/接地電容器C1 340及經組態以將輸入/接地電容器C1 340之一第二端耦合至第二路由路徑354 (在圖3A中標記為「H」)或接地(在圖3A中標記為「L」)之一輸入/接地選擇開關SWG 338。
特定言之，圖3A中描繪之實例展示第一路由路徑352經耦合至放大器318之VF 328輸入。第二路由路徑354包含沿著第二路由路徑354串聯耦合之複數m-1個開關，包含開關SWA 330、SWB 332、SWC 334、SWD 336。圖3A之實例展示m=5之實例，使得存在沿著第二路由路徑354串聯耦合之四個開關SWA 330、SWB 332、SWC 334、SWD 336。在實例中，第二路由路徑354之一第一端(例如，左端)經耦合至位元線312，該位元線312在一個實例中經耦合至像素單元之一像素陣列。第二路由路徑354之一第二端(例如，右端)經耦合至放大器318之AMPOUT 320輸出。
如展示，包含電容器C2 342、電容器C3 344、電容器C4 346、電容器C5 348、電容器C6 350之複數m個電容器經並聯耦合在第一路由路徑352與第二路由路徑354之間。圖3A之實例展示m=5之實例，使得存在包含於複數m個電容器中之五個電容器C2 342、C3 344、C4 346、C5 348、C6 350。在實例中，複數m個電容器C2 342、C3 344、C4 346、C5 348、C6 350之各者之一第一端(例如，底端)經耦合至第一路由路徑352。複數m個電容器C2 342、C3 344、C4 346、C5 348、C6 350之各者之一第二端(例如，頂端)經耦合至第二路由路徑354。
如所描繪之實例中展示，複數m-1個開關SWA 330、SWB 332、SWC 334、SWD 336沿著第二路由路徑354在複數m個電容器C2 342、C3 344、C4 346、C5 348、C6 350之第二端當中交錯。換言之，複數m-1個開關SWA 330、SWB 332、SWC 334、SWD 336之各者沿著第二路徑354耦合在各自相鄰電容器C2 342、C3 344、C4 346、C5 348、C6 350之第二端之間。
在操作中，複數m-1個開關SWA 330、SWB 332、SWC 334、SWD 336之僅一者被關斷，且複數m-1個開關之其餘者被接通。因而，關斷之一個開關將第二路由路徑354劃分或分離為一第一部分354A及一第二部分354B。因此，複數m個電容器之一第一子集經耦合至第二路由路徑之第一部分354A，且複數m個電容器之一第二子集經耦合至第二路由路徑354之第二部分354B。
例如，當開關SWA 330被關斷時，開關SWB 332、SWC 334及SWD 336被接通。因而，電容器C2 342之子集經耦合至第二路由路徑354之第一部分354A，而電容器C3 344、C4 346、C5 348及C6 350之子集經耦合至第二路由路徑354之第二部分354B。
類似地，當開關SWB 332被關斷時，開關SWA 330、SWC 334及SWD 336被接通。因而，電容器C2 342及C3 344之子集經耦合至第二路由路徑354之第一部分354A，而電容器C4 346、C5 348及C6 350之子集經耦合至第二路由路徑354之第二部分354B。
類似地，當開關SWC 334被關斷時，開關SWA 330、SWB 332及SWD 336被接通。因而，電容器C2 342、C3 344及C4 346之子集經耦合至第二路由路徑354之第一部分354A，而電容器C5 348及C6 350之子集經耦合至第二路由路徑354之第二部分354B。
類似地，當開關SWD 336被關斷時，開關SWA 330、SWB 332及SWC 334被接通。因而，電容器C2 342、C3 344、C4 346及C5 348之子集經耦合至第二路由路徑354之第一部分354A，而電容器C6 350之子集經耦合至第二路由路徑354之第二部分354B。
另外且如上文總結，應注意，圖3A中描繪之實例亦展示輸入/接地選擇開關SWG 338亦可經組態以將輸入/接地電容器C1 340之第二端耦合至第二路由路徑354之第一部分354A (例如，「H」)或接地(例如，「L」)。
在圖3A中繪示之實例中，電容器C2 342具有實質上等於輸入/接地電容器C1 340 (x1)之一電容值之四倍(x4)之一電容值。電容器C3 344具有實質上等於輸入/接地電容器C1 340之電容值之兩倍(x2)之一電容值。電容器C4 346、C5 348及C6 350具有實質上等於輸入/接地電容器C1 340之電容值(x1)之電容值。
簡要參考回至如圖2中繪示之實例，輸入電容器C IN222具備耦合在第一路由路徑352與第二路由路徑354之第一部分354A之間之電容。類似地，回饋電容器C FB224具備耦合在第一路由路徑352與第二路由路徑354之第二部分354B之間之電容。
例如，在其中開關SWB 332被關斷之一實例中，開關SWA 330、SWC 334及SWD 336被接通，且輸入/接地選擇開關SWG 338經組態以將輸入/接地電容器C1 340耦合至第二路由路徑354之第一部分354A，輸入電容器C IN222之電容值實質上等於並聯耦合電容器之總和C1+C2+C3，且回饋電容器C FB224之電容值實質上等於並聯耦合電容器之總和C4+C5+C6。因此，在此實例中，在開關SWB 332關斷的情況下，開關SWA 330、SWC 334及SWD 336接通，且輸入/接地選擇開關SWG 338經耦合至圖3A中之「H」之情況下，將根據以下方程式調節放大器314之增益：
Figure 02_image002
圖3B繪示根據本發明之教示之為包含於圖3A中展示之放大器314中之實例電容開關電路提供不同增益值之各種實例開關設定。特定言之，假設增益關係為：
Figure 02_image003
圖3B中展示之實例展示可使用SWA=關斷、SWB/SWC/SWD=接通且SWG=H之放大器314提供1x之一增益(例如，5/5)。可使用SWB=關斷、SWA/SWC/SWD=接通且SWG=L之放大器314提供2x之一增益(例如，6/3)。可使用SWC=關斷、SWA/SWB/SWD=接通且SWG=H之放大器314提供4x之一增益(例如，8/2)。可使用SWD=關斷、SWA/SWB/SWC=接通且SWG=L之放大器314提供8x之一增益(例如，8/1)。
圖3C繪示根據本發明之教示之使用電容開關電路提供行增益之放大器314之又一實例示意圖。應瞭解，圖3C中繪示之放大器314可為圖3A中繪示之放大器314之一實例及/或圖2中繪示之放大器214之一實例及/或包含於圖1之讀出電路106中之行放大器114之一實例，且上文描述之類似命名及編號之元件在下文類似地耦合及運作。
特定言之，應注意，圖3C中繪示之放大器314類似於圖3A中繪示之放大器314，且圖3C中繪示之放大器314在示意圖中亦展示實例寄生電容。特定言之，圖3C中描繪之實例展示存在放大器318之AMPOUT 320輸出處之一寄生電容CP0、耦合至第二路由路徑354之電容器C6 350之端部處之一寄生電容CP1、耦合至開關SWC 334與開關SWD 336之間之第二路由路徑354之電容器C5 348之端部處之一寄生電容CP2、耦合至開關SWB 332與開關SWC 334之間之第二路由路徑354之電容器C4 346之端部處之一寄生電容CP3及耦合至開關SWA 330與開關SWB 332之間之第二路由路徑354之電容器C3 344之端部處之一寄生電容CP4。
如上文描述，取決於增益，複數m-1個開關SWA 330、SWB 332、SWC 334、SWD 336之一者在操作期間始終關斷。以此方式，根據本發明之教示，特別係在較高增益設定下，耦合至放大器318之AMPOUT 320輸出之寄生電容被最小化。例如，如在圖3B中總結，針對8x之一增益，開關SWD 336被關斷，此將寄生電容CP2、CP及CP4以及CMOS開關SWA 330、SWB 332及SWC 334之寄生電容與放大器318之AMPOUT 320輸出斷開連接。根據本發明之教示，特別係在較高增益設定下，此減小耦合至放大器318之AMPOUT 320輸出之電容量。
另外，應進一步瞭解，如上文描述般展示，沿著第二路由路徑354串聯耦合開關SWA 330、SWB 332、SWC 334、SWD 336之另一好處係，需要並行路由之路由路徑之數目可從三個減少至兩個，此與在位元線312、AMPOUT 320與VF 328之間具有三個並行路由路徑之其他組態相比，進一步減小耦合至放大器318之AMPOUT 320輸出之寄生電容。
應注意，習知放大器之頻寬隨著閉合迴路增益增加而減小。相比而言，在上文展示及描述之實例中，例如放大器314之頻寬可特別在較高之閉合迴路增益設定下增加(例如，2x、4x、8x)，此係因為藉由沿著第二路由路徑354關斷串聯耦合開關SWA 330、SWB 332、SWC 334、SWD 336之一者來減小AMPOUT 320處之電容。因此，根據本發明之教示，在較高閉合增益設定下放大器314之AMPOUT 320處之此減小電容增加影像感測器圖框速率。
此外，亦應瞭解，一行放大器之最小功耗習知地受到頻寬之限制。在如上文描述歸因於藉由沿著第二路由路徑354關斷串聯耦合開關SWA 330、SWB 332、SWC 334、SWD 336之一者來減小AMPOUT 320處之電容，放大器314之頻寬增大之情況下，應進一步瞭解，根據本發明之教示，在較高閉合增益設定下，使用放大器314之實例，功耗亦顯著減小。
圖4繪示根據本發明之教示之使用電容開關電路提供行增益之一放大器414之又一實例示意圖。應瞭解，圖4中繪示之放大器414可為圖3A及圖3C中繪示之放大器314之一實例及/或圖2中繪示之放大器214之一實例及/或包含於圖1之讀出電路106中之行放大器114之一實例，且上文描述之類似命名及編號之元件在下文類似地耦合及運作。
特定言之，應注意，圖4中繪示之放大器414與圖2中繪示之放大器214具有許多相似之處。例如，圖4展示放大器414包含一反相共源放大器418，該反相共源放大器418具有經耦合以接收一輸入電壓VF 428之一輸入及經耦合以提供一輸出電壓AMPOUT 420之一輸出。在一個實例中，輸出AMPOUT 420經耦合以由包含於一成像系統之一讀出電路中之一ADC電路接收。圖4中描繪之實例繪示一可調節回饋電容器C FB424亦耦合在放大器418之輸入VF 428與輸出AMPOUT 420之間。另外，放大器418之輸入VF 428亦透過一可調節輸入電容器C IN422電容耦合至位元線412。
在各種實例中，可調節輸入電容器C IN422及可調節回饋電容器C FB424使用如上文在圖3A至圖3C中描述之一電容開關電路來實施。例如，關於圖4，電容開關電路包含耦合至放大器418之輸入VF 428之一第一路由路徑452。另外，包含一第一部分454A及一第二部分454B之一第二路由路徑454具有耦合至位元線412之一第一端及耦合至放大器418之AMPOUT 420之一第二端。在各種實例中，輸入電容器C IN422使用並聯耦合在第二路由路徑454之第一部分454A與第一路由路徑452之間之複數m個電容器之一第一子集來實施。在各種實例中，回饋電容器C FB424使用並聯耦合在第二路由路徑454之第二部分454B與第一路由路徑452之間之複數m個電容器之一第二子集來實施。
在實例中，類似於上文在圖3A至圖3C中描述之實例，第二路由路徑454包含沿著第二路由路徑454串聯耦合之複數m-1個開關。複數m-1個開關沿著第二路由路徑454在複數m個電容器當中交錯，且複數m-1個開關之僅一者被關斷，而複數m-1個開關之其餘者被接通，此將第二路由路徑454劃分或分離為第一部分454A及第二部分454B。在實例中，輸入電容器C IN422經耦合在第一路由路徑452與第二路由路徑454之第一部分454A之間，而回饋電容器C FB424經耦合在第一路由路徑452與第二路由路徑454之第二部分454B之間。在操作中，取決於複數m-1個開關之哪一者被關斷，調節包含於輸入電容器C IN422及回饋電容器C FB424中之電容器之比率，此根據本發明之教示，根據以下方程式來調節放大器414之增益：
Figure 02_image004
在圖4中描繪之實例中，提供共源放大器418之一實例電晶體級示意圖。如所描繪之實例中展示，放大器414包含共源放大器418，該共源放大器418包含一輸入裝置462、一電流源裝置456、一NMOS疊接裝置460及一PMOS疊接裝置458。
如所描繪之實例中展示，輸入裝置462亦可被稱為具有耦合至第一路由路徑452之一閘極及耦合至接地之一源極之一第一電晶體462。NMOS疊接裝置460亦可被稱為具有耦合至第一電晶體462之一汲極之一源極之一第二電晶體460。第二電晶體460之一閘極經耦合以接收一第一疊接偏壓電壓NBCASC。第二電晶體460之一汲極經耦合至第二路由路徑454。PMOS疊接裝置458亦可被稱為具有耦合至第二電晶體460之汲極之一汲極之一第三電晶體458。第三電晶體458之一閘極經耦合以接收一第二疊接偏壓電壓PBCASC。電流源裝置456亦可被稱為具有耦合至一供應電壓之一源極之一第四電晶體456。第四電晶體456之一閘極經耦合以接收一電流源偏壓電壓PBCS。第四電晶體456之一汲極經耦合至第三電晶體458之一源極。
本發明之所繪示實例之上文描述(包含發明摘要中所描述之內容)不旨在為詳盡的或將本發明限制為所揭示之精確形式。雖然本文出於繪示性目的描述本發明之具體實例，然如熟習相關技術者將認識到，各種修改在本發明之範疇內係可行的。
鑑於上文詳細描述，可對本發明做出此等修改。下列發明申請專利範圍中所使用之術語不應被解釋為將本發明限制於說明書中所揭示之具體實例。實情係，本發明之範疇將完全由下列發明申請專利範圍判定，該等發明申請專利範圍應根據發明申請專利範圍解釋之既定原則來解釋。
100:成像系統 102:像素陣列 104:像素單元 106:讀出電路 108:功能邏輯 110:控制電路 112:位元線 114:行放大器 116:類比轉數位轉換(ADC)電路 212:位元線 214:放大器 218:反相放大器 220:輸出電壓AMPOUT/輸出AMPOUT 222:可調節輸入電容器C IN224:可調節回饋電容器C FB226:重設開關 228:輸入電壓VF 252:第一路由路徑 254:第二路由路徑 254A:第一部分 254B:第二部分 312:位元線 314:放大器 318:反相放大器 320:輸出電壓AMPOUT/輸出AMPOUT 328:輸入電壓VF 330:開關SWA 332:開關SWB 334:開關SWC 336:開關SWD 338:輸入/接地選擇開關SWG 340:輸入/接地電容器C1 342:電容器C2 344:電容器C3 346:電容器C4 348:電容器C5 350:電容器C6 352:第一路由路徑 354:第二路由路徑 354A:第一部分 354B:第二部分 412:位元線 414:放大器 418:反相共源放大器 420:輸出電壓AMPOUT 422:可調節輸入電容器C IN424:可調節回饋電容器C FB426:自動歸零開關 428:輸入電壓VF 452:第一路由路徑 454:第二路由路徑 454A:第一部分 454B:第二部分 456:電流源裝置 458:PMOS疊接裝置 460:NMOS疊接裝置 462:輸入裝置/第一電晶體
參考下列圖式描述本發明之非限制性及非詳盡實施例，其中貫穿各種視圖相似元件符號指代相似部件，除非另外指定。
圖1繪示根據本發明之教示之具有包含具有一電容開關電路之一行放大器之一讀出電路之一成像系統之一個實例。
圖2繪示根據本發明之教示之使用電容開關電路提供行增益之一放大器之一個實例示意圖。
圖3A繪示根據本發明之教示之使用電容開關電路提供行增益之一放大器之另一實例示意圖。
圖3B繪示根據本發明之教示之為包含於圖3A中展示之放大器中之實例電容開關電路提供不同增益值之各種實例開關設定。
圖3C繪示根據本發明之教示之使用電容開關電路提供行增益之一放大器之又一實例示意圖。
圖4繪示根據本發明之教示之使用電容開關電路提供行增益之一放大器之又一實例示意圖。
貫穿圖式之若干視圖，對應元件符號指示對應組件。熟習此項技術者將瞭解，為了簡單且清楚起見繪示圖中之元件，且並不一定按比例繪製該等元件。例如，圖中之一些元件之尺寸可相對於其他元件誇大以幫助改良對本發明之各種實施例之理解。另外，通常不描繪在一商業可行實施例中有用或必要之常見但眾所周知之元件以便促進對本發明之此等各種實施例的更直觀瞭解。
312:位元線
314:放大器
318:反相放大器
320:輸出電壓AMPOUT/輸出AMPOUT
328:輸入電壓VF
330:開關SWA
332:開關SWB
334:開關SWC
336:開關SWD
338:輸入/接地選擇開關SWG
340:輸入/接地電容器C1
342:電容器C2
344:電容器C3
346:電容器C4
348:電容器C5
350:電容器C6
352:第一路由路徑
354:第二路由路徑
354A:第一部分
354B:第二部分

Claims (27)

  1. 一種像素單元讀出電路，其包括：一放大器；及一電容開關電路，其包括：一第一路由路徑，其經耦合至該放大器之一輸入；一第二路由路徑，其包含沿著該第二路由路徑串聯耦合之複數m-1個開關，其中該第二路由路徑之一第一端經耦合至來自像素單元之一像素陣列之一位元線，其中該第二路由路徑之一第二端經耦合至該放大器之一輸出，其中該複數m-1個開關之僅一者被關斷，且該複數m-1個開關之其餘者(remainder)被接通；及複數m個電容器，其等經並聯耦合在該第一路由路徑與該第二路由路徑之間，其中該複數m個電容器之各者之一第一端經耦合至該第一路由路徑，其中該複數m個電容器之各者之一第二端經耦合至該第二路由路徑，其中該複數m-1個開關沿著該第二路由路徑在該複數m個電容器之該等第二端當中交錯(interleaved)。
  2. 如請求項1之像素單元讀出電路，其中該電容開關電路進一步包括：一輸入/接地電容器，其具有耦合至該第一路由路徑之一第一端之一第一端，其中該第一路由路徑之一第二端經耦合至該放大器之該輸入；及一輸入/接地選擇開關，其經耦合至該輸入/接地電容器之一第二端，其中該輸入/接地選擇開關經組態以將該輸入/接地電容器之該第二端耦合至該第二路由路徑之該第一端或接地。
  3. 如請求項2之像素單元讀出電路，其中該複數m-1個開關之各者經耦合在該複數m個電容器之各自相鄰電容器之該等第二端之間。
  4. 如請求項2之像素單元讀出電路，其中該複數m-1個開關之被關斷之該僅一者將該第二路由路徑劃分為一第一部分及一第二部分。
  5. 如請求項4之像素單元讀出電路，其中該複數m個電容器之一第一子集經耦合至該第二路由路徑之該第一部分，其中該複數m個電容器之一第二子集經耦合至該第二路由路徑之該第二部分。
  6. 如請求項5之像素單元讀出電路，其中當該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至該第二路由路徑之該第一端時，該放大器之一類比增益實質上等於該輸入/接地電容器及該複數m個電容器之該第一子集之電容值之一總和除以該複數m個電容器之該第二子集之電容值之一總和。
  7. 如請求項5之像素單元讀出電路，其中當該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至接地時，該放大器之一類比增益實質上等於該複數m個電容器之該第一子集之電容值之一總和除以該複數m個電容器之該第二子集之電容值之一總和。
  8. 如請求項5之像素單元讀出電路，其中m=5，該複數m個電容器包含 五個電容器，且該複數m-1個開關包含四個開關。
  9. 如請求項8之像素單元讀出電路，其中該複數m個電容器之一第一者具有實質上等於該輸入/接地電容器之一電容值之四倍之一電容值，其中該複數m個電容器之一第二者具有實質上等於該輸入/接地電容器之該電容值之兩倍之一電容值，其中該複數m個電容器之一第三者、該複數m個電容器之一第四者及該複數m個電容器之一第五者具有實質上等於該輸入/接地電容器之該電容值之一電容值。
  10. 如請求項9之像素單元讀出電路，其中該複數m個電容器之該第一者、該複數m個電容器之該第二者、該複數m個電容器之該第三者、該複數m個電容器之該第四者及該複數m個電容器之該第五者之該等第二端從該第二路由路徑之該第一端朝向該第二路由路徑之該第二端依序配置。
  11. 如請求項10之像素單元讀出電路，其中該複數m-1個開關之一第一者、該複數m-1個開關之一第二者、該複數m-1個開關之一第三者及該複數m-1個開關之一第四者沿著該第二路由路徑從該第二路由路徑之該第一端朝向該第二路由路徑之該第二端依序配置。
  12. 如請求項11之像素單元讀出電路，其中當該複數個開關之該第一者被關斷且該輸入/接地電容器之該第 二端透過該輸入/接地選擇開關耦合至該第二路由路徑之該第一端時，該放大器之一類比增益實質上等於1，其中當該複數個開關之該第二者被關斷且該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至接地時，該放大器之該類比增益實質上等於2，其中當該複數個開關之該第三者被關斷且該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至該第二路由路徑之該第一端時，該放大器之該類比增益實質上等於4，其中當該複數個開關之該第四者被關斷且該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至接地時，該放大器之該類比增益實質上等於8。
  13. 如請求項1之像素單元讀出電路，其中該放大器包括：一第一電晶體，其具有耦合至該第一路由路徑之一閘極，其中該第一電晶體之一源極經耦合至接地；一第二電晶體，其具有耦合至該第一電晶體之一汲極之一源極，其中該第二電晶體之一閘極經耦合以接收一第一疊接偏壓電壓，其中該第二電晶體之一汲極經耦合至該第二路由路徑；一第三電晶體，其具有耦合至該第二電晶體之該汲極之一汲極，其中該第三電晶體之一閘極經耦合以接收一第二疊接偏壓電壓；及一第四電晶體，其具有耦合至一供應電壓之一源極，其中該第四電晶體之一閘極經耦合以接收一電流源偏壓電壓，其中該第四電晶體之一汲極經耦合至該第三電晶體之一源極。
  14. 一種成像系統，其包括：一像素陣列，其包含配置成列及行之複數個像素單元，其中該等像素單元之各者經耦合以回應於入射光而產生一影像信號；一控制電路，其經耦合至該像素陣列以控制該像素陣列之操作；及一讀出電路，其經耦合至該像素陣列，其中該讀出電路包括：一放大器；及一電容開關電路，其包括：一第一路由路徑，其經耦合至該放大器之一輸入；一第二路由路徑，其包含沿著該第二路由路徑串聯耦合之複數m-1個開關，其中該第二路由路徑之一第一端經耦合至來自像素單元之一像素陣列之一位元線，其中該第二路由路徑之一第二端經耦合至該放大器之一輸出，其中該複數m-1個開關之僅一者被關斷，且該複數m-1個開關之其餘者被接通；及複數m個電容器，其等經並聯耦合在該第一路由路徑與該第二路由路徑之間，其中該複數m個電容器之各者之一第一端經耦合至該第一路由路徑，其中該複數m個電容器之各者之一第二端經耦合至該第二路由路徑，其中該複數m-1個開關沿著該第二路由路徑在該複數m個電容器之該等第二端當中交錯。
  15. 如請求項14之成像系統，其進一步包括耦合至該讀出電路以儲存從該像素陣列讀出之該影像資料之功能邏輯。
  16. 如請求項14之成像系統，其中該電容開關電路進一步包括：一輸入/接地電容器，其具有耦合至該第一路由路徑之一第一端之一第一端，其中該第一路由路徑之一第二端經耦合至該放大器之該輸入；及一輸入/接地選擇開關，其經耦合至該輸入/接地電容器之一第二端，其中該輸入/接地選擇開關經組態以將該輸入/接地電容器之該第二端耦合至該第二路由路徑之該第一端或接地。
  17. 如請求項16之成像系統，其中該複數m-1個開關之各者經耦合在該複數m個電容器之各自相鄰電容器之該等第二端之間。
  18. 如請求項16之成像系統，其中該複數m-1個開關之被關斷之該僅一者將該第二路由路徑劃分為一第一部分及一第二部分。
  19. 如請求項18之成像系統，其中該複數m個電容器之一第一子集經耦合至該第二路由路徑之該第一部分，其中該複數m個電容器之一第二子集經耦合至該第二路由路徑之該第二部分。
  20. 如請求項19之成像系統，其中當該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至該第二路由路徑之該第一端時，該放大器之一類比增益實質上等於該輸入/接地電容器及該複數m個電容器之該第一子集之電容值之一總和除以該複數m個電容器之該第二子集之電容值之一總和。
  21. 如請求項19之成像系統，其中當該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至接地時，該放大器之一類比增益實質上等於該複數m個電容器之該第一子集之電容值之一總和除以該複數m個電容器之該第二子集之電容值之一總和。
  22. 如請求項19之成像系統，其中m=5，該複數m個電容器包含五個電容器，且該複數m-1個開關包含四個開關。
  23. 如請求項22之成像系統，其中該複數m個電容器之一第一者具有實質上等於該輸入/接地電容器之一電容值之四倍之一電容值，其中該複數m個電容器之一第二者具有實質上等於該輸入/接地電容器之該電容值之兩倍之一電容值，其中該複數m個電容器之一第三者、該複數m個電容器之一第四者及該複數m個電容器之一第五者具有實質上等於該輸入/接地電容器之該電容值之一電容值。
  24. 如請求項23之成像系統，其中該複數m個電容器之該第一者、該複數m個電容器之該第二者、該複數m個電容器之該第三者、該複數m個電容器之該第四者及該複數m個電容器之該第五者之該等第二端從該第二路由路徑之該第一端朝向該第二路由路徑之該第二端依序配置。
  25. 如請求項24之成像系統，其中該複數m-1個開關之一第一者、該複數 m-1個開關之一第二者、該複數m-1個開關之一第三者及該複數m-1個開關之一第四者沿著該第二路由路徑從該第二路由路徑之該第一端朝向該第二路由路徑之該第二端依序配置。
  26. 如請求項25之成像系統，其中當該複數個開關之該第一者被關斷且該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至該第二路由路徑之該第一端時，該放大器之一類比增益實質上等於1，其中當該複數個開關之該第二者被關斷且該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至接地時，該放大器之該類比增益實質上等於2，其中當該複數個開關之該第三者被關斷且該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至該第二路由路徑之該第一端時，該放大器之該類比增益實質上等於4，其中當該複數個開關之該第四者被關斷且該輸入/接地電容器之該第二端透過該輸入/接地選擇開關耦合至接地時，該放大器之該類比增益實質上等於8。
  27. 如請求項14之成像系統，其中該放大器包括：一第一電晶體，其具有耦合至該第一路由路徑之一閘極，其中該第一電晶體之一源極經耦合至接地；一第二電晶體，其具有耦合至該第一電晶體之一汲極之一源極，其中該第二電晶體之一閘極經耦合以接收一第一疊接偏壓電壓，其中該第二 電晶體之一汲極經耦合至該第二路由路徑；一第三電晶體，其具有耦合至該第二電晶體之該汲極之一汲極，其中該第三電晶體之一閘極經耦合以接收一第二疊接偏壓電壓；及一第四電晶體，其具有耦合至一供應電壓之一源極，其中該第四電晶體之一閘極經耦合以接收一電流源偏壓電壓，其中該第四電晶體之一汲極經耦合至該第三電晶體之一源極。
TW110137434A 2020-12-18 2021-10-08 用於調節類比增益之行放大器電容開關電路 TWI769936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/127,571 2020-12-18
US17/127,571 US11290674B1 (en) 2020-12-18 2020-12-18 Column amplifier capacitor switch circuit to adjust analog gain

Publications (2)

Publication Number Publication Date
TWI769936B true TWI769936B (zh) 2022-07-01
TW202231057A TW202231057A (zh) 2022-08-01

Family

ID=80855517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110137434A TWI769936B (zh) 2020-12-18 2021-10-08 用於調節類比增益之行放大器電容開關電路

Country Status (3)

Country Link
US (1) US11290674B1 (zh)
CN (1) CN114650060B (zh)
TW (1) TWI769936B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11509844B2 (en) * 2021-02-24 2022-11-22 Semiconductor Components Industries, Llc Image sensor with active capacitance cancellation circuitry to reduce pixel output settling time

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237401A1 (en) * 2004-04-21 2005-10-27 Tan Boon K Color sensor circuit with integrated programmable gain selection
US20130187027A1 (en) * 2012-01-20 2013-07-25 Omnivision Technologies, Inc. Image sensor with integrated ambient light detection
US20190123691A1 (en) * 2017-08-25 2019-04-25 University Of South Florida Cascode common source transimpedance amplifiers for analyte monitoring systems
US20200396403A1 (en) * 2019-06-14 2020-12-17 Omnivision Technologies, Inc. Column amplifier reset circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9571775B1 (en) * 2015-11-16 2017-02-14 Omnivision Technologies, Inc. Image sensor power supply rejection ratio improvement through ramp generator in continuous time readout circuitry
US9961292B1 (en) * 2017-01-31 2018-05-01 Omnivision Technologies, Inc. Imaging sensor with amplifier having variable bias and increased output signal range
US10834351B2 (en) * 2018-11-26 2020-11-10 Omnivision Technologies, Inc. Bitline settling speed enhancement
US10852758B2 (en) * 2019-01-03 2020-12-01 Infineon Technologies Austria Ag Reference voltage generator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050237401A1 (en) * 2004-04-21 2005-10-27 Tan Boon K Color sensor circuit with integrated programmable gain selection
US20130187027A1 (en) * 2012-01-20 2013-07-25 Omnivision Technologies, Inc. Image sensor with integrated ambient light detection
US20190123691A1 (en) * 2017-08-25 2019-04-25 University Of South Florida Cascode common source transimpedance amplifiers for analyte monitoring systems
US20200396403A1 (en) * 2019-06-14 2020-12-17 Omnivision Technologies, Inc. Column amplifier reset circuit

Also Published As

Publication number Publication date
US11290674B1 (en) 2022-03-29
TW202231057A (zh) 2022-08-01
CN114650060B (zh) 2023-04-07
CN114650060A (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
TWI709338B (zh) 具有雙重轉換增益讀出之影像感測器
KR100871056B1 (ko) 듀얼 변환 이득 이미저
US10672827B2 (en) Imaging device including unit pixel cell
JP2022169748A (ja) 撮像装置
US20060103749A1 (en) Image sensor and pixel that has switchable capacitance at the floating node
WO2012105259A1 (ja) 固体撮像装置およびその駆動方法
US7772537B2 (en) Linear distributed pixel differential amplifier having mirrored inputs
CN108377348B (zh) 像素电路及图像感测系统
CN112449135A (zh) 具有可调放大器电路的成像系统
CN111225164B (zh) 图像传感器及成像系统
CN111147774B (zh) 用于电压稳定的系统和方法
TWI769936B (zh) 用於調節類比增益之行放大器電容開關電路
JP7298661B2 (ja) 撮像素子及び撮像装置
TW202121888A (zh) 具有比較器之行放大器重設電路
US20200260031A1 (en) Bias circuit for use with divided bit lines
US11381765B2 (en) CMOS image sensor with pixel power supply noise suppression circuit
KR20070060631A (ko) 시모스 이미지 센서
CN114979510A (zh) 图像传感器像素和图像传感器
CN117714906A (zh) 图像传感器
JP2010148008A (ja) 固体撮像装置
Pain Linear dynamic range enhancement in a CMOS imager