TW202020992A - 形成環繞式閘極場效電晶體的方法 - Google Patents

形成環繞式閘極場效電晶體的方法 Download PDF

Info

Publication number
TW202020992A
TW202020992A TW108141656A TW108141656A TW202020992A TW 202020992 A TW202020992 A TW 202020992A TW 108141656 A TW108141656 A TW 108141656A TW 108141656 A TW108141656 A TW 108141656A TW 202020992 A TW202020992 A TW 202020992A
Authority
TW
Taiwan
Prior art keywords
layer
support layer
source
cnt
drain
Prior art date
Application number
TW108141656A
Other languages
English (en)
Inventor
文森 堤姆斯
范達爾 馬庫斯瓊斯亨利庫斯
朵爾伯斯 荷爾本
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202020992A publication Critical patent/TW202020992A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種形成環繞式閘極場效電晶體的方法，包括以下步驟。形成環繞奈米碳管之通道部分的閘極結構。形成環繞奈米碳管之源極/汲極延伸部分的內部間隔物，源極/汲極延伸部分自奈米碳管之通道部分向外延伸。內部間隔物包括形成介面偶極子之兩個介電層。介面偶極子將摻雜引入至奈米碳管之源極/汲極延伸部分。

Description

形成環繞式閘極場效電晶體的方法
本揭示的一些實施例是有關於一種形成環繞式閘極場效電晶體的方法。
隨著半導體行業為了追求更高的元件密度、更高的效能及更低的成本而向奈米技術製程節點發展，來自製造及設計問題之挑戰導致了三維設計的開發，諸如，環繞式閘極(GAA)結構。非基於矽(Si)之低尺寸材料為有望提供優異之靜電性質(例如，用於短通道效應)及更高效能(例如，較少的表面散射)的候選材料。奈米碳管(carbon nanotube,CNT)由於其高的載流子遷移率及大體上一維之結構而被視為一種有希望的候選材料。
在一些實施例中，一種形成環繞式閘極場效電晶體的方法，包括以下步驟。在基板之上形成底部支撐層。在底部支撐層之上沉積第一組奈米碳管。在第一組奈米碳管及底部支撐層之上形成第一支撐層，以使得第一組奈米碳管嵌入第一 支撐層中。在第一支撐層之上沉積第二組奈米碳管。在第二組奈米碳管及第一支撐層之上形成第二支撐層，以使得第二組奈米碳管嵌入第二支撐層中。藉由圖案化至少第一支撐層及第二支撐層而形成鰭片結構。在鰭片結構之上形成犧牲閘極結構。在犧牲閘極結構及鰭片結構之上形成介電層。移除犧牲閘極結構以使得暴露鰭片結構之一部分。藉由自鰭片結構之已暴露部分選擇性地蝕刻第一支撐層及第二支撐層釋放鰭片結構中之奈米碳管的通道區域。形成圍繞奈米碳管之通道區域的閘極結構。釋放奈米碳管之源極/汲極延伸區域，源極/汲極延伸區域自奈米碳管之通道區域向外延伸。形成環繞源極/汲極延伸區域之內部間隔物結構，內部間隔物結構包括接觸源極/汲極延伸區域之第一介電層，及在第一介電層之上的第二介電層，第一介電層及第二介電層形成介面偶極子。形成與源極/汲極延伸區域及內部間隔物結構相鄰的源極/汲極結構。
10‧‧‧基板
12‧‧‧光阻劑圖案
15‧‧‧底部支撐層
18‧‧‧遮罩圖案
20‧‧‧支撐層
21‧‧‧第一支撐層
22‧‧‧第二支撐層
23‧‧‧支撐層
24‧‧‧支撐層
25‧‧‧支撐層
26‧‧‧支撐層
30‧‧‧鰭片結構
40‧‧‧犧牲閘極結構
42‧‧‧遮罩層
44‧‧‧閘極外部間隔物
45‧‧‧底切
46‧‧‧內襯層
50‧‧‧第一層間介電(ILD)層
55‧‧‧閘極空間
60‧‧‧第二ILD層
65‧‧‧源極/汲極接觸開口
70‧‧‧源極/汲極接觸件/下部接觸層
70A‧‧‧第一接觸層
72‧‧‧源極/汲極接觸件/上部接觸層
72A‧‧‧第二接觸層
75‧‧‧源極/汲極接觸開口
76‧‧‧源極/汲極結構
76A‧‧‧源極/汲極結構
78‧‧‧末端接合之接觸區域
79‧‧‧末端接合之接觸區域
90(N)‧‧‧內部間隔物
90(P)‧‧‧內部間隔物
90U‧‧‧薄層
92‧‧‧第一介電層
94‧‧‧第二介電層
100‧‧‧奈米碳管(CNT)
100C‧‧‧通道區域
100E‧‧‧延伸部分
100EE‧‧‧部分
100EE(N)‧‧‧源極/汲極延伸區域
100EE(P)‧‧‧源極/汲極延伸區域
101‧‧‧閘極結構
101E‧‧‧邊緣表面
102‧‧‧閘極介電層
104‧‧‧功函數調整層
106‧‧‧閘電極層
108‧‧‧邊緣表面
1000‧‧‧IC元件
1010‧‧‧n型元件
1020‧‧‧p型元件
X、Y、Z‧‧‧方向
當結合隨附諸圖閱讀時，自以下詳細描述最佳地理解本揭示之一些實施例之態樣。應注意，根據行業上之標準實務，各種特徵未按比例繪製。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。
第1A圖、第1B圖、第1C圖、第1D圖、第1E圖及第1F圖圖示根據本揭示之一實施例的環繞式閘極場效電晶體(GAA FET)之依序製造製程的各種階段。
第2A圖、第2B圖、第2C圖、第2D圖及第2E圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第3A圖、第3B圖及第3C圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第4A圖、第4B圖、第4C圖及第4D圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第5A圖及第5B圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第6A圖及第6B圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第7A圖及第7B圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第8A圖及第8B圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第9A圖、第9B圖及第9C圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第10A圖、第10B圖及第10C圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第11A圖及第11B圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第12A圖、第12B圖、第12C圖、第12D圖及第12E圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第13A圖、第13B圖、第13C圖及第13D圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第14A圖、第14B圖及第14C圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第15A圖及第15B圖圖示根據本揭示之一實施例的GAA FET之依序製造製程的各種階段。
第16圖圖示根據本揭示之一實施例之積體電路的結構。
應理解，以下揭示內容提供了用於實施本揭示的一些實施例之不同特徵的許多不同實施例或實例。以下描述部件及佈置之特定實施例或實例以簡化本揭示之一些實施例。當然，此些僅為實例，且並不意欲為限制性的。舉例而言，元件之尺寸並不限於所揭示之範圍或值，而是可取決於製程條件及/或元件之所需性質。此外，在如下描述中第一特徵在第二特徵之上或在第二特徵上形成可包括其中第一特徵與第二特徵形成為直接接觸之實施例，且亦可包括其中額外特徵可形成為插入第一特徵與第二特徵之間而使得第一特徵與第二特徵可不直接接觸的實施例。為了簡化及清楚，可以不同比例任意地繪製各種特徵。在隨附圖式中，為了簡化可省去一些層/特徵。
另外，為了描述簡單起見，可在本揭示的一些實施例中使用諸如「在……下面」、「下方」、「下部」、「上方」、「上部」及其類似術語之空間相對術語，以描述如諸圖中所圖示之一個元件或特徵與另一(其他)元件或特徵的關 係。除了諸圖中所描繪之定向以外，此些空間相對術語意欲涵蓋元件在使用中或操作中之不同定向。元件可以其他方式定向(旋转90度或以其他定向)，且可同样相应地解释本文中所使用之空间相对描述词。另外，術語「由……製成」可意謂「包括」或「由……組成」。另外，在以下製造製程中，在所述操作中/在所述操作之間可存在一或更多個額外操作，且可改變操作之次序。在本揭示之一實施例中，短語「A、B及C中之一者」意謂「A、B及/或C」(A、B、C、A與B、A與C、B與C，或A、B及C)，且並不意謂來自A之一個元件、來自B之一個元件以及來自C之一個元件，除非另有描述。
具有奈米級(例如，約1奈米)之直徑的奈米碳管(CNT)由於其圓柱形的幾何形狀、優異的電學及機械性質而被視為製作最終縮小之FET元件的材料之選。使用具有約10奈米或更小之閘極長度之CNT的場效電晶體(field effect transistor,FET)表現出優異的電學特性。然而，尚未建立起與CMOS製造技術相容的製造技術。在本揭示之一些實施例中，藉由在基板上堆疊已對準之CNT的層以及由堆疊CNT形成鰭片結構，提供與CMOS技術相容之水平環繞式閘極製程流程。
在一些實施例中，半導體元件包括場效電晶體之新型結構，此新型結構包括堆疊的環繞式閘極(GAA)奈米碳管(CNT)。半導體元件包括對準之CNT的陣列，連同包裹著此陣列之閘極介電層以及閘電極層。具有CNT之環繞式閘極場效電晶體(GAA FET)可應用於進階技術節點中之邏輯電路。然而， 製造基於CNT之元件已造成了問題，諸如，難以增大CNT密度以獲得更高的電流，防止管間相互作用使得CNT束結構中之CNT效能降級，及/或缺乏將高密度GAA CNT整合至電路中之可行製造製程。以下實施例提供可解決此些問題的使用CNT之GAA FET及其製造製程。
第1A圖至第15B圖圖示根據本揭示之一實施例的使用奈米碳管的GAA FET之依序製造製程的各種階段。應理解，可在第1A圖至第15B圖中所示之製程之前、在其期間以及在其之后提供額外操作，且可替代或消除以下所述操作中的一些而獲得方法之額外實施例。操作/製程之次序可互換。
如第1A圖中所示，在基板10之上形成底部支撐層15。在一些實施例中，基板10可以由以下的各者製成。適當的元素半導體，諸如，矽、金剛石或鍺；適當的合金或化合物半導體，諸如，IV族化合物半導體，例如矽鍺(SiGe)、碳化矽(SiC)、矽鍺碳化物(SiGeC)、鍺錫(GeSn)、矽錫(SiSn)、矽鍺錫(SiGeSn)，以及III-V族化合物半導體，例如砷化鎵、銦鎵砷化物(InGaAs)、砷化銦、磷化銦、銻化銦、鎵砷磷化物或鎵銦磷化物，或其類似者。可使用絕緣材料(諸如，玻璃)作為基板。在一些實施例中，底部支撐層15由絕緣材料製成。在一些實施例中，底部支撐層包括氧化矽、氮化矽、氮氧化矽(SiON)、碳氧化矽(SiOC)、氫碳氧化矽(SiOCN)及碳氮化矽(SiCN)或其他適當絕緣材料之一或更多個層。在其他實施例中，底部支撐層包括矽(Si)、鍺(Ge)及矽鍺(SiGe)中之一者的多晶或非晶材料。底部支撐層15可藉由適當的膜形成方法形 成，諸如，熱氧化、化學氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD)。在某些實施例中，使用氧化矽(例如，SiO2)作為底部支撐層15。
接著，如第1B圖中所示，在底部支撐層15之上佈置一或更多個奈米碳管(CNT)100。在一些實施例中，不使用底部支撐層，且將CNT 100直接安置在基板10上。將CNT佈置在底部支撐層15上，與大體上同一方向(例如，Y方向)對準。在一些實施例中，CNT 100之對準與Y方向的偏差為約±10度，且在其他實施例中為約±5度。在某些實施例中，偏差為約±2度。在一些實施例中，以範圍為自約50個管/微米至約300個管/微米之密度佈置CNT 100，且在其他實施例中，密度在自約100個管/微米至約200個管/微米的範圍中。CNT 100的長度(在Y方向上)在一些實施例中在自約0.5微米(μm)至約5μm之範圍中，且在其他實施例中在自約1μm至約2μm之範圍中。在一些實施例中，CNT 100之平均直徑在自約1.0奈米(nm)至約2.0nm之範圍中。
可藉由各種方法形成奈米碳管，諸如，電弧放電或雷射燒蝕方法。形成的CNT分散在溶劑中，諸如，十二烷基硫酸鈉(SDS)。亦可經由在石英或藍寶石基板上進行的化學氣相沉積(CVD)形成CNT。在一些實施例中，可使用各種方法將CNT轉移至另一基板並安置在另一基板上，諸如，浮動蒸發自組裝方法。
在將CNT轉移至底部支撐層15上之後，在安置於底部支撐層15上的CNT(第一組CNT)之上形成第一支撐層 21，如第1C圖中所示。在一些實施例中，第一支撐層21包括矽(Si)、鍺(Ge)及矽鍺(SiGe)中之一者的多晶或非晶材料。在其他實施例中，第一支撐層21包括氧化矽、氮化矽、氮氧化矽(SiON)、碳氧化矽(SiOC)、氫碳氧化矽(SiOCN)及碳氮化矽(SiCN)或其他適當絕緣材料之一或更多個層。在一些實施例中，第一支撐層21包括有機材料，諸如，有機聚合物。在某些實施例中，第一支撐層21由與底部支撐層15不同的材料製成。在其他實施例中，第一支撐層21由與底部支撐層15相同的材料製成。可藉由適當的膜形成方法來形成第一支撐層21，諸如，CVD、PVD或ALD。在一個實施例中，由於ALD之高厚度均勻性及厚度可控性而使用ALD。
在一些實施例中，如第1C圖中所示，當在第一組CNT 100之上保形地形成第一支撐層時，第一支撐層之上表面具有波浪形狀，此波浪形狀具有波峰及波谷。第一支撐層21之厚度在一些實施例中在自約2nm至約10nm之範圍中，且在其他實施例中在自約3nm至約5nm之範圍中。
接著，在第一支撐層21之上形成第二支撐層22。在一些實施例中，第二支撐層22由與一些實施例中之第一支撐層相同的材料製成。第二支撐層22之厚度大體上與第一支撐層21之厚度相同。在一些實施例中，相對於平均厚度，厚度的差異在±5%內。
另外，在第二支撐層22上安置第二組CNT 100。當第一支撐層之上表面具有如第1C圖中所示之波浪形狀時，傾向於將第二組CNT 100佈置在波浪形狀之波谷處。
在一些實施例中，重複形成CNT之組及形成支撐層，以形成其中每一者中皆嵌入有CNT的n個支撐層，其中n為三或更大的整數。在一些實施例中，n高達20。第1D圖示出一個實施例，在此實施例中形成六個支撐層21、22、23、24、25及26，因此形成安置在支撐層20中的CNT之六個層。在以下解釋中，將第一支撐層21至第六支撐層26稱作支撐層20。
在其他實施例中，如第1E圖中所示，在第一支撐層21形成為具有波浪式上表面之後，執行一或更多個平坦化操作以使支撐層21之上表面變平。平坦化操作包括回蝕製程或化學機械研磨(CMP)。在一個實施例中，使用CMP。
接著，如上所述，在變平的第一支撐層21上形成第二組CNT 100及第二支撐層22。重複此製程以獲得如第1F圖中所示之結構。
在第1D圖及第1F圖中，以恆定間距佈置一個層中之CNT，且使垂直方向上之CNT對準。然而，支撐層20中CNT之佈置並不限於第1D圖及第1F圖中的佈置。在一些實施例中，一個層中之CNT在X方向上具有隨機間距。在一些實施例中，當CNT 100之平均直徑為DCNT時，CNT之水平間距PH為DCNT
Figure 108141656-A0101-12-0009-52
PH
Figure 108141656-A0101-12-0009-53
10×DCNT。在一些實施例中，兩個相鄰CNT彼此接觸。另外，在一些實施例中，在垂直方向上，不同層中之至少兩個CNT 100並不彼此對準。藉由支撐層之厚度來決定CNT 100之垂直間距PV(參見第4C圖)。在一些實施例中，相鄰層中之CNT 100的垂直間距PV為0.9×PA
Figure 108141656-A0101-12-0009-50
PV
Figure 108141656-A0101-12-0009-51
1.1×PA，其中PA 為多個層之平均間距。在其他實施例中，垂直間距PV為0.95×PA
Figure 108141656-A0101-12-0010-54
PV
Figure 108141656-A0101-12-0010-55
1.05×PA。
在一些實施例中，在基板10之上轉移CNT 100之後，執行如第2A圖至第2E圖中所示之修整製程。在將CNT 100轉移至底部支撐層15上之後，如第2A圖及第2B圖所示，使用微影操作，在CNT 100之中心部分之上形成光阻劑圖案12，作為覆蓋層。暴露CNT 100之末端部分，如第2C圖中所示。光阻劑圖案12之寬度W21在一些實施例中在自約50nm至約2000nm之範圍中，且在其他實施例中在自約100nm至約1000nm之範圍中。接著，藉由蝕刻移除CNT 100之已暴露的末端部分，如第2D圖中所示。另外，如第2E圖中所示，接著藉由乾式蝕刻及/或使用有機溶劑之濕式移除來移除抗蝕劑圖案12。
注意第3A圖及第3B圖，藉由使用一或更多個微影及蝕刻操作，在支撐層20之上形成遮罩圖案18，且將具有CNT 100之支撐層20圖案化成一或更多個鰭片結構30。遮罩圖案18在一些實施例中為光阻劑層，且在其他實施例中可為由介電材料製成之硬遮罩。在一些實施例中，可藉由任何適當方法來圖案化鰭片結構30。舉例而言，可使用一或更多個光微影製程來圖案化鰭片結構，包括極紫外線(extreme ultraviolet,EUV)微影、雙圖案化或多圖案化製程。大體而言，雙圖案化或多圖案化製程組合了光微影製程與自對準製程，從而允許產生的圖案的間距(例如)比原本使用單個、直接光微影製程可獲得的圖案的間距小。舉例而言，在一個實施例中，在基板之 上形成犧牲層並使用光微影製程來圖案化此犧牲層。使用自對準製程在經圖案化之犧牲層旁邊形成間隔物。接著移除犧牲層，且可接著使用剩餘間隔物或頂桿來圖案化鰭片結構。
在一些實施例中，鰭片結構30在X方向上之寬度在自約5nm至約20nm之範圍中，且在其他實施例中在自約7nm至約12nm之範圍中。在第3B圖中，底部支撐層15由與支撐層20不同之材料製成，且因此不圖案化底部支撐層15。在第3C圖中，底部支撐層15由與支撐層20相同之材料或類似之材料製成，且因此底部支撐層15亦被圖案化成鰭片結構。
每鰭片結構之CNT 100的總數目在一些實施例中在自約5至約100之範圍中，且在其他實施例中在自約10至約50之範圍中。在鰭片結構中所含有之每一支撐層中，取決於元件設計及配置，CNT 100之數目可在1個CNT 100與15個CNT 100之間的範圍中變化。在實施例中，鰭片結構中之每一支撐層包括3個CNT 100。
第4A圖至第4D圖示出一個鰭片結構30中之CNT的各種配置。如第4A圖中所示，在一些實施例中，在支撐層20之側表面處部分地暴露CNT 100。在此情形下，執行移除操作以移除部分暴露的CNT，如第4B圖中所示。移除操作可為使用含氧氣體的電漿處理。
在一些實施例中，如第4C圖及第4D圖中所示，一個層中之CNT 100的數目不同於另一層。另外，在一些實施例中，一個層中之CNT的間距不同於另一層中之CNT 100的間距。在一些實施例中，在一個層內，CNT 100之間距可變化。 如第4D圖中所示，在一些實施例中，一個層中之相鄰CNT 100彼此接觸，且在某些實施例中，另一層中之CNT皆不彼此接觸。在一些實施例中，在垂直方向上無CNT與另一CNT接觸。
隨後，在鰭片結構30之上形成犧牲閘極結構40，如第5A圖及第5B圖中所示。第5A圖為沿X方向之橫截面圖，且第5B圖為沿Y方向之橫截面圖。藉由在鰭片結構30之上毯覆沉積犧牲閘電極層以使得鰭片結構30完全嵌入犧牲閘電極層中，形成犧牲閘極結構40。犧牲閘電極層包括矽、鍺，或矽鍺，諸如，多晶矽或非晶矽。在一些突施例中，犧牲閘電極層之厚度在自约100nm至约200nm之范围中。在一些實施例中，犧牲閘電極層經歷平坦化操作。使用CVD(包括LPCVD及PECVD)、PVD、ALD或其他適當製程來沉積犧牲閘電極層。在一些實施例中，不在鰭片結構30與犧牲閘電極層之間形成犧牲閘極介電層，且在其他實施例中，在鰭片結構30與犧牲閘電極層之間形成犧牲閘極介電層。
隨後，在犧牲閘電極層40之上形成遮罩層42。遮罩層42包括氮化矽(SiN)層、氧化矽層或其他適當硬遮罩層中之一或更多者。接下來，在遮罩層上執行圖案化操作，且將犧牲閘電極層圖案化為犧牲閘極結構40，如第5A圖及第5B圖中所示。藉由圖案化犧牲閘極結構，於犧牲閘極結構40之相對側上部分暴露鰭片結構30，藉此限定源極/汲極(S/D)區域，如第5B圖中所示。在實施例中，可互換使用源極及汲極且其結構大體上相同。在第5A圖及第5B圖中，在兩個鰭片結構30之上形成兩個犧牲閘極結構40，但犧牲閘極結構之數目並不限於此 配置。在一些實施例中，可在Y方向上佈置一個或兩個以上的犧牲閘極結構。在某些實施例中，在犧牲閘極結構之兩側上形成一或更多個虛設犧牲閘極結構，以提高圖案保真度。
在形成犧牲閘極結構40之後，藉由使用CVD或其他適當方法，保形地形成用於閘極外部間隔物44之絕緣材料之毯覆層，如第6A圖及第6B圖中所示。以保形方式來沉積毯覆層，以使得毯覆層形成為在犧牲閘極結構40的垂直表面(諸如，側壁)、水平表面及頂部上具有大體上相等的厚度。在一些實施例中，將毯覆層沉積至自約2nm至約10nm之範圍中的厚度。在一些實施例中，毯覆層之絕緣材料為基於氮化矽之材料，諸如，氮化矽、氮氧化矽(SiON)、碳氧化矽(SiOC)、氫碳氧化矽(SiOCN)及碳氮化矽(SiCN)，及其組合。在某些實施例中，絕緣材料為碳氧化矽(SiOC)、氫碳氧化矽(SiOCN)及碳氮化矽(SiCN)中之一者。自第5B圖及第6B圖可理解，在一些實施例中，CNT 100由支撐層20支撐但不由外部間隔物44支撐(錨定)。在一些實施例中，在形成用於外部間隔物44之毯覆層之前，稍微蝕刻支撐層20以暴露CNT 100之末端。在此情形下，CNT 100之末端由外部間隔物44支撐(錨定)。
另外，如第6A圖及第6B圖中所示，藉由各向異性蝕刻在犧牲閘極結構40之相對側壁上形成閘極外部間隔物44。在形成毯覆層之後，使用(例如)反應性離子蝕刻(RIE)在毯覆層上執行各向異性蝕刻。在各向異性蝕刻製程期間，自水平表面移除大部分絕緣材料，留下垂直表面(諸如，犧牲閘極結構之側壁以及已暴露之鰭片結構的側壁)上之介電間隔物 層。遮罩層42可自外部間隔物暴露。在一些實施例中，可隨後執行各向同性蝕刻製程，以自已暴露之鰭片結構30的S/D區域之上部移除絕緣材料。
隨後，視情況形成內襯層46(諸如，蝕刻終止層)以覆蓋閘極結構40連同外部間隔物44及已暴露之鰭片結構30。在一些實施例中，內襯層46包括藉由CVD(包括LPCVD及PECVD)、PVD、ALD或其他適當製程形成的基於氮化矽之材料，諸如，氮化矽、氮氧化矽(SiON)、碳氧化矽(SiOC)、氫碳氧化矽(SiOCN)及碳氮化矽(SiCN)及其組合。在某些實施例中，內襯層46由氮化矽製成。另外，如第6A圖及第6B圖中所示，形成第一層間介電(interlayer dielectric,ILD)層50。用於第一ILD層50之材料包括化合物，包括矽(Si)、氧(0)、碳(C)及/或氫(H)，諸如，氧化矽、氫碳氧化矽(SiCOH)及碳氧化矽(SiOC)。可將諸如聚合物之有機材料用於第一ILD層50。
在形成第一ILD層50之後，執行諸如CMP之平坦化操作，以使得犧牲閘電極層40被暴露，如第7A圖及第7B圖中所示。接著，如第8A圖及第8B圖中所示，移除犧牲閘電極層40，藉此暴露閘極空間55中之鰭片結構之通道區域。可使用電漿乾式蝕刻及/或濕式蝕刻來移除犧牲閘極結構40。當犧牲閘電極層40為多晶矽且第一ILD層50為氧化矽時，可使用諸如TMAH溶液之濕式蝕刻劑來選擇性地移除犧牲閘電極層40。
另外，如第9A圖至第9C圖中所示，移除閘極空間55中之支撐層20以釋放CNT 100。第9C圖為等角視圖。可 使用電漿乾式蝕刻及/或濕式蝕刻選擇性地移除支撐層20以釋放CNT 100。當支撐層20為多晶矽或非晶矽且第一ILD層50為氧化矽時，使用諸如TMAH溶液之濕式蝕刻劑。當犧牲閘電極層40及支撐層20由同一材料製成時，藉由同一蝕刻操作執行犧牲閘電極層40之移除及支撐層20之移除。
在釋放CNT 100之通道區域100C之後，閘極結構101形成為包裹著通道區域100C。具體而言，在CNT 100周圍形成閘極介電層102，如第10A圖至第10C圖中所示。第10C圖為閘極結構之放大圖。在一些實施例中，閘極介電層102包括介電材料之一或更多個層，諸如，氧化矽、氮化矽或高k介電材料、其他適當介電材料及/或其組合。高k介電材料之實例包括二氧化鉿(HfO2)、氧矽化鉿(HfSiO)、氫氧矽化鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適當的高k介電材料，及/或其組合。在一些實施例中，閘極介電層102對於n通道FET而言由HfO2製成，且對於p通道FET而言由Al2O3製成。閘極介電層102在一些實施例中具有在自約0.5nm至約2.5nm之範圍中的厚度，且在其他實施例中具有在自約1.0nm至約2.0nm之範圍中的厚度。可藉由CVD、ALD或任何適當方法形成閘極介電層102。在一個實施例中，使用諸如ALD之高度保形沉積製程形成閘極介電層102，以便確保形成在CNT 100之每一通道區域周圍具有均勻厚度的閘極介電層。
在一些實施例中，在形成閘極介電層102之前，在CNT周圍形成介面層(未示出)。在一些實施例中，介面層由(例如)SiO2製成，且具有在自約0.5nm至約1.5nm之範圍中的厚度。在其他實施例中，介面層之厚度在自約0.6nm至約1.0nm之範圍中。
在某些實施例中，在閘極介電層102上形成一或更多個功函數調整層104。功函數調整層104由導電材料製成，諸如，單層氮化鈦(TiN)、氮化鉭(TaN)、碳鋁化鉭(TaAlC)、碳化鈦(TiC)、碳化鉭(TaC)、鈷(Co)、鋁(Al)、鋁化鈦(TiAl)、鈦化鉿(HfTi)、矽化鈦(TiSi)、矽化鉭(TaSi)或碳鋁化鈦(TiAlC)，或此些材料中之兩者或更多者的多層。在某些實施例中，使用氮化鈦(TiN)作為功函數調整層104。可藉由ALD、PVD、CVD、電子束蒸鍍或其他適當製程形成功函數調整層104。另外，可針對可使用不同金屬層之n通道FET及p通道FET單獨地形成功函數調整層104。
接著，如第10A圖及第10B圖中所示，在功函數調整層104之上形成閘電極層106。閘電極層106包括導電材料之一或更多個層，諸如，多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、氮化鈦(TiN)、氮化鎢(WN)、鋁化鈦(TiAl)、氮鋁化鈦(TiAIN)、氮碳化鉭(TaCN)、碳化鉭(TaC)、氮矽化鉭(TaSiN)、金屬合金、其他適當材料及/或其組合。功函數調整層104在一些實施例中具有在自約0.5nm至約5.0nm之範圍中的厚度，且在其他實施例中具有在自約0.8nm至約1.5nm之範圍中的厚度。可藉由CVD、ALD、電鍍 或其他適當方法形成閘電極層106。閘電極層106亦沉積在第一ILD層50之上部表面之上，且接著藉由使用(例如)CMP來平坦化形成於第一ILD層50之上的閘極介電層102、功函數調整層104及閘電極層106，直至露出第一ILD層50為止。
在第10A圖及第10B圖中，閘極介電層完全包裹CNT 100中之每一者，且功函數調整層104亦完全包裹CNT 100中之每一者。在一些實施例中，在相鄰CNT 100之功函數調整層104之間形成空間，且由閘電極層106填充此些空間。
在其他實施例中，如第11A圖及第11B圖中所示，功函數調整層104填充相鄰CNT 100之閘極介電層102之間的空間，且閘電極層106覆蓋功函數調整層104之外表面。
接著，如第12A圖至第12C圖中所示，在第一ILD層50之上形成第二ILD層60，且藉由使用一或更多個微影及蝕刻操作形成源極/汲極接觸開口65。第12C圖為等角視圖。藉由此操作，CNT 100之延伸部分100E暴露於源極/汲極接觸開口65中。延伸部分100E自CNT 100之通道部分100C延伸。CNT 100之通道部分100C為CNT 100之被閘極結構101包裹的部分。
在實施例中，當形成源極/汲極接觸開口65時，進一步蝕刻支撐層20以使得支撐層20大體上完全被移除，其中在外部間隔物44或內襯層46中之一或更多者下方形成底切45，如第12B圖中所示。
在一些其他實施例中，如第12D圖中所示，支撐層20的一部分保留在外部間隔物44下方並與閘極結構相對。 當支撐層20由介電材料製成時，剩餘支撐層20充當內部間隔物的一部分，此內部間隔物將閘電極層106與隨後形成之源極/汲極接觸件70/72分隔開(第14B圖)。
在一些其他實施例中，當形成源極/汲極接觸開口65時，進一步蝕刻支撐層20，但保留剩餘支撐層20的薄層，如第12E圖中所示。剩餘支撐層20之薄層相對於外部間隔物44向內延伸，使得在外部間隔物44或內襯層46中之一或更多者下方形成底切45。如本文中所述，底切45用以促進保留在最終元件結構中的CNT 100之延伸部分100E的摻雜。
接下來，如第13A圖至第13D圖中所示，雙層內部間隔物90形成在源極/汲極接觸開口65內並與閘極結構101(或具體言之是閘極結構101之邊緣表面101E)相鄰。雙層內部間隔物90包括至少第一介電層92，及在第一層92之上的第二介電層94。在一些實施例中，內部間隔物90亦可包括在第二層94之上的第三層。選定內部間隔物90之多個層的材料以在其間形成介面偶極子。藉由內部間隔物90之多個層92、94之間的介面偶極子，將n型摻雜(電子)或p型摻雜(電洞)引入CNT 100之延伸部分100E中。如此，內部間隔物90之材料選擇亦取決於待引入延伸部分100E中之摻雜的類型。舉例而言，將氮氧化鋁的化合物(AlOxNy)用作第一層92且將二氧化鉿(HfO2)用作第二層94，以將n型摻雜引入CNT 100之延伸部分100E。藉由顛倒的沉積次序，將二氧化鉿(HfO2)用作第一層92且將AlOxNy用作第二層94，以將p型摻雜引入CNT 100 之延伸部分100E。以下的表1示出用於雙層內部間隔物90之實例材料組合。
Figure 108141656-A0101-12-0019-56
具體而言，如第13A圖中所示，可藉由適當的膜形成方法來形成第一層92，諸如，熱氧化、化學氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD)。舉例而言，第一層92形成在閘極結構101及CNT 100之延伸部分100E之上的孔隙65內。第一層92形成為具有範圍為自約0.5nm至約3nm之厚度的薄膜。在實施例中，第一層92為約1nm。在實施例中，控制第一層之厚度T1以使得第一層92未完全填充底切45。在實施例中，亦控制第一層之厚度T1以使得第一層92在垂直方向上未完全填充CNT 100之間或當中的空間D1。亦即，T1<1/2D1。第一層92之此厚度控制確保形成與CNT 100之延伸部分100E重疊的介面偶極子。由於小的厚度，第一層 92之垂直部分(例如，與閘極結構101相鄰)可形成為具有不一致的厚度或甚至具有空穴。此些缺陷(若存在)為可接受的，因為第二層94形成在第一層92之上，且第二層94的垂直部分不與CNT 100相鄰，且與第一層92之水平部分相比較而言較不關注摻雜目的。
如第13B圖中所示，在第一層92之上形成第二層94。第二層形成為具有比第一層92大的厚度。在實施例中，第二層94之厚度範圍為自約2nm至約6nm。在實施例中，可形成第二層94以填充孔隙65之其餘部分。作為說明性實例，第13B圖示出將第二層94沉積為薄層，此並不限制本揭示之一些實施例之範疇。相對薄的第一層92經由形成於第一層92與第二層94之間的介面偶極子促進延伸部分100E之摻雜。
如第13C圖中所示，執行各向異性蝕刻以形成內部間隔物90。各向異性蝕刻亦形成源極/汲極接觸開口75。在實施例中，內部間隔物90之與閘極結構101相對的所得表面90S大體上垂直於外部間隔物44之外部或內襯層46之外表面。在另一實施例中，表面90S形成為向外超出了外部間隔物44之外表面或內襯層46之外表面。另外，在實施例中，視情況，第一層92或第二層94中之一或更多者的薄層90U可保持與外部間隔物44或內襯層46相鄰，且可成為內部間隔物結構90之第二區段90U。應注意，第二區段90U在技術上並非「內部間隔物」，且僅出於描述性目的而將其稱作內部間隔物90之第二區段。
在一個實施例中，如第13C圖中所示，各向異性蝕刻對於CNT 100而言為選擇性的，以使得CNT 100(或具體言之是延伸部分100E)保留在源極/汲極接觸開口75內。延伸部分100E之部分100EE與所形成之內部間隔物90相鄰，且藉由形成於內部間隔物90的第一層92與第二層94(及/或第三層，若存在的話)之間的介面偶極子摻雜。摻雜濃度大體在約0.4載流子/nm至0.6載流子/nm之範圍中。藉由此摻雜濃度，部分100EE成為CNT 100之通道部分100C與形成在源極/汲極接觸開口75中之源極/汲極結構之間的源極/汲極延伸區域100EE。內部間隔物90包裹每一源極/汲極延伸部分100EE。
在另一實施例中，如第13D圖中所示，在形成源極/汲極接觸開口75時，各向異性蝕刻亦移除CNT 100的一些延伸部分100E。如此，剩餘延伸部分100E之邊緣表面108垂直於內部間隔物90之表面90S。藉由形成在內部間隔物90之第一層92與第二層94(及/或第三層，若存在的話)之間的介面偶極子來摻雜剩餘的延伸部分100EE。摻雜濃度大體在約0.4載流子/nm至0.6載流子/nm之範圍中。藉由此摻雜濃度，剩餘的延伸部分100E成為CNT 100之通道部分100C與形成在源極/汲極接觸開口75中之源極/汲極結構之間的源極/汲極延伸區域100EE。
接下來，如遵循第13C圖之實施例的第14A圖及第14B圖中所示，藉由以導電材料之一或更多個層來填充源極/汲極接觸開口75，在源極/汲極接觸開口75內形成源極/汲極結構76。導電材料包括鎢(W)、銅(Cu)、鈷(Co)、鈦(Ti)、銀 (Ag)、鋁(Al)、鋁化鈦(TiAl)、氮鋁化鈦(TiAlN)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮矽化鉭(TaSiN)、錳(Mn)、鈷(Co)、鈀(Pd)、鎳(Ni)、錸(Re)、銥(Ir)、釕(Ru)、鉑(Pt)及鋯(Zr)、鈧(Sc)、鉺(Er)、釔(Y)、鑭(La)中之一或更多者，或任何其他適當的導電材料。在一些實施例中，下部接觸層70包裹CNT 100之延伸部分100E，且上部接觸層72形成在下部接觸層70之上。在一些實施例中，將下部接觸層70用作功函數金屬層。下部接觸層70為Pd、Pt、Ru、Ni、Mg(用於pFET)或Sc、Er、Y、La、Ni、Mg(用於nFET)。在一些實施例中，上部接觸層72為W、Cu及Co中之一或更多者，此些為適合於作為後端製程中之互連結構的金屬材料。上部接觸層72可用作源極/汲極電極。在一些其他實施例中，在CNT 100與下部接觸層70之間形成第三接觸層。應注意，在第14B圖中，出於簡化目的而省去了第二區段90U。
在實施例中，如第14B圖中所示，上部接觸層72並不在CNT 100之間垂直地向下延伸。本揭示之一些實施例並不受此實例限制。在其他實例中，上部接觸層72可在CNT 100旁邊及/或在CNT 100之間向下延伸。
在另一實施例中，如遵循第13D圖之實施例的第14C圖中所示，源極/汲極結構76A形成在源極/汲極接觸開口75內並接觸CNT 100之剩餘延伸部分100EE的邊緣表面108。在實施例中，源極/汲極結構76A包括為功函數金屬材料之第一接觸層70A，及為適合於後端製程之互連金屬材料的第二接觸層72A。第一接觸層70A直接接觸延伸部分100EE之邊 緣表面108，而第二接觸層72A形成在第一接觸層70A之上且在橫向方向上與延伸部分100EE相對。
另外，在一些實施例中，一或更多個閘極接觸件與源極/汲極接觸件同時地形成，或藉由與源極/汲極接觸件不同的操作形成。
如第15A圖至第15B圖中所示，在源極/汲極結構76與CNT 100之源極/汲極延伸部分100EE之間形成末端接合之接觸區域78、79。末端接合之接觸區域78、79在其末端區域/邊緣表面108處接觸CNT 100之源極/汲極延伸部分100EE。此些末端接合之接觸件78、79具有獨立於接觸長度之低接觸電阻。
如第15A圖中所示，末端接合之接觸區域78至少部分地嵌入相應CNT 100E內(作為說明性實例，示為完全嵌入)，且為形成在CNT 100與源極/汲極結構76之相鄰金屬層之間的金屬碳化物。經由高溫退火製程(例如，高於約900℃之退火溫度)形成末端接合之接觸區域78。
如第15B圖中所示，末端接合之接觸區域79至少部分地嵌入相應CNT 100內，且包括與源極/汲極結構76之相鄰金屬層相同的金屬材料。舉例而言，源極/汲極結構76之相鄰金屬層為具有高的碳溶解度之金屬材料，例如，Ni或Co。經由中溫退火製程(例如，範圍在約400℃至約600℃之間的退火溫度)形成末端接合之接觸區域79。藉由此中溫退火製程，CNT 100之碳原子溶解，而不與源極/汲極結構76之相鄰 金屬層反應。由源極/汲極結構76之相鄰金屬層的金屬材料替代溶解的碳原子，此金屬材料形成末端接合之接觸區域79。
對於第14C圖之實例實施例而言，源極/汲極結構76A形成為直接接觸CNT 100之延伸部分100EE的邊緣表面108，亦即，末端接合。如此，不需要額外製程來形成末端接合之接觸件。然而，可進行高溫退火(例如，>900℃)或中溫退火(例如，在約400℃至約600℃之間)，以進一步增強與CNT 100之延伸部分100EE的末端接合接觸。
一個GAA FET中之CNT 100的總數目在一些實施例中在自約5至約100之範圍中，且在其他實施例中在自約10至約50之範圍中。在一些實施例中，一個GAA FET中之CNT的總數目與另一GAA FET中之CNT的總數目不同。在一些實施例中，在GAA FET中，CNT當中之兩個CNT在水平方向上彼此接觸，且在垂直方向上無CNT接觸另一CNT。
在一些實施例中，首先形成源極/汲極結構76，且接著形成閘極結構101。
隨後，執行另外的CMOS製程，以形成各種特徵，諸如，額外的層間介電層、接觸件/介層孔、互連金屬層及鈍化層，等等。
第16圖示出積體電路(IC)元件1000。IC元件1000包括形成在基板10之上的n型元件1010及p型元件1020。n型元件1010及p型元件1020中之每一者包括閘極結構101，此閘極結構101包括閘極介電層102、功函數調整層104及閘電極106。取決於元件設計或配置，n型元件1010及p型元 件1020之功函數調整層104可為同一導電材料或不同導電材料。n型元件1010及p型元件1020中之每一者包括通道區域，此通道區域含有CNT 100之複數個通道部分100C。n型元件1010及p型元件1020可在其相應通道區域中包括不同數目個通道部分CNT 100C，或可在其相應通道部分中包括相同數目個通道部分100C。閘極結構101包裹著相應通道區域100C。n型元件1010及p型元件1020中之每一者包括源極/汲極結構76，此源極/汲極結構76包括功函數層70及源極/汲極電極72。對於類似的或可在n型元件1010與p型元件1020之間類似的此些特徵而言，第16圖出於簡化目的而使用一個元件符號來指代。
n型元件1010包括CNT 100之源極/汲極延伸區域100EE(N)，此源極/汲極延伸區域100EE(N)定位在通道部分100C與源極汲極結構76之間。在實施例中，源極/汲極延伸區域100EE(N)各自橫向地定位在相應通道部分100C與源極/汲極結構76之間。更具體而言，源極/汲極延伸區域100EE(N)經由其邊緣表面/末端部分108接觸源極/汲極結構76之末端接合之接觸區域78或79(在第16圖中示出末端接合之接觸區域78)。末端接合之接觸區域78/79包括金屬碳化物，或源極/汲極結構76之與源極/汲極延伸區域100EE(N)相鄰的導電層70之金屬材料。
n型元件1010包括將閘極結構101與源極/汲極結構76分離開之內部間隔物90(N)。內部間隔物90(N)與源極/汲極延伸區域100EE(N)相鄰。內部間隔物90(N)包括至少兩個 介電層：直接接觸相應源極/汲極延伸區域100EE(N)之第一介電層92(N)以及形成在第一介電層92(N)之上的第二介電層94(N)。第一介電層92(N)及第二介電層94(N)在其間形成介面偶極子。介面偶極子將電子引入源極/汲極延伸區域100EE(N)中，以使得源極/汲極延伸區域100EE(N)為n型摻雜。在實施例中，第一介電層92(N)為Al2O3且第二介電層94(N)為HfO2。第一介電層92(N)相對薄，在約1nm至約2nm之間的範圍中，以便促進經由介面偶極子對源極/汲極延伸區域100EE(N)的摻雜。
p型元件1020包括CNT 100之源極/汲極延伸區域100EE(P)，此源極/汲極延伸區域100EE(P)定位在通道部分100C與源極汲極結構76之間。在實施例中，源極/汲極延伸區域100EE(P)各自橫向地定位在相應通道部分100C與源極/汲極結構76之間。更具體而言，源極/汲極延伸區域100EE(P)經由其邊緣表面/末端部分108接觸源極/汲極結構76之末端接合之接觸區域78或79(在第16圖中示出末端接合之接觸區域78)。末端接合之接觸區域78/79包括金屬碳化物，或源極/汲極結構76之與源極/汲極延伸區域100EE(P)相鄰的導電層70之金屬材料。
p型元件1020包括將閘極結構101與源極/汲極結構76分離開之內部間隔物90(P)。內部間隔物90(P)與源極/汲極延伸區域100EE(P)相鄰。內部間隔物90(P)包括至少兩個介電層：直接接觸相應源極/汲極延伸區域100EE(P)之第一介電層92(P)以及形成在第一介電層92(P)之上的第二介電層 94(P)。第一介電層92(P)及第二介電層94(P)在其間形成介面偶極子。介面偶極子將電洞引入源極/汲極延伸區域100EE(P)中，以使得源極/汲極延伸區域100EE(P)為p型摻雜。在實施例中，第一介電層92(P)為HfO2，且第二介電層94(P)為Al2O3，這基本上顛倒了n型元件1010的為Al2O3之第一介電層92(N)及為HfO2之第二介電層94(N)的堆疊次序。
n型元件1010或p型元件1020中分別對第一介電層92(N)、92(P)及第二介電層94(N)、94(P)的其他選擇亦為可能的，且包括在本揭示之一些實施例中。內部間隔物90(N)、90(P)中之介電材料的選定層形成介面偶極子，此些介面偶極子分別以電子或電洞摻雜CNT 100之相鄰源極/汲極延伸區域100EE(N)或100EE(P)。有效摻雜之源極/汲極延伸區域100EE(N)、100EE(P)增強了使用CNT 100作為通道區域之n型元件1010、p型元件1020的效能。
第一介電層92(N)相對薄，在約1nm至約2nm之間的範圍中，以便促進經由介面偶極子對源極/汲極延伸區域100EE(N)的摻雜。
本揭示之一些實施例之優勢及特徵經由以下實例實施例變得更加明顯。
在本揭露之一方法實施例中，形成環繞式閘極場效電晶體的方法包括以下步驟。在基板之上形成底部支撐層。在底部支撐層之上沉積第一組奈米碳管(CNT)。在第一組CNT及底部支撐層之上形成第一支撐層，以使得第一組CNT嵌入第一支撐層中。在第一支撐層之上沉積第二組CNT。在第二組 CNT及第一支撐層之上形成第二支撐層，以使得第二組CNT嵌入第二支撐層中。藉由圖案化至少第一支撐層及第二支撐層而形成鰭片結構。在鰭片結構之上形成犧牲閘極結構。在犧牲閘極結構及鰭片結構之上形成介電層。移除犧牲閘極結構以使得暴露鰭片結構之一部分。藉由自鰭片結構之已暴露部分移除支撐材料而暴露CNT的通道區域。形成圍繞CNT之已暴露的通道區域之閘極結構。暴露CNT的源極/汲極延伸區域。源極/汲極延伸區域自CNT之通道區域向外延伸。形成與源極/汲極延伸區域相鄰的內部間隔物結構。內部間隔物結構包括與源極/汲極延伸區域相鄰之第一介電層，及在第一介電層之上的第二介電層，第一介電層及第二介電層形成介面偶極子。形成與源極/汲極延伸區域及內部間隔物結構相鄰的源極/汲極結構。
在一些實施例中，重複形成奈米碳管之一組及形成支撐層，以形成其中嵌入有奈米碳管之組的n個支撐層，其中n為三或更大的整數。
在一些實施例中，底部支撐層為絕緣材料。
在一些實施例中，基板為半導體材料。
在一些實施例中，第一支撐層與第二支撐層是由相同的材料製成。
在一些實施例中，第一支撐層及第二支撐層包括矽、鍺或矽鍺中的其中之一的多晶的或非晶的材料。
在一些實施例中，第一支撐層及第二支撐層包括介電材料。
在一些實施例中，底部支撐層包括與第一支撐層或第二支撐層中之至少一個不同的材料。
在一些實施例中，形成環繞式閘極場效電晶體的方法包括在形成第一支撐層或第二支撐層中之至少一個之後執行平坦化操作。
在一些實施例中，釋放奈米碳管之該等源極/汲極延伸區域包括以下步驟。在介電層中形成與閘極結構相鄰的開口，以暴露第一支撐層及第二支撐層之與奈米碳管之延伸部分相鄰的部分。藉由蝕刻移除第一支撐層及第二支撐層之已暴露部分，以暴露奈米碳管之延伸部分。形成內部間隔物結構包括形成第一介電層，第一介電層覆蓋奈米碳管之已暴露之延伸部分；以及在第一介電層之上形成第二導電層。
在一些實施例中，形成開口包括形成與閘極結構相鄰之底切區域，且其中第一介電層及第二介電層中之兩者形成在底切區域內。
在一些實施例中，形成環繞式閘極場效電晶體的方法包括形成源極/汲極結構之末端接合之接觸區域，末端接合之接觸區域與源極/汲極延伸區域之邊緣表面相鄰。
在一些實施例中，末端接合之接觸區域包括金屬碳化物材料或金屬材料中之一個。
在一些實施例中，鰭片結構中，奈米碳管當中之兩個奈米碳管在水平方向上彼此接觸，且奈米碳管在垂直方向上並不彼此接觸。
在一些實施例中，閘極結構包括包裹奈米碳管中之每一個的閘極介電層、形成於閘極介電層上之功函數調整層，及形成在功函數調整層上之閘電極層。
在本揭露之一結構實施例中，一種環繞式閘極場效電晶體包括基板，及在基板之上的奈米碳管。奈米碳管包括通道區域，以及自通道區域延伸之源極/汲極延伸部分。閘極結構包裹奈米碳管之通道部分。內部間隔物結構包裹奈米碳管之源極/汲極延伸部分並與閘極結構相鄰。內部間隔物結構包括接觸源極/汲極延伸部分之第一介電層以及在第一介電層之上的第二介電層。第一介電層及第二介電層形成介面偶極子。此結構亦包括源極/汲極結構，此源極/汲極結構橫向地與內部間隔物結構及源極/汲極延伸部分相鄰。
在一些實施例中，源極/汲極結構包括末端接合之接觸區域。末端接合之接觸區域橫向地接觸源極/汲極延伸部分之邊緣表面。
在一些實施例中，末端接合之接觸區域至少部分地嵌入奈米碳管之一延伸部分內。
在本揭露之一電路實施例中，一種積體電路包括基板、在基板之上的第一元件及第二元件。第一元件包括在基板之上的第一奈米碳管，此第一奈米碳管包括第一通道部分及自第一通道部分延伸之第一源極/汲極延伸部分。第一元件亦包括與第一奈米碳管之第一通道部分相鄰的第一閘極結構、與第一奈米碳管之第一源極/汲極延伸部分相鄰的第一內部間隔物結構，以及橫向地與第一內部間隔物結構及第一源極/汲極 延伸部分相鄰的第一源極/汲極結構。第一內部間隔物結構包括接觸第一源極/汲極延伸部分之第一介電層以及在第一介電層之上的第二介電層。第二元件包括在基板之上的第二奈米碳管。第二奈米碳管包括第二通道區域，以及自第二通道區域延伸之第二源極/汲極延伸部分。第二元件亦包括與第二奈米碳管之第二通道部分相鄰的第二閘極結構、與第二奈米碳管之第二源極/汲極延伸部分相鄰的第二內部間隔物結構，以及橫向地與第二內部間隔物結構及第二源極/汲極延伸部分相鄰的第二源極/汲極結構。第二內部間隔物結構包括接觸第二源極/汲極延伸部分之第三介電層以及在第二介電層之上的第四介電層。第三介電層不同於第二介電層，或第四介電層不同於第二介電層。
在一些實施例中，第一介電層包括與第四介電層相同的介電材料，且第二介電層包括與第三介電層相同的借電材料。
前文概述了若干實施例或實例之特徵，使得熟習此項技藝者可較佳理解本揭示之一些實施例之態樣。熟習此項技藝者應了解，他們可容易地使用本揭示之一些實施例作為設計或修改用於實現相同目的及/或達成本文中所介紹之實施例或實例之相同優勢的其他製程及結構之基礎。熟習此項技藝者亦應認識到，此些等效構造不脫離本揭示之一些實施例之精神及範疇，且他們可在不脫離本揭示之一些實施例之精神及範疇的情況下在本文中作出各種改變、代替及替換。
10‧‧‧基板
15‧‧‧底部支撐層
20‧‧‧支撐層
21‧‧‧第一支撐層
22‧‧‧第二支撐層
23‧‧‧支撐層
24‧‧‧支撐層
25‧‧‧支撐層
26‧‧‧支撐層
100‧‧‧奈米碳管(CNT)
X、Z‧‧‧方向

Claims (1)

  1. 一種形成一環繞式閘極場效電晶體之方法，包含：
    在一基板之上形成一底部支撐層；
    在該底部支撐層之上沉積一第一組奈米碳管；
    在該第一組奈米碳管及該底部支撐層之上形成一第一支撐層，以使得該第一組奈米碳管嵌入該第一支撐層中；
    在該第一支撐層之上沉積一第二組奈米碳管；
    在該第二組奈米碳管及該第一支撐層之上形成一第二支撐層，以使得該第二組奈米碳管嵌入該第二支撐層中；
    藉由圖案化至少該第一支撐層及該第二支撐層而形成一鰭片結構；
    在該鰭片結構之上形成一犧牲閘極結構；
    在該犧牲閘極結構及該鰭片結構之上形成一介電層；
    移除該犧牲閘極結構以使得暴露該鰭片結構之一部分；
    藉由自該鰭片結構之該已暴露部分選擇性地蝕刻該第一支撐層及該第二支撐層釋放該鰭片結構中之奈米碳管的通道區域；
    形成圍繞該等奈米碳管之該等通道區域的一閘極結構；
    釋放該等奈米碳管之源極/汲極延伸區域，該等源極/汲極延伸區域自該等奈米碳管之該等通道區域向外延伸；
    形成環繞該等源極/汲極延伸區域之一內部間隔物結構，該內部間隔物結構包括接觸該等源極/汲極延伸區域之一第一介電層，及在該第一介電層之上的一第二介電層，該第一介電層及該第二介電層形成一介面偶極子；以及
    形成與該等源極/汲極延伸區域及該內部間隔物結構相鄰的一源極/汲極結構。
TW108141656A 2018-11-20 2019-11-15 形成環繞式閘極場效電晶體的方法 TW202020992A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862770009P 2018-11-20 2018-11-20
US62/770,009 2018-11-20
US16/590,115 2019-10-01
US16/590,115 US11088337B2 (en) 2018-11-20 2019-10-01 Methods of manufacturing a field effect transistor using carbon nanotubes and field effect transistors

Publications (1)

Publication Number Publication Date
TW202020992A true TW202020992A (zh) 2020-06-01

Family

ID=70726845

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141656A TW202020992A (zh) 2018-11-20 2019-11-15 形成環繞式閘極場效電晶體的方法

Country Status (3)

Country Link
US (3) US11088337B2 (zh)
CN (1) CN111200064A (zh)
TW (1) TW202020992A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348835B2 (en) 2020-07-31 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Ion implantation for nano-FET

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088337B2 (en) * 2018-11-20 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacturing a field effect transistor using carbon nanotubes and field effect transistors
US11165032B2 (en) * 2019-09-05 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using carbon nanotubes
US11563083B2 (en) * 2020-08-14 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Dual side contact structures in semiconductor devices
US20220093596A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Fabrication of gate-all-around integrated circuit structures having common metal gates and having gate dielectrics with a dipole layer
US11424367B2 (en) 2020-12-16 2022-08-23 International Business Machines Corporation Wrap-around contacts including localized metal silicide
US11925033B2 (en) * 2021-03-30 2024-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded backside memory on a field effect transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100075130A1 (en) * 2005-05-17 2010-03-25 Rensselaer Polytechnic Institute Controlled fabrication of hierarchically branched nanopores, nanotubes, and nanowires
US9487877B2 (en) * 2007-02-01 2016-11-08 Purdue Research Foundation Contact metallization of carbon nanotubes
US20090194424A1 (en) * 2008-02-01 2009-08-06 Franklin Aaron D Contact metallization of carbon nanotubes
US9252252B2 (en) * 2012-05-23 2016-02-02 Ecole polytechnique fédérale de Lausanne (EPFL) Ambipolar silicon nanowire field effect transistor
US9472773B1 (en) * 2015-12-09 2016-10-18 International Business Machines Corporation Stacked carbon nanotube multiple threshold device
US9899515B1 (en) * 2016-10-31 2018-02-20 International Business Machines Corporation Fabrication of a pair of vertical fin field effect transistors having a merged top source/drain
US10886268B2 (en) * 2016-11-29 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device with separated merged source/drain structure
US10193090B2 (en) * 2017-06-20 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10727427B2 (en) * 2018-08-31 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a field effect transistor using carbon nanotubes and a field effect transistor
US11088337B2 (en) * 2018-11-20 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacturing a field effect transistor using carbon nanotubes and field effect transistors
KR102638741B1 (ko) * 2019-08-19 2024-02-22 삼성전자주식회사 반도체 메모리 소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348835B2 (en) 2020-07-31 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Ion implantation for nano-FET
TWI811615B (zh) * 2020-07-31 2023-08-11 台灣積體電路製造股份有限公司 電晶體及其製造方法
US11901235B2 (en) 2020-07-31 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Ion implantation for nano-FET

Also Published As

Publication number Publication date
US20230276640A1 (en) 2023-08-31
US11659721B2 (en) 2023-05-23
CN111200064A (zh) 2020-05-26
US20210343958A1 (en) 2021-11-04
US11088337B2 (en) 2021-08-10
US20200161574A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
TWI729395B (zh) 形成閘極全環場效電晶體的方法及半導體元件
US11659721B2 (en) Methods of manufacturing a field effect transistor using carbon nanotubes and field effect transistors
CN109103084B (zh) 制造半导体器件的方法和半导体器件
TWI744989B (zh) 形成閘極環繞場效電晶體的方法與具有閘極環繞場效電晶體的半導體元件
US11653507B2 (en) Gate all around semiconductor structure with diffusion break
TWI745066B (zh) 閘極全環場效應電晶體和製造閘極全環場效應電晶體的方法
US10854724B2 (en) One-dimensional nanostructure growth on graphene and devices thereof
US12010856B2 (en) Method of manufacturing a field effect transistor using carbon nanotubes and a field effect transistor
TWI793598B (zh) 半導體元件及其製備方法