TW202020618A - 伺服器系統 - Google Patents

伺服器系統 Download PDF

Info

Publication number
TW202020618A
TW202020618A TW107142420A TW107142420A TW202020618A TW 202020618 A TW202020618 A TW 202020618A TW 107142420 A TW107142420 A TW 107142420A TW 107142420 A TW107142420 A TW 107142420A TW 202020618 A TW202020618 A TW 202020618A
Authority
TW
Taiwan
Prior art keywords
firmware
serial peripheral
peripheral device
programmable logic
complex programmable
Prior art date
Application number
TW107142420A
Other languages
English (en)
Other versions
TWI682271B (zh
Inventor
韓應賢
禹明梁
Original Assignee
英業達股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英業達股份有限公司 filed Critical 英業達股份有限公司
Priority to TW107142420A priority Critical patent/TWI682271B/zh
Application granted granted Critical
Publication of TWI682271B publication Critical patent/TWI682271B/zh
Publication of TW202020618A publication Critical patent/TW202020618A/zh

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

本發明提供伺服器系統,包括:複雜可程式邏輯裝置,包括第一韌體和第一串列周邊設備介面;以及串列周邊設備唯讀記憶體,包括第二韌體和第二串列周邊設備介面;其中第一串列周邊設備介面和第二串列周邊設備介面透過串列周邊設備訊號電性連接。當伺服器系統開機時,複雜可程式邏輯裝置掃描第一韌體和第二韌體。當第一韌體存在時,複雜可程式邏輯裝置配置第一韌體是主韌體並由第一韌體主導開機,當第一韌體不存在而第二韌體存在時,複雜可程式邏輯裝置配置第二韌體是主韌體。

Description

伺服器系統
本發明涉及伺服器技術領域,特別是涉及伺服器系統。
目前,伺服器(Server)的主板上都會由一個PAL(Programmable Array Logic,可程式陣列邏輯)晶片來實現伺服器系統的開關機時序控制以及一些暫存器的設定。可見,PAL晶片對於伺服器來說非常重要。
在系統工作運行中,如果韌體的時序或者暫存器的值發生錯誤或者混亂,那麽整個系統就會關機。這時,傳統的做法就只能去重新更新CPLD(Complex Programmable Logic Device,複雜可程式邏輯裝置)的韌體。但是,伺服器一旦量産之後,客戶若要更新韌體就比較麻煩,因為他們不能方便和熟悉地去更新韌體,只能做返廠處理,無疑大大增加了公司的成本。
鑒於以上所述現有技術的缺點,本發明的目的在於提供伺服器系統,用於解決現有技術中伺服器CPLD的韌體出現問題會導致系統無法正常開機的技術問題。
為實現上述目的及其他相關目的,本發明提供一種伺服器系統,包括:複雜可程式邏輯裝置,包括第一韌體和第一串列周邊設備介面;以及串列周邊設備唯讀記憶體,包括第二韌體和第二串列周邊設備介面;第一串列周邊設備介面和第二串列周邊設備介面透過串列周邊設備訊號電性連接;當伺服器系統開機時,複雜可程式邏輯裝置掃描第一韌體和第二韌體,當第一韌體存在時,複雜可程式邏輯裝置配置第一韌體是主韌體並由第一韌體主導開機,當第一韌體不存在而第二韌體存在時,複雜可程式邏輯裝置配置第二韌體是主韌體並主導開機。
於本發明一實施例中,複雜可程式邏輯裝置更包括控制模組、配置模組、邏輯模組和串列周邊設備介面控制模組。
於本發明一實施例中,複雜可程式邏輯裝置更包括選擇器,選擇器分別與串列周邊設備介面控制模組、第一串列周邊設備介面和邏輯模組電性連接,邏輯模組控制選擇器進行系統開機判斷,判斷是由複雜可程式邏輯裝置配置的第一韌體主導開機還是由串列周邊設備唯讀記憶體配置的第二韌體主導開機。
於本發明一實施例中,複雜可程式邏輯裝置使用自下載模式掃描第一韌體。
於本發明一實施例中,當第一韌體不存在時,自下載模式配置失敗,複雜可程式邏輯裝置使用主串列周邊設備介面配置模式掃描第二韌體。
於本發明一實施例中,複雜可程式邏輯裝置透過配置模組控制串列周邊設備介面控制模組處於主控模式,控制串列周邊設備唯讀記憶體為從屬模式。
於本發明一實施例中,複雜可程式邏輯裝置透過配置模組控制配置串列周邊設備介面控制模組處於從屬模式,控制串列周邊設備唯讀記憶體為主控模式。
於本發明一實施例中,第一韌體由生産線透過離線的方式燒錄,第二韌體由生産線透過離線的方式燒錄。
於本發明一實施例中,第一韌體的格式為聯合工程設計格式或通用匯流排格式。
於本發明一實施例中,第二韌體的格式為二進制格式。
如上所述,本發明的伺服器系統包括:複雜可程式邏輯裝置,包括第一韌體和第一串列周邊設備介面;串列周邊設備唯讀記憶體,包括第二韌體和第二串列周邊設備介面;第一串列周邊設備介面和第二串列周邊設備介面透過串列周邊設備訊號電性連接;當伺服器系統開機時,複雜可程式邏輯裝置掃描第一韌體和第二韌體,當第一韌體存在時,複雜可程式邏輯裝置配置第一韌體是主韌體並由第一韌體主導開機,當第一韌體不存在而第二韌體存在時,複雜可程式邏輯裝置配置第二韌體是主韌體。透過本發明的技術方案,伺服器即便在CPLD韌體出現問題的情況下也能保證系統的正常工作。以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
以下透過特定的具體實例說明本發明的實施方式,本領域技術人員可由本說明書所揭露的內容輕易地瞭解本發明的其他優點與功效。本發明還可以透過另外不同的具體實施方式加以實施或應用,本說明書中的各項細節也可以基於不同觀點與應用,在沒有背離本發明的精神下進行各種修飾或改變。需說明的是,在不衝突的情況下,以下實施例及實施例中的特徵可以相互組合。
需要說明的是,以下實施例中所提供的圖式僅以示意方式說明本發明的基本構想,遂圖式中僅顯示與本發明中有關的元件而非按照實際實施時的元件數目、形狀及尺寸繪製,其實際實施時各元件的型態、數量及比例可為一種隨意的改變,且其元件佈局型態也可能更為複雜。
圖1顯示為現有伺服器系統中複雜可程式邏輯裝置(CPLD)的聯合測試工作群組(JTAG)的開關多工電路的示意圖。在研發階段,伺服器系統包括聯合測試工作群組連接器(JTAG CONN),其電性連接CPLD的聯合測試工作群組連接埠(JTAG Port)。當外部燒錄電纜連接JTAG Port時,CPLD透過JTAG CONN接收外部裝置發送的燒錄檔案,並根據該燒錄檔案更新CPLD中的韌體。
如圖1所示,舉例而言,當輸出賦能接腳OE_N和選擇接腳S都輸出低電平時,U182就選擇JTAG來更新韌體,XBIT_PAL_JTAG_N為低電平,即PAL_JTAG_DIS為低電平。只要線纜(cable)接在JTAG CONN上,PAL_HDR_N即為低電平。如此,開關多工器(Switch MUX)就會選擇JTAG CONN模式,因而用JTAG CONN來更新CPLD的韌體。若線纜不接JTAG CONN,PAL_HDR_N則為高電平,XBIT_PAL_JTAG_N仍然為低電平,即PAL_JTAG_DIS仍然為低電平。此時,U182則會選擇到GMT 模式,即可以在ILO(Integrated Ligths-out,HP伺服器上整合的遠端管理連接埠)模式下去更新CPLD韌體。
雖說,透過圖1的切換電路就可以很好地進行JTAG介面模式和GMT模式下快閃記憶體(flash)中CPLD韌體的自主切換,即常用的CPLD韌體的JED格式(Joint engineering design,即聯合工程設計)和VME格式(Versa module Eurocard bus,即通用匯流排)的切換,以滿足不同實驗組和不同用戶的需求。但是,伺服器一旦進入量産,為了節省成本,JTAG CONN將會全部移除。伺服器一旦出現不能開機等問題,客戶就只能選擇返廠維修,大大增加了公司的運營成本。
本發明的目的在於提供一種伺服器系統,以在複雜可程式邏輯裝置CPLD的韌體出現問題時也能保證系統的正常開機。
如圖2所示,本實施例的伺服器系統10包括:複雜可程式邏輯裝置11、串列周邊設備唯讀記憶體12,其中,複雜可程式邏輯裝置11與串列周邊設備唯讀記憶體12之間通訊連接。
具體來說,複雜可程式邏輯裝置11包括第一韌體111和第一串列周邊設備介面112。第一韌體111由生産線透過離線的方式預先燒錄至複雜可程式邏輯裝置11,其格式例如為聯合工程設計格式或通用匯流排格式等。串列周邊設備唯讀記憶體12包括第二韌體121和第二串列周邊設備介面122。第二韌體121由生産線透過離線的方式預先燒錄至串列周邊設備唯讀記憶體12,其格式例如為二進制格式等。第一串列周邊設備介面112和第二串列周邊設備介面122透過串列周邊設備訊號實現電性連接。
伺服器系統10在開機時,複雜可程式邏輯裝置11會掃描第一韌體111和第二韌體121。若第一韌體111存在,複雜可程式邏輯裝置11則將第一韌體111配置為主韌體,並令第一韌體111主導開機;當第一韌體111不存在且第二韌體121存在時,複雜可程式邏輯裝置11則將第二韌體121配置為主韌體並主導開機。
如圖3所示,本實施例的複雜可程式邏輯裝置11還包括控制模組113、配置模組114、邏輯模組115和串列周邊設備介面控制模組116,其中,配置模組114分別與控制模組113、邏輯模組115、串列周邊設備介面控制模組116電性連接。
在本實施例中,複雜可程式邏輯裝置11使用自下載模式掃描第一韌體111。此時,複雜可程式邏輯裝置11為主配置,串列周邊設備唯讀記憶體12為從配置,複雜可程式邏輯裝置11透過配置模組114控制串列周邊設備介面控制模組116處於主控模式,進而使得串列周邊設備唯讀記憶體12為從屬模式。當第一韌體111不存在時,該自下載模式配置失敗,此時,串列周邊設備唯讀記憶體12變為主配置,而複雜可程式邏輯裝置11變為從配置,複雜可程式邏輯裝置11透過配置模組114控制串列周邊設備介面控制模組116處於從屬模式,進而使得串列周邊設備唯讀記憶體12為主控模式,複雜可程式邏輯裝置11使用主串列周邊設備介面配置模式掃描第二韌體121。
如圖4所示,進一步地,在另一實施例中,複雜可程式邏輯裝置11還包括選擇器117。選擇器117電性連接於邏輯模組115與串列周邊設備介面控制模組116之間,還與第一串列周邊設備介面112相連以與串列周邊設備唯讀記憶體12進行通訊。邏輯模組114控制選擇器117進行系統開機判斷,選擇器117判斷是由複雜可程式邏輯裝置11配置的第一韌體111主導開機還是由串列周邊設備唯讀記憶體12配置的第二韌體121主導開機。
伺服器系統在研發階段,聯合測試工作群組連接器和串列周邊設備唯讀記憶體都保留,即可以透過聯合測試工作群組連接器去更新CPLD的韌體,又可以透過串列周邊設備唯讀記憶體去更新CPLD的韌體。在研發最後階段,當第一次透過JTAG線纜來燒錄韌體時,複雜可程式邏輯裝置配置為串列周邊設備介面非揮發性記憶體模式,聯合測試工作群組連接器接收外部裝置發送的燒錄檔案,並根據該燒錄檔案更新第二韌體,以完成串列周邊設備唯讀記憶體的燒錄。因此,就可以讀出裡面的韌體並將其轉換成二進制文件,以後就可以離線來更新串列周邊設備唯讀記憶體的韌體了。
伺服器系統在進入量産之後,聯合測試工作群組連接器被移除,只保留串列周邊設備唯讀記憶體,從而大大節省公司成本。此時,不用聯合測試工作群組連接器去更新複雜可程式邏輯裝置了,産線上透過離線的方式更新複雜可程式邏輯裝置的韌體和串列周邊設備唯讀記憶體的二進制文件。這樣,伺服器系統到了客戶手中哪怕出現時序錯亂等問題,也照樣可以復活主CPLD韌體,從而保證系統的正常工作。
綜上所述,本發明的伺服器系統,在CPLD韌體出現問題的情況下也能保證系統的正常工作。所以,本發明有效克服了現有技術中的種種缺點而具高度産業利用價值。
上述實施例僅例示性說明本發明的原理及其功效,而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下,對上述實施例進行修飾或改變。因此,舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變,仍應由本發明的申請專利範圍所涵蓋。
10:伺服器系統11:複雜可程式邏輯裝置12:串列周邊設備唯讀記憶體111:第一韌體112:第一串列周邊設備介面113:控制模組114:配置模組115:邏輯模組116:串列周邊設備介面控制模組117:選擇器121:第二韌體122:第二串列周邊設備介面
圖1顯示為現有伺服器系統中CPLD的JTAG開關多工電路示意圖。 圖2顯示為本發明一實施例中的伺服器系統的結構示意圖。 圖3顯示為圖2實施例中的伺服器系統的詳細結構示意圖。 圖4顯示為本發明另一實施例中的伺服器系統的結構示意圖。
10:伺服器系統
11:複雜可程式邏輯裝置
12:串列周邊設備唯讀記憶體
111:第一韌體
112:第一串列周邊設備介面
121:第二韌體
122:第二串列周邊設備介面

Claims (10)

  1. 一種伺服器系統,包括:一複雜可程式邏輯裝置,包括一第一韌體和一第一串列周邊設備介面;以及一串列周邊設備唯讀記憶體,包括一第二韌體和一第二串列周邊設備介面;其中該第一串列周邊設備介面和該第二串列周邊設備介面透過一串列周邊設備訊號電性連接;當該伺服器系統開機時,該複雜可程式邏輯裝置掃描該第一韌體和該第二韌體,當該第一韌體存在時,該複雜可程式邏輯裝置配置該第一韌體是主韌體並由該第一韌體主導開機,當該第一韌體不存在而該第二韌體存在時,該複雜可程式邏輯裝置配置該第二韌體是主韌體並主導開機。
  2. 如請求項1所述的伺服器系統,其中該複雜可程式邏輯裝置更包括一控制模組、一配置模組、一邏輯模組和一邏輯串列周邊設備介面控制模組。
  3. 如請求項2所述的伺服器系統,其中該複雜可程式邏輯裝置更包括一選擇器,該選擇器分别與該邏輯串列周邊設備介面控制模組、該第一串列周邊設備介面和該邏輯模組電性連接,該邏輯模組控制該選擇器進行系統開機判斷,判斷是由該複雜可程式邏輯裝置配置的該第一韌體主導開機還是由該串列周邊設備唯讀記憶體配置的該第二韌體主導開機。
  4. 如請求項1所述的伺服器系統,其中該複雜可程式邏輯裝置使用一自下載模式掃描該第一韌體。
  5. 如請求項4所述的伺服器系統,當該第一韌體不存在時,該自下載模式配置失敗,該複雜可程式邏輯裝置使用主串列周邊設備介面配置模式掃描該第二韌體。
  6. 如請求項4所述的伺服器系統,其中該複雜可程式邏輯裝置透過該配置模組控制該邏輯串列周邊設備介面控制模組處於主控模式,控制該串列周邊設備唯讀記憶體為從屬模式。
  7. 如請求項5所述的伺服器系統,其中該複雜可程式邏輯裝置透過該配置模組控制配置該邏輯串列周邊設備介面控制模組處於從屬模式,控制該串列周邊設備唯讀記憶體為主控模式。
  8. 如請求項1所述的伺服器系統,該第一韌體由生產線透過離線的方式燒錄,該第二韌體由生產線透過離線的方式燒錄。
  9. 如請求項1所述的伺服器系統,其中該第一韌體的格式為聯合工程設計格式或通用匯流排格式。
  10. 如請求項1所述的伺服器系統,其中該第二韌體的格式為二進制格式。
TW107142420A 2018-11-28 2018-11-28 伺服器系統 TWI682271B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107142420A TWI682271B (zh) 2018-11-28 2018-11-28 伺服器系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107142420A TWI682271B (zh) 2018-11-28 2018-11-28 伺服器系統

Publications (2)

Publication Number Publication Date
TWI682271B TWI682271B (zh) 2020-01-11
TW202020618A true TW202020618A (zh) 2020-06-01

Family

ID=69942428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142420A TWI682271B (zh) 2018-11-28 2018-11-28 伺服器系統

Country Status (1)

Country Link
TW (1) TWI682271B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114090107A (zh) * 2021-08-30 2022-02-25 讯牧信息科技(上海)有限公司 计算机和系统启动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6651188B2 (en) * 2001-06-29 2003-11-18 Intel Corporation Automatic replacement of corrupted BIOS image
CN101853172B (zh) * 2010-05-24 2014-07-02 中兴通讯股份有限公司 复杂可编程逻辑器件cpld动态升级装置及方法
US20160197809A1 (en) * 2013-09-30 2016-07-07 Hewlett Packard Enterprise Development Lp Server downtime metering
US9846617B2 (en) * 2015-05-07 2017-12-19 Dell Products, Lp System and method for self-healing basic input/output system boot image and secure recovery
US10191811B2 (en) * 2015-08-13 2019-01-29 Quanta Computer Inc. Dual boot computer system

Also Published As

Publication number Publication date
TWI682271B (zh) 2020-01-11

Similar Documents

Publication Publication Date Title
EP0992000B1 (en) Bus interface system and method
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
JP2004326808A (ja) Smpにおけるサーバノードの非介入動的ホットプラグおよびホット除去
CN102483721A (zh) 用于芯片上系统的可动态重新配置的模拟路由电路及方法
CN104516751A (zh) 服务器系统
CN108090006A (zh) 一种一键切换PCIE Switch工作模式的方法
JP2008226083A (ja) オンチップ・デバッグ・エミュレータおよびデバッグ方法並びにマイクロコンピュータ
CN107704285A (zh) 现场可编程门阵列多版本配置芯片、系统和方法
JP4784759B2 (ja) Plc装置
JP6175788B2 (ja) マイクロプログラムを更新可能な電子機器
TWI682271B (zh) 伺服器系統
CN104158709B (zh) 一种光模块识别的方法及端口扩展设备
TWI528287B (zh) 伺服器系統
CN109408125B (zh) 服务器系统
TWI241522B (en) Computer equipment
CN207264382U (zh) 现场可编程门阵列多版本配置的芯片及系统
US8943256B1 (en) Serial data intermediary device, and related systems and methods
CN216118784U (zh) 双向引脚多功能复用电路、fpga器件及多功能复用系统
EP1043662A1 (en) Apparatus and method for reconfiguring the pin assignments of one or more functinal circuits in a microcontroller
US7721037B2 (en) Device for controlling point-to-point communication between a module and transmission bus
CN101170417B (zh) 用于最小系统的程序下载、测试和调试的多功能装置
TW202238373A (zh) 利用基板管理控制器進行韌體更新動作的伺服器系統
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN104009749A (zh) 一种可重构硬件电路的模块化自组织配置电路
TWI812194B (zh) 序列周邊介面相容性擴展切換方法與使用其之嵌入式系統