TW202011572A - 記憶體裝置的製造方法 - Google Patents

記憶體裝置的製造方法 Download PDF

Info

Publication number
TW202011572A
TW202011572A TW108130491A TW108130491A TW202011572A TW 202011572 A TW202011572 A TW 202011572A TW 108130491 A TW108130491 A TW 108130491A TW 108130491 A TW108130491 A TW 108130491A TW 202011572 A TW202011572 A TW 202011572A
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
sot
heavy metal
channel
Prior art date
Application number
TW108130491A
Other languages
English (en)
Inventor
林世杰
宋明遠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202011572A publication Critical patent/TW202011572A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本揭露係關於自旋軌道扭矩(「SOT」)磁阻隨機存取記憶體(「MRAM」)(「SOT-MRAM」)結構及方法。SOT通道的新結構具有與一或多個重金屬層重疊或堆疊的一或多個磁插入層。經由靠近磁插入層，將重金屬層的表面部分磁化為包括磁化。在重金屬層內的磁化增強自旋相關散射，此導致增加的橫向自旋不平衡。

Description

記憶體裝置的製造方法
本揭露係關於一種記憶體裝置的製造方法。
磁阻隨機存取記憶體(magnetoresistive random-access memory；「MRAM」)係有前景的非揮發性資料儲存技術。MRAM儲存單元(或「位元」)的核心係磁穿隧接面(magnetic tunnel junction；「MTJ」)，其中介電層夾在磁固定層(「參考層」)與磁自由層(「自由層」)之間，此磁自由層之磁化極性可以改變。歸因於穿隧磁阻效應，在參考層與自由層之間的電阻值隨著自由層中的磁化極性切換而改變。平行磁化(「P狀態」)導致較低電阻，而反平行磁化(「AP狀態」)導致較高電阻。電阻值的兩種狀態被認為係儲存在MRAM單元中的兩個邏輯狀態「1」或「0」。
在自旋轉移扭矩(spin transfer torque；「STT」)MRAM(「STT-MRAM」)單元中，施加穿過整個MTJ(亦即，參考層、介電層及自由層)的寫入電流，此寫入電流經由自旋轉移扭矩效應設定自由層的磁化極性。亦即，寫入電流經過與MRAM的讀取路徑相同的路徑。在自旋軌道扭矩(spin-orbit torque；「SOT」)MRAM (「SOT-MRAM」)單元中，在具有大自旋軌道相互作用的重金屬層上定位MTJ結構。自由層與重金屬層直接接觸。自旋扭矩藉由在自旋軌道耦合效應下穿過重金屬層注入的平面內電流誘發，此自旋軌道耦合效應通常包括Rashba效應或自旋霍爾效應(spin Hall effect；「SHE效應」)中的一或多者。寫入電流不經過垂直MTJ。替代地，寫入電流在平面內方向上經過重金屬層。經由SOT效應設定自由層中的磁化極性。更具體地，當在重金屬層中平面內注入電流時，自旋軌道耦合導致正交自旋電流，此電流產生自旋扭矩並且在自由層中誘發磁化翻轉。
一種記憶體裝置的製造方法，包含在基板上方形成第一重金屬層。鄰近第一重金屬層形成第一磁層。第一磁層的第一表面對接第一重金屬層的第一表面。垂直地鄰近第一重金屬層或第一磁層中的一或多者形成磁穿隧接面結構。磁穿隧接面包括參考層、穿隧阻障層及自由層。
100‧‧‧2T1MTJ位元單元
102‧‧‧SOT-MTJ裝置
110‧‧‧MTJ結構
112‧‧‧第一鐵磁層(參考層)
114‧‧‧介電層
116‧‧‧第二鐵磁層(自由層)
116L‧‧‧下表面
120‧‧‧單向箭頭
122‧‧‧雙向箭頭
130‧‧‧SOT通道層
130HM‧‧‧重金屬層
130MI‧‧‧磁插入層
130U‧‧‧上表面
132‧‧‧界面區域
140‧‧‧讀取字線
142‧‧‧讀取電晶體
150‧‧‧寫入字線
152‧‧‧寫入電晶體
230‧‧‧SOT通道層
230HM‧‧‧重金屬層
230L‧‧‧底表面
230MI‧‧‧磁插入層
230U‧‧‧頂表面
234HM‧‧‧上表面
234MI‧‧‧上表面
236HM‧‧‧下表面
236MI‧‧‧下表面
330‧‧‧SOT通道
330HM‧‧‧重金屬層
330L‧‧‧底表面
330MI‧‧‧磁插入層
330U‧‧‧頂表面
430‧‧‧SOT通道
430HM‧‧‧重金屬層
430L‧‧‧底表面
430MI‧‧‧磁插入層
430U‧‧‧頂表面
530‧‧‧SOT通道
530HM‧‧‧重金屬層
530MI‧‧‧磁插入層
630‧‧‧SOT通道
630HM‧‧‧梳形重金屬層
630MI‧‧‧梳形磁插入層
632HM‧‧‧齒元件
632MI‧‧‧齒元件
700‧‧‧製程
710‧‧‧操作
720‧‧‧操作
730‧‧‧操作
740‧‧‧操作
750‧‧‧操作
800‧‧‧晶圓
810‧‧‧基板
820‧‧‧電晶體
822‧‧‧閘極
824‧‧‧第一源極/汲極結構
826‧‧‧第二源極/汲極結構
830‧‧‧第一後段製程(「BEOL」)層級
832‧‧‧第一層級間介電(「ILD」)層
834‧‧‧位元線
836‧‧‧互連結構
840‧‧‧第二BEOL層級
842‧‧‧第二ILD層
846‧‧‧互連結構
850‧‧‧SOT通道
850E1‧‧‧第一端
850E2‧‧‧第二端
860‧‧‧MTJ結構
862‧‧‧參考層(第一鐵磁層)
864‧‧‧自由層(第二鐵磁層)
866‧‧‧穿隧阻障層
868‧‧‧覆蓋層
870‧‧‧間隔件
880‧‧‧第三BEOL層級
882‧‧‧源極線
886‧‧‧互連結構
900‧‧‧製程
910‧‧‧操作
920‧‧‧操作
930‧‧‧操作
1020‧‧‧第一鎢層
1040‧‧‧磁插入層
1060‧‧‧第二鎢層
1100‧‧‧MRAM架構
R、W、S‧‧‧終端
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭露之一實施例的態樣。在附圖中，除非上下文另外指出，相同元件符號標識類似元件或動作。在附圖中元件的大小及相對位置不必按比例繪製。事實上，出於論述清晰之目的，可任意增加或減小各個特徵之尺寸。
第1圖係示例SOT-MRAM單元。
第2圖至第6圖係示例SOT通道的剖視圖。
第7圖係示例製程。
第8A圖至第8E圖係在第7圖的示例製程下的晶圓的各個階段。
第9圖係另一示例製程。
第10A圖至第10C圖係在第9圖的示例製程下的晶圓的各個階段。
第11圖係示例SOT-MRAM架構。
在SOT-MRAM系統設計中，較佳地，較低切換電流流過SOT通道層，此切換電流以較高自旋霍爾效率切換垂直MTJ(「pMTJ」)的磁化狀態。所揭示的技術係關於一種SOT通道的新結構，此SOT通道具有與一或多個重金屬層重疊或堆疊的一或多個磁插入層。經由靠近磁插入層，將重金屬層的表面部分磁化為包括磁化。在重金屬層內的磁化增強自旋相關散射，此導致增加的橫向自旋不平衡。因此，更多自旋在重金屬層的邊界處累積，此在pMTJ的自由層中產生更強的磁扭矩。換言之，磁插入層改進從流過SOT通道的平面內電流到pMTJ的自由層的磁化上的磁扭矩的轉換速率。
磁插入層可具有平面內磁各向異性或垂直磁各向異性。選擇磁插入層的材料，使得磁插入層的晶格將不影響pMTJ的相鄰重金屬層或自由層，且反之亦然。在磁插入層與pMTJ的重金屬層或自由層中的一者或多者之間的晶格匹配或不匹配係基於其晶格的大小及形狀來決定。選擇磁 插入層材料亦取決於磁插入層的磁各向異性。例如，鈷/鉑Co/Pt多層或鈷/鎳Co/Ni多層可用作垂直磁各向異性(perpendicular magnetic anisotropy；「PMA」)插入層。CoFeB磁合金或高導磁合金(鎳鐵磁合金)可用作平面內磁各向異性(in-plane magnetic anisotropy；「IMA」)插入層。
關於PMA的磁插入層而言，如與pMTJ的自由層相比，一或多個磁插入層的總厚度經控制為相對薄的，使得自由層的磁化將不由磁插入層固定。在一實施例中，磁插入層的總厚度不大於自由層的厚度的約30%。關於IMA的磁插入層而言，平面內磁化實際上將自由層的垂直磁化拉到偏離垂直定向的角度。此自由層的成角度磁化易於促進在pMTJ的AP與P狀態之間較簡單地切換，而成角度的磁矩亦係較不穩定的並且有時模糊在AP與P狀態之間的差異。IMA插入層的磁化強度(例如，厚度)基於電路系統或裝置設計而最佳化，其中在切換效率與MTJ狀態讀取準確度之間存在折衷。
SOT通道層包括以交替方式堆疊的一或多個磁插入層及一或多個重金屬層。磁插入層鄰近至少一個重金屬層。重金屬層鄰近至少一個磁插入層。在一實施例中，重金屬層的總數目比磁插入層的總數目多出至少一個，使得SOT通道層包括在其頂表面上的重金屬層以及在其底表面上的重金屬層。在另一實施例中，磁插入層的總數目比重金屬層的總數目多出至少一個，使得SOT通道層包括在其頂表面上 的磁插入層以及在其底表面上的磁插入層。在又一實施例中，磁插入層的總數目與重金屬層的總數目相同，使得SOT通道層包括在其第一表面上的磁插入層以及在與第一表面相對的其第二表面上的重金屬層。
以下揭示內容提供許多不同實施例或實例，以便實施所描述標的之不同特徵。下文描述部件及佈置之具體實例以簡化本描述。當然，此等僅為實例且並不意欲為限制性。例如，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本揭露之一實施例可在各個實例中重複元件符號及/或字母。此重複係出於簡便性及清晰的目的且本身並不指示所論述之各個實施例及/或配置之間的關係。
另外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「之上」、「上部」及類似者)來描述諸圖中所繪示之一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且由此可類似解讀本文所使用之空間相對性描述詞。
在以下描述中，闡述某些具體細節以便提供對本揭露的各個實施例的透徹理解。然而，熟習此項技術者將 理解，可在沒有此等具體細節的情況下實踐本揭露之一實施例。在其他實例中，尚未詳細描述與電子部件及製造技術相關聯的熟知結構，以避免不必要地混淆本揭露的實施例的描述。
除非上下文另有要求，否則在整個說明書及以下申請專利範圍中，詞語「包含(comprise)」及其變型，諸如「包含(comprises)」及「包含(comprising)」，將被解釋為開放的包含性意義，亦即，作為「包括，但不限於」。
使用諸如第一、第二及第三之序數不必暗指次序的排名意義，而是可僅在動作或結構的多個實例之間進行區分。
在整個此說明書中提及「一個實施例」或「一實施例」意指將結合實施例描述的特定特徵、結構或特性包括在至少一個實施例中。因此，在整個此說明書的各個位置中出現片語「在一個實施例中」或「在一實施例中」不必皆指相同實施例。此外，特定特徵、結構或特性可以任何適宜方式結合在一或多個實施例中。
如在此說明書及隨附申請專利範圍中使用，除非上下文另外明確地指出，否則單數形式「一(a)」、「一(an)」及「該(the)」包括複數參考。亦應當注意到，除非上下文另外明確地指出，否則術語「或(or)」通常以其包括「及/或」的意義採用。
第1圖繪示了SOT-MRAM裝置的示例2T1MTJ位元單元100。位元單元100包括SOT-MTJ裝置 102，此裝置包括MTJ結構110。MTJ結構110包括夾在第一鐵磁層112與第二鐵磁層116之間的介電層114。第一鐵磁層112及第二鐵磁層116包括相同的磁各向異性。具體地，第一鐵磁層112及第二鐵磁層116任一者皆具有平面內磁各向異性或皆具有垂直磁各向異性。在本文的描述中，出於說明性實例的目的，第一鐵磁層112及第二鐵磁層116包括垂直的磁各向異性。第一鐵磁層112的磁化或磁矩維持固定的定向或極性，例如，在向下方向上如單向箭頭120所示，垂直於基板平面(為了簡化未繪示)或MTJ 110置於其上的平面。如雙向箭頭122所示，第二鐵磁層116的磁化定向可在垂直軸中切換。第二鐵磁層116的可切換磁化定向表示其關於第一鐵磁層112的磁化定向的兩種狀態，平行狀態「P」或反平行狀態「AP」。在「P」狀態中，第二鐵磁層116的磁化定向係在與第一鐵磁層112的磁化定向相同的方向上，此處為在向下方向上。在「AP」狀態中，第二鐵磁層116的磁化定向係在與第一鐵磁層112的磁化定向不同的方向上，此處為在向上方向上。在本文的描述中，第一鐵磁層112被稱為「參考層」，並且第二鐵磁層116被稱為「自由層」。介電層114係穿隧阻障層，此穿隧阻障層用作對電荷載流子在參考層112與自由層116之間穿隧的阻障。
SOT通道層130鄰近自由層116並且與此自由層電氣耦合地定位。在一實施例中，SOT通道層130與自由層116直接接觸。例如，SOT通道層130的上表面130U與自由層116的下表面116L直接接觸。在一些實施例中，為了 最大化在SOT通道層130與自由層116之間的自旋霍爾效應(「SHE」)，在SOT通道層130與自由層116之間的界面區域132實質上完全重疊自由層116的下表面116L。亦即，SOT通道層130的上表面130U實質上完全重疊自由層116的下表面116L。在一實施例中，在至少一些方向上，上表面130U大於下表面116L。
歸因於穿隧磁阻效應，在參考層與自由層之間的電阻值隨著自由層116中的磁化極性切換而改變。平行磁化(P狀態)導致跨MTJ 110的較低電阻，而反平行磁化(AP狀態)導致跨MTJ 110的較高電阻。電阻值的兩種狀態被認為係儲存在MRAM位元單元100中的兩個邏輯狀態「1」或「0」。
位元單元100包括三個終端R、W及S。在讀取操作中，來自讀取控制線(例如，讀取字線140)的訊號開啟讀取電晶體142，以使讀取電流能夠穿過MTJ結構110在位元線與源極線之間流動。讀取電流值指示MTJ的電阻值，亦即，儲存在MRAM單元100中的邏輯狀態。在寫入操作期間，來自寫入控制線(例如，寫入字線150)的訊號開啟寫入電晶體152，以使寫入電流能夠經過SOT通道130，用於產生改變自由層116的磁化定向的自旋軌道扭矩。自旋軌道扭矩的機制包括自旋霍爾效應(「SHE」)或Rashba效應中的一或多者。在SHE與Rashba效應之間的相對比率取決於裝置結構、製造製程及/或材料選擇。然而，本揭露之一實施例適用於所有此等因素以及在SHE與Rashba效應之間 的任何所得比率並且不受所有此等因素以及在SHE與Rashba效應之間的任何所得比率限制。在本文的描述中，假設SHE主導自旋軌道扭矩(「SOT」)。術語「SHE」或「SOT」可關於自旋軌道扭矩可互換地使用。
由於MTJ 110包括垂直各向異性，一些額外機制可用於決定性地切換自由層116的磁化定向。例如，可施加額外的平面內磁場。在另一實例中，MTJ結構100的形狀各向異性(例如，長軸)可與SOT通道130的電流流向成傾斜角地定位。所有此種額外特徵在本揭露之一實施例中包括的所揭示技術的情況下係可能的。
在一些實施例中，寫入操作可用穿過SOT通道130的雙向電流實施，以在自由層116中設置兩個磁化定向，例如，向上或向下。在其他實施例中，自由層116中的不同磁化定向可經由不同的切換機制實現。例如，AP狀態寫入可藉由經過SOT通道130的平面內電流經由SOT效應實現，而P狀態寫入可在與讀取操作相對的方向上經由經過MTJ結構110的電流、經由STT效應實現。寫入SOT-MRAM單元100的其他方法亦係可能的並且包括在本揭露之一實施例中。
然而，在示例MRAM單元100中，SOT通道130包括多層結構，此結構包括重金屬材料的一或多個(為了說明繪示為兩個)重金屬層130HM以及磁性材料及磁性質的一或多個(為了說明繪示為一個)磁插入層130MI。重金屬層130HM及磁插入層130MI以交替方式鄰近彼此定位。每 個重金屬層130HM鄰近至少一個磁插入層130MI。每個磁插入層130MI鄰近至少一個重金屬層130HM。
經由靠近磁插入層130MI，將重金屬層130HM的表面部分磁化為包括磁化。重金屬層130HM內的磁化增強自旋相關散射，此導致增加的橫向自旋不平衡。因此，更多自旋在重金屬層130HM的邊界處累積，此等自旋在pMTJ 110的自由層116中產生更強的磁扭矩。換言之，磁插入層130MI改進從流過SOT通道130的平面內電流到pMTJ 110的自由層116的磁極性上的磁扭矩的轉換速率。
第2圖、第3圖及第4圖繪示了SOT通道130的示例實施例。參見第2圖，SOT通道層230包括三個重金屬層230HM及兩個磁插入層230MI。重金屬層230HM的總數目大於磁插入層230MI的總數目。由於重金屬層230HM及磁插入層230MI以交替方式佈置，額外的重金屬層230HM導致SOT通道層230在SOT通道層230的頂表面230U及底表面230L二者上包括重金屬層230HM。
如第2圖所示，重金屬層230HM係在SOT通道230的頂表面230U上。重金屬層230HM的上表面234HM與MTJ結構110的自由層116對接。重金屬層230HM的下表面236HM與下層磁插入層230MI的上表面234MI對接。下層磁插入層230MI的下表面236MI與另一重金屬層230HM對接。所辨識的相應重金屬層230HM或磁插入層230MI的上表面及下表面彼此相對。
在一實施例中，兩個磁插入層230MI皆具有以相同磁極性的PMA，例如，皆指向垂直向上。在磁插入層230MI具有垂直磁各向異性「PMA」的情況下，與自由層116的磁化強度相比，磁插入層230MI的磁化強度經控制為相對低的。在一實施例中，在磁插入層230MI處於相同的垂直磁極性定向的情況下，兩個磁插入層230MI的總厚度(亦即，T1+T2)不大於自由層116的厚度T3的1/3。在一替代實施例中，多個磁插入層230MI具有不同的垂直磁極性定向。最近的磁插入層230MI的磁化強度係關於自由層116，並且最近的磁插入層230MI的厚度T1經控制為不大於自由層116的厚度T3的1/3。
在另一實施例中，磁插入層230MI具有平面內磁各向異性「IMA」。磁插入層230MI的平面內磁化將自由層116的磁化拉離垂直方向一角度。因為將自由層116的磁化拉離垂直方向，在P狀態方向與AP狀態方向之間切換自由層116的磁化係較為簡單的。另一方面，當將自由層的磁化拉離垂直定向時，pMTJ結構110的AP或P狀態較不穩定，並且更難以讀取pMTJ結構110的磁阻狀態，此是因為自由層116的成角度的磁化定向易於模糊在P與AP狀態之間的差異。因此，基於電路設計及/或裝置設計來最佳化磁插入層230MI的磁化強度。IMA磁插入層230MI的磁化強度與相應IMA磁插入層230MI的厚度T1、T2相關。由此，基於pMTJ結構110的電路設計及裝置設計來控制IMA磁插入層230MI的厚度T1、T2。
重金屬層230HM係鎢W、鉑Pt、鉭Ta或其他適宜重金屬材料中的一或多種。選擇磁插入層230MI的材料，使得磁插入層230MI的晶格及相鄰重金屬層230HM的晶格彼此不影響或不匹配。在磁插入層230MI與相鄰重金屬層230HM之間的晶格匹配或不匹配係基於其晶格的大小及形狀來決定。例如，Fe、FeB、CoFeB、Fe3O4或其他磁材料具有晶格不匹配<5%。選擇磁插入層230MI的材料亦取決於磁插入層的磁各向異性。例如，在重金屬層230HM係W、Pt或Ta中的一或多種的情況下，鈷/鉑Co/Pt多層(或合金)或鈷/鎳Co/Ni多層(或合金)可用作垂直磁各向異性PMA磁插入層230MI。CoFeB磁合金(「CFB」)或高導磁合金(鎳鐵磁合金)可用作平面內磁各向異性IMA插入層。
在一些實施例中，對於PMA Co/Pt或Co/Ni多層而言，Co、Pt、Ni層各者的厚度可係約2Å至約6Å。因此，磁插入層230MI的厚度T1、T2可係約4Å至約12Å。對於IMA的磁插入層230MI而言，可沉積具有大於15Å的厚度的CFB材料。相對較薄的CFB層(例如，厚度小於12Å)通常呈現PMA性質。較厚CFB層(例如，厚度大於15Å)通常呈現IMA性質。可沉積具有從約5Å至約20Å範圍的厚度的高導磁合金。
在一些實施例中，在一或多個重金屬層230HM係Pt的情況下，鈷Co層可用作磁插入層。鈷層本身可能不具有所需的磁各向異性，而在Co與Pt之間的對接產生適用於增加Pt層230HM內的自旋散射的磁各向異性及磁化。
第3圖繪示了SOT通道的另一實施例。在SOT通道330中，磁插入層330MI的總數目(此處為兩個330MI層)大於重金屬層330HM的總數目(此處為一個330HM層)。磁插入層330MI及重金屬層330HM以交替方式鄰近彼此佈置。SOT通道層330的頂表面330U及底表面330L皆係磁插入層330MI。由於在頂表面330U處的磁插入層330MI與自由層116對接，選擇磁插入層330MI的材料，使得磁插入層330MI的表面晶格及自由層116的表面晶格彼此不影響。「影響」係基於任一層的所需磁性質是否經由對接實質上改變來決定。自由層的自旋定向應當實質上不受插入層的影響，此可致使傾斜角大於18度或有效地致使TMR減少大於10%。除了上文辨識的差異之外，對SOT通道層130、230的描述類似地應用於SOT通道層330，其出於簡化目的而省略。
第4圖繪示了另一示例SOT通道430。SOT通道430包括以交替方式鄰近彼此佈置的相同數目的磁插入層430MI及重金屬層430HM。SOT通道層430的頂表面430U或底表面430L的一者係磁插入層430MI，並且SOT通道層430的頂表面430U或底表面430L的另一者係重金屬層430HM。
如第1圖、第2圖、第3圖、第4圖所示，在SOT通道130、230、330、430中的磁插入層及重金屬層以交替方式垂直地堆疊。此等實例不限制本揭露之一實施例的範疇。第5圖繪示了另一示例SOT通道530的俯視圖。如第5 圖所示，SOT通道530包括以交替方式鄰近彼此橫向佈置的重金屬層530HM及磁插入層530MI。對SOT通道530的其他描述類似於對其他SOT通道130、230、330、430的描述，並且為了簡化而省略。
如第1圖至第5圖所示，在SOT通道中的磁插入層彼此分離，並且在SOT通道中的重金屬層彼此分離。此等示例實施例不限制本揭露之一實施例的範疇。在其他實施例中，在SOT通道中的磁插入層或重金屬層中的一或多者可以各種方式彼此耦合。
例如，第6圖繪示了示例SOT通道630，此SOT通道包括梳形磁插入層630MI及梳形重金屬層630HM。梳形磁插入層630MI包括齒元件632MI。梳形重金屬層630HM包括齒元件632HM。齒元件632MI及齒元件632HM以交替方式鄰近彼此佈置。
在重金屬層及磁插入層之中的佈置的其他變型亦係可能的並且包括在本揭露之一實施例中。所揭示的重金屬層及磁插入層的實施例可以各種方式組合，其亦包括在本揭露之一實施例中。
第7圖繪示了可用於製造MRAM 100的示例製程700，此MRAM包括SOT-MTJ結構102或其他半導體結構。第8A圖至第8E圖繪示了在第7圖的製程的各個階段中的晶圓800。
參見第7圖，在示例操作710中，接收晶圓800。晶圓800包括基板810及在基板810上方形成的電晶體 820。電晶體820包括閘極822、第一源極/汲極結構824及第二源極/汲極結構826。晶圓800亦包括在電晶體820上方形成的第一後段製程(back-end-of-line；「BEOL」)層級830以及第一層級間介電(inter-level dielectric；「ILD」)層832。例如，位元線834係在第一BEOL層級830上。作為說明性實例，第8A圖繪示了第一BEOL層級830係在電晶體820上方的一個層級，例如，一層ILD 832，其係不作限制的。第一BEOL層級830可在電晶體820上方的多於一個層級上形成。所有均包括在本揭露之一實施例中。位元線834經由互連結構836(例如，接觸插塞或通孔)電氣耦合到第一源極/汲極結構824。
基板810可係適用於前段製程(front-end-of-line；「FEOL」)處理的半導體基板或絕緣體上矽基板。基板810亦可係後段製程(「BEOL」)基板，此基板具有介電表面層以及在介電表面下方的FEOL裝置。因此，電晶體820可係在BEOL製程中在介電層上方形成的FEOL電晶體或薄膜電晶體。
晶圓800亦包括在與電晶體820上方的第一BEOL層級830不同的層級處形成的第二BEOL層級840。作為說明性實例，第8A圖繪示了在第一BEOL層級830上方形成第二BEOL層級840，其係不作限制的。以下係可能的：在第一BEOL層級830下方形成第二BEOL層級840，而在已經形成第二BEOL層級840上的結構之後形成第一BEOL層級830上的位元線834。在第二ILD層842上方形成第二 BEOL層級840。已經在晶圓800中形成互連結構846，用於耦合第二BEOL層級840上的特徵。在一實例中，第二互連結構846電氣耦合到電晶體820的第二源極/汲極結構826。
在示例操作720中，亦參考第8B圖，在第二BEOL層級840上形成SOT通道850。具體地，在第二ILD層842上方形成SOT通道850。第一端850E1耦合到第二互連結構846，此第二互連結構耦合到第二源極/汲極結構826。
將SOT通道850形成為整體結構可經由任何適宜方法實施，並且均包括在本揭露之一實施例中。例如，SOT通道850的材料可最初形成為在晶圓800的表面上方的層，並且稍後圖案化以形成SOT通道850。對於另一實例而言，起離或金屬鑲嵌製程用於形成SOT通道850。例如，在第二ILD層842上方形成介電層(為了簡化未繪示)，並且此介電層經圖案化以打開孔洞，從而暴露出第二互連結構846。在孔洞內形成SOT通道850。過量的沉積材料可在起離製程中與介電材料一起移除、或在金屬鑲嵌製程中經由CMP製程移除。介電層可經進一步圖案化以形成其他結構，例如，鄰近SOT通道層850的間隔件結構。可選地，例如，在介電層與第二ILD 842之間形成氮化矽的蝕刻終止層(為了簡化未繪示)。在本文中進一步描述形成SOT通道850的具體實例。
可選地，在SOT通道層850(例如，其第一端850E1)與第二互連結構846之間形成電極層(為了簡化目的未繪示)，此電極層出於描述目的稱為底部電極。
在示例操作730中，亦參考第8C圖，鄰近SOT通道850(例如，在SOT通道850上方)形成MTJ結構860。MTJ結構860包括第一鐵磁層862及第二鐵磁層864，此等鐵磁層藉由穿隧阻障層866分離。作為說明性實例，第一鐵磁層862具有固定(fixed)或「固定(pinned)」磁化定向，並且第二鐵磁層864具有可切換或自由磁化定向。第一鐵磁層862被稱為「參考層」862並且第二鐵磁層864被稱為「自由層」864。在一實施例中，自由層864係Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd或其他適宜鐵磁材料中的一或多種。參考層862係Fe、Co、Ni、FeCo、CoNi、CoFeB、FeB、FePt、FePd或其他適宜鐵磁材料中的一或多種。在一實施例中，參考層862係合成反鐵磁結構，此結構包括一或多個非磁(「NM」)金屬層，各個金屬層夾在兩個固定鐵磁(「FM」)層之間。在一實施例中，自由層864係合成反鐵磁結構，此結構包括夾在兩個自由鐵磁層之間的非磁金屬層。例如，自由層864可包括夾在兩個CoFeB層之間的Ta層。
在一些實施例中，在參考層862上方形成例如WO2、NiO、MgO、Al2O3、Ta2O8、MoO2、TiO、GdO、Al、Mg、Ta、Ru或其他適宜材料的覆蓋層868。
MTJ 860的層可在晶圓800的表面上方沉積並且經圖案化以形成MTJ 860結構。其他方法(如起離製程或金屬鑲嵌製程)亦可用於形成MTJ結構860。MTJ 860的形狀各向異性可具有與SOT通道850的電流流向的傾斜角。
在示例操作740中，亦參考第8D圖，視情況，鄰近MTJ結構860及SOT通道850形成間隔件870。可使用任何適宜沉積技術形成並且通常保形地形成間隔件870。間隔件870係SiN、SiC、Si3N4、SiON或與第一ILD層832及/或第二ILD層842的介電材料不同的其他適宜介電材料中的一或多種，其係氧化矽或低介電常數介電材料。
提供第8D圖的示例結構作為SOT-MRAM單元及矽實施方式的說明性實例。替代或額外的MTJ結構及矽實施方式亦係可能的並且包括在本揭露之一實施例中。例如，SOT-MRAM單元亦可包括鄰近參考層862的AP耦合層及硬層(為了簡化未繪示)以固定參考層862的磁化定向。SOT-MRAM單元亦可包括鄰近自由層864的反鐵磁層及/或鐵磁偏置層，此層用於在切換自由層864的磁化定向時促進SOT效應。可鄰近SOT通道850形成底部電極，並且可鄰近參考層862形成頂部電極。此等額外或替代特徵均係可能的並且包括在本揭露之一實施例中。
出於說明性目的，第8D圖繪示了在MTJ結構860中，在參考層862下方堆疊自由層864。在其他實施例 中，在參考層上方堆疊自由層864，並且在參考層上方鄰近自由層定位SOT通道層850。
在一實施例中，參考層862或其相應電極經由互連結構及另一電晶體(為了簡化而未繪示)電氣耦合到位元線834。
第8D圖繪示了SOT通道850直接連接到互連結構846，其係不作限制的。SOT通道850可經由電極及耦合到電極的互連結構來電氣耦合到第二源極/汲極結構826。
ILD層832、842各者係氧化矽或適宜的低介電常數介電材料。
在示例操作750中，亦參考第8E圖，在第三BEOL層級880上方形成源極線882。源極線882經由互連結構886耦合到SOT通道850的第二端850E2。在一實施例中，平面內寫入電流經配置為從第一端850E1流動到第二端850E2。
第9圖繪示了形成示例SOT通道850的示例製程900，SOT通道850類似於第1圖的示例SOT通道130。第10A圖至第10C圖繪示了在示例製程900中的晶圓800的各個階段。
參見第9圖，在示例操作910中，亦參考第10A圖，在基板(例如，具有第二ILD層832的基板810)上方形成重金屬材料(例如，鎢)的第一層1020。使用脈衝雷射沉積、化學氣相沉積、原子層沉積、物理氣相沉積或其他 適宜沉積技術將第一鎢層1020沉積為薄膜。在一實施例中，物理氣相沉積製程(例如，濺射)用於形成第一鎢層1020。在一實施例中，經由起離製程形成第一鎢層1020，使得第一鎢層1020在沉積之後圖案化。
第一鎢層1020的厚度經控制為在約5Å至約15Å的範圍中。在一實施例中，第一鎢層1020的厚度經控制為在約5Å至約10Å的範圍中。經控制的厚度範圍促進SOT效應，此是因為電子在第一鎢層1020的上表面1020U及/或下表面1020L上沉積的介電分子之間/之中反彈。
在示例操作920中，在第一鎢層1020上方形成Co/Pt多層的磁插入層1040。在室溫下經由物理氣相沉積(例如，濺射)形成Co/Pt層1040，使得最大程度地維持Co/Pt多層的表面晶格結構。經由起離製程形成Co/Pt層1040。
在示例操作930中，使用與用於形成第一Co/Pt多層1020的彼等類似的製程在Co/Pt多層1040上方形成第二鎢W層1060。
應當瞭解，SOT通道850可包括更多或更少的重金屬層1020、1060以及更多的磁插入層1040。
出於回流控制目的，SOT通道層850的層1020、1040或1060可用相對低的溫度(例如，大約400℃)退火。退火較佳地不改變或修改重金屬層1020、1060或磁插入層1040的晶格結構。
在本文的描述中，將MRAM單元的讀取及寫入線繪示為經由字線實現，其係不作限制的。取決於MRAM電路系統設計，經由位元線實施讀取及寫入線亦係可能的。例如，第11圖繪示了示例MRAM架構1100。在示例架構1100中，寫入位元線及讀取位元線由示例寫入賦能訊號控制，例如，此訊號開啟/關閉電晶體以實現架構1100中的每個MRAM單元的寫入或讀取功能。其他SOT-MRAM架構亦係可能的並且包括在本揭露之一實施例中。
在本文的描述中，在MTJ結構860之前及之下形成SOT通道850，此係不作限制的。在其他實施例中，在MTJ結構上方形成SOT通道，其中在參考層上方堆疊MTJ結構的自由層。在MTJ結構之後形成的SOT通道在一些情況中係有利的，此是因為SOT通道將不受退火製程影響，此退火製程修改MTJ結構的鐵磁層的晶格結構。
源極/汲極區域824、826包括Ge、Si、GaAs、AlGaAs、SiGe、GaAsP、SiP、SiC、磷化矽碳(「SiCP」)、矽鍺硼(「SiGeB」)或其他適宜半導體材料中的一或多種，並且可在磊晶製程期間藉由供應雜質源原位摻雜或可經由後佈植製程摻雜。可能的摻雜劑包括用於SiGe的硼、用於Si的碳、用於Si或SiCP的磷。
電晶體820的閘電極822包括導電材料，例如，金屬或金屬化合物。用於閘電極的適宜金屬材料包括釕、鈀、鉑、鈷、鎳及/或導電金屬氧化物，以及其他適宜P型金屬材料，並且可包括鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鋁 (Al)、鋁化物及/或導電金屬碳化物(例如，碳化鉿、碳化鋯、碳化鈦及碳化鋁)，以及用於N型金屬材料的其他適宜材料。在一些實例中，閘電極822包括經調諧以具有適當功函數的功函數層，用於場效電晶體裝置的增強效能。例如，適宜N型功函數金屬包括Ta、TiAl、TiAlN、TaCN、其他N型功函數金屬或其組合，並且適宜P型功函數金屬材料包括TiN、TaN、其他p型功函數金屬或其組合。在一些實例中，在功函數層上方形成導電層(諸如鋁層)，使得閘電極包括在閘極介電質上方設置的功函數層以及在功函數層上方並且在閘極蓋下方設置的導電層。在一實例中，取決於設計需求，閘電極具有從約8nm至約40nm範圍的厚度。
閘極介電層括選自下列中的一或多個的高介電常數(高K)介電材料：氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氮氧化鉿矽(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、其組合及/或其他適宜材料。在一些應用中，高介電常數介電材料可包括大於6的介電常數(K)值。取決於設計需求，可使用介電常數(K)值為9或更高的介電材料。高介電常數介電層可藉由原子層沉積(atomic layer deposition；ALD)或其他適宜技術形成。根據本文描述的實施例，高介電常數介電層包括從約10至約30埃(Å)範圍的厚度或其他適宜厚度。
基板810可包括呈晶體結構的矽基板及/或其他元素半導體，如鍺。替代或另外地，基板可包括化合物半導體，諸如碳化矽、砷化鎵、砷化銦及/或磷化銦。此外，基 板亦可包括絕緣體上矽(silicon-on-insulator；SOI)結構。基板可包括磊晶層及/或可為了效能增強而應變。基板亦可包括各種摻雜配置，此取決於如在本領域中已知的設計需求，諸如p型基板及/或n型基板，以及各種摻雜區域，諸如p阱及/或n阱。
半導體結構/電晶體裝置820係橫向或垂直電晶體或其他半導體裝置，如雙極裝置。電晶體係finFET、穿隧FET(「TFET」)、環繞式閘極(gate-all-around；「GAA」)或其他裝置，此取決於MRAM電路系統設計。
第8E圖繪示了在MRAM電路的電晶體820之後形成SOT-MTJ結構850、860。此實例不限制本揭露之一實施例的範疇。在其他實施例中，可在相應電晶體之前或在與相應電晶體相同的層級下形成SOT-MTJ結構，其均包括在本揭露之一實施例中。
本揭露之一實施例可用對以下實施例的描述來進一步瞭解：
在方法實施例中，在基板上方形成第一重金屬層。鄰近第一重金屬層形成第一磁層。第一磁層的第一表面對接第一重金屬層的第一表面。垂直地鄰近第一重金屬層或第一磁層中的一或多者形成磁穿隧接面結構。磁穿隧接面包括參考層、穿隧阻障層及自由層。
在一些實施例中，上述方法更包含：鄰近第一重金屬層形成第二磁層，第二磁層的第二表面對接第一重金屬層的第二表面，第一重金屬層的第二表面與第一重金屬層 的第一表面相對；鄰近第一磁層形成第二重金屬層，第二重金屬層的第二表面對接第一磁層的第二表面，第一磁層的第二表面與第一磁層的第一表面相對。
在一些實施例中，第一磁層及第二磁層的組合厚度小於或等於磁穿隧接面結構的自由層的厚度的三分之一。
在一些實施例中，第一重金屬層及第一磁層彼此橫向相鄰。
在一些實施例中，第一重金屬層及第一磁層彼此垂直相鄰。
在一些實施例中，第一重金屬層係鎢、鉑或鉭中的一或多種。
在一些實施例中，其中第一磁層係Co/Pt多層或Co/Ni多層中的一者，並且具有垂直磁各向異性。
在一些實施例中，其中第一磁層係CoFeB磁合金或NiFe磁合金中的一者，並且具有平面內磁各向異性。
在結構實施例中，結構包括磁穿隧接面結構，此結構包括參考層、自由層及夾在參考層與自由層之間的穿隧阻障層。自旋軌道扭矩層垂直地鄰近磁穿隧接面結構的自由層。自旋軌道扭矩層包括第一重金屬層及第一磁層的垂直堆疊。
在一些實施例中，第一磁層具有小於或等於磁穿隧接面結構的自由層的厚度的三分之一的厚度。
在一些實施例中，第一磁層與自由層對接。
在一些實施例中，上述結構更包含：第一磁層相對的在自旋軌道扭矩層的表面上的第二磁層。
在一些實施例中，第一重金屬層與自由層對接。
在一些實施例中，上述結構更包含：與第一重金屬層相對的在自旋軌道扭矩層的表面上的第二重金屬層。
在一些實施例中，第一重金屬層係在自旋軌道扭矩層的第一表面上，並且磁層係在與自旋軌道扭矩層的第一表面相對的自旋軌道扭矩層的第二表面上。
在一些實施例中，第一重金屬層及第一磁層彼此橫向相鄰，並且第一重金屬層或第一磁層中的至少一者與磁穿隧接面的自由層對接。
在記憶體裝置實施例中，記憶體裝置包括基板、在基板上方的電晶體，以及在電晶體上方的磁阻隨機存取記憶體單元。電晶體具有第一源極/汲極終端、第二源極/汲極終端及閘極終端。磁阻隨機存取記憶體單元包括磁穿隧接面結構及垂直地鄰近磁穿隧接面結構並且耦合到電晶體的第一源極/汲極終端的自旋軌道扭矩結構。自旋軌道扭矩結構包括第一重金屬層及與第一重金屬層對接的第一磁插入層。
在一些實施例中，磁穿隧接面結構包括參考層、自由層及夾在參考層與自由層之間的穿隧阻障層，並且其中自由層及參考層皆包括垂直各向異性。
在一些實施例中，第一重金屬層係鉑並且第一磁插入層係鈷。
在一些實施例中，第一重金屬層包括具有至少兩個齒元件的梳形，並且第一磁插入層經定位在第一重金屬層的等兩個齒元件之間。
100‧‧‧2T1MTJ位元單元
102‧‧‧SOT-MTJ裝置
110‧‧‧MTJ結構
112‧‧‧第一鐵磁層
114‧‧‧介電層
116‧‧‧第二鐵磁層
116L‧‧‧下表面
120‧‧‧單向箭頭
122‧‧‧雙向箭頭
130‧‧‧SOT通道層
130HM‧‧‧重金屬層
130MI‧‧‧磁插入層
130U‧‧‧上表面
132‧‧‧界面區域
140‧‧‧讀取字線
142‧‧‧讀取電晶體
150‧‧‧寫入字線
152‧‧‧寫入電晶體
R、W、S‧‧‧終端

Claims (1)

  1. 一種記憶體裝置的製造方法，包含：在一基板上方形成一第一重金屬層；鄰近該第一重金屬層形成一第一磁層，該第一磁層的一第一表面對接該第一重金屬層的一第一表面；以及垂直地鄰近該第一重金屬層或該第一磁層中的一或多者形成一磁穿隧接面結構，該磁穿隧接面包括一參考層、一穿隧阻障層及一自由層。
TW108130491A 2018-08-31 2019-08-26 記憶體裝置的製造方法 TW202011572A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862725620P 2018-08-31 2018-08-31
US62/725,620 2018-08-31
US16/438,193 US11594575B2 (en) 2018-08-31 2019-06-11 Magnetic tunnel junction structures and related methods
US16/438,193 2019-06-11

Publications (1)

Publication Number Publication Date
TW202011572A true TW202011572A (zh) 2020-03-16

Family

ID=69641562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108130491A TW202011572A (zh) 2018-08-31 2019-08-26 記憶體裝置的製造方法

Country Status (3)

Country Link
US (2) US11594575B2 (zh)
CN (1) CN110875425A (zh)
TW (1) TW202011572A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
EP3671749B1 (en) * 2018-12-20 2021-08-11 IMEC vzw Stt-assisted sot-mram bit cell
US10916282B2 (en) * 2019-06-20 2021-02-09 International Business Machines Corporation Control of switching trajectory in spin orbit torque devices by micromagnetic configuration
EP3848933A1 (en) * 2020-01-07 2021-07-14 Antaios Sot mram cell and array comprising a plurality of sot mram cells
CN111489777B (zh) * 2020-04-15 2023-11-10 上海新微技术研发中心有限公司 磁性存储器结构、阵列、读写控制方法及制备方法
CN113594086B (zh) * 2020-04-30 2023-09-26 联华电子股份有限公司 半导体元件及其制作方法
CN113594087B (zh) * 2020-04-30 2023-08-15 联华电子股份有限公司 半导体元件及其制作方法
US11805705B2 (en) * 2020-05-12 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Strained ferromagnetic hall metal SOT layer
EP3975184A1 (en) * 2020-09-23 2022-03-30 Antaios Magnetic random access memory cell comprising a ferrimagnetic free layer
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
CN113707804B (zh) * 2021-08-27 2023-12-15 致真存储(北京)科技有限公司 一种自旋轨道矩磁存储器及其制备方法
CN113809229B (zh) * 2021-09-01 2023-10-03 致真存储(北京)科技有限公司 一种自旋轨道矩磁存储器及其制备方法
CN115811925A (zh) * 2021-09-13 2023-03-17 联华电子股份有限公司 半导体元件及其制作方法
WO2023047229A1 (ja) * 2021-09-21 2023-03-30 株式会社半導体エネルギー研究所 半導体装置、記憶装置、及び電子機器
US12062713B2 (en) * 2021-11-26 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and forming method thereof
CN116267013A (zh) 2021-12-16 2023-06-20 联华电子股份有限公司 半导体元件及其制作方法
WO2024004125A1 (ja) * 2022-06-30 2024-01-04 Tdk株式会社 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP2024043932A (ja) * 2022-09-20 2024-04-02 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子、記憶装置及び電子機器
US20240105244A1 (en) * 2022-09-28 2024-03-28 International Business Machines Corporation Stacked fet with three-terminal sot mram
EP4369342A1 (en) * 2022-11-08 2024-05-15 Imec VZW Sot-mram device with in-plane magnetic layer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613845B (zh) * 2016-08-04 2018-02-01 財團法人工業技術研究院 垂直磁化自旋軌道磁性元件
US10878985B2 (en) * 2016-12-09 2020-12-29 Regents Of The University Of Minnesota Spin orbit torque generating materials
US11476412B2 (en) * 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory

Also Published As

Publication number Publication date
US20220359614A1 (en) 2022-11-10
US11594575B2 (en) 2023-02-28
US20200075670A1 (en) 2020-03-05
CN110875425A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
TW202011572A (zh) 記憶體裝置的製造方法
US20230413683A1 (en) Magnetic tunnel junction structures and related methods
US11257613B2 (en) Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
KR101831504B1 (ko) 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
US11456100B2 (en) MRAM stacks, MRAM devices and methods of forming the same
US20190304524A1 (en) Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication
US20200006424A1 (en) Spin orbit torque (sot) memory devices and their methods of fabrication
KR102335104B1 (ko) 자기 소자
US11462678B2 (en) Perpendicular spin transfer torque memory (pSTTM) devices with enhanced thermal stability and methods to form the same
US11574666B2 (en) Spin orbit torque memory devices and methods of fabrication
US20140203341A1 (en) Electric field assisted perpendicular stt-mram
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
CN112750856A (zh) 半导体器件及其形成方法
EP3588593A1 (en) Magnetic memory devices and methods of fabrication
WO2019005156A1 (en) SPIN-ORBIT (SOT) COUPLING MEMORY DEVICES WITH ENHANCED SWITCH CAPACITY AND METHODS OF MAKING THE SAME
WO2019005158A1 (en) SPIN ORBIT TORQUE MEMORY DEVICES WITH ENHANCED THERMAL STABILITY AND METHODS OF FORMING THE SAME
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
TW202029542A (zh) 自旋軌道轉矩磁性裝置與其製作方法
CN110660903A (zh) 磁存储器设备和制造方法
CN113054095A (zh) 集成芯片及其形成方法
WO2019005162A1 (en) VOLATILE FILAMENT OXIDE FOR MAGNETIC TUNNEL JUNCTION MEMORY DEVICE (MTJ) AND METHODS OF FORMING THE SAME
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
WO2018182698A1 (en) Perpendicular spin transfer torque memory (psttm) devices with enhanced thermal stability and methods to form the same
US20230389440A1 (en) Magnetic memory device and manufacturing method thereof