TW202008160A - 記憶體系統、記憶體裝置以及其操作方法 - Google Patents

記憶體系統、記憶體裝置以及其操作方法 Download PDF

Info

Publication number
TW202008160A
TW202008160A TW108112341A TW108112341A TW202008160A TW 202008160 A TW202008160 A TW 202008160A TW 108112341 A TW108112341 A TW 108112341A TW 108112341 A TW108112341 A TW 108112341A TW 202008160 A TW202008160 A TW 202008160A
Authority
TW
Taiwan
Prior art keywords
internal processing
command
memory device
memory
pim
Prior art date
Application number
TW108112341A
Other languages
English (en)
Other versions
TWI799563B (zh
Inventor
帕萬 庫馬爾 Ｋ
吳成一
柳鶴洙
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202008160A publication Critical patent/TW202008160A/zh
Application granted granted Critical
Publication of TWI799563B publication Critical patent/TWI799563B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

提供一種在包括主機裝置及記憶體裝置的系統中執行記憶體裝置的內部處理操作的方法。所述記憶體裝置包括記憶體胞元陣列以及執行內部處理操作的記憶體內處理器（PIM）。在內部處理模式中，記憶體裝置藉由所述PIM基於儲存在所述記憶體胞元陣列中的內部處理資訊而執行所述內部處理操作。當內部處理資訊為指示內部處理操作的類型的內部處理操作命令時，記憶體裝置將包括內部處理讀取命令及內部處理寫入命令的內部處理操作命令輸出至主機裝置。所述主機裝置向所述記憶體裝置發出自資料交易命令及內部處理操作命令中確定的優先級命令。

Description

系統、記憶體裝置以及其操作方法
與發明概念的示例性實施例一致的設備及方法是有關於一種執行內部處理操作的記憶體裝置、操作所述記憶體裝置的方法以及包括所述記憶體裝置的記憶體系統。
正在開發各種需要高效能及低功耗的系統，例如電腦圖形（computer graphics）、伺服器、超級電腦及網路。該些系統包括儲存系統中所包括的主機使用的資料或指令或執行計算操作的記憶體裝置。
動態隨機存取記憶體（dynamic random access memory，DRAM）是一種具有高響應速度及高操作速度特性的記憶體裝置。系統通常使用DRAM作為系統的工作記憶體或主記憶體。一般DRAM在主機的控制下寫入資料或讀取所寫入的資料。當執行計算操作時，主機自DRAM擷取指令及/或資料並使用資料來執行指令及/或執行計算操作。當存在計算操作的結果時，主機將所述計算操作的結果寫回至DRAM。
由於自DRAM擷取指令及/或資料並寫回至DRAM的操作相對較慢，因此系統效能可被減慢，而由主機執行的計算操作相當快。此外，在資料密集型系統的情形中，系統效能可因DRAM的記憶體頻寬限制而劣化。
為了改善系統效能，開發出了包括內部處理器的記憶體裝置，以藉由內部處理執行主機的一些計算操作。主機的計算工作量可因記憶體裝置的內部處理而降低。
然而，為了防止在內部處理與由主機進行的處理之間發生碰撞，記憶體裝置可能需要執行仲裁功能（arbiter function）以確定其優先級（priority）。此外，記憶體裝置可執行藉由內部處理在記憶體裝置中進行讀取及寫入的操作。在此種情形中，當在記憶體裝置中改變儲存於主機的快取中的資料時，由於快取中的資料並非最新資料，因此在快取資料的連貫性方面可存在限制。因此，記憶體裝置可能需要執行虛擬記憶體管理功能，例如跨越主機及記憶體裝置進行的虛擬記憶體位址轉譯（virtual memory address translation）。
在執行內部處理的記憶體裝置中執行仲裁功能及虛擬記憶體管理功能可具有以下限制：記憶體裝置的硬體配置及/或實施方式複雜且困難。
在此背景技術部分中揭露的資訊在達成本申請案的揭露內容之前已為發明者所習知，或者是在達成揭露內容的過程中獲取的技術資訊。因此，其可含有不形成已為公眾所習知的先前技術的資訊。
發明概念的示例性實施例提供一種記憶體裝置以及包括所述記憶體裝置的系統，所述記憶體裝置藉由向主機委託仲裁功能及虛擬記憶體管理功能而執行內部處理操作。
根據發明概念的態樣，提供一種記憶體裝置，所述記憶體裝置包括：記憶體胞元陣列，被配置成儲存內部處理資訊；以及記憶體內處理器（processor-in-memory，PIM），被配置成在內部處理模式中基於所述內部處理資訊而執行內部處理操作，其中，因應於判斷出所述內部處理資訊包括指示所述內部處理操作的類型的內部處理操作命令，所述PIM將所述內部處理操作命令輸出至外部裝置。
根據發明概念的態樣，提供一種記憶體裝置的操作方法，所述記憶體裝置包括記憶體胞元陣列以及記憶體內處理器（PIM），所述PIM執行內部處理操作，所述方法包括：在外部裝置的控制下進入內部處理模式；由所述PIM基於儲存在所述記憶體胞元陣列中的內部處理資訊而在所述內部處理模式中執行所述內部處理操作；以及因應於判斷出所述內部處理資訊包括指示所述內部處理操作的類型的內部處理操作命令，將所述內部處理操作命令輸出至所述外部裝置。
根據發明概念的態樣，提供一種主機裝置，所述主機裝置包括：主機處理器，被配置成執行計算操作且根據所述計算操作發出記憶體請求命令；以及記憶體控制器，被配置成接收所述記憶體請求命令，根據所述記憶體請求命令發出用於存取記憶體裝置的資料交易命令，並控制所述記憶體裝置的內部處理模式，其中所述記憶體控制器更被配置成自所述記憶體裝置接收在內部處理模式中的內部處理操作期間產生的內部處理操作命令，並向所述記憶體裝置發出自所述資料交易命令及所述內部處理操作命令中確定的優先級命令。
根據發明概念的態樣，提供一種主機裝置的操作方法，所述主機裝置包括主機處理器以及記憶體控制器，所述方法包括：由所述主機處理器根據計算操作發出記憶體請求命令；由所述記憶體控制器根據所述記憶體請求命令發出用於存取記憶體裝置的資料交易命令；由所述記憶體控制器控制所述記憶體裝置進入內部處理模式；由所述記憶體控制器自所述記憶體裝置接收在所述內部處理模式中的內部處理操作期間產生的內部處理操作命令；以及由所述記憶體控制器向所述記憶體裝置發出自所述資料交易命令及所述內部處理操作命令中確定的優先級命令。
根據發明概念的態樣，提供一種系統，所述系統包括：主機裝置，執行計算操作；以及記憶體裝置，在所述主機裝置的控制下根據所述計算操作以及儲存在記憶體胞元陣列中的內部處理資訊基於記憶體請求操作而執行內部處理操作，其中，所述內部處理資訊包括內部處理操作命令，所述內部處理操作命令被所述記憶體裝置傳送至所述主機裝置，且其中，根據所述內部處理操作命令，所述主機裝置控制所述記憶體裝置執行所述內部處理操作。
以下所述的實施例皆為示例性的，且因此，發明概念並不僅限於以下所揭露的該些實施例且可以各種其他形式達成。在以下說明中提供的實施例並不排除與亦在本文中所提供、或並未在本文中提供但與發明概念一致的另一實例或另一實施例的一或多個特徵相關聯。舉例而言，即使在具體實例中所述的事物並未在與其不同的實例中進行闡述，但所述事物可被理解為與所述不同的實例相關或相結合，除非在對其說明中另有說明。
圖1是根據發明概念的實施例，示出包括執行內部處理操作的記憶體裝置的系統的方塊圖。
參照圖1，系統100可包括主機裝置110及記憶體裝置120。主機裝置110可經由通道CH1及CH2以通訊方式連接至記憶體裝置120。記憶體裝置120可以執行資料交易操作的正常模式及執行內部處理操作的內部處理模式中的任一者運作。記憶體裝置120的資料交易操作可包括寫入至記憶體胞元陣列122的寫入操作/自記憶體胞元陣列122的讀取操作。記憶體裝置120可為包括執行內部處理操作的記憶體內處理器（PIM）的PIM型記憶體裝置。
主機裝置110可為例如計算系統，例如電腦、筆記型電腦、伺服器、工作站、可攜式通訊終端、個人數位助理（personal digital assistant，PDA）、可攜式多媒體播放機（portable multimedia player，PMP）、智慧型電話或穿戴式裝置。作為另外一種選擇，主機裝置110可為例如圖形卡等計算系統中所包括的組件中的一些組件。
主機裝置110可包括主機處理器112、記憶體控制器114以及PIM代理（agent）116。主機處理器112、記憶體控制器114以及PIM代理116可經由包括至少一或多個訊號線的匯流排118互連。
主機處理器112可為系統100中執行一般計算操作的功能塊，且可對應於中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）或應用處理器（application processor，AP）。主機處理器112可發出與用於計算操作的記憶體請求相關聯的記憶體請求命令MEMREQ CMD。主機處理器112可包括記憶體管理單元（memory management unit，MMU）。當記憶體管理單元向記憶體裝置120發出記憶體請求命令MEMREQ CMD時，記憶體管理單元可執行虛擬記憶體管理功能，例如虛擬記憶體位址轉譯。
記憶體控制器114可根據主機處理器112的記憶體請求命令MEMREQ CMD而存取記憶體裝置120。記憶體控制器114可確定優先級並向記憶體裝置120發出記憶體請求命令MEMREQ CMD。亦即，記憶體控制器114可執行仲裁功能。
記憶體控制器114可控制記憶體裝置120以向記憶體裝置120寫入資料或讀取在記憶體裝置120中寫入的資料。記憶體控制器114可藉由向記憶體裝置120提供命令CMD及位址ADDR而控制對記憶體裝置120的寫入或讀取操作。此外，可在記憶體控制器114與記憶體裝置120之間交換寫入資料DQ及讀取資料DQ。可經由主機裝置110與記憶體裝置120之間執行預定協定（例如，DDR協定）的第一通道CH1而執行此資料交易操作。第一通道CH1可包括用於傳送命令CMD、位址ADDR及資料DQ的匯流排或訊號線。
PIM代理116可控制記憶體裝置120以內部處理模式運作。PIM代理116可產生內部處理模式訊號IPM並將內部處理模式訊號IPM傳送至記憶體裝置120。記憶體裝置120可因應於內部處理模式訊號IPM執行內部處理操作。內部處理模式訊號IPM可為特定的專用訊號。在此種情形中，內部處理模式訊號IPM可經由主機裝置110與記憶體裝置120之間的第二通道CH2的匯流排及/或訊號線而被傳送至記憶體裝置120。
根據實施例，PIM代理116可激活內部處理模式訊號IPM並將內部處理模式訊號IPM傳送至記憶體裝置120。內部處理模式訊號IPM可作為若干訊號的組合（例如，命令組合、模式暫存器組（mode register set，MRS）或位址組合）而被傳送至記憶體裝置120。在此種情形中，內部處理模式訊號IPM可經由主機裝置110與記憶體裝置120之間的第一通道CH1的匯流排及/或訊號線而被傳送至記憶體裝置120。
內部處理模式訊號IPM可使得記憶體裝置120能夠以內部處理模式運作。在內部處理模式中，內部處理操作可包括存取記憶體胞元陣列122以對儲存於記憶體胞元陣列122中的資料執行處理操作。
舉例而言，內部處理操作可為對儲存在記憶體胞元陣列122中的資料執行的處理操作，例如資料反轉（data inversion）、資料移位（data shift）、資料交換（data swap）、資料比對、邏輯運算（AND、XOR等）或數學運算（加法、減法等）。記憶體裝置120可將指示內部處理操作的類型的內部處理操作命令IPCMD傳送至主機裝置110。在此種情形中，內部處理操作命令IPCMD可經由主機裝置110與記憶體裝置120之間的第二通道CH2的匯流排及/或訊號線而被傳送至PIM代理116。內部處理操作命令IPCMD可包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE。
PIM代理116可自記憶體裝置120接收在記憶體裝置120以內部處理模式運作時產生的內部處理操作命令IPCMD。PIM代理116可將所接收的內部處理操作命令IPCMD經由匯流排118傳送至記憶體控制器114。記憶體控制器114可接收內部處理操作命令IPCMD並將所接收的內部處理操作命令IPCMD傳送至記憶體裝置120作為命令CMD。記憶體控制器114可將構成內部處理操作命令IPCMD的內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE傳送至記憶體裝置120作為命令CMD。在此種情形中，內部處理操作命令IPCMD可經由主機裝置110與記憶體裝置120之間的第一通道CH1的命令（CMD）匯流排及/或訊號線而被傳送至記憶體裝置120。
當完成根據儲存於記憶體裝置120中的記憶體胞元陣列122中的內部處理資訊IPI的內部處理操作時，記憶體裝置120可向主機裝置110傳送指示完成內部處理操作的完成訊號DONE。當主機裝置110的PIM代理116接收完成訊號DONE時，可退出記憶體裝置120的內部處理模式。在此種情形中，完成訊號DONE可經由主機裝置110與記憶體裝置120之間的第二通道CH2的匯流排及/或訊號線而被傳送至PIM代理116。
記憶體控制器114可接收主機處理器112的記憶體請求命令MEMREQ CMD，並根據記憶體請求命令MEMREQ CMD而產生資料交易命令以執行資料交易操作。記憶體控制器114可向記憶體裝置120發出根據資料交易操作的資料交易命令，且記憶體裝置120可根據所述資料交易命令而以正常模式運作。記憶體控制器114可向記憶體裝置120發出內部處理操作命令IPCMD，且記憶體裝置120可以內部處理模式運作。
當向記憶體裝置120發出資料交易命令及內部處理操作命令IPCMD時，記憶體控制器114可確定該些命令的優先級並向記憶體裝置120發出該些命令。記憶體控制器114可執行仲裁功能以自資料交易命令以及內部處理操作命令IPCMD中確定或選擇將被優先處理的優先級命令，並向記憶體裝置120發出所述優先級命令。記憶體控制器114可經由主機裝置110與記憶體裝置120之間的第一通道CH1的CMD匯流排及/或CMD訊號線而向記憶體裝置120發出所述優先級命令。
記憶體裝置120可在記憶體控制器114的控制下寫入資料或讀取資料。舉例而言，記憶體裝置120可包括動態隨機存取記憶體（DRAM）。然而，發明概念並不僅限於此，且記憶體裝置120可包括例如以下揮發性記憶體裝置中的任一者：靜態RAM（Static RAM，SRAM）、DRAM、同步DRAM（Synchronous DRAM，SDRAM）、雙倍資料速率SDRAM（Double Data Rate SDRAM，DDR SDRAM）、低功率雙倍資料速率（Low Power Double Data Rate，LPDDR）SDRAM、寬輸入輸出（I/O）DRAM、高頻寬記憶體（High Bandwidth Memory，HBM）及混合記憶體立方體（Hybrid Memory Cube，HMC）。根據實施例，記憶體裝置120可包括例如以下非揮發性記憶體裝置中的任一者：快閃記憶體裝置、相變RAM（Phase-change RAM，PRAM）、磁性RAM（Magnetic RAM，MRAM）、電阻式RAM（Resistive RAM，RRAM）及鐵電式RAM（Ferroelectric RAM，FRAM）。
記憶體裝置120可包括記憶體胞元陣列122及PIM 124。記憶體胞元陣列122與PIM 124可經由至少一或多個訊號線126而互連。
記憶體胞元陣列122可包括多個記憶體胞元。所述多個記憶體胞元可分別連接至多條字線及多條位元線。記憶體胞元陣列122可在主機裝置110的控制下儲存內部處理資訊IPI。內部處理資訊IPI可為用於由PIM 124執行的內部處理操作的資訊，且可包括例如內部處理操作命令IPCMD及內部處理資料等資訊。內部處理資料可包括根據內部處理操作命令IPCMD（例如，資料交換）的特定位址資訊。
PIM 124可在主機裝置110的控制下執行內部處理操作。PIM 124可自主機裝置110接收內部處理模式訊號IPM，並因應於所接收的內部處理模式訊號IPM而進入內部處理模式。PIM 124可在內部處理模式中基於儲存於記憶體胞元陣列122中的內部處理資訊IPI而執行內部處理操作。舉例而言，內部處理操作可指對儲存在記憶體胞元陣列122中的資料執行的處理操作，例如資料反轉、資料移位、資料交換、資料比對、邏輯運算或數學運算。
在根據儲存在記憶體胞元陣列122中的內部處理資訊IPI完成內部處理操作之後，PIM 124可產生完成訊號DONE並將所述完成訊號DONE傳送至主機裝置110。完成訊號DONE可經由主機裝置110與記憶體裝置120之間的第二通道CH2的匯流排及/或訊號線而被傳送至PIM代理116。
如同主機處理器112，記憶體裝置120中所包括的PIM 124可為具有處理功能的硬體。在將PIM 124稱為內部處理器時，用語「內部」可指其位於記憶體裝置120中。因此，位於記憶體裝置120「外部」的處理器可指例如主機處理器112。
記憶體裝置120可在主機裝置110的控制下在執行資料交易操作的正常模式中運作，或在執行內部處理操作的內部處理模式中運作。
在正常模式中，記憶體裝置120可在主機裝置110的控制下經由第一通道CH1執行資料交易操作。資料交易操作可指根據預定電子裝置工程聯合委員會（Joint Electron Device Engineering Council，JEDEC）時序規範（例如，DDR協定）執行寫入操作及/或讀取操作。在正常模式中，記憶體裝置120的寫入操作及/或讀取操作可由主機裝置110的記憶體控制器114執行。在正常模式中，用於記憶體裝置120的寫入操作及/或讀取操作的命令CMD、位址ADDR及/或資料DQ可經由主機裝置110與記憶體裝置120之間的第一通道CH1的匯流排及/或訊號線而被傳送至記憶體裝置120。
在內部處理模式中，記憶體裝置120可在主機裝置110的控制下經由第一通道CH1或第二通道CH2執行內部處理操作。為了使記憶體裝置120進入內部處理模式，主機裝置110可激活內部處理模式訊號IPM並將內部處理模式訊號IPM傳送至記憶體裝置120。內部處理模式訊號IPM可經由主機裝置110與記憶體裝置120之間的第一通道CH1或第二通道CH2的匯流排及/或訊號線而進行傳送。
記憶體裝置120可因應於內部處理模式訊號IPM而進入內部處理模式。當進入內部處理模式時，可在主機裝置110的控制下將內部處理資訊IPI寫入或上傳至記憶體胞元陣列122中。可藉由記憶體裝置120的寫入命令CMD執行對內部處理資訊IPI的寫入操作。內部處理資訊IPI可經由主機裝置110與記憶體裝置120之間的第一通道CH1的匯流排及/或訊號線進行傳送。
在內部處理模式中，在先前已將內部處理資訊IPI寫入或上傳至記憶體胞元陣列122中時，可跳過對內部處理資訊IPI的寫入操作。舉例而言，當系統100被通電時，儲存於系統100中所包括的單獨的儲存媒體（例如，固態驅動機（solid state drive，SSD））中的資訊可被預載及儲存於記憶體胞元陣列122中。在內部處理模式中，記憶體裝置120可讀取被寫入至記憶體胞元陣列122中的內部處理資訊IPI。PIM 124可讀取內部處理資訊IPI。當內部處理資訊IPI包括或為指示內部處理操作的類型（例如，資料反轉、資料移位、資料交換、資料比對、邏輯運算或數學運算）的內部處理操作命令IPCMD時，PIM 124可將構成內部處理操作命令IPCMD的內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE傳送至主機裝置110。內部處理操作命令IPCMD可經由主機裝置110與記憶體裝置120之間的第二通道CH2的匯流排及/或訊號線而被傳送至PIM代理116。
如上所述，主機裝置110的記憶體控制器114可執行仲裁功能以確定資料交易命令及內部處理操作命令IPCMD的優先級並向記憶體裝置120發出資料交易命令及內部處理操作命令IPCMD。因此，記憶體裝置120可不需要執行額外的仲裁功能。此外，當記憶體控制器114向記憶體裝置120發出內部處理操作命令IPCMD時，主機處理器112的記憶體管理單元可根據內部處理操作命令IPCMD執行虛擬記憶體管理功能，例如虛擬記憶體位址轉譯。因此，記憶體裝置120可不需要執行與內部處理操作相關聯的虛擬記憶體管理功能。亦即，由於仲裁功能及虛擬記憶體管理功能被委託至主機裝置110，因此記憶體裝置120可僅容易地執行內部處理操作而無需複雜的硬體配置及/或實施方式。
圖2是示出圖1所示系統100的操作的圖式。
結合圖1參照圖2，在操作S210中，主機裝置110可指導記憶體裝置120進入內部處理模式。主機裝置110的PIM代理116可激活包括各種訊號的組合（例如，專用訊號或命令組合、MRS或位址組合）的內部處理模式訊號IPM，並將所述內部處理模式訊號IPM傳送至記憶體裝置120。內部處理模式訊號IPM可經由主機裝置110與記憶體裝置120之間的第一通道CH1或第二通道CH2的匯流排及/或訊號線而進行傳送。
在操作S220中，因應於內部處理模式訊號IPM，記憶體裝置120可進入內部處理模式並執行內部處理操作。
當記憶體裝置120進入內部處理模式時，主機裝置110可控制記憶體裝置120使得用於將由PIM 124執行的內部處理操作的內部處理資訊IPI可被寫入或上傳至記憶體胞元陣列122中。可經由主機裝置110與記憶體裝置120之間的第一通道CH1的匯流排及/或訊號線來執行對內部處理資訊IPI的寫入操作。PIM 124可偵測內部處理資訊IPI是否包括內部處理操作命令。
在操作S230中，記憶體裝置120可將在內部處理模式中運作時偵測到的內部處理操作命令IPCMD傳送至主機裝置110。
在內部處理模式中，記憶體裝置120的PIM 124可基於儲存於記憶體胞元陣列122中的內部處理資訊IPI而執行內部處理操作。PIM 124可讀取儲存於記憶體胞元陣列122中的內部處理資訊IPI。當所讀取的內部處理資訊IPI包括或為指示內部處理操作的類型（例如，資料反轉、資料移位、資料交換、資料比對、邏輯運算或數學運算）的內部處理操作命令IPCMD時，PIM 124可將構成內部處理操作命令IPCMD的內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE傳送至主機裝置110。包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD可經由主機裝置110與記憶體裝置120之間的第二通道CH2的匯流排及/或訊號線而被傳送至PIM代理116。
在操作S240中，主機裝置110可向記憶體裝置120發出自記憶體裝置120接收的內部處理操作命令IPCMD。
主機裝置110的PIM代理116可自PIM 124接收包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD，並經由匯流排118將所接收的內部處理操作命令IPCMD傳送至記憶體控制器114。記憶體控制器114可自所接收的內部處理操作命令IPCMD以及將被發出至記憶體裝置120的資料交易命令中確定或選擇將被優先處理的優先級命令。
在本實施例中，當優先級命令是內部處理操作命令IPCMD時，記憶體控制器114可向記憶體裝置120發出內部處理操作命令IPCMD。記憶體控制器114可經由主機裝置110與記憶體裝置120之間的第一通道CH1的CMD匯流排及/或CMD訊號線而向記憶體裝置120發出內部處理操作命令IPCMD。在另一實施例中，當優先級命令是資料交易命令時，記憶體控制器114可經由主機裝置110與記憶體裝置120之間的第一通道CH1的CMD匯流排及/或CMD訊號線而向記憶體裝置120發出資料交易命令。
在操作S250中，記憶體裝置120可根據自記憶體控制器114發出的包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD而經由PIM 124與記憶體胞元陣列122之間的訊號線126執行內部處理操作。
內部處理操作中的一些或大部分內部處理操作可為由內部處理操作命令IPCMD執行的資料通訊操作。所述資料通訊操作可包括自記憶體胞元陣列122讀取內部處理資料（例如，在內部處理操作中使用的參考資料、源資料、目的地資料或目標資料）的操作以及將內部處理操作的處理結果寫入記憶體胞元陣列122的操作。舉例而言，假定PIM 124可根據包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD而執行資料搜索、資料轉移、資料添加或資料交換。
當包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD是用於資料搜索的命令時，PIM 124可根據內部處理讀取命令PIM_READ而判斷內部處理資料是否被儲存於記憶體胞元陣列122中。PIM 124可輸出命中/錯過（hit/miss）或位址資訊作為資料搜索操作的處理結果。PIM 124可根據內部處理寫入命令PIM_WRITE將根據資料搜索操作的命中/錯過或位址資訊寫入記憶體胞元陣列122中。
當包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD是用於資料轉移的命令時，PIM 124可根據內部處理讀取命令PIM_READ及內部處理寫入命令PIM_WRITE將對應於參考位址資訊的資料轉移至目標區域。PIM 124可輸出關於所述目標區域的位址資訊作為資料轉移操作的處理結果。由PIM 124轉移資料及寫入目標區域的位址資訊的操作可在記憶體胞元陣列122中執行。
當包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD是用於資料添加的命令時，PIM 124可根據內部處理讀取命令PIM_READ自記憶體胞元陣列122讀取對應於參考位址資訊的資料，且可根據內部處理寫入命令PIM_WRITE將內部處理資料添加至讀取資料並將添加結果儲存於記憶體胞元陣列122中。PIM 124可輸出關於儲存添加結果資料的區域的位址資訊作為資料添加操作的處理結果。由PIM 124添加資料及寫入關於儲存添加結果資料的區域的位址資訊的操作可在記憶體胞元陣列122中執行。
當包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD是用於資料交換的命令時，PIM 124可根據內部處理讀取命令PIM_READ自記憶體胞元陣列122讀取分別對應於第一參考位址資訊及第二參考位址資訊的第一資料及第二資料，交換所讀取的所述第一資料與第二資料，並根據內部處理寫入命令PIM_WRITE將經交換的第一資料及第二資料分別儲存於對應於關於記憶體胞元陣列122的第一參考位址資訊及第二參考位址資訊的記憶體胞元中。由PIM 124執行的資料交換操作可在記憶體胞元陣列122中執行。
可重覆執行上述操作S220至S250，直至PIM 124對儲存於記憶體胞元陣列122中的所有內部處理資訊IPI都進行了處理為止。
在操作S260中，記憶體裝置120可根據內部處理資訊IPI完成內部處理操作，並退出內部處理模式。
在根據儲存在記憶體胞元陣列122中的內部處理資訊IPI完成內部處理操作之後，PIM 124可將完成訊號DONE傳送至主機裝置110。完成訊號DONE可經由主機裝置110與記憶體裝置120之間的第二通道CH2的匯流排及/或訊號線而被傳送至PIM代理116。
圖3是示出根據發明概念的實施例的記憶體裝置的方塊圖。在本實施例中，假定記憶體裝置120為DRAM；然而，發明概念的範圍並不僅限於此。
參照圖1及圖3，記憶體裝置120可包括記憶體胞元陣列122、PIM 124、命令/位址（CMD/ADDR）緩衝器310、列/行解碼器（ROW/COL DEC）312、感測放大器/寫入驅動機（SA/WD）314、開關電路316以及資料輸入/輸出（IO）緩衝器318。
記憶體胞元陣列122可包括以排列成列及行的矩陣形式設置的多個記憶體胞元。記憶體胞元陣列122可包括連接至記憶體胞元的多條字線及多條位元線。所述多條字線可連接至記憶體胞元的列，且所述多條位元線可連接至記憶體胞元的行。
命令/位址緩衝器310可經由第一通道CH1自記憶體控制器114接收對應於命令CMD的控制訊號。所述控制訊號可包括例如寫入賦能訊號/WE、列位址選通訊號/RAS、行位址選通訊號/CAS及/或晶片選擇訊號/CS，且命令CMD可包括例如現用命令（active command）、讀取命令、寫入命令及/或預充電命令（precharge command）。
命令/位址緩衝器310可經由第一通道CH1自記憶體控制器114接收位址ADDR。位址ADDR可包括用於對記憶體胞元陣列122的列進行定址的列位址以及用於對記憶體胞元陣列122的行進行定址的行位址。命令/位址緩衝器310可將列位址及行位址傳送至列/行解碼器312。
列/行解碼器312可選擇連接至記憶體胞元陣列122的多個字線中的任一者。列/行解碼器312可對自命令/位址緩衝器310接收的列位址進行解碼、選擇對應於列位址的字線、以及激活所選擇的字線。
列/行解碼器312可選擇連接至記憶體胞元陣列122的多條位元線中的某一位元線。列/行解碼器312可對自命令/位址緩衝器310接收的行位址進行解碼並選擇對應於所述行位址的某些位元線。
感測放大器/寫入驅動機314可感測由列/行解碼器312選擇的位元線的電壓變化，並基於感測放大電壓將輸出資料提供至開關電路316。此外，感測放大器/寫入驅動機314可自開關電路316接收資料並將所接收的資料寫入連接至由列/行解碼器312選擇的位元線的記憶體胞元中。
資料輸入/輸出緩衝器318可經由第一通道CH1自記憶體控制器114接收資料，並將所接收的資料提供至開關電路316。此外，資料輸入/輸出緩衝器318可自開關電路316接收資料，並將所接收的資料經由第一通道CH1的資料DQ匯流排及/或資料DQ訊號線提供至記憶體控制器114。
開關電路316可被選擇性地控制，使得記憶體裝置120根據記憶體裝置120的正常模式執行資料交易操作並根據記憶體裝置120的內部處理模式執行內部處理操作。
在正常模式的讀取操作中，開關電路316可將自記憶體胞元陣列122及感測放大器/寫入驅動機314接收的資料傳送至資料輸入/輸出緩衝器318。資料輸入/輸出緩衝器318可經由第一通道CH1將自開關電路316接收的資料提供至記憶體控制器114。
在正常模式的寫入操作中，開關電路316可將自資料輸入/輸出緩衝器318接收的資料傳送至感測放大器/寫入驅動機314。感測放大器/寫入驅動機314可將自開關電路316接收的資料寫入連接至由列/行解碼器312選擇的字線及位元線的記憶體胞元中。
在內部處理模式中，開關電路316可自資料輸入/輸出緩衝器318接收內部處理資訊IPI，並經由感測放大器/寫入驅動機314將所接收的內部處理資訊IPI寫入或上傳至記憶體胞元陣列122中。此後，寫入至記憶體胞元陣列122中的內部處理資訊IPI可被PIM 124存取或讀取。
在內部處理模式中，開關電路316可經由感測放大器/寫入驅動機314接收自記憶體胞元陣列122讀取的內部處理資訊IPI，並經所接收的內部處理資訊IPI傳送至PIM 124。
PIM 124可被實施為計算密集型核心、GPU加速器或現場可程式閘陣列（field programmable gate array，FPGA）。作為另一選擇，PIM 124可被實施為執行平行計算、資料再用、資料值的位置或深度神經網路的神經處理單元（neural processing unit，NPU）。PIM 124可包括內部處理器320、控制電路322、命令佇列324以及命令偵測器326。
內部處理器320可基於內部處理資訊IPI執行內部處理操作。內部處理器320可自主機裝置110接收內部處理模式訊號IPM，並因應於所接收的內部處理模式訊號IPM而進入內部處理模式。在內部處理模式中，內部處理器320可自記憶體胞元陣列122讀取內部處理資訊IPI，並基於所讀取的內部處理資訊IPI執行內部處理操作。在根據內部處理資訊IPI完成內部處理操作之後，內部處理器320可產生完成訊號DONE並將所述完成訊號DONE傳送至PIM 代理116。
根據記憶體裝置120的正常模式或內部處理模式，控制電路322可控制開關電路316配置資料路徑。
在正常模式中，控制電路322可控制開關電路316配置連接第一通道CH1、資料輸入/輸出緩衝器318、開關電路316、感測放大器/寫入驅動機314及記憶體胞元陣列122的正常資料路徑。可經由所述正常資料路徑執行資料交易操作。
在內部處理模式中，控制電路322可控制開關電路316將內部處理資訊IPI寫入或上傳至記憶體胞元陣列122中。在此種情形中，控制電路322可配置連接第一通道CH1、資料輸入/輸出緩衝器318、開關電路316、感測放大器/寫入驅動機314及記憶體胞元陣列122的正常資料路徑，且經由正常資料路徑傳送的內部處理資訊IPI可被寫入至記憶體胞元陣列122中。
在內部處理模式中，控制電路322可控制開關電路316配置連接PIM 124、開關電路316、感測放大器/寫入驅動機314及記憶體胞元陣列122的內部操作資料路徑。經由所述內部操作資料路徑自記憶體胞元陣列122讀取的內部處理資訊IPI可被傳送至PIM 124的內部處理器320。此外，經由內部操作資料路徑，根據內部處理器320中的內部處理資訊IPI執行的內部處理操作的處理結果可被寫回至記憶體胞元陣列122。
當自記憶體胞元陣列122讀取的內部處理資訊IPI包括或為指示內部處理操作的類型的內部處理操作命令IPCMD時，內部處理器320可將構成內部處理操作命令IPCMD的內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE儲存於命令佇列324中。命令佇列324可儲存包括內部處理讀取命令PIM_READ及內部處理寫入命令PIM_WRITE中的至少一者的內部處理操作命令IPCMD。
命令佇列324的內部處理操作命令IPCMD可經由第二通道CH2被傳送至PIM 代理116，且PIM代理116可經由主機裝置110中的匯流排118將自命令佇列324接收的內部處理操作命令IPCMD傳送至記憶體控制器114。記憶體控制器114可將包括所接收的內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD作為命令CMD經由第一通道CH1傳送至記憶體裝置120的命令/位址緩衝器310。
命令偵測器326可判斷由命令/位址緩衝器310接收的命令CMD是否包括或為內部處理操作命令IPCMD。當判斷出所接收的命令CMD包括或為內部處理操作命令IPCMD時，命令偵測器326可將內部處理操作命令IPCMD傳送至內部處理器320。內部處理器320可根據包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD而執行內部處理操作。
圖4是根據發明概念的實施例，示出一種記憶體裝置的操作方法的流程圖。
參照圖3及圖4，在操作S410中，PIM 124可接收內部處理模式訊號IPM並因應於內部處理模式訊號IPM而進入內部處理模式。
在操作S412中，PIM 124可基於儲存於記憶體胞元陣列122中的內部處理資訊IPI而執行內部處理操作。
在操作S414中，PIM 124可將在內部處理模式中的運作期間產生的內部處理操作命令IPCMD傳送至主機裝置110的PIM代理116。PIM 124可自記憶體胞元陣列122讀取內部處理資訊IPI。當所讀取的內部處理資訊IPI包括或為內部處理操作命令IPCMD時，PIM 124可將構成內部處理操作命令IPCMD的內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE傳送至PIM代理116。
在操作S416中，命令/位址緩衝器310可自主機裝置110的記憶體控制器114接收命令CMD。
在操作S420中，命令偵測器326可判斷自記憶體控制器114接收的命令CMD是否包括或為內部處理操作命令IPCMD。作為所述判斷的結果，當自記憶體控制器114接收的命令CMD包括或為內部處理操作命令IPCMD時，所述方法可繼續進行至操作S422，且當所接收的命令CMD不包括或不為內部處理操作命令IPCMD時，所述方法可繼續進行至操作S430。
在操作S422中，PIM 124可根據內部處理操作命令IPCMD與記憶體胞元陣列122執行內部處理操作。亦即，可自記憶體胞元陣列122讀取在根據內部處理操作命令IPCMD的內部處理操作中使用的內部處理資料，或者內部處理操作的處理結果可被寫入至記憶體胞元陣列122中。
在操作S424中，PIM 124可基於儲存於記憶體胞元陣列122中的內部處理資訊IPI判斷是否完成了內部處理操作。舉例而言，PIM 124可判斷在記憶體胞元陣列122中是否存留有任何內部處理資訊IPI。作為所述判斷的結果，當完成了內部處理操作時，所述方法可繼續進行至操作S426。當存留有待基於內部處理資訊IPI執行的內部處理操作時，所述方法可繼續進行至操作S412並基於存留的內部處理資訊IPI執行內部處理操作。
在操作S426中，PIM 124可將內部處理操作的完成訊號DONE傳送至主機裝置110的PIM代理116，並退出內部處理操作模式。
作為在操作S420中的判斷的結果，當自記憶體控制器114接收的命令CMD不包括或不為內部處理操作命令IPCMD時，亦即當命令CMD包括或為資料交易命令時，可根據資料交易命令在記憶體控制器114與記憶體胞元陣列122之間執行例如資料通訊操作等資料交易操作（操作S430）。
圖5是根據發明概念的實施例，示出一種主機裝置的操作方法的流程圖。
參照圖1及圖5，在操作S510中，主機處理器112可向記憶體控制器114發出用於計算操作的記憶體請求命令MEMREQ CMD，記憶體控制器114根據記憶體請求命令MEMREQ CMD而產生資料交易命令以執行資料交易操作。
在操作S512中，PIM代理116可將內部處理模式訊號IPM傳送至記憶體裝置120的PIM 124。PIM 124可因應於內部處理模式訊號IPM而進入內部處理模式並執行內部處理操作。
在操作S514中，PIM代理116可接收在PIM 124的內部處理操作期間產生的包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD。PIM代理116可將所接收的內部處理操作命令IPCMD傳送至記憶體控制器114。
在操作S516中，記憶體控制器114可在資料交易命令與內部處理操作命令IPCMD之間執行仲裁功能以確定其優先級。作為所述確定的結果，當優先級命令是內部處理操作命令IPCMD時，所述方法可繼續進行至操作S520，且當優先級命令是用於計算操作的資料交易命令時，所述方法可繼續進行至操作S530。
在操作S520中，記憶體控制器114可經由第一通道CH1的CMD匯流排及/或CMD訊號線而向記憶體裝置120發出內部處理操作命令IPCMD。在此種情形中，記憶體控制器114可執行與內部處理操作命令IPCMD相關聯的虛擬記憶體管理功能（例如，虛擬記憶體位址轉譯），並向記憶體裝置120發出內部處理操作命令IPCMD。
在操作S522中，PIM 124可根據內部處理操作命令IPCMD與記憶體胞元陣列122執行例如資料通訊操作等內部處理操作。
在操作S524中，PIM代理116可在PIM 124根據內部處理資訊IPI完成內部處理操作時自PIM 124接收內部處理操作的完成訊號DONE。
在操作S530中，記憶體控制器114可經由第一通道CH1的CMD匯流排及/或CMD訊號線向記憶體裝置120發出用於計算操作的資料交易命令。在此種情形中，記憶體控制器114可藉由執行與資料交易命令相關聯的虛擬記憶體管理功能（例如，虛擬記憶體位址轉譯）而向記憶體裝置120發出資料交易命令。
在操作S532中，記憶體控制器114可根據與記憶體請求相關聯的資料交易命令與記憶體胞元陣列122執行資料通訊操作。
圖6是根據發明概念的另一實施例，示出包括執行內部處理操作的記憶體裝置的系統的方塊圖。
圖6的系統600可包括主機裝置110a及記憶體裝置120。不同於圖1中所示的系統100的主機裝置110，主機裝置110a可包括主機處理器112及記憶體控制器114a且可不包括PIM代理116，且其他組件可類似於圖1中所示的組件。以下，將主要闡述與圖1的差異。
參照圖6，記憶體控制器114a可被配置成包括圖1中所示的PIM代理116的功能。記憶體控制器114a可控制記憶體裝置120以內部處理模式運作。記憶體控制器114a可激活內部處理模式訊號IPM並經由第一通道CH1或第二通道CH2將內部處理模式訊號IPM傳送至記憶體裝置120。記憶體控制器114a可經由第二通道CH2自記憶體裝置120接收在記憶體裝置120以內部處理模式運作時產生的包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD。記憶體控制器114a可經由第二通道CH2自記憶體裝置120接收指示完成內部處理操作的完成訊號DONE。
系統600可包括用於執行計算操作的主機裝置110a及記憶體裝置120。在主機裝置110a的控制下，記憶體裝置120可根據計算操作以及儲存在記憶體胞元陣列122中的內部處理資訊IPI基於記憶體請求操作而執行內部處理操作。當內部處理資訊IPI包括或為指示內部處理操作的類型的內部處理操作命令IPCMD時，記憶體裝置120可將內部處理操作命令IPCMD傳送至主機裝置110a。主機裝置110a可向記憶體裝置120發出用於記憶體請求操作的資料交易命令。主機裝置110a可藉由在資料交易命令與自記憶體裝置120接收的內部處理操作命令IPCMD之間進行仲裁而向記憶體裝置120發出優先級命令。當向記憶體裝置120發出所述優先級命令時，主機裝置110a可執行與所述優先級命令相關聯的虛擬記憶體管理功能，所述虛擬記憶體管理功能包括虛擬記憶體位址轉譯。記憶體裝置120可產生指示完成基於內部處理資訊IPI執行的所述內部處理操作的完成訊號，並將所述完成訊號傳送至主機裝置110a。
圖7是示出伺服器系統的方塊圖，根據發明概念的實施例包括執行內部處理操作的記憶體裝置的系統可應用至所述伺服器系統。
參照圖7，伺服器系統700可包括多個伺服器100_1、100_2、...、100_N。所述多個伺服器100_1、100_2、...、100_N可包括連接至PCIe匯流排的儲存裝置。快速周邊組件互連（Peripheral Component Interconnect Express，PCIe）為被設計成替換PCI、PCI-X及加速圖形埠（Accelerated Graphics Port，AGP）匯流排標準的高速串列電腦擴展匯流排標準。PCIe可包括較高的最大系統匯流排通量（maximum system bus throughput）、較低的I/O引腳數、較小的物理覆蓋區（physical footprint）、針對匯流排裝置的良好效能縮放（performance-scaling）以及更詳細的錯誤偵測，且包括報告機制。所述多個伺服器100_1、100_2、...、100_N可連接至管理器710。所述多個伺服器100_1、100_2、...、100_N可包括以上參照圖1至圖6所述的系統100或與系統100相同或類似。
所述多個伺服器100_1、100_2、...、100_N中的每一者可包括用於執行計算操作的主機裝置以及記憶體裝置。在主機裝置的控制下，記憶體裝置可根據計算操作以及儲存在記憶體胞元陣列中的內部處理資訊IMI基於記憶體請求操作而執行內部處理操作。當內部處理資訊IMI包括或為指示內部處理操作的類型的內部處理操作命令IPCMD時，記憶體裝置可將包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD傳送至主機裝置。主機裝置可向記憶體裝置發出用於記憶體請求操作的資料交易命令。主機裝置可藉由在資料交易命令與自記憶體裝置接收的內部處理操作命令IPCMD之間進行仲裁而向記憶體裝置發出優先級命令。當向記憶體裝置發出所述優先級命令時，主機裝置可執行與所述優先級命令相關聯的虛擬記憶體管理功能，所述虛擬記憶體管理功能包括虛擬記憶體位址轉譯。記憶體裝置可產生指示完成基於內部處理資訊IMI執行的所述內部處理操作的完成訊號，並將所述完成訊號傳送至主機裝置。
圖8是示出資料中心的方塊圖，根據發明概念的實施例包括執行內部處理操作的記憶體裝置的系統可應用至所述資料中心。
參照圖8，資料中心800可包括多個伺服器系統700_1、700_2、...、700_N。所述多個伺服器系統700_1、700_2、...、700_N中的每一者可與圖7中所示的伺服器系統700類似或相同。所述多個伺服器系統700_1、700_2、...、700_N可經由網路830（例如，網際網路）與各種節點810_1、810_2、...、810_M通訊。儘管網路830被示出為單獨的單個網路，但其亦可為可由此項技術中具有通常知識者通常理解的任意類型的網路。網路830可為個人或公用網路、有線或無線網路或整個或局部網路。根據實施例，網路830可為全局網路（例如，網際網路或全球資訊網（簡寫為「Web」）、廣域網路（wide area network，WAN）或局域網路（local area network，LAN）。節點810_1、810_2、...、810_M可包括客戶端電腦、其他伺服器、遠端資料中心及儲存系統中的任一者。
所述多個伺服器系統700_1、700_2、...、700_N及/或節點810_1、810_2、...、810_M中的每一者可包括用於執行計算操作的主機裝置以及記憶體裝置。在主機裝置的控制下，記憶體裝置可根據計算操作以及儲存在記憶體胞元陣列中的內部處理資訊IMI基於記憶體請求操作而執行內部處理操作。當內部處理資訊IMI包括或為指示內部處理操作的類型的內部處理操作命令IPCMD時，記憶體裝置可將包括內部處理讀取命令PIM_READ及/或內部處理寫入命令PIM_WRITE的內部處理操作命令IPCMD傳送至主機裝置。主機裝置可向記憶體裝置發出用於記憶體請求操作的資料交易命令。主機裝置可藉由在資料交易命令與自記憶體裝置接收的內部處理操作命令IPCMD之間進行仲裁而向記憶體裝置發出優先級命令。當向記憶體裝置發出所述優先級命令時，主機裝置可執行與所述優先級命令相關聯的虛擬記憶體管理功能，所述虛擬記憶體管理功能包括虛擬記憶體位址轉譯。記憶體裝置可產生指示完成基於內部處理資訊IMI執行的所述內部處理操作的完成訊號，並將所述完成訊號傳送至主機裝置。
儘管已參照在圖式中所示的實施例闡述了發明概念，但此僅為實例且此項技術中具有通常知識者將理解，可自其衍生出各種修改形式及其他等效實施例。因此，發明概念的精神及範圍應由隨附申請專利範圍界定。
儘管已參照發明概念的實施例具體示出並闡述了發明概念，然而應理解，在不背離以下申請專利範圍的精神及範圍的條件下可對其作出形式及細節上的各種變化。
100、600‧‧‧系統 100_1、100_2、100_N‧‧‧伺服器 110、110a‧‧‧主機裝置 112‧‧‧主機處理器 114、114a‧‧‧記憶體控制器 116‧‧‧PIM代理 118‧‧‧匯流排 120‧‧‧記憶體裝置 122‧‧‧記憶體胞元陣列 124‧‧‧記憶體內處理器（PIM） 126‧‧‧訊號線 310‧‧‧命令/位址（CMD/ADDR）緩衝器 312‧‧‧列/行解碼器（ROW/COL DEC） 314‧‧‧感測放大器/寫入驅動機（SA/WD） 316‧‧‧開關電路 318‧‧‧資料輸入/輸出（IO）緩衝器 320‧‧‧內部處理器 322‧‧‧控制電路 324‧‧‧命令佇列 326‧‧‧命令偵測器 700、700_1、700_2、700_N‧‧‧伺服器系統 710‧‧‧管理器 800‧‧‧資料中心 810_1、810_2、810_M‧‧‧節點 830‧‧‧網路 ADDR‧‧‧位址 CH1‧‧‧第一通道 CH2‧‧‧第二通道 CMD‧‧‧命令/寫入命令 DONE‧‧‧完成訊號 DQ‧‧‧資料/寫入資料/讀取資料 IPCMD‧‧‧內部處理操作命令 IPI‧‧‧內部處理資訊 IPM‧‧‧內部處理模式訊號 MEMREQ CMD‧‧‧記憶體請求命令 PIM_READ‧‧‧內部處理讀取命令 PIM_WRITE‧‧‧內部處理寫入命令 S210、S220、S230、S240、S250、S260、S410、S412、S414、S416、S420、S422、S424、S426、S430、S510、S512、S514、S516、S520、S522、S524、S530、S532‧‧‧操作
結合附圖閱讀以下詳細說明，將更加清晰地理解發明概念的示例性實施例，在附圖中： 圖1是根據發明概念的實施例，示出包括執行內部處理操作的記憶體裝置的系統的方塊圖。 圖2是示出圖1所示系統的操作的圖式。 圖3是示出根據發明概念的實施例的記憶體裝置的方塊圖。 圖4是根據發明概念的實施例，示出一種記憶體裝置的操作方法的流程圖。 圖5是根據發明概念的實施例，示出一種主機裝置的操作方法的流程圖。 圖6是根據發明概念的另一實施例，示出包括執行內部處理操作的記憶體裝置的系統的方塊圖。 圖7是示出伺服器系統的方塊圖，根據發明概念的實施例包括執行內部處理操作的記憶體裝置的系統可應用至所述伺服器系統。 圖8是示出資料中心的方塊圖，根據發明概念的實施例包括執行內部處理操作的記憶體裝置的系統可應用至所述資料中心。
100‧‧‧系統
110‧‧‧主機裝置
112‧‧‧主機處理器
114‧‧‧記憶體控制器
116‧‧‧PIM代理
118‧‧‧匯流排
120‧‧‧記憶體裝置
122‧‧‧記憶體胞元陣列
124‧‧‧記憶體內處理器(PIM)
126‧‧‧訊號線
ADDR‧‧‧位址
CH1‧‧‧第一通道
CH2‧‧‧第二通道
CMD‧‧‧命令/寫入命令
DONE‧‧‧完成訊號
DQ‧‧‧資料/寫入資料/讀取資料
IPCMD‧‧‧內部處理操作命令
IPI‧‧‧內部處理資訊
IPM‧‧‧內部處理模式訊號
MEMREQ CMD‧‧‧記憶體請求命令

Claims (25)

  1. 一種記憶體裝置，包括： 記憶體胞元陣列，被配置成儲存內部處理資訊；以及 記憶體內處理器（PIM），被配置成在內部處理模式中基於所述內部處理資訊而執行內部處理操作， 其中，因應於判斷出所述內部處理資訊包括指示所述內部處理操作的類型的內部處理操作命令，所述PIM將所述內部處理操作命令輸出至外部裝置。
  2. 如申請專利範圍第1項所述的記憶體裝置，其中所述內部處理操作命令包括與所述內部處理操作相關聯的內部處理讀取命令及內部處理寫入命令。
  3. 如申請專利範圍第1項所述的記憶體裝置，更包括命令/位址緩衝器，所述命令/位址緩衝器被配置成接收自所述外部裝置發出的命令， 其中所述PIM包括命令偵測器，所述命令偵測器被配置成判斷所接收的所述命令是否包括所述內部處理操作命令。
  4. 如申請專利範圍第3項所述的記憶體裝置，其中因應於判斷出所接收的所述命令包括所述內部處理操作命令，所述PIM根據所述內部處理操作命令與所述記憶體胞元陣列執行資料通訊操作。
  5. 如申請專利範圍第1項所述的記憶體裝置，其中所述內部處理操作命令是在由所述PIM基於所述內部處理資訊執行的所述內部處理操作期間產生的，且包括與所述內部處理操作相關聯的內部處理讀取命令及內部處理寫入命令，且 其中所述PIM包括命令佇列，所述命令佇列被配置成儲存所述內部處理讀取命令及所述內部處理寫入命令中的至少一者並將所述內部處理讀取命令及所述內部處理寫入命令中的所述至少一者輸出至所述外部裝置。
  6. 如申請專利範圍第1項所述的記憶體裝置，其中所述PIM被配置成自所述外部裝置接收指導進入所述內部處理模式的內部處理模式訊號。
  7. 如申請專利範圍第6項所述的記憶體裝置，其中所述PIM被配置成經由所述外部裝置與所述記憶體裝置之間執行預定協定的第一通道的訊號線而自所述外部裝置接收所述內部處理模式訊號。
  8. 如申請專利範圍第6項所述的記憶體裝置，其中所述PIM被配置成經由所述外部裝置與所述記憶體裝置之間的第二通道的專用訊號線自所述外部裝置接收所述內部處理模式訊號。
  9. 如申請專利範圍第1項所述的記憶體裝置，其中所述PIM被配置成經由所述外部裝置與所述記憶體裝置之間的第二通道的專用訊號線將所述內部處理操作命令輸出至所述外部裝置。
  10. 如申請專利範圍第1項所述的記憶體裝置，其中所述PIM更被配置成產生指示完成所述內部處理操作的完成訊號，並將所述完成訊號傳送至所述外部裝置以退出所述內部處理模式。
  11. 如申請專利範圍第10項所述的記憶體裝置，其中所述內部處理操作包括讀取內部處理資料（包括參考資料、源資料、目的地資料及目標資料中的至少一者）的操作以及將其他內部處理操作的結果寫入所述記憶體胞元陣列的操作中的至少一者。
  12. 如申請專利範圍第10項所述的記憶體裝置，其中所述內部處理操作包括根據自所述外部裝置接收的所述內部處理操作命令相對於所述記憶體胞元陣列進行資料搜索、資料轉移、資料添加及資料交換中的至少一者。
  13. 如申請專利範圍第1項所述的記憶體裝置，其中在正常模式中，所述記憶體裝置被配置成經由所述外部裝置與所述記憶體裝置之間執行預定協定的第一通道的訊號線而自所述外部裝置接收資料交易命令，並根據所接收的所述資料交易命令而在所述外部裝置與所述記憶體胞元陣列之間執行資料通訊操作。
  14. 一種記憶體裝置的操作方法，所述記憶體裝置包括記憶體胞元陣列以及記憶體內處理器（PIM），所述PIM被配置成執行內部處理操作，所述方法包括： 在外部裝置的控制下進入內部處理模式； 由所述PIM基於儲存在所述記憶體胞元陣列中的內部處理資訊而在所述內部處理模式中執行所述內部處理操作；以及 因應於判斷出所述內部處理資訊包括指示所述內部處理操作的類型的內部處理操作命令，將所述內部處理操作命令輸出至所述外部裝置。
  15. 如申請專利範圍第14項所述的方法，其中所述內部處理操作命令包括與所述內部處理操作相關聯的內部處理讀取命令及內部處理寫入命令。
  16. 如申請專利範圍第14項所述的方法，更包括： 自所述外部裝置接收命令； 偵測所接收的所述命令是否包括所述內部處理操作命令；以及 因應於判斷出所接收的所述命令包括所述內部處理操作命令，根據所述內部處理操作命令在所述記憶體胞元陣列與所述PIM之間執行資料通訊操作。
  17. 如申請專利範圍第14項所述的方法，其中在所述外部裝置的控制下進入所述內部處理模式包括：自所述外部裝置接收指導進入所述內部處理模式的內部處理模式訊號。
  18. 如申請專利範圍第17項所述的方法，其中所述內部處理模式訊號是經由所述外部裝置與所述記憶體裝置之間執行預定協定的第一通道的訊號線而接收的。
  19. 如申請專利範圍第17項所述的方法，其中所述內部處理模式訊號是經由所述外部裝置與所述記憶體裝置之間的第二通道的專用訊號線而接收的。
  20. 如申請專利範圍第14項所述的方法，更包括： 產生指示完成所執行的所述內部處理操作的完成訊號；以及 經由所述外部裝置與所述記憶體裝置之間的第二通道的專用訊號線將所述完成訊號傳送至所述外部裝置。
  21. 一種系統，包括： 主機裝置，執行計算操作；以及 記憶體裝置，在所述主機裝置的控制下根據所述計算操作以及儲存在記憶體胞元陣列中的內部處理資訊基於記憶體請求操作而執行內部處理操作， 其中，所述內部處理資訊包括內部處理操作命令，所述內部處理操作命令被所述記憶體裝置傳送至所述主機裝置，且 其中，根據所述內部處理操作命令，所述主機裝置控制所述記憶體裝置執行所述內部處理操作。
  22. 如申請專利範圍第21項所述的系統，其中所述內部處理操作命令包括與所述內部處理操作相關聯的內部處理讀取命令及內部處理寫入命令。
  23. 如申請專利範圍第21項所述的系統，其中所述主機裝置更被配置成向所述記憶體裝置發出用於所述記憶體請求操作的資料交易命令，並向所述記憶體裝置發出自所述資料交易命令及所述內部處理操作命令中確定的優先級命令。
  24. 如申請專利範圍第23項所述的系統，其中當向所述記憶體裝置發出所述優先級命令時，所述主機裝置被配置成執行與所述優先級命令相關聯的虛擬記憶體管理功能，所述虛擬記憶體管理功能包括虛擬記憶體位址轉譯。
  25. 如申請專利範圍第21項所述的系統，其中所述記憶體裝置被配置成產生指示完成基於所述內部處理資訊執行的所述內部處理操作的完成訊號，並將所述完成訊號傳送至所述主機裝置。
TW108112341A 2018-07-30 2019-04-09 記憶體系統、記憶體裝置以及其操作方法 TWI799563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0088682 2018-07-30
KR1020180088682A KR102665410B1 (ko) 2018-07-30 2018-07-30 메모리 장치의 내부 프로세싱 동작 방법

Publications (2)

Publication Number Publication Date
TW202008160A true TW202008160A (zh) 2020-02-16
TWI799563B TWI799563B (zh) 2023-04-21

Family

ID=69178200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112341A TWI799563B (zh) 2018-07-30 2019-04-09 記憶體系統、記憶體裝置以及其操作方法

Country Status (5)

Country Link
US (4) US11074961B2 (zh)
JP (1) JP7452954B2 (zh)
KR (1) KR102665410B1 (zh)
CN (1) CN110781105A (zh)
TW (1) TWI799563B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3075444B1 (fr) * 2017-12-19 2020-07-24 Commissariat Energie Atomique Systeme comportant une memoire adaptee a mettre en oeuvre des operations de calcul
CN111679785A (zh) 2019-03-11 2020-09-18 三星电子株式会社 用于处理操作的存储器装置及其操作方法、数据处理系统
US11487699B2 (en) * 2019-06-04 2022-11-01 Micron Technology, Inc. Processing of universal number bit strings accumulated in memory array periphery
WO2020255087A1 (en) * 2019-06-20 2020-12-24 Smolka John Michael Memory module and processor contained in the memory module
CN110476209B (zh) * 2019-06-28 2020-11-17 长江存储科技有限责任公司 三维存储器件中的存储器内计算
US11537323B2 (en) 2020-01-07 2022-12-27 SK Hynix Inc. Processing-in-memory (PIM) device
US11748100B2 (en) 2020-03-19 2023-09-05 Micron Technology, Inc. Processing in memory methods for convolutional operations
CN114158284A (zh) * 2020-07-07 2022-03-08 尼奥耐克索斯有限私人贸易公司 用于使用存储器内处理进行矩阵乘法的装置和方法
KR20220032808A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치
US11868777B2 (en) 2020-12-16 2024-01-09 Advanced Micro Devices, Inc. Processor-guided execution of offloaded instructions using fixed function operations
US11922066B2 (en) * 2021-01-21 2024-03-05 Rambus Inc. Stacked device communication
US11907575B2 (en) 2021-02-08 2024-02-20 Samsung Electronics Co., Ltd. Memory controller and memory control method
US11893278B2 (en) 2021-02-08 2024-02-06 Samsung Electronics Co., Ltd. Memory controller and memory control method for generating commands based on a memory request
US11868657B2 (en) 2021-02-08 2024-01-09 Samsung Electronics Co., Ltd. Memory controller, method of operating the memory controller, and electronic device including the memory controller
CN112835842B (zh) * 2021-03-05 2024-04-30 深圳市汇顶科技股份有限公司 端序处理方法、电路、芯片以及电子终端
US11829619B2 (en) 2021-11-09 2023-11-28 Western Digital Technologies, Inc. Resource usage arbitration in non-volatile memory (NVM) data storage devices with artificial intelligence accelerators
US20230176863A1 (en) * 2021-12-03 2023-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Memory interface
US11922068B2 (en) 2021-12-10 2024-03-05 Samsung Electronics Co., Ltd. Near memory processing (NMP) dual in-line memory module (DIMM)
US11921634B2 (en) * 2021-12-28 2024-03-05 Advanced Micro Devices, Inc. Leveraging processing-in-memory (PIM) resources to expedite non-PIM instructions executed on a host
US20240095076A1 (en) * 2022-09-15 2024-03-21 Lemon Inc. Accelerating data processing by offloading thread computation
KR20240072783A (ko) 2022-11-17 2024-05-24 에스케이하이닉스 주식회사 Pim 기능을 지원하는 메모리 컨트롤러

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0584783A3 (en) * 1992-08-25 1994-06-22 Texas Instruments Inc Method and apparatus for improved processing
IL150149A (en) 2001-06-11 2008-08-07 Zoran Microelectronics Ltd Special memory device
US8234460B2 (en) 2009-06-04 2012-07-31 Micron Technology, Inc. Communication between internal and external processors
US20120246380A1 (en) * 2009-10-21 2012-09-27 Avidan Akerib Neighborhood operations for parallel processing
US9477636B2 (en) * 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
US8719516B2 (en) * 2009-10-21 2014-05-06 Micron Technology, Inc. Memory having internal processors and methods of controlling memory access
US8621151B2 (en) * 2010-11-23 2013-12-31 IP Cube Partners (IPC) Co., Ltd. Active memory processor system
US9817582B2 (en) 2012-01-09 2017-11-14 Microsoft Technology Licensing, Llc Offload read and write offload provider
WO2014113056A1 (en) 2013-01-17 2014-07-24 Xockets IP, LLC Offload processor modules for connection to system memory
US20150106574A1 (en) 2013-10-15 2015-04-16 Advanced Micro Devices, Inc. Performing Processing Operations for Memory Circuits using a Hierarchical Arrangement of Processing Circuits
US9852090B2 (en) * 2013-12-11 2017-12-26 Adesto Technologies Corporation Serial memory device alert of an external host to completion of an internally self-timed operation
US10289604B2 (en) 2014-08-07 2019-05-14 Wisconsin Alumni Research Foundation Memory processing core architecture
US9836277B2 (en) * 2014-10-01 2017-12-05 Samsung Electronics Co., Ltd. In-memory popcount support for real time analytics
US20160147667A1 (en) 2014-11-24 2016-05-26 Samsung Electronics Co., Ltd. Address translation in memory
US9983821B2 (en) 2016-03-29 2018-05-29 Samsung Electronics Co., Ltd. Optimized hopscotch multiple hash tables for efficient memory in-line deduplication application
KR102548591B1 (ko) * 2016-05-30 2023-06-29 삼성전자주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10416896B2 (en) 2016-10-14 2019-09-17 Samsung Electronics Co., Ltd. Memory module, memory device, and processing device having a processor mode, and memory system
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
KR20190118428A (ko) * 2018-04-10 2019-10-18 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
KR20200013461A (ko) 2020-02-07
US11790981B2 (en) 2023-10-17
US20200035291A1 (en) 2020-01-30
JP2020021463A (ja) 2020-02-06
US20220383938A1 (en) 2022-12-01
KR102665410B1 (ko) 2024-05-13
CN110781105A (zh) 2020-02-11
US11074961B2 (en) 2021-07-27
JP7452954B2 (ja) 2024-03-19
US20230360693A1 (en) 2023-11-09
US20210335413A1 (en) 2021-10-28
US11482278B2 (en) 2022-10-25
TWI799563B (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
US11790981B2 (en) Method of performing internal processing operation of memory device
JP7240452B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
CN110175140B (zh) 融合式存储器件及其操作方法
US9971697B2 (en) Nonvolatile memory module having DRAM used as cache, computing system having the same, and operating method thereof
KR102191229B1 (ko) 실시간 분석을 지원하는 인-메모리 팝 카운트
US9805802B2 (en) Memory device, memory module, and memory system
US11568907B2 (en) Data bus and buffer management in memory device for performing in-memory data operations
US10991418B2 (en) Semiconductor memory device comprising an interface conforming to JEDEC standard and control device therefor
KR102331646B1 (ko) 서브어레이 주소 지정을 위한 장치 및 방법
KR20200124504A (ko) 우선순위 기반의 ecc에 기초하여 데이터를 근사적 메모리 장치에 저장하는 메모리 컨트롤러, 프로그램 코드를 저장하는 비일시적 컴퓨터 판독 가능한 매체, 그리고 근사적 메모리 장치와 메모리 컨트롤러를 포함하는 전자 장치
US10976933B2 (en) Storage device, storage system and method of operating the same
US20230178140A1 (en) Memory devices and methods for controlling row hammer
US20230205428A1 (en) Memory module and memory system including row hammer counter chip and operating method thereof
KR20170026746A (ko) 메모리 모듈의 동작 방법, 및 메모리 모듈을 제어하는 프로세서의 동작 방법, 및 사용자 시스템
US9898438B2 (en) Symbol lock method and a memory system using the same
US20230094148A1 (en) Memory device for reducing timing parameters and power consumption for internal processing operation and method of implementing the same
US20220246200A1 (en) Memory device skipping refresh operation and operation method thereof
US20240096395A1 (en) Device, operating method, memory device, and cxl memory expansion device
US20240168896A1 (en) Memory controller, electric system including the same and method of controlling memory access
US20230236732A1 (en) Memory device
US20240160732A1 (en) Memory device, operating method of memory device, and memory system
US20230393747A1 (en) Controller for a memory device and a storage device
US20240144988A1 (en) Memory device, memory system including memory device, and method of operating memory device
CN117746942A (zh) 装置、操作方法、存储器装置和cxl存储器扩展装置