TW202006382A

TW202006382A - 電子系統、感測電路以及感測方法

Info

Publication number: TW202006382A
Application number: TW107122745A
Authority: TW
Inventors: 黃伯彥; 黃丞偉; 王信方; 曾俊霖; 王彥翔
Original assignee: 緯創資通股份有限公司
Priority date: 2018-07-02
Filing date: 2018-07-02
Publication date: 2020-02-01
Also published as: CN110673691A; US10921351B2; US20200003807A1; TWI666459B; CN110673691B

Abstract

一種感測電路，用來偵測一實時時鐘模組之一運作狀態，包含有一比較模組，耦接於該實時時鐘模組，用來接收該實時時鐘模組之一初始電壓，並比較該初始電壓與一門檻電壓，以產生一比較結果；以及一儲存模組，耦接於該比較模組，用來儲存該比較結果，以及傳遞該比較結果至一主控電路；其中，該主控電路根據該比較結果判斷該實時時鐘模組之該運作狀態為正常或異常。

Description

電子系統、感測電路以及感測方法

本發明係指一種電子系統、感測電路以及感測方法，尤指一種可偵測實時時鐘運作狀態的電子系統、感測電路以及感測方法。

在電子系統的應用中，各種的應用皆需要實際時間的資訊，用來顯示使用者正確的時間。若利用電子系統本身的運算效能來計算實際的時間，除了會排擠其他運算任務之外，利用電子系統的運算效能來計算時間更會造成功率的浪費。因此，習知技術中，電子系統可利用獨立於處理器之外的實時時鐘（Real Time Clock）電路產生實際的時間來有效地增加電子系統的運算效能。

為了使實時時鐘電路可連續且獨立於電子系統的供電系統外計算實際的時間，習知技術額外設置有電池以提供電力給實時時鐘電路，且利用蕭基二極體切換，使實時時鐘電路可於電子系統提供電力時，利用電子系統提供之電力運作；於電子系統不提供電力時，利用電池之電力運作。然而，由於蕭基二極體的逆向漏電流特性，使電子系統不易檢測實時時鐘電路中的電池是否正常，進而誤判實時時鐘電路產生的實際時間為有效。

因此，如何正確地偵測實時時鐘電路的運作狀態已成為了業界所努力的共同目標之一。

因此，本發明之主要目的即在於提供一種可偵測實時時鐘運作狀態的電子系統、感測電路以及感測方法。

本發明揭露一種感測電路，用來偵測一實時時鐘（Real Time Clock，RTC）模組之一運作狀態，包含有一比較模組，耦接於該實時時鐘模組，用來接收該實時時鐘模組之一初始電壓，並比較該初始電壓與一門檻電壓，以產生一比較結果；以及一儲存模組，耦接於該比較模組，用來儲存該比較結果，以及傳遞該比較結果至一主控電路；其中，該主控電路根據該比較結果判斷該實時時鐘模組之該運作狀態為正常或異常。

本發明另揭露一種感測方法，用於偵測一實時時鐘模組之一運作狀態，包含有接收該實時時鐘模組之一初始電壓；比較該初始電壓與一門檻電壓，以產生一比較結果；以及根據該比較結果，判斷該實時時鐘模組之該運作狀態為正常或異常。

本發明另揭露一種電子系統，包含有一實時時鐘模組，用來產生一時脈訊號；一主控電路，用來根據該時脈訊號進行運作；以及一感測電路，耦接於該實時時鐘模組及該主控電路，用來偵測該實時時鐘模組之一運作狀態，包含有：一比較模組，耦接於該實時時鐘模組，用來接收該實時時鐘模組之一初始電壓，並比較該初始電壓與一門檻電壓，以產生一比較結果；以及一儲存模組，耦接於該比較模組及該主控電路，用來儲存該比較結果，以及傳遞該比較結果至該主控電路；其中，該主控電路根據該比較結果判斷該實時時鐘模組之該運作狀態為正常或異常。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來做為區分元件的方式，而是以元件在功能上的差異來做為區分的準則。在通篇說明書及後續的申請專利範圍當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

請參考第1圖，第1圖為本發明實施例一電子系統1之示意圖。如第1圖所示，電子系統1包含有一實時時鐘模組10、一感測電路12及一主控電路14。電子系統1可為桌上型電腦、筆記型電腦、可攜式電子裝置、穿戴式裝置、智慧型手機，或是嵌入式系統等需要記錄實際時間，或是將實際時間顯示給使用者的電子裝置或系統。因此，實時時鐘模組10即用來產生一時鐘訊號S_RTC給主控電路14，提供主控電路14精準的實際時間，使主控電路14可與外部實際時間同步而不產生誤差。

實時時鐘模組10包含有一實時時鐘電路RTC、蕭基二極體SD1、SD2。蕭基二極體SD1之陽極耦接於電子系統1之一電壓源VDD，蕭基二極體SD1之陰極耦接於蕭基二極體SD2之陰極，實時時鐘電路RTC耦接於蕭基二極體SD2之陽極以及電子系統1之一接地GND之間。因此，實時時鐘電路RTC、蕭基二極體SD1、SD2係串聯連接於電壓源VDD以及接地GND之間。實時時鐘模組10可產生時鐘訊號S_RTC，且透過蕭基二極體SD2的陰極輸出，使主控電路14可接收時鐘訊號S_RTC。值得注意的是，實時時鐘電路RTC可為一石英晶體諧振器（Quartz Oscillator）、一傳輸線振盪器（Transmission Line Oscillator）或是以電晶體所實現之一振盪器，只要其可產生實際時間的時鐘訊號S_RTC，皆屬於本發明之範疇。進一步而言，為了提供正確的時鐘訊號S_RTC給電子系統1，實時時鐘模組10可配置有一電池（未繪示於第1圖中）以於電子系統1的供電系統之外獨立地供電給實時時鐘模組10，使實時時鐘模組10產生時鐘訊號S_RTC的運作不會受到電子系統1的開啟或關閉而影響。需注意的是，受到蕭基二極體SD2之逆向漏電流影響，電子系統1不易檢測實時時鐘電路RTC中的電池是否正常，主控電路14可能因而接收到錯誤的時鐘訊號S_RTC。在此情形下，為了避免電子系統1接收到錯誤的時鐘訊號S_RTC，本發明實施例透過感測電路12感測電子系統1啟動時，實時時鐘模組10的電壓Vi，以產生比較結果Vs，使主控電路14可據以判斷實時時鐘電路RTC的運作狀態為正常或異常。

詳細而言，由於實時時鐘電路RTC係記錄連續實際時間的時鐘訊號S_RTC，因此實時時鐘電路RTC的操作必須為連續且不可中斷的，不論電子系統1是開啟或關閉，實時時鐘電路RTC的操作皆需要正常運作，以產生連續且正確的時鐘訊號S_RTC。為了達到上述功效，實時時鐘模組10可透過實時時鐘電路RTC內部設置的電池供電，或是透過電子系統1之電壓源VDD供電。在這樣的情況下，蕭基二極體SD1、SD2即用來切換實時時鐘電路RTC的電力來源，以於電子系統1啟動且提供電壓源VDD時，實時時鐘電路RTC可利用外部提供的電壓源VDD電力運作。於電子系統1關閉且不提供電壓源VDD時，實時時鐘電路RTC可利用內部電池之電力運作。因此，透過實時時鐘電路RTC以及蕭基二極體SD1、SD2的耦接關系，使實時時鐘電路RTC的運作不會受到電子系統1開啟或關閉的影響，可連續記錄正確的時鐘訊號S_RTC。

值得注意的是，當實時時鐘電路RTC內的電池發生故障（例如無法充電、或是充電電量低下等）或是電力耗盡的情況下，會造成實時時鐘電路RTC的運作狀態異常，使實時時鐘電路RTC於電子系統1不提供電壓源VDD時失去電力來源，因而中斷記錄時鐘訊號S_RTC的運作，造成電子系統1的錯誤。然而，由於蕭基二極體的逆向漏電流特性，造成電子系統1啟動且提供電壓源VDD時，蕭基二極體SD2的逆向漏電流會流入蕭基二極體SD2以及實時時鐘電路RTC之間的節點N1，使節點N1的電壓Vi因而逐漸上升。如此一來，當實時時鐘電路RTC異常時，電子系統1無從判斷實時時鐘電路RTC的運作狀態，主控電路14進而接收到錯誤的時鐘訊號S_RTC。

因此，本發明透過設置感測電路12，其可於蕭基二極體SD2的逆向漏電流影響實時時鐘模組10中節點N1的電壓Vi前，將電壓Vi與一門檻電壓Vth進行比較，並將對應的比較結果Vs傳遞至主控電路14，使主控電路14據以判斷實時時鐘模組10的運作狀態，避免主控電路14接收到錯誤的時鐘訊號S_RTC。

請繼續參考第2圖，其為感測電路12之一實施例之示意圖。感測電路12可取得實時時鐘電路RTC的電壓Vi，用來判斷實時時鐘電路RTC的運作狀態是正常或異常。如第2圖所示，感測電路12可包含一低壓降穩壓器LDO、一比較模組Comp、一D型正反器DFF。低壓降穩壓器LDO可用來提供門檻電壓Vth。比較模組Comp耦接於實時時鐘電路RTC以及低壓降穩壓器LDO，用來比較電壓Vi與門檻電壓Vth，以產生比較結果Vs。D型正反器DFF耦接於比較模組Comp，用來儲存比較結果Vs以傳遞至主控電路14。

詳細而言，在此實施例中，當電壓Vi大於或等於門檻電壓Vth的時候，比較模組Comp可產生電壓位準為高電壓位準的比較結果Vs；當電壓Vi小於門檻電壓Vth的時候，比較模組Comp可產生電壓位準為低電壓位準的比較結果Vs。D型正反器DFF可儲存高電壓位準或是低電壓位準的比較結果Vs，且傳遞比較結果Vs至主控電路14，使其判斷實時時鐘電路RTC的運作狀態是正常或異常。值得注意的是，感測電路12利用其可儲存的特性，可於實時時鐘模組10內的蕭基二極體SD2的漏電流未改變節點N1的電壓Vi前，先取得電壓Vi進行比較，產生比較結果Vs並儲存於D型正反器DFF中。如此一來，本發明實施例的感測電路12可避免受到漏電流的影響而正確地傳遞比較結果Vs至主控裝置14，使其正確地判斷實時時鐘電路RTC的運作狀態是正常或異常。

另一方面，為了使D型正反器DFF可較佳地儲存對應於漏電流影響之前的比較結果Vs，可透過一延遲單元DU產生一時脈訊號Clk_D至D型正反器DFF，使感測電路12可於漏電流未影響節點N1前，取得實時時鐘模組10之節點N1的初始電壓值，據此產生比較結果Vs至主控電路14。值得注意的是，延遲單元DU係接收電壓源VDD，將其延遲一適當的延遲時間後，產生時脈訊號Clk_D至D型正反器DFF。如此一來，當電子系統1啟動且提供電壓源VDD之後，比較模組Comp可在延遲單元DU的延遲時間內產生比較結果Vs。除此之外，由於時脈訊號Clk_D係相對應於電壓源VDD之啟動，因此，D型正反器DFF透過時脈訊號Clk_D可於電子系統1啟動時儲存比較結果Vs，透過簡單的實現方式降低時脈訊號Clk_D的設計複雜度。當然，本發明的時脈訊號Clk_D亦可透過邏輯閘或是其他方式以產生，亦屬於本發明之範疇。

接著，主控電路14接收到比較結果Vs後，可據此判斷實時時鐘電路RTC的運作狀態是正常或異常。當比較結果Vs顯示實時時鐘電路RTC的運作狀態為正常時，主控電路14可進行正常操作且根據時鐘訊號S_RTC取得正確的實際時間。當比較結果Vs顯示實時時鐘電路RTC的運作狀態為異常時，主控電路14即不會利用時鐘訊號S_RTC來取得實際時間，避免電子系統1產生錯誤。進一步而言，主控電路14可於比較結果Vs顯示實時時鐘電路RTC的運作狀態為異常，另外產生一警示訊號以警示使用者。舉例而言，警示訊號可為顯示在螢幕上之一訊息、一狀態視窗、透過發光二極體產生之一閃爍訊號、或是一警示音訊號等，只要其可告知使用者實時時鐘電路RTC的運作狀態為異常，皆屬於本發明之範疇。

簡言之，本發明實施例的感測電路12可感測實時時鐘模組10的電壓Vi，於蕭基二極體SD2的漏電流未改變節點N1的電壓Vi前先取得電壓Vi且與門檻電壓Vth比較，以產生比較結果Vs並儲存。本發明實施例的主控電路14可另取得比較結果Vs，以判斷實時時鐘模組10的運作狀態是正常或異常，且於實時時鐘模組10的運作狀態異常時，不使用時鐘訊號S_RTC並產生警示訊號來提醒使用者。

關於上述電子系統1之操作可歸納為一流程30，如第3圖所示，流程30包括以下步驟：

步驟300：開始。

步驟302：接收實時時鐘模組10之電壓Vi。

步驟304：比較電壓Vi與門檻電壓Vth，以產生比較結果Vs。

步驟306：根據比較結果Vs，判斷實時時鐘模組之運作狀態為正常或異常。

步驟308：結束。

關於流程30的實施細節，已於前述相關段落詳述，故於此不再贅述。

需注意的是，前述實施例係用以說明本發明之概念，本領域具通常知識者當可據以做不同之修飾，而不限於此。根據不同的應用以及設計理念，本發明的感測電路12可以調整。舉例而言，感測電路12可為一快閃式類比數位轉換器（Flash Analog-to-Digital Converter）、一管線式類比至數位轉換器（Pipeline Analog-to-Digital Converter）或一漸進逼近式類比數位轉換器（Successive Approximation Analog-to-Digital Converter）等。如此一來，感測電路12除了可以比較電壓Vi與門檻電壓Vth，更可根據類比數位轉換器的精確度判斷電壓Vi的電壓區間，產生相對應精確度的比較結果Vs以傳遞至主控電路14，使主控電路14可更詳細地判斷實時時鐘模組10的運作狀態，進而提供更詳盡的資訊給使用者。主控電路14可進一步於實時時鐘電路RTC之電池電力耗盡前預先警示使用者。如此一來，主控電路14透過本發明感測電路12不同的實現方式，除了可以判斷實時時鐘模組10的運作狀態之外，可提前預防實時時鐘電路RTC內部電池沒電的情況，避免產生錯誤後才通知使用者且造成電子系統1的錯誤，可更完善地維護實時時鐘電路RTC以及電子系統1的運作正確。

另外，本發明之感測電路12亦可透過不同方式產生門檻電壓Vth，並非僅限於低壓降穩壓器LDO。舉例而言，感測電路12可透過電阻分壓、電阻梯（Resistor Ladder）、電容分壓等其他方式，只要其可產生一穩定的門檻電壓Vth即可。或者，本發明的感測電路12亦可以不同的架構較佳地設計為一單端比較器（Single Ended Comparator），較佳地設計電晶體尺寸，以在不需要外部輸入門檻電壓Vth的情況下，比較電壓Vi與門檻電壓Vth而產生比較結果Vs。

習知技術中，電子系統因為蕭基二極體漏電流之影響，無法判斷實時時鐘電路的運作狀態，無法避免或預防電子系統利用錯誤的時鐘訊號錯誤。相較之下，本發明的感測電路可於系統啟動之初，偵測實時時鐘電路以產生比較結果，使電子系統可據此判斷實時時鐘電路的運作狀態為正常或異常，更完善地維護實時時鐘電路以及電子系統的運作正確。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧電子系統10‧‧‧實時時鐘模組12‧‧‧感測電路14‧‧‧主控電路30‧‧‧流程300～308‧‧‧步驟RTC‧‧‧實時時鐘電路SD1、SD2‧‧‧蕭基二極體VDD‧‧‧電壓源GND‧‧‧接地S_RTC‧‧‧時鐘訊號Vs‧‧‧比較結果N1‧‧‧節點Vi‧‧‧電壓LDO‧‧‧低壓降穩壓器Comp‧‧‧比較模組DFF‧‧‧D型正反器Vth‧‧‧門檻電壓DU‧‧‧延遲單元Clk_D‧‧‧時脈訊號

第1圖為本發明實施例一電子系統之示意圖。第2圖為本發明實施例一感測電路之示意圖。第3圖為本發明實施例一流程之示意圖。

1‧‧‧電子系統

10‧‧‧實時時鐘模組

12‧‧‧感測電路

14‧‧‧主控電路

RTC‧‧‧實時時鐘電路

SD1、SD2‧‧‧蕭基二極體

VDD‧‧‧電壓源

GND‧‧‧接地

S_RTC‧‧‧時鐘訊號

Vs‧‧‧比較結果

N1‧‧‧節點

Vi‧‧‧電壓

Claims

一種感測電路，用來偵測一實時時鐘（Real Time Clock、RTC）模組之一運作狀態，包含有：一比較模組，耦接於該實時時鐘模組，用來接收該實時時鐘模組之一初始電壓，並比較該初始電壓與一門檻電壓，以產生一比較結果；以及一儲存模組，耦接於該比較模組，用來儲存該比較結果，以及傳遞該比較結果至一主控電路；其中，該主控電路根據該比較結果判斷該實時時鐘模組之該運作狀態為正常或異常。
如請求項1所述之感測電路，另包含一低壓降穩壓器（Low Dropout Regulator，LDO）耦接於該比較模組，用來提供該門檻電壓。
如請求項1所述之感測電路，其中當該比較結果顯示該初始電壓大於或等於該門檻電壓時，該主控電路判斷該實時時鐘模組之該運作狀態為正常；以及當該比較結果顯示該初始電壓小於該門檻電壓時，該主控電路判斷該實時時鐘模組之該運作狀態為異常。
如請求項1所述之感測電路，其中該儲存模組為一D型正反器，且該比較結果以一高電壓位準訊號或一低電壓位準訊號儲存於該D型正反器。
如請求項1所述之感測電路，其中該主控電路於判斷該實時時鐘模組之該運作狀態為異常時產生一警示訊號。
一種感測方法，用於偵測一實時時鐘（Real Time Clock、RTC）模組之一運作狀態，包含有：接收該實時時鐘模組之一初始電壓；比較該初始電壓與一門檻電壓，以產生一比較結果；以及根據該比較結果，判斷該實時時鐘模組之該運作狀態為正常或異常。
如請求項6所述之感測方法，另包含有：透過一低壓降穩壓器產生該門檻電壓。
如請求項6所述之感測方法，其中該比較結果係以一高電壓位準訊號或一低電壓位準訊號顯示該初始電壓與該門檻電壓之大小關係。
如請求項6所述之感測方法，其中根據該比較結果，判斷該實時時鐘模組之該運作狀態為正常或異常之步驟包含有：該比較結果顯示該初始電壓大於或等於該門檻電壓時，判斷該實時時鐘模組之該運作狀態為正常；以及該比較結果顯示該初始電壓小於該門檻電壓時，判斷該實時時鐘模組之該運作狀態為異常。
如請求項6所述之感測方法，另包含有：當判斷該實時時鐘模組之該運作狀態為異常時產生一警示訊號。
一種電子系統，包含有：一實時時鐘模組，用來產生一時脈訊號；一主控電路，用來根據該時脈訊號進行運作；以及一感測電路，耦接於該實時時鐘模組及該主控電路，用來偵測該實時時鐘模組之一運作狀態，包含有：一比較模組，耦接於該實時時鐘模組，用來接收該實時時鐘模組之一初始電壓，並比較該初始電壓與一門檻電壓，以產生一比較結果；以及一儲存模組，耦接於該比較模組及該主控電路，用來儲存該比較結果，以及傳遞該比較結果至該主控電路；其中，該主控電路根據該比較結果判斷該實時時鐘模組之該運作狀態為正常或異常。
如請求項11所述之電子系統，另包含一低壓降穩壓器耦接於該比較模組，用來提供該門檻電壓。
如請求項11所述之電子系統，其中當該比較結果顯示該初始電壓大於或等於該門檻電壓時，該主控電路判斷該實時時鐘模組之該運作狀態為正常；以及當該比較結果顯示該初始電壓小於該門檻電壓時，該主控電路判斷該實時時鐘模組之該運作狀態為異常。
如請求項11所述之電子系統，其中該儲存模組為一D型正反器，且該比較結果以一高電壓位準訊號或一低電壓位準訊號儲存於該D型正反器。
如請求項11所述之電子系統，其中該主控電路於判斷該實時時鐘模組之該運作狀態為異常時產生一警示訊號。