TW202001877A - 記憶體裝置及其電壓控制方法 - Google Patents

記憶體裝置及其電壓控制方法 Download PDF

Info

Publication number
TW202001877A
TW202001877A TW107128657A TW107128657A TW202001877A TW 202001877 A TW202001877 A TW 202001877A TW 107128657 A TW107128657 A TW 107128657A TW 107128657 A TW107128657 A TW 107128657A TW 202001877 A TW202001877 A TW 202001877A
Authority
TW
Taiwan
Prior art keywords
memory device
frequency
clock
clock signal
signal
Prior art date
Application number
TW107128657A
Other languages
English (en)
Other versions
TWI675375B (zh
Inventor
李文明
張全仁
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI675375B publication Critical patent/TWI675375B/zh
Publication of TW202001877A publication Critical patent/TW202001877A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本發明提出一種記憶體裝置及其電壓控制方法。所述記憶體裝置包括同步電路、時脈樹與記憶體控制器。同步電路接收參考時脈並產生時脈訊號。時脈樹分配時脈訊號至多個訊號路徑。記憶體控制器耦接至同步電路，並根據記憶體裝置的操作模式控制同步電路以調整時脈訊號的頻率。

Description

記憶體裝置及其電壓控制方法
本發明是關於一種電子裝置，且特別是關於一種記憶體裝置及其電壓控制方法。
積體電路為了節能而使用不同電源模式的設計方式已被廣泛地採用。一般來說，在正常操作模式下積體電路的內部電路可操作在最高電壓，而在省電模式下降低操作電壓，以達成節能效果。
在記憶體領域中，時脈樹(Clock Tree)一般用來傳送系統時脈至積體電路的各部元件。當記憶體裝置從省電模式切換到正常操作模式以存取資料時，可能要花大量的時間降低時脈樹在省電模式下的電源電壓，以提升延遲鎖定迴路電路(Delay Locked Loop Circuit，DLL circuit)所鎖定的電壓。因為時脈樹的電源電壓對時脈樹的效能有顯著的影響，因此當記憶體裝置切換至正常操作模式以存取資料時，省電模式下時脈樹電源電壓中過大的電壓降(Voltage Drop)可能使系統時脈無法在預定時間內提升至預期電壓，導致資料存取錯誤。
本發明提供一種記憶體裝置及其電壓控制方法，能夠在無資料存取錯誤的情況下達成節能的效果。
本發明提供一種記憶體裝置，包括同步電路、時脈樹與記憶體控制器。同步電路接收參考時脈並產生時脈訊號。時脈樹分配時脈訊號至多個訊號路徑。記憶體控制器耦接至同步電路，並根據記憶體裝置的操作模式，控制同步電路以調整時脈訊號的頻率。
在本發明的一實施例中，當記憶體裝置在省電模式時，記憶體控制器控制同步電路以降低時脈訊號的頻率。
在本發明的一實施例中，所述同步電路包括延遲鎖定迴路電路、除頻器與多工器。延遲鎖定迴路電路接收參考時脈並產生時脈訊號。除頻器耦接至所述延遲鎖定迴路電路，並對時脈訊號進行除頻以產生除頻訊號。多工器耦接至記憶體控制器、延遲鎖定迴路電路與除頻器。記憶體控制器根據操作模式控制多工器以輸出時脈訊號或除頻訊號至時脈樹。
在本發明的一實施例中，當記憶體裝置在省電模式時，記憶體控制器控制多工器以輸出除頻訊號至時脈樹。
在本發明的一實施例中，除頻訊號的頻率是時脈訊號的頻率的一半。
本發明亦提供一種記憶體裝置的電壓控制方法。記憶體裝置包括時脈樹。記憶體裝置的電壓控制方法包括：決定記憶體裝置的操作模式；根據記憶體裝置的操作模式調整時脈樹接收的時脈訊號的頻率。
在本發明的一實施例中，當記憶體裝置在省電模式時，降低時脈訊號的頻率。
在本發明的一實施例中，記憶體裝置更包括用以產生時脈訊號的延遲鎖定迴路電路，記憶體裝置的電壓控制方法包括：提供除頻器對時脈訊號進行除頻以產生除頻訊號；根據記憶體裝置的操作模式輸出除頻訊號或時脈訊號至時脈樹。
在本發明的一實施例中，記憶體裝置的所壓控制方法包括：當記憶體裝置在省電模式時，輸出除頻訊號至時脈樹。
在本發明的一實施例中，除頻訊號的頻率是時脈訊號的頻率的一半。
基於上述，本發明實施例根據記憶體裝置的操作模式調整時脈樹接收的時脈訊號的頻率，以降低省電模式下的功率消耗並降低時脈樹電源電壓的電壓降。因為降低省電模式下時脈樹電源電壓的電壓降(也就是說，穩定時脈樹的電源電壓)，當記憶體裝置的操作模式從省電模式切換至正常操作模式時，可以使記憶體裝置避免資料存取錯誤，並在無資料存取錯誤的情況下達成節能的效果。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下提出多個實施例來說明本發明，然而本發明不限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本案說明書全文（包括申請專利範圍）中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接至第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。
圖1是依照本發明一實施例繪示的記憶體裝置的電路示意圖。如圖1所示，記憶體裝置包括同步電路102、時脈樹104與記憶體控制器106。同步電路102耦接至時脈樹104與記憶體控制器106。同步電路102接收參考時脈CLKIN並產生時脈訊號CLK。時脈樹104分配時脈訊號CLK至多個訊號路徑108以提供時脈訊號CLK至對應多個訊號路徑108的電路元件(例如記憶體陣列(Memory Array)、列解碼器電路(Row Decoder Circuit)、行解碼器電路(Column Decoder Circuit)、位址暫存器(Location Register)、控制邏輯電路(Control Logic Circuit)，但不限於此)。記憶體控制器106根據記憶體裝置的操作模式控制同步電路102以調整時脈樹104接收的時脈訊號CLK的頻率，使得省電模式下的功率消耗能夠減少，且當記憶體裝置的操作模式從省電模式切換至正常操作模式以存取資料時，亦能避免記憶體裝置的資料存取錯誤。
例如，當記憶體控制器106未收到存取指令，換言之，記憶體裝置不在正常操作模式，此時記憶體裝置可進入省電模式。當記憶體裝置在省電模式時，記憶體控制器106控制同步電路102以降低時脈樹104接收到的時脈訊號CLK的頻率。例如，記憶體控制器106可以控制同步電路102以將時脈訊號CLK的頻率降低為一半，如此可使電源電壓VDD稍微降低，例如是正常操作模式下標準電源電壓VDD的0.9倍。因為降低的電源電壓(0.9倍VDD)接近正常操作模式下的電源電壓VDD，所以當記憶體裝置的操作模式從省電模式切換至正常操作模式以存取資料時，降低的電源電壓可迅速地爬升至正常操作模式下的標準電壓，因此時脈樹104提供的時脈訊號CLK可以在預定的時間內爬升至預期電壓以避免資料存取錯誤。
必需注意的是，降低的時脈訊號CLK的頻率不限於正常操作模式下時脈訊號CLK的頻率的一半，在其他實施例中，時脈訊號CLK的頻率可以降低成其他的頻率值。
圖2是依照本發明一實施例繪示的記憶體裝置的另一電路示意圖。本實施例的圖2中的同步電路102包括延遲鎖定迴路電路202、多工器204與除頻器206，其中延遲鎖定迴路電路202耦接至多工器204的一輸入端，除頻器206耦接至延遲鎖定迴路電路202與多工器204的另一輸入端，多工器204的控制端耦接至記憶體控制器106，多工器204的輸出端耦接至時脈樹104。延遲鎖定迴路電路202根據參考時脈CLKIN與時脈樹104輸出的回授訊號FB1以產生時脈訊號CLK至多工器204。除頻器206對時脈訊號CLK進行除頻並產生除頻訊號DCLK至多工器204，除頻訊號DCLK的頻率例如是但不限於時脈訊號CLK頻率的4分之1。記憶體控制器106根據記憶體裝置的操作模式來控制多工器204以輸出時脈訊號CLK或除頻訊號DCLK至時脈樹104。例如，當記憶體裝置在省電模式時，記憶體控制器106控制多工器204以輸出除頻訊號DCLK，以減少功率消耗；而當記憶體裝置從省電模式切換至正常操作模式以存取資料時，記憶體控制器106控制多工器204以輸出時脈訊號CLK。由於時脈訊號CLK的頻率降低(例如除頻訊號DCLK)，電源電壓的電壓降較小(舉例來說，電源電壓VDD降低為正常操作模式下標準電源電壓VDD的0.95倍)，因此當記憶體裝置從省電模式切換至正常操作模式以存取資料時，時脈樹104的電源電壓VDD能迅速地爬升至由延遲鎖定迴路電路202鎖住的標準電源電壓VDD。因此時脈樹104提供的時脈訊號CLK能在預定的時間內爬升至預期電壓以避免資料存取錯誤。
圖3是依照本發明一實施例繪示的記憶體裝置的電壓控制方法的流程圖。參照圖3，根據前述的實施例可知，記憶體裝置的電壓控制方法的流程包括以下步驟：首先決定記憶體裝置的操作模式(步驟S302)；接著根據記憶體裝置的操作模式調整時脈樹接收的時脈訊號的頻率(步驟S304)。舉例來說，如圖4所示，當記憶體裝置在步驟S402中被判定為運作在正常操作模式時，就持續運作在正常操作模式；相反地，當記憶體裝置在步驟S402中被判定為運作在省電模式時，則可降低時脈訊號的頻率(步驟S404)，例如是但不限於降低至正常操作模式下時脈訊號的頻率的一半，以降低省電模式下時脈樹電源電壓的電壓降。因此，當記憶體裝置的操作模式從省電模式切換至正常操作模式以存取資料時，降低的電源電壓能迅速地爬升至正常操作模式的標準電壓，因此時脈樹提供的時脈訊號能在預定的時間內爬升至預期電壓以避免資料存取錯誤。在一些實施例中，步驟S304可以包括提供除頻器對時脈訊號進行除頻以產生除頻訊號，並根據記憶體裝置的操作模式輸出除頻訊號或時脈訊號至時脈樹。同樣地，步驟S404可以包括提供除頻器對時脈訊號進行除頻以產生除頻訊號，並輸出除頻訊號至時脈樹。
綜上所述，基於本發明的實施例，根據記憶體裝置的操作模式調整時脈樹接收的時脈訊號的頻率，以降低省電模式下的功率消耗並降低時脈樹電源電壓的電壓降。由於降低省電模式下時脈樹電源電壓的電壓降(也就是說，穩定時脈樹的電源電壓)，當記憶體裝置的操作模式從省電模式切換至正常操作模式以進行資料存取時，可以使記憶體裝置避免資料存取錯誤，並在無資料存取錯誤的情況下達成節能的效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
102‧‧‧同步電路104‧‧‧時脈樹106‧‧‧記憶體控制器108‧‧‧多個訊號路徑202‧‧‧延遲鎖定迴路204‧‧‧多工器206‧‧‧除頻器S302、S304、S402、S404‧‧‧步驟CLKIN‧‧‧參考時脈CLK‧‧‧時脈訊號DCLK‧‧‧除頻訊號FB1‧‧‧回授訊號VDD‧‧‧電源電壓
圖1是依照本發明一實施例繪示的記憶體裝置的電路示意圖。 圖2是依照本發明一實施例繪示的記憶體裝置的另一電路示意圖。 圖3是依照本發明一實施例繪示的記憶體裝置的電壓控制方法的流程圖。 圖4是依照本發明一實施例繪示的記憶體裝置的電壓控制方法的另一流程圖。
102‧‧‧同步電路
104‧‧‧時脈樹
106‧‧‧記憶體控制器
108‧‧‧多個訊號路徑
CLKIN‧‧‧參考時脈
CLK‧‧‧時脈訊號
VDD‧‧‧電源電壓

Claims (10)

  1. 一種記憶體裝置，包括： 一同步電路，接收一參考時脈並產生一時脈訊號； 一時脈樹，分配所述時脈訊號至多個訊號路徑；以及 一記憶體控制器，耦接所述同步電路，並根據所述記憶體裝置的一操作模式控制所述同步電路以調整所述時脈訊號的頻率。
  2. 如申請專利範圍第1項所述的記憶體裝置，其中當所述記憶體裝置在一省電模式時，所述記憶體控制器控制所述同步電路以降低所述時脈訊號的頻率。
  3. 如申請專利範圍第1項所述的記憶體裝置，其中所述同步電路包括： 一延遲鎖定迴路電路，接收所述參考時脈並產生所述時脈訊號； 一除頻器，耦接所述延遲鎖定迴路電路，並除頻所述時脈訊號以產生一除頻訊號；以及 一多工器，耦接所述記憶體控制器、所述延遲鎖定迴路電路以及所述除頻器，其中所述記憶體控制器根據所述記憶體裝置的所述操作模式控制所述多工器以輸出所述時脈訊號或所述除頻訊號至所述時脈樹。
  4. 如申請專利範圍第3項所述的記憶體裝置，其中當所述記憶體裝置在一省電模式時，所述記憶體控制器控制所述多工器以輸出所述除頻訊號至所述時脈樹。
  5. 如申請專利範圍第3項所述的記憶體裝置，其中所述除頻訊號的頻率為所述時脈訊號的頻率的一半。
  6. 一種記憶體裝置的電壓控制方法，其中所述記憶體裝置包括一時脈樹，所述記憶體裝置的電壓控制方法包括： 決定所述記憶體裝置的一操作模式；以及 根據所述記憶體裝置的所述操作模式調整所述時脈樹接收的一時脈訊號的頻率。
  7. 如申請專利範圍第6項所述的記憶體裝置的電壓控制方法，其中當所述的記憶體裝置在一省電模式時，降低所述時脈訊號的頻率。
  8. 如申請專利範圍第6項所述的記憶體裝置的電壓控制方法，其中所述記憶體裝置更包括用以產生所述時脈訊號的一延遲鎖定迴路電路，所述記憶體裝置的電壓控制方法包括： 提供一除頻器對所述時脈訊號進行除頻以產生一除頻訊號；以及 根據所述記憶體裝置的所述操作模式輸出所述除頻訊號或所述時脈訊號至所述時脈樹。
  9. 如申請專利範圍第8項所述的記憶體裝置的電壓控制方法，包括： 當所述記憶體裝置在一省電模式時，輸出所述除頻訊號至所述時脈樹。
  10. 如申請專利範圍第8項所述的記憶體裝置的電壓控制方法，其中所述除頻訊號的頻率是所述時脈訊號的頻率的一半。
TW107128657A 2018-06-13 2018-08-16 記憶體裝置及其電壓控制方法 TWI675375B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/006,871 US10515670B1 (en) 2018-06-13 2018-06-13 Memory apparatus and voltage control method thereof
US16/006,871 2018-06-13

Publications (2)

Publication Number Publication Date
TWI675375B TWI675375B (zh) 2019-10-21
TW202001877A true TW202001877A (zh) 2020-01-01

Family

ID=64476966

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128657A TWI675375B (zh) 2018-06-13 2018-08-16 記憶體裝置及其電壓控制方法

Country Status (5)

Country Link
US (1) US10515670B1 (zh)
EP (1) EP3582067A1 (zh)
JP (1) JP2019215845A (zh)
CN (1) CN110600064A (zh)
TW (1) TWI675375B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748366B (zh) * 2020-03-09 2021-12-01 慧榮科技股份有限公司 電子裝置及相關的控制方法
KR20220087231A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 저전력 소모를 위하여 클럭 스위칭하는 장치, 메모리 콘트롤러, 메모리 장치, 메모리 시스템 및 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142414B2 (ja) * 1993-05-06 2001-03-07 株式会社東芝 消費電流削減機能を有する半導体集積回路
US6845457B1 (en) 2000-09-26 2005-01-18 Sun Microsystems, Inc. Method and apparatus for controlling transitions between a first and a second clock frequency
JP2006013596A (ja) * 2004-06-22 2006-01-12 Seiko Epson Corp 半導体集積回路
KR100753101B1 (ko) * 2005-09-29 2007-08-29 주식회사 하이닉스반도체 락킹 페일 방지 위한 지연고정루프 클럭 생성 방법 및 장치
ITMI20060094A1 (it) * 2006-01-20 2007-07-21 Alice Engineering Pellicola trasferibile per il tivestimento di superfici procedimento per la sua realizzazione e procedimento di applicazione
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US7849339B2 (en) 2007-03-23 2010-12-07 Silicon Image, Inc. Power-saving clocking technique
US8964779B2 (en) * 2007-11-30 2015-02-24 Infineon Technologies Ag Device and method for electronic controlling
CN101840725B (zh) * 2009-03-20 2013-05-08 南亚科技股份有限公司 信号调整系统与信号调整方法
US8634263B2 (en) * 2009-04-30 2014-01-21 Freescale Semiconductor, Inc. Integrated circuit having memory repair information storage and method therefor
CN103426453B (zh) * 2012-05-25 2015-12-16 华为技术有限公司 动态电压频率调节方法以及系统
US9047237B2 (en) * 2012-08-03 2015-06-02 Cypress Semiconductor Corporation Power savings apparatus and method for memory device using delay locked loop
US9059691B2 (en) * 2012-12-31 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Duty cycle detection and correction circuit in an integrated circuit
CN104836571B (zh) * 2014-02-07 2017-11-28 扬智科技股份有限公司 时脉调整装置与时脉调整方法
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
US10515670B1 (en) 2019-12-24
EP3582067A1 (en) 2019-12-18
JP2019215845A (ja) 2019-12-19
TWI675375B (zh) 2019-10-21
CN110600064A (zh) 2019-12-20
US20190385648A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US7489172B2 (en) DLL driver control circuit
US7199634B2 (en) Duty cycle correction circuits suitable for use in delay-locked loops and methods of correcting duty cycles of periodic signals
US8193844B2 (en) Semiconductor device and method for operating the same
TWI443970B (zh) 延遲鎖相迴路與延遲鎖相方法
US8536914B2 (en) DLL including 2-phase delay line and duty correction circuit and duty correction method thereof
US7576579B2 (en) DLL circuit and semiconductor device including the same
US9584140B2 (en) Apparatuses, methods, and circuits including a delay circuit
JP2008211799A (ja) クロックスキューコントローラ及びそれを備える集積回路
KR20100027267A (ko) 지연고정루프회로
US10141942B1 (en) Apparatuses and methods for providing frequency divided clocks
JP2004048729A (ja) ディレイロックループにおけるクロック分周器及びクロック分周方法
JP2015148889A (ja) クロック生成方法およびクロック生成回路
TWI675375B (zh) 記憶體裝置及其電壓控制方法
US20110001526A1 (en) Delay locked loop circuit
US20040051569A1 (en) Register controlled delay locked loop
KR100631952B1 (ko) Ｄｌｌ 회로의 출력신호 구동장치
JP2010114795A (ja) 遅延制御方法および遅延装置
US8018262B1 (en) Duty cycle correction circuit
KR100522428B1 (ko) Ｄｌｌ 제어 장치
US20080310574A1 (en) Semiconductor memory device
KR20030003340A (ko) 소비전류와 레이아웃 면적의 감소를 위한 지연고정루프
TWI494946B (zh) 設置在記憶體裝置中且具有寬頻應用特性的延遲鎖定迴路系統以及動態改變設置在記憶體裝置中且具有寬頻應用特性之延遲鎖定迴路系統中的延遲電路的供應電壓的方法
JP2003303030A (ja) クロック制御回路
US8310289B2 (en) Semiconductor apparatus
US20070080731A1 (en) Duty cycle corrector