CN110600064A - 存储器装置及其电压控制方法 - Google Patents

存储器装置及其电压控制方法 Download PDF

Info

Publication number
CN110600064A
CN110600064A CN201811059651.2A CN201811059651A CN110600064A CN 110600064 A CN110600064 A CN 110600064A CN 201811059651 A CN201811059651 A CN 201811059651A CN 110600064 A CN110600064 A CN 110600064A
Authority
CN
China
Prior art keywords
memory device
frequency
clock
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811059651.2A
Other languages
English (en)
Inventor
李文明
张全仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110600064A publication Critical patent/CN110600064A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本发明提供一种存储器装置及其电压控制方法。所述存储器装置包括同步电路、时脉树与存储器控制器。同步电路接收参考时脉并产生时脉信号。时脉树分配时脉信号至多个信号路径。存储器控制器耦接至同步电路，并根据存储器装置的操作模式控制同步电路以调整时脉信号的频率。

Description

存储器装置及其电压控制方法
技术领域
本发明涉及一种电子装置，尤其涉及一种存储器装置及其电压控制方法。
背景技术
集成电路为了节能而使用不同电源模式的设计方式已被广泛地采用。一般来说，在正常操作模式下集成电路的内部电路可操作在最高电压，而在省电模式下降低操作电压，以达成节能效果。
在存储器领域中，时脉树(Clock Tree)一般用来传送系统时脉至集成电路的各部元件。当存储器装置从省电模式切换到正常操作模式以存取数据时，可能要花大量的时间降低时脉树在省电模式下的电源电压，以提升延迟锁定回路电路(Delay Locked LoopCircuit，DLL circuit)所锁定的电压。因为时脉树的电源电压对时脉树的效能有显著的影响，因此当存储器装置切换至正常操作模式以存取数据时，省电模式下时脉树电源电压中过大的电压降(VoltageDrop)可能使系统时脉无法在预定时间内提升至预期电压，导致数据存取错误。
发明内容
本发明提供一种存储器装置及其电压控制方法，能够在无数据存取错误的情况下达成节能的效果。
本发明提供一种存储器装置，包括同步电路、时脉树与存储器控制器。同步电路接收参考时脉并产生时脉信号。时脉树分配时脉信号至多个信号路径。存储器控制器耦接至同步电路，并根据存储器装置的操作模式，控制同步电路以调整时脉信号的频率。
在本发明的一实施例中，当存储器装置在省电模式时，存储器控制器控制同步电路以降低时脉信号的频率。
在本发明的一实施例中，所述同步电路包括延迟锁定回路电路、除频器与多路复用器。延迟锁定回路电路接收参考时脉并产生时脉信号。除频器耦接至所述延迟锁定回路电路，并对时脉信号进行除频以产生除频信号。多路复用器耦接至存储器控制器、延迟锁定回路电路与除频器。存储器控制器根据操作模式控制多路复用器以输出时脉信号或除频信号至时脉树。
在本发明的一实施例中，当存储器装置在省电模式时，存储器控制器控制多路复用器以输出除频信号至时脉树。
在本发明的一实施例中，除频信号的频率是时脉信号的频率的一半。
本发明也提供一种存储器装置的电压控制方法。存储器装置包括时脉树。存储器装置的电压控制方法包括：决定存储器装置的操作模式；根据存储器装置的操作模式调整时脉树接收的时脉信号的频率。
在本发明的一实施例中，当存储器装置在省电模式时，降低时脉信号的频率。
在本发明的一实施例中，存储器装置还包括用以产生时脉信号的延迟锁定回路电路，存储器装置的电压控制方法包括：提供除频器对时脉信号进行除频以产生除频信号；根据存储器装置的操作模式输出除频信号或时脉信号至时脉树。
在本发明的一实施例中，存储器装置的所压控制方法包括：当存储器装置在省电模式时，输出除频信号至时脉树。
在本发明的一实施例中，除频信号的频率是时脉信号的频率的一半。
基于上述，本发明实施例根据存储器装置的操作模式调整时脉树接收的时脉信号的频率，以降低省电模式下的功率消耗并降低时脉树电源电压的电压降。因为降低省电模式下时脉树电源电压的电压降(也就是说，稳定时脉树的电源电压)，当存储器装置的操作模式从省电模式切换至正常操作模式时，可以使存储器装置避免数据存取错误，并在无数据存取错误的情况下达成节能的效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例示出的存储器装置的电路示意图。
图2是依照本发明一实施例示出的存储器装置的另一电路示意图。
图3是依照本发明一实施例示出的存储器装置的电压控制方法的流程图。
图4是依照本发明一实施例示出的存储器装置的电压控制方法的另一流程图。
附图标记说明：
102：同步电路；
104：时脉树；
106：存储器控制器；
108：多个信号路径；
202：延迟锁定回路；
204：多路复用器；
206：除频器；
S302、S304、S402、S404：步骤；
CLKIN：参考时脉；
CLK：时脉信号；
DCLK：除频信号；
FB1：反馈信号；
VDD：电源电压。
具体实施方式
以下提出多个实施例来说明本发明，然而本发明不限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接至第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
图1是依照本发明一实施例示出的存储器装置的电路示意图。如图1所示，存储器装置包括同步电路102、时脉树104与存储器控制器106。同步电路102耦接至时脉树104与存储器控制器106。同步电路102接收参考时脉CLKIN并产生时脉信号CLK。时脉树104分配时脉信号CLK至多个信号路径108以提供时脉信号CLK至对应多个信号路径108的电路元件(例如存储器阵列(Memory Array)、列解码器电路(Row Decoder Circuit)、行解码器电路(Column Decoder Circuit)、地址寄存器(Location Register)、控制逻辑电路(ControlLogic Circuit)，但不限于此)。存储器控制器106根据存储器装置的操作模式控制同步电路102以调整时脉树104接收的时脉信号CLK的频率，使得省电模式下的功率消耗能够减少，且当存储器装置的操作模式从省电模式切换至正常操作模式以存取数据时，也能避免存储器装置的数据存取错误。
例如，当存储器控制器106未收到存取指令，换言之，存储器装置不在正常操作模式，此时存储器装置可进入省电模式。当存储器装置在省电模式时，存储器控制器106控制同步电路102以降低时脉树104接收到的时脉信号CLK的频率。例如，存储器控制器106可以控制同步电路102以将时脉信号CLK的频率降低为一半，如此可使电源电压VDD稍微降低，例如是正常操作模式下标准电源电压VDD的0.9倍。因为降低的电源电压(0.9倍VDD)接近正常操作模式下的电源电压VDD，所以当存储器装置的操作模式从省电模式切换至正常操作模式以存取数据时，降低的电源电压可迅速地爬升至正常操作模式下的标准电压，因此时脉树104提供的时脉信号CLK可以在预定的时间内爬升至预期电压以避免数据存取错误。
必需注意的是，降低的时脉信号CLK的频率不限于正常操作模式下时脉信号CLK的频率的一半，在其他实施例中，时脉信号CLK的频率可以降低成其他的频率值。
图2是依照本发明一实施例示出的存储器装置的另一电路示意图。本实施例的图2中的同步电路102包括延迟锁定回路电路202、多路复用器204与除频器206，其中延迟锁定回路电路202耦接至多路复用器204的一输入端，除频器206耦接至延迟锁定回路电路202与多路复用器204的另一输入端，多路复用器204的控制端耦接至存储器控制器106，多路复用器204的输出端耦接至时脉树104。延迟锁定回路电路202根据参考时脉CLKIN与时脉树104输出的反馈信号FB1以产生时脉信号CLK至多路复用器204。除频器206对时脉信号CLK进行除频并产生除频信号DCLK至多路复用器204，除频信号DCLK的频率例如是但不限于时脉信号CLK频率的四分之一。存储器控制器106根据存储器装置的操作模式来控制多路复用器204以输出时脉信号CLK或除频信号DCLK至时脉树104。例如，当存储器装置在省电模式时，存储器控制器106控制多路复用器204以输出除频信号DCLK，以减少功率消耗；而当存储器装置从省电模式切换至正常操作模式以存取数据时，存储器控制器106控制多路复用器204以输出时脉信号CLK。由于时脉信号CLK的频率降低(例如除频信号DCLK)，电源电压的电压降较小(举例来说，电源电压VDD降低为正常操作模式下标准电源电压VDD的0.95倍)，因此当存储器装置从省电模式切换至正常操作模式以存取数据时，时脉树104的电源电压VDD能迅速地爬升至由延迟锁定回路电路202锁住的标准电源电压VDD。因此时脉树104提供的时脉信号CLK能在预定的时间内爬升至预期电压以避免数据存取错误。
图3是依照本发明一实施例示出的存储器装置的电压控制方法的流程图。参照图3，根据前述的实施例可知，存储器装置的电压控制方法的流程包括以下步骤：首先决定存储器装置的操作模式(步骤S302)；接着根据存储器装置的操作模式调整时脉树接收的时脉信号的频率(步骤S304)。举例来说，如图4所示，当存储器装置在步骤S402中被判定为运作在正常操作模式时，就持续运作在正常操作模式；相反地，当存储器装置在步骤S402中被判定为运作在省电模式时，则可降低时脉信号的频率(步骤S404)，例如是但不限于降低至正常操作模式下时脉信号的频率的一半，以降低省电模式下时脉树电源电压的电压降。因此，当存储器装置的操作模式从省电模式切换至正常操作模式以存取数据时，降低的电源电压能迅速地爬升至正常操作模式的标准电压，因此时脉树提供的时脉信号能在预定的时间内爬升至预期电压以避免数据存取错误。在一些实施例中，步骤S304可以包括提供除频器对时脉信号进行除频以产生除频信号，并根据存储器装置的操作模式输出除频信号或时脉信号至时脉树。同样地，步骤S404可以包括提供除频器对时脉信号进行除频以产生除频信号，并输出除频信号至时脉树。
综上所述，基于本发明的实施例，根据存储器装置的操作模式调整时脉树接收的时脉信号的频率，以降低省电模式下的功率消耗并降低时脉树电源电压的电压降。由于降低省电模式下时脉树电源电压的电压降(也就是说，稳定时脉树的电源电压)，当存储器装置的操作模式从省电模式切换至正常操作模式以进行数据存取时，可以使存储器装置避免数据存取错误，并在无数据存取错误的情况下达成节能的效果。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附权利要求所界定者为准。

Claims (10)

1.一种存储器装置，包括：
同步电路，接收参考时脉并产生时脉信号；
时脉树，分配所述时脉信号至多个信号路径；以及
存储器控制器，耦接所述同步电路，并根据所述存储器装置的操作模式控制所述同步电路以调整所述时脉信号的频率。
2.根据权利要求1所述的存储器装置，其中当所述存储器装置在省电模式时，所述存储器控制器控制所述同步电路以降低所述时脉信号的频率。
3.根据权利要求1所述的存储器装置，其中所述同步电路包括：
延迟锁定回路电路，接收所述参考时脉并产生所述时脉信号；
除频器，耦接所述延迟锁定回路电路，并除频所述时脉信号以产生除频信号；以及
多路复用器，耦接所述存储器控制器、所述延迟锁定回路电路以及所述除频器，其中所述存储器控制器根据所述存储器装置的所述操作模式控制所述多路复用器以输出所述时脉信号或所述除频信号至所述时脉树。
4.根据权利要求3所述的存储器装置，其中当所述存储器装置在省电模式时，所述存储器控制器控制所述多路复用器以输出所述除频信号至所述时脉树。
5.根据权利要求3所述的存储器装置，其中所述除频信号的频率为所述时脉信号的频率的一半。
6.一种存储器装置的电压控制方法，其中所述存储器装置包括时脉树，所述存储器装置的电压控制方法包括：
决定所述存储器装置的操作模式；以及
根据所述存储器装置的所述操作模式调整所述时脉树接收的时脉信号的频率。
7.根据权利要求6所述的存储器装置的电压控制方法，其中当所述的存储器装置在省电模式时，降低所述时脉信号的频率。
8.根据权利要求6所述的存储器装置的电压控制方法，其中所述存储器装置还包括用以产生所述时脉信号的延迟锁定回路电路，所述存储器装置的电压控制方法包括：
提供除频器对所述时脉信号进行除频以产生除频信号；以及
根据所述存储器装置的所述操作模式输出所述除频信号或所述时脉信号至所述时脉树。
9.根据权利要求8所述的存储器装置的电压控制方法，包括：
当所述存储器装置在省电模式时，输出所述除频信号至所述时脉树。
10.根据权利要求8所述的存储器装置的电压控制方法，其中所述除频信号的频率是所述时脉信号的频率的一半。
CN201811059651.2A 2018-06-13 2018-09-12 存储器装置及其电压控制方法 Pending CN110600064A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/006,871 US10515670B1 (en) 2018-06-13 2018-06-13 Memory apparatus and voltage control method thereof
US16/006,871 2018-06-13

Publications (1)

Publication Number Publication Date
CN110600064A true CN110600064A (zh) 2019-12-20

Family

ID=64476966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811059651.2A Pending CN110600064A (zh) 2018-06-13 2018-09-12 存储器装置及其电压控制方法

Country Status (5)

Country Link
US (1) US10515670B1 (zh)
EP (1) EP3582067A1 (zh)
JP (1) JP2019215845A (zh)
CN (1) CN110600064A (zh)
TW (1) TWI675375B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377699A (zh) * 2020-03-09 2021-09-10 慧荣科技股份有限公司 电子装置及相关的控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220087231A (ko) 2020-12-17 2022-06-24 삼성전자주식회사 저전력 소모를 위하여 클럭 스위칭하는 장치, 메모리 콘트롤러, 메모리 장치, 메모리 시스템 및 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420528A (en) * 1993-05-06 1995-05-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a function of reducing a consumed current
US6845457B1 (en) * 2000-09-26 2005-01-18 Sun Microsystems, Inc. Method and apparatus for controlling transitions between a first and a second clock frequency
JP2006013596A (ja) * 2004-06-22 2006-01-12 Seiko Epson Corp 半導体集積回路
CN1941165A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路电路
CN101840725A (zh) * 2009-03-20 2010-09-22 南亚科技股份有限公司 信号调整系统与信号调整方法
US20100272990A1 (en) * 2006-01-20 2010-10-28 ALICE ENGINEERING di Bondesan Valerio e Caenazzo S Extensible transfer film for surface coating, process for producing it, and process for applying it
US7849339B2 (en) * 2007-03-23 2010-12-07 Silicon Image, Inc. Power-saving clocking technique
CN103426453A (zh) * 2012-05-25 2013-12-04 华为技术有限公司 动态电压频率调节方法以及系统
CN104508748A (zh) * 2012-08-03 2015-04-08 斯班逊有限公司 用于使用延迟锁相回路的记忆体装置的节能设备及方法
CN104836571A (zh) * 2014-02-07 2015-08-12 扬智科技股份有限公司 时脉调整装置与时脉调整方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027451A2 (en) * 2000-09-26 2002-04-04 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US8964779B2 (en) * 2007-11-30 2015-02-24 Infineon Technologies Ag Device and method for electronic controlling
US8634263B2 (en) * 2009-04-30 2014-01-21 Freescale Semiconductor, Inc. Integrated circuit having memory repair information storage and method therefor
US9059691B2 (en) * 2012-12-31 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Duty cycle detection and correction circuit in an integrated circuit
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420528A (en) * 1993-05-06 1995-05-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a function of reducing a consumed current
US6845457B1 (en) * 2000-09-26 2005-01-18 Sun Microsystems, Inc. Method and apparatus for controlling transitions between a first and a second clock frequency
JP2006013596A (ja) * 2004-06-22 2006-01-12 Seiko Epson Corp 半導体集積回路
CN1941165A (zh) * 2005-09-29 2007-04-04 海力士半导体有限公司 延迟锁定回路电路
US20100272990A1 (en) * 2006-01-20 2010-10-28 ALICE ENGINEERING di Bondesan Valerio e Caenazzo S Extensible transfer film for surface coating, process for producing it, and process for applying it
US7849339B2 (en) * 2007-03-23 2010-12-07 Silicon Image, Inc. Power-saving clocking technique
CN101840725A (zh) * 2009-03-20 2010-09-22 南亚科技股份有限公司 信号调整系统与信号调整方法
CN103426453A (zh) * 2012-05-25 2013-12-04 华为技术有限公司 动态电压频率调节方法以及系统
CN104508748A (zh) * 2012-08-03 2015-04-08 斯班逊有限公司 用于使用延迟锁相回路的记忆体装置的节能设备及方法
CN104836571A (zh) * 2014-02-07 2015-08-12 扬智科技股份有限公司 时脉调整装置与时脉调整方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377699A (zh) * 2020-03-09 2021-09-10 慧荣科技股份有限公司 电子装置及相关的控制方法
CN113377699B (zh) * 2020-03-09 2023-09-15 慧荣科技股份有限公司 电子装置及相关的控制方法

Also Published As

Publication number Publication date
EP3582067A1 (en) 2019-12-18
US10515670B1 (en) 2019-12-24
TWI675375B (zh) 2019-10-21
TW202001877A (zh) 2020-01-01
JP2019215845A (ja) 2019-12-19
US20190385648A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US6300807B1 (en) Timing-control circuit device and clock distribution system
US7605622B2 (en) Delay locked loop circuit
US20100208542A1 (en) Clock divider and clock dividing method for a dll circuit
US20080211554A1 (en) Time Delay Compensation Circuit Comprising Delay Cells Having Various Unit Time Delays
US7423461B2 (en) Phase synchronous circuit
US9584140B2 (en) Apparatuses, methods, and circuits including a delay circuit
US7777542B2 (en) Delay locked loop
KR20180026957A (ko) 듀티 보정장치 및 이를 포함하는 반도체 장치
KR20100076504A (ko) 지연회로 및 가변지연회로
US8937511B2 (en) Frequency scaling of variable speed systems for fast response and power reduction
CN110600064A (zh) 存储器装置及其电压控制方法
US7279944B2 (en) Clock signal generator with self-calibrating mode
US20090256604A1 (en) Register controlled delay locked loop circuit
US20110148487A1 (en) Dll circuit and method of controlling the same
US8024595B2 (en) Semiconductor integrated circuit, and method of supplying a clock to internal blocks provided in a semiconductor integrated circuit
US20100156489A1 (en) Dll circuit, semiconductor device including the same, and data processing system
US20010016022A1 (en) Delay time adjusting circuit comprising frequency dividers having different frequency division rates
US8508263B2 (en) Semiconductor device, method for operating the same, and memory system including the same
US20060139078A1 (en) Clock signal adjuster circuit
US8471624B2 (en) Method for controlling the supply voltage for an integrated circuit and an apparatus with a voltage regulation module and an integrated circuit
US7795938B2 (en) Apparatus and method for generating clock signal
US8283962B2 (en) Semiconductor device and operation method thereof for generating phase clock signals
US20120262143A1 (en) Semiconductor integrated circuit for controlling regulator circuit and signal processor which operates based on output voltage thereof
KR101931348B1 (ko) 집적회로
US8804456B1 (en) Delay locked loop (DLL) system for a memory device with wide operating frequency via a variable supply applied to a delay line

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191220

WD01 Invention patent application deemed withdrawn after publication