TW201944573A - 內嵌式基板系統級封裝結構及其製作方法 - Google Patents

Abstract

本揭露提供一種內嵌式基板系統級封裝結構，包含：一第一基板、一第二基板、一基板間介電層、一上介電層、以及一下介電層；其中，該第一基板的上下表面上各形成一導電線路層；該第二基板的下表面形成一導電線路層，且該第二基板設置有一容置空間以容置一晶片，該容置空間的四周更包含一晶片隔離介電層；該基板間介電層設置於該第一基板與該第二基板之間，更包含複數個穿導孔，提供該第二基板的晶片與該第一基板下表面的導電線路層的電性連結；該下介電層覆蓋於該第二基板之下表面，更包含複數個穿導孔以容置一導電塊；該上介電層設置於該第一基板之上表面，更包含複數個穿導孔以容置一導電塊。

Description

內嵌式基板系統級封裝結構及其製作方法

本發明係有關一種內嵌式基板系統級封裝結構及其製作方法。

系統級封裝(System-in-Package，SiP)為一種封裝的概念，是基於系統晶片(System-on-Chip，SoC)所發展出來的一種封装技術；基本上，SiP可定義為：在一IC包裝體中，包含一或多個晶片，加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝；換言之，就結構而言，SiP就是在一個封裝內不僅可以組裝多個晶片，還可以將包含上述不同類型的器件和電路晶片以2D、3D的方式疊在一起，結合在一個封裝體內；就功能性而言，SiP則是將一個系統或子系統(sub-system)的全部或大部份電子功能配置在一個整合型基板內，以構建成更為複雜的、完整的系統。

SiP一般而言尚包括了許多不同的技術，例如：多晶片模組(Multi-chip Module；MCM)技術、多晶片封裝(Multi-chip Package；MCP)技術、晶片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及將主/被動元件內埋於基板(Embedded Substrate)等技術。以結構外觀來說，MCM屬於2D架構，而MCP、Stack Die、PoP、PiP等則屬於3D架構。

由於SiP具有包括微型化、可異質整合(Heterogeneous Integration)、可降低系統板成本、可縮短產品上市時間，顯著減小封裝體積、重量，可降低功耗，以及可提升產品效能等優點，因而在近年來備受業界青睞。SiP可以廣泛應用於光通信、傳感器以及微機電MEMS等多項領域；例如，以智慧型手機而言，要有整合性功能、易於連網、輕薄短小方便攜帶等需求，因此，其IC內要以更先進製程整合更多功能，SiP的優勢更是具有競爭力。

由於封測廠商積極發展SiP技術，因此吸引部分IC基板業者開始聚焦SiP所帶來的商機。IC基板埋入主被動元件而成為SiP基板，在更薄的載板空間內埋入IC，亦逐漸成為發展趨勢。未來，在行動裝置、穿戴式與物聯網等應用下，SiP基板預料將為IC基板廠商帶來另一波成長動能。

習知的內嵌式基板系統級封裝製程先在一底板(base)上形成對準鍵(alignment key)，再將一基板(substrate)與相關晶粒(die)置放在該底板上，經過填膠後再放置另一基板，最後以重分佈製程(redistribution layer，RDL)將鋁墊(Al Pad)與基板線路連接。

本發明之實施例揭露一種內嵌式基板系統級封裝結構，包含：一第一基板、一第二基板、一基板間介電層(inter-substrate dielectric layer)、一上介電層、以及一下介電層；其中，該第一基板中設置有複數個基板穿導孔(through hole)，且在其上下表面上各形成一導電線路層；該第二基板中設置有複數個基板穿導孔，且在下表面上形成一導電線路層，該第二基板中更設置有一容置空間(cavity)，且包含一晶片設置於該容置空間內，該容置空間的四周更包含一晶片隔離介電層；該基板間介電層設置於該第一基板與該第二基板之間，更包含複數個穿導孔，該穿導孔內提供容置一導電墊(bump)，該導墊電提供該第二基板的晶片與該第一基板下表面的導電線路層的電性連結；該下介電層覆蓋於該第二基板之下表面，更包含複數個穿導孔，該穿導孔內提供容置一鉛錫凸塊，該鉛錫凸塊包含一錫鉛球與一球下冶金層(Under Bump Metallurgy，UBM)；該上介電層設置於該第一基板之上表面，更包含複數個穿導孔，該穿導孔內提供容置一導電塊或一鉛錫凸塊，該鉛錫凸塊包含一錫鉛球與一球下冶金層。

在一較佳實施例中，該內嵌式基板系統級封裝結構更包含設置於該上介電層上之複數個電子元件，其中該上介電層之穿導孔內的導電塊或鉛錫凸塊提供該第一基板上表面的導電線路層與該複數個電子元件之間的電性連結。

在一較佳實施例中，其中該基板間介電層之複數個穿導孔內的導電墊更包含一鋁墊(Al Pad)，該鋁墊與該第二基板的容置空間內晶片電性連接。

本發明之實施例揭露一種內嵌式基板系統級封裝結構的製作方法，包含：提供一第一基板與一第二基板，其中該第一基板中設置有複數個基板穿導孔(through hole)，且在其上下表面上各形成一導電線路層，該上表面的導電線路層上更設置一上介電層，該上介電層更包含複數個穿導孔，該穿導孔內可提供容置一球下冶金層(Under Bump Metallurgy，UBM)；該第二基板中設置有複數個基板穿導孔，且在其下表面上形成一導電線路層，該第二基板中更設置有一容置空間(cavity)，該容置空間的四周更包含一晶片隔離介電層；將該第一基板與該第二基板進行對位後黏合；將一晶片置入該容置空間內，並將該晶片與該第一基板下表面之導電線路層進行電性連結；在該第一基板與該第二基板之間進行塡膠；在第二基板之下表面形成一下介電層，該下介電層更包含複數個穿導孔，該穿導孔內可提供容置一球下冶金層；在該上介電層與該下介電層之穿導孔或球下冶金層上設置導電墊或一錫鉛球。

在一較佳實施例中，其中該黏合該第一基板與該第二基板步驟利用一具黏性之介電材料黏合該第一基板與該第二基板。

在一較佳實施例中，其中該黏合該第一基板與該第二基板進行填膠步驟利用一具黏性之介電材料注入該第一基板與該第二基板之間以填充該第一基板與該第二基板之間的空隙。

在一較佳實施例中，其中該晶片以晶片倒置方式置入該容置空間內。

在一較佳實施例中，更包含將複數個電子元件銲接於該上介電層之穿導孔或球下冶金層所設置導電墊或一錫鉛球，以進行電性連接。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技術之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本發明說明書中的各項細節亦可基於不同觀點與應用在不悖離本發明之精神下進行各種修飾與變更。

其中，本說明書所附圖式繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技術之人士瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應落在本發明所揭示之技術內容得能涵蓋之範圍內。

第1圖分別為本發明之一種內嵌式基板系統級封裝結構之實施例的示意圖。如第1圖所示，本發明之內嵌式基板系統級封裝結構包括：一：一第一基板110、一第二基板120、一基板間介電層(inter-substrate dielectric layer)130、一下介電層140、以及一上介電層150。其中，該封裝結構係由上述之各層堆疊而成，由下往上依序為：該下介電層140、該第二基板120、該基板間介電層130、該第一基板110、以及最上方的該上介電層150。

值得說明的是，該第一基板110中更設置有複數個基板穿導孔(through hole)111，且在其上下表面上各形成一導電線路層112；該第二基板中同樣設置有複數個基板穿導孔111，且在其下表面上形成一導電線路層112，該第二基板中設置更有一容置空間(cavity)121，且包含一晶片122設置於該容置空間121內，該容置空間121的四周更包含一晶片隔離介電層123；該基板間介電層130設置於該第一基板110與該第二基板120之間，更包含複數個穿導孔，該穿導孔內提供容置一導電墊(bump)124，該導墊電124提供該第二基板120的晶片122與該第一基板110下表面的導電線路層112的電性連結。換言之，該第一基板110上下表面的導電線路層112、該第二基板120下表面的導電線路層112、與該第二基板120之容置空間121內的晶片122透過適當的第一基板110的基板穿導孔111、第二基板120的基板穿導孔111、基板間介電層130的穿導孔與導電墊124形成電性連結。

再者，該下介電層140覆蓋於該第二基板120之下表面，更包含複數個穿導孔，該穿導孔內提供容置一鉛錫凸塊，該鉛錫凸塊包含一錫鉛球153與一球下冶金層(Under Bump Metallurgy，UBM)152；該上介電層150設置於該第一基板之上表面，更包含複數個穿導孔，該穿導孔內提供容置一導電塊151或一鉛錫凸塊，該鉛錫凸塊包含一錫鉛球153與一球下冶金層152。

值得說明的是，該內嵌式基板系統級封裝結構更包含設置於該上介電層150上之複數個電子元件154，其中該上介電層150之穿導孔內的導電塊151或鉛錫凸塊提供該第一基板110上表面的導電線路層112與該複數個電子元件154之間的電性連結。換言之，透過該上介電層150之穿導孔內的導電塊151或鉛錫凸塊，前述之該第一基板110上下表面的導電線路層112與該第二基板120之容置空間121內的晶片122更可與該複數個電子元件154形成電性連接，以完成一系統之建置。

在一較佳實施例中，其中該基板間介電層130之複數個穿導孔內的導電墊更包含一鋁墊(Al Pad)125，該鋁墊125與該第二基板120的容置空間121內晶片122電性連接。

其中，該第一基板110與該第二基板120之材質可為:高分子、塑膠、陶瓷、金屬、Si wafer、複合材料(BT、FR4…)、玻璃、軟板，等適合材料；基板穿導孔內的填充物、導電層、穿導孔內的導電塊或鉛錫凸塊、導電墊等所用材質可為：金屬或合金材料，Cu、Ag、Ni、Au、Sn、或上述金屬的組合，如Cu/Ni/Au、Cu/Ni/Sn、或複合導電材料，如銀膠、碳膠；該上介電層150、下介電層140、基板間介電層130、晶片隔離介電層123等所用材質可為：一種絕緣材料，可以是PI、BCB、矽膠材料、樹脂、複合材料等具有絕緣、黏著、介電等特性。而晶片122或其他複數個電子元件154可為：IC、感測器、或其他主動或被動元件。

基於上述之一種內嵌式基板系統級封裝結構，本發明更提供一種內嵌式基板系統級封裝結構的製作方法。第2圖所示為本發明之一種內嵌式基板系統級封裝結構的製作方法之實施例的流程圖。如第2圖所示，本發明之一種內嵌式基板系統級封裝結構的製作方法包含下列步驟S1~S5： 步驟S1：提供一第一基板與一第二基板，其中該第一基板中設置有複數個基板穿導孔(through hole)，且在其上下表面上各形成一導電線路層，該上表面的導電線路層上更設置一上介電層，該上介電層更包含複數個穿導孔，該穿導孔內可提供容置一球下冶金層(Under Bump Metallurgy，UBM)；該第二基板中設置有複數個基板穿導孔，且在其下表面上形成一導電線路層，該第二基板中更設置有一容置空間(cavity)，該容置空間的四周更包含一晶片隔離介電層； 步驟S2：將該第一基板與該第二基板進行對位後黏合，其中該黏合該第一基板與該第二基板步驟利用一具黏性之介電材料黏合該第一基板與該第二基板； 步驟S3：將一晶片置入該容置空間內，並將該晶片與該第一基板下表面之導電線路層進行電性連結，其中該晶片以晶片倒置方式置入該容置空間內； 步驟S4：在該第一基板與該第二基板之間進行塡膠，其中該黏合該第一基板與該第二基板進行填膠步驟利用一具黏性之介電材料注入該第一基板與該第二基板之間以填充該第一基板與該第二基板之間的空隙；以及 步驟S5：在第二基板之下表面形成一下介電層，該下介電層更包含複數個穿導孔，該穿導孔內可提供容置一球下冶金層；在該上、下介電層之穿導孔或球下冶金層上設置導電墊或一錫鉛球；其中，更包含將複數個電子元件銲接於該上介電層之穿導孔或球下冶金層所設置導電墊或一錫鉛球，以進行電性連接。

綜而言之，本發明之實施例揭露一種內嵌式基板系統級封裝結構及其製作方法，先將第一基板與第二基板分別製作完成，再對準黏合，有別於習知方法在底板上分別將第二基板與第一基板依序堆疊置放在該底板上最後以重分佈製程將鋁墊與基板線路連接。

儘管已參考本申請的許多說明性實施例描述了實施方式，但應瞭解的是，本領域技術人員能夠想到多種其他改變及實施例，這些改變及實施例將落入本公開原理的精神與範圍內。尤其是，在本公開、圖式以及所附申請專利的範圍之內，對主題結合設置的組成部分及/或設置可作出各種變化與修飾。除對組成部分及/或設置做出的變化與修飾之外，可替代的用途對本領域技術人員而言將是顯而易見的。

110‧‧‧第一基板

111‧‧‧基板穿導孔

112‧‧‧導電線路層

120‧‧‧第二基板

121‧‧‧容置空間

122‧‧‧晶片

123‧‧‧晶片隔離介電層

124‧‧‧導電墊

125‧‧‧鋁墊

130‧‧‧基板間介電層

140‧‧‧下介電層

150‧‧‧上介電層

151‧‧‧導電塊

152‧‧‧球下冶金層

153‧‧‧錫鉛球

154‧‧‧電子元件

圖1為本發明之一種內嵌式基板系統級封裝結構之實施例的示意圖；以及 圖2為本發明之一種內嵌式基板系統級封裝結構的製作方法之實施例的流程圖。

Claims (8)

1. 一種內嵌式基板系統級封裝結構，包括： 一第一基板、一第二基板、一基板間介電層(inter-substrate dielectric layer)、一上介電層、以及一下介電層； 其中，該第一基板中設置有複數個基板穿導孔(through hole)，且在其上下表面上各形成一導電線路層； 該第二基板中設置有複數個基板穿導孔，且在其下表面上形成一導電線路層，該第二基板中更設置有一容置空間(cavity)，且包含一晶片設置於該容置空間內，該容置空間的四周更包含一晶片隔離介電層； 該基板間介電層設置於該第一基板與該第二基板之間，更包含複數個穿導孔，該穿導孔內提供容置一導電墊(bump)，該導墊電提供該第二基板的晶片與該第一基板下表面的導電線路層的電性連結； 該下介電層覆蓋於該第二基板之下表面，更包含複數個穿導孔，該穿導孔內提供容置一鉛錫凸塊，該鉛錫凸塊包含一錫鉛球與一球下冶金層(Under Bump Metallurgy，UBM)；以及 該上介電層設置於該第一基板之上表面，更包含複數個穿導孔，該穿導孔內提供容置一導電塊或一鉛錫凸塊，該鉛錫凸塊包含一錫鉛球與一球下冶金層。
2. 如申請專利範圍第1項所述之內嵌式基板系統級封裝結構，其中，該內嵌式基板系統級封裝結構更包含設置於該上、下介電層上之複數個電子元件，其中該上、下介電層之穿導孔內的導電塊或鉛錫凸塊提供該第一基板上表面的導電線路層與該複數個電子元件之間的電性連結，以及該第二基板下表面的導電線路層與該複數個電子元件之間的電性連結。
3. 如申請專利範圍第1項所述之內嵌式基板系統級封裝結構，其中，該基板間介電層之複數個穿導孔內的導電墊更包含一鋁墊(Al Pad)，該鋁墊與該第二基板的容置空間內晶片電性連接。
4. 一種內嵌式基板系統級封裝結構的製作方法，包括以下步驟： 提供一第一基板與一第二基板，其中該第一基板中設置有複數個基板穿導孔(through hole)，且在其上下表面上各形成一導電線路層，該上表面的導電線路層上更設置一上介電層，該上介電層更包含複數個穿導孔，該穿導孔內可提供容置一球下冶金層(Under Bump Metallurgy，UBM)；該第二基板中設置有複數個基板穿導孔，且在其下表面上形成一導電線路層，該第二基板中更設置有一容置空間(cavity)，該容置空間的四周更包含一晶片隔離介電層； 將該第一基板與該第二基板進行對位後黏合； 將一晶片置入該容置空間內，並將該晶片與該第一基板下表面之導電線路層進行電性連結； 在該第一基板與該第二基板之間進行塡膠；以及 在第二基板之下表面形成一下介電層，該下介電層更包含複數個穿導孔，該穿導孔內可提供容置一球下冶金層；在該上、下介電層之穿導孔或球下冶金層上設置導電墊或一錫鉛球。
5. 如申請專利範圍第4項所述之內嵌式基板系統級封裝結構的製作方法，其中，該黏合該第一基板與該第二基板步驟利用一具黏性之介電材料黏合該第一基板與該第二基板。
6. 如申請專利範圍第4項所述之內嵌式基板系統級封裝結構的製作方法，其中，該黏合該第一基板與該第二基板進行填膠步驟利用一具黏性之介電材料注入該第一基板與該第二基板之間以填充該第一基板與該第二基板之間的空隙。
7. 如申請專利範圍第4項所述之內嵌式基板系統級封裝結構的製作方法，其中，該晶片以晶片倒置方式置入該容置空間內。
8. 如申請專利範圍第4項所述之內嵌式基板系統級封裝結構的製作方法，復包括以下步驟：將複數個電子元件銲接於該上、下介電層之穿導孔或球下冶金層所設置導電墊或一錫鉛球，以進行電性連接。