TW201924233A - 送訊裝置、送訊方法、收訊裝置、及收訊方法 - Google Patents

送訊裝置、送訊方法、收訊裝置、及收訊方法 Download PDF

Info

Publication number
TW201924233A
TW201924233A TW107137150A TW107137150A TW201924233A TW 201924233 A TW201924233 A TW 201924233A TW 107137150 A TW107137150 A TW 107137150A TW 107137150 A TW107137150 A TW 107137150A TW 201924233 A TW201924233 A TW 201924233A
Authority
TW
Taiwan
Prior art keywords
matrix
ldpc
code
ldpc code
bits
Prior art date
Application number
TW107137150A
Other languages
English (en)
Other versions
TWI772543B (zh
Inventor
山本真紀子
篠原雄二
Original Assignee
日商索尼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼股份有限公司 filed Critical 日商索尼股份有限公司
Publication of TW201924233A publication Critical patent/TW201924233A/zh
Application granted granted Critical
Publication of TWI772543B publication Critical patent/TWI772543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

本技術係有關於，在使用到LDPC碼的資料傳輸中，能夠確保良好的通訊品質的送訊裝置、送訊方法、收訊裝置、及收訊方法。 　　基於碼長度N為17280位元、編碼率r為13/16、14/16之LDPC碼的檢查矩陣，而進行LDPC編碼。LDPC碼係含有資訊位元與同位位元；檢查矩陣係含有：對應於資訊位元的資訊矩陣及對應於同位位元的同位矩陣。資訊矩陣，係藉由檢查矩陣初期值表而被表示，檢查矩陣初期值表，係將資訊矩陣的1之元素的位置每360列地加以表示的表，係為所定的表。本技術係可適用於例如，使用到LDPC碼的資料傳輸等。

Description

送訊裝置、送訊方法、收訊裝置、及收訊方法
本技術係有關於送訊裝置、送訊方法、收訊裝置、及收訊方法，尤其是有關於例如，在使用到LDPC碼的資料傳輸中，能夠確保良好的通訊品質的送訊裝置、送訊方法、收訊裝置、及收訊方法。
LDPC(Low Density Parity Check)碼，係具有高的錯誤訂正能力，近年來，例如在歐洲等的DVB (Digital Video Broadcasting)-S.2、或DVB-T.2、DVB-C.2、美國等的ATSC(Advanced Television Systems Committee)3.0等之數位播送等之傳輸方式中被廣泛採用(例如參照非專利文獻1)。
LDPC碼，根據近年的研究，漸漸得知係和渦輪碼等同樣地，隨著碼長度越長，可獲得越接近於薛農極限的性能。又，LDPC碼，係由於具有最小距離是與碼長度呈比例的此一性質，因此作為其特徵，區塊錯誤機率特性佳，而且幾乎不會發生在渦輪碼等之解碼特性中會被觀測到的所謂錯誤平緩現象，這點也可以列舉為其優點。 [先前技術文獻] [非專利文獻]
[非專利文獻1]ATSC Standard:Physical Layer Protocol (A/322), 7 September 2016
[發明所欲解決之課題]
在使用到LDPC碼的資料傳輸中，例如，LDPC碼是被視為QPSK(Quadrature Phase Shift Keying)等之正交調變(數位調變)之符元(被符元化)，該符元係被對映至正交調變之訊號點而被發送。
如以上的使用到LDPC碼的資料傳輸，係逐漸擴展至全世界，而被要求確保良好的通訊(傳輸)品質。
本技術係有鑑於如此狀況而研發，目的在於，在使用到LDPC碼的資料傳輸中，能夠確保良好的通訊品質。 [用以解決課題之手段]
本技術的第1送訊裝置/送訊方法，係為一種送訊裝置/送訊方法，係具備：編碼部/步驟，係基於碼長度N為17280位元、編碼率r為13/16之LDPC碼的檢查矩陣，而進行LDPC編碼；前記LDPC碼係含有資訊位元與同位位元；前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部；前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示；前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
於本技術的第1送訊裝置及送訊方法中，係基於碼長度N為17280位元、編碼率r為13/16之LDPC碼的檢查矩陣，而進行LDPC編碼。前記LDPC碼係含有資訊位元與同位位元；前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部；前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示；前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
本技術的第1收訊裝置/收訊方法係為，一種收訊裝置/收訊方法，係具備：解碼部/步驟，係將從藉由送訊方法所被發送過來之資料所得出的LDPC碼，予以解碼；其中，前記送訊方法係具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為13/16之LDPC碼的檢查矩陣，而進行LDPC編碼；前記LDPC碼係含有資訊位元與同位位元；前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部；前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示；前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
於本技術的第1收訊裝置及收訊方法中，從藉由第1送訊方法所被發送過來之資料所得出的前記LDPC碼，係被解碼。
本技術的第2送訊裝置/送訊方法，係為一種送訊裝置/送訊方法，係具備：編碼部/步驟，係基於碼長度N為17280位元、編碼率r為14/16之LDPC碼的檢查矩陣，而進行LDPC編碼；前記LDPC碼係含有資訊位元與同位位元；前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部；前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示；前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
於本技術的第2送訊裝置及送訊方法中，係基於碼長度N為17280位元、編碼率r為14/16之LDPC碼的檢查矩陣，而進行LDPC編碼。前記LDPC碼係含有資訊位元與同位位元；前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部；前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示；前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
本技術的第2收訊裝置/收訊方法係為，一種收訊裝置/收訊方法，係具備：解碼部/步驟，係將從藉由送訊方法所被發送過來之資料所得出的LDPC碼，予以解碼；其中，前記送訊方法係具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為14/16之LDPC碼的檢查矩陣，而進行LDPC編碼；前記LDPC碼係含有資訊位元與同位位元；前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部；前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示；前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
於本技術的第2收訊裝置及收訊方法中，從藉由第2送訊方法所被發送過來之資料所得出的前記LDPC碼，係被解碼。
此外，送訊裝置或收訊裝置係亦可為獨立的裝置，亦可為構成1個裝置的內部區塊。 [發明效果]
若依據本技術，則在使用到LDPC碼的資料傳輸中，能夠確保良好的通訊品質。
此外，並非一定限定於這裡所記載的效果，亦可為本揭露中所記載之任一效果。
以下說明本技術之實施形態，但在此之前，先說明LDPC碼。
＜LDPC碼＞
此外，LDPC碼係為線性碼，並不一定要為2元，但此處是假設為2元來做說明。
LDPC碼，係定義該LDPC碼的檢查矩陣(parity check matrix)係為稀疏矩陣，為其最大的特徵。此處，所謂的稀疏矩陣，係矩陣的元素的"1"之個數係為非常少的矩陣(大部分的元素係為0的矩陣)。
圖1係為LDPC碼的檢查矩陣H之例子的圖示。
在圖1的檢查矩陣H中，各列的權重(列權重)("1"之數量)(weight)係為"3"，且各行的權重(行權重)係為"6"。
在LDPC碼所致之編碼(LDPC編碼)中，例如，基於檢查矩陣H而生成生成矩陣G，藉由將該生成矩陣G對2元之資訊位元進行乘算，而生成碼字(LDPC碼)。
具體而言，進行LDPC編碼的編碼裝置係首先算出，與檢查矩陣H的轉置矩陣HT 之間，式GHT =0為成立的生成矩陣G。此處，若生成矩陣G是K×N矩陣的情況下，則編碼裝置係對生成矩陣G乘算由K位元所成之資訊位元之位元列(向量u)，生成由N位元所成之碼字c(=uG)。該已被編碼裝置所生成的碼字(LDPC碼)，係透過所定之通訊路而於收訊側中被接收。
LDPC碼之解碼，係可藉由Gallager所提案的一種稱為機率解碼(Probabilistic Decoding)的演算法，在由可變節點(variable node(亦稱為訊息節點(message node)))、和檢查節點(check node)所成的，所謂的二分圖(Tanner graph)上，藉由機率傳播(belief propagation)所致之訊息傳遞演算法而進行之。此處，以下適宜將可變節點與檢查節點，簡稱為節點。
圖2係圖示LDPC碼之解碼之程序的流程圖。
此外，以下，適宜將收訊側所接收到的LDPC碼(1碼字)的第i個碼位元的，值的像是"0"的程度，以對數似然比(log likelihood ratio)所表現而成的實數值(收訊LLR)，亦稱作收訊值u0i 。又，令從檢查節點所被輸出之訊息為uj ，令從可變節點所被輸出之訊息為vi 。
首先，於LDPC碼之解碼中，係如圖2所示，於步驟S11中，LDPC碼係被接收，訊息(檢查節點訊息)uj 係被初期化成"0"，同時，將作為重複處理之計數器的取整數的變數k初期化成"0"，前進至步驟S12。於步驟S12中，基於接收LDPC碼而得的收訊值u0i ，進行式(1)所示的演算(可變節點演算)而求出訊息(可變節點訊息)vi ，然後，基於該訊息vi ，進行式(2)所示的演算(檢查節點演算)而求出訊息uj 。
此處，式(1)與式(2)中的dv 與dc ，係分別為，表示檢查矩陣H之縱方向(列)與橫方向(行)的"1"之個數的可被任意選擇的參數。例如，對如圖1所示的列權重為3，且行權重為6的檢查矩陣H的LDPC碼((3,6)LDPC碼)的情況下，則dv =3, dc =6。
此外，式(1)的可變節點演算，及(2)的檢查節點演算中，係分別，不把從欲輸出訊息的分枝(edge)(可變節點與檢查節點所連結而成的線)所被輸入的訊息視為演算的對象，因此演算的範圍係為1至dv -1或1至dc -1。又，式(2)的檢查節點演算，實際上係預先作成以對2輸入v1 , v2 的1輸出而被定義的式(3)所示的函數R(v1 ,v2 )的表，將其如式(4)所示般地連續性(遞迴性)地使用，而進行之。
在步驟S12中，變數k係被進一步地增值"1"，前進至步驟S13。在步驟S13中，判定變數k是否大於所定之重複解碼次數C。於步驟S13中，若判定為變數k不大於C，則回到步驟S12，以下重複同樣的處理。
又，於步驟S13中，若判定為變數k大於C，則前進至步驟S14，藉由進行式(5)所示的演算而求出作為最終輸出之解碼結果的訊息vi 並輸出之，結束LDPC碼之解碼處理。
此處，式(5)的演算，係和式(1)的可變節點演算不同，是使用從連接著可變節點的所有分枝所送來的訊息uj 而被進行。
圖3係為(3,6)LDPC碼(編碼率1/2，碼長度12)的檢查矩陣H之例子的圖示。
在圖3的檢查矩陣H中，係和圖1同樣地，列的權重為3，行的權重為6。
圖4係為圖3的檢查矩陣H的二分圖的圖示。
此處，於圖4中，以加號"+"所代表的係為檢查節點，以等號"="所代表的係為可變節點。檢查節點與可變節點，係分別對應於檢查矩陣H的行與列。檢查節點與可變節點之間的連結線，係為分枝(edge)，相當於檢查矩陣的元素的"1"。
亦即，若檢查矩陣之第j行第i列之元素為1，則在圖4中，從上起算第i個可變節點("="之節點)，與從上起算第j個檢查節點("+"之節點)，係藉由分枝而被連接。分枝係表示，可變節點所對應之碼位元，具有檢查節點所對應之限制條件。
在LDPC碼之解碼方法的和積演算法(Sum Product Algorithm)中，可變節點演算與檢查節點演算係被重複進行。
圖5係為可變節點中所進行的可變節點演算的圖示。
在可變節點中，所欲計算的分枝所對應之訊息vi ，係藉由從可變節點上所連接的剩餘之分枝而來的訊息u1 及u2 ，與使用了收訊值u0i 的式(1)的可變節點演算，而被求出。其他分枝所對應之訊息也同樣地被求出。
圖6係為檢查節點中所進行的檢查節點演算的圖示。
此處，式(2)的檢查節點演算，係可使用式a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)之關係，而改寫成式(6)。其中，sign(x)係在x≧0時為1，x＜0時為-1。
x≧0時，若將函數φ(x)，定義成式φ(x)=ln(tanh(x/2))，則式φ-1 (x)=2tanh-1 (e-x )會成立，因此式(6)係可變形成式(7)。
在檢查節點中，式(2)的檢查節點演算，依照式(7)而被進行。
亦即，檢查節點中，如圖6所示，所欲計算的分枝所對應之訊息uj ，係藉由使用了從檢查節點上所連接的剩餘之分枝而來的訊息v1 ,v2 ,v3 ,v4 ,v5 的式(7)的檢查節點演算，而被求出。其他分枝所對應之訊息也同樣地被求出。
此外，式(7)的函數φ(x)，係可用式φ(x)=ln((ex +1)/(ex -1))來表示，x＞0時，φ(x)=φ-1 (x)。將函數φ(x)及φ-1 (x)實作至硬體之際，係有使用LUT(Look Up Table)而被實作的情況，但兩者皆為相同的LUT。
＜適用了本技術的傳輸系統之構成例＞
圖7係為適用了本技術的傳輸系統(所謂系統，係指複數個裝置做邏輯性集合而成的物，至於各構成之裝置是否位於同一框體中則在所不問)之一實施形態之構成例的圖示。
於圖7中，傳輸系統，係由送訊裝置11和收訊裝置12所構成。
送訊裝置11係進行例如，電視播送的節目等之送訊(播送)(傳輸)。亦即，送訊裝置11係例如，將作為節目的影像資料或聲音資料等的，屬於送訊之對象的對象資料，編碼成LDPC碼，並透過例如衛星線路、或地表波、纜線(有線線路)等之通訊路13而發送。
收訊裝置12，係將從送訊裝置11透過通訊路13而被發送過來的LDPC碼予以接收，解碼成對象資料並輸出。
此處，圖7的傳輸系統中所被使用的LDPC碼，係在AWGN(Additive White Gaussian Noise)通訊路中發揮極高的能力，為人所知。
另一方面，在通訊路13中，會發生叢發(burst)錯誤或擦除(erasure)。例如，尤其是，當通訊路13是地表波的情況下，在OFDM(Orthogonal Frequency Division Multiplexing)系統中，在D/U(Desired to Undesired Ratio)為0dB(Undesired=echo之功率係與Desired=主要路徑之功率相等)的多重路徑環境下，隨應於回音(echo)(主要路徑以外之路徑)的延遲(delay)，特定的符元之功率有時候會變成0(erasure)。
又，顫動(flutter)(延遲為0且都卜勒(doppler)頻率所作用的echo會被加算的通訊路)中也是，在D/U為0dB的情況下，隨著都卜勒頻率，會發生特定之時刻的OFDM的符元全體之功率都變成0(erasure)的情況。
再者，隨著收訊裝置12側的，接收從送訊裝置11而來之訊號的天線等之收訊部(未圖示)到收訊裝置12為止的配線之狀況、或因為收訊裝置12之電源的不穩定性，有時候會發生叢發錯誤。
另一方面，在LDPC碼之解碼中，係於檢查矩陣H的列，乃至於LDPC碼之碼位元所對應之可變節點上，如圖5所示，伴隨著LDPC碼之碼位元(之收訊值u0i )之加算而進行式(1)的可變節點演算，因此若該可變節點演算中所使用的碼位元發生錯誤，則求出的訊息之精度會降低。
然後，在LDPC碼之解碼中，係於檢查節點上，會使用該檢查節點上所連接的可變節點中所求出的訊息，進行式(7)的檢查節點演算，因此所連接的複數個可變節點(所對應之LDPC碼之碼位元)同時發生錯誤(包含擦除)的檢查節點之數量若變多，則解碼的性能就會劣化。
亦即，例如，檢查節點，係若該檢查節點上所連接的可變節點的2個以上同時發生擦除，則在全部可變節點中，會送回值為0的機率與為1的機率係為等機率之訊息。此情況下，送回等機率之訊息的檢查節點，係無法對1次的解碼處理(1組的可變節點演算及檢查節點演算)做出貢獻，其結果為，解碼處理的重複次數需要變多，解碼的性能會劣化，再者，進行LDPC碼之解碼的收訊裝置12的消耗電力會增大。
於是，在圖7的傳輸系統中，可一面維持在AWGN通訊路(AWGN通道)中的性能，同時可提升對叢發錯誤或擦除之耐性。
＜送訊裝置11之構成例＞
圖8係為圖7的送訊裝置11之構成例的區塊圖。
在送訊裝置11中，作為對象資料的1個以上之輸入串流(Input Streams)，係被供給至模式適應/多工器(Mode Adaptation/Multiplexer)111。
模式適應/多工器111，係因應需要而進行模式選擇、及被供給至此的1個以上之輸入串流的多工化等之處理，將其結果所得之資料，供給至補整器(padder)112。
補整器112，係對來自模式適應/多工器111之資料，進行必要的補零(Null之插入)，將其結果所得之資料，供給至BB拌碼器(BB Scrambler)113。
BB拌碼器113，係對來自補整器112之資料，實施BB拌碼(Base-Band Scrambling)，將其結果所得之資料，供給至BCH編碼器(BCH encoder)114。
BCH編碼器114，係將來自BB拌碼器113之資料進行BCH編碼，將其結果所得之資料，當作身為LDPC編碼之對象的LDPC對象資料，供給至LDPC編碼器(LDPC encoder)115。
LDPC編碼器115(編碼部)，係針對來自BCH編碼器114的LDPC對象資料，依照例如LDPC碼之同位位元所對應之部分也就是同位矩陣係為階梯(dual diagonal)結構的檢查矩陣等而進行LDPC編碼，輸出把LDPC對象資料當作資訊位元的LDPC碼。
亦即，LDPC編碼器115係進行，將LDPC對象資料，編碼成例如DVB-S.2、或DVB-T.2、DVB-C.2、ATSC3.0等之所定之規格中所被規定的(對應於檢查矩陣的)LDPC碼、其他LDPC碼的LDPC編碼，將其結果所得之LDPC碼予以輸出。
此處，DVB-S.2或ATSC3.0之規格中所被規定的LDPC碼，係為IRA(Irregular Repeat Accumulate)碼，其LDPC碼的檢查矩陣中的同位矩陣(之一部分或全部)，係呈階梯結構。關於同位矩陣、及階梯結構，係於後述。又，關於IRA碼係被記載在例如，"Irregular Repeat-Accumulate Codes," H. Jin, A. Khandekar, and R. J. McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp. 1-8, Sept. 2000。
LDPC編碼器115所輸出的LDPC碼，係被供給至位元交錯器(Bit Interleaver)116。
位元交錯器116，係針對來自LDPC編碼器115之LDPC碼，進行後述的位元交錯，將該位元交錯後的LDPC碼，供給至對映器(Mapper)117。
對映器117，係來自位元交錯器116之LDPC碼，以該LDPC碼的1位元以上之碼位元的單位(符元單位)，對映至表示正交調變之1個符元的訊號點而進行正交調變(多值調變)。
亦即，對映器117，係將來自位元交錯器116之LDPC碼對映至，藉由表示與載波同相之I成分的I軸、表示與載波正交之Q成分的Q軸而被規定的IQ平面也就是星座上的，隨著進行LDPC碼之正交調變的調變方式而定的訊號點，而進行正交調變。
對映器117中所進行的正交調變之調變方式中所使用的星座的訊號點之數量若為2m 個的情況，則將LDPC碼的m位元之碼位元，當作符元(1符元)，在對映器117中，來自位元交錯器116之LDPC碼，係以符元單位，而被對映至2m 個訊號點之中的，表示符元的訊號點。
此處，作為對映器117中所進行的正交調變之調變方式係為例如DVB-S.2或ATSC3.0之規格等中所被規定的調變方式、其他調變方式，亦即，係有例如：BPSK(Binary Phase Shift Keying)、或QPSK(Quadrature Phase Shift Keying)、8PSK(Phase-Shift Keying)、16APSK (Amplitude Phase-Shift Keying)、32APSK、16QAM (Quadrature Amplitude Modulation)、16QAM、64QAM、256QAM、1024QAM、4096QAM、4PAM(Pulse Amplitude Modulation)等。於對映器117中，要進行哪一種調變方式所致之正交調變，係例如依照送訊裝置11的運作者之操作等，而被事前設定。
藉由對映器117中的處理所得之資料(將符元對映至訊號點而成的對映結果)，係被供給至時間交錯器(Time Interleaver)118。
時間交錯器118，係針對來自對映器117之資料，進行符元單位的時間交錯(時間方向之交錯)，將其結果所得之資料，供給至SISO/MISO編碼器(SISO/MISO (Single Input Single Output/Multiple Input Single Output) encoder)119。
SISO/MISO編碼器119，係對來自時間交錯器118之資料，實施時空間編碼，供給至頻率交錯器(Frequency Interleaver)120。
頻率交錯器120，係針對來自SISO/MISO編碼器119之資料，進行符元單位的頻率交錯(頻率方向之交錯)，供給至訊框建構器/資源分配部(Frame Builder & Resource Allocation)131。
另一方面，對BCH編碼器121係供給有例如，BB訊令(Base Band Signalling)(BB Header)等之傳輸控制用的控制資料(signalling)。
BCH編碼器121，係將被供給至此的控制資料，與BCH編碼器114同樣地進行BCH編碼，將其結果所得之資料，供給至LDPC編碼器122。
LDPC編碼器122，係將來自BCH編碼器121之資料，當作LDPC對象資料，與LDPC編碼器115同樣地進行LDPC編碼，將其結果所得之LDPC碼，供給至對映器123。
對映器123，係和對映器117同樣地，將來自LDPC編碼器122之LDPC碼，以該LDPC碼的1位元以上之碼位元的單位(符元單位)，對映至表示正交調變之1個符元的訊號點而進行正交調變，將其結果所得之資料，供給至頻率交錯器124。
頻率交錯器124，係和頻率交錯器120同樣地，針對來自對映器123之資料，進行符元單位的頻率交錯，供給至訊框建構器/資源分配部131。
訊框建構器/資源分配部131，係在來自頻率交錯器120及124之資料(符元)的必要之位置，插入導頻(Pilot)之符元，從其結果所得之資料(符元)，構成由所定數量之符元所構成的訊框(例如PL(Physical Layer)訊框、或T2訊框、C2訊框等)，供給至OFDM生成部(OFDM generation)132。
OFDM生成部132，係從來自訊框建構器/資源分配部131之訊框，生成對應於該訊框的OFDM訊號，透過通訊路13(圖7)而予以發送。
此外，送訊裝置11係亦可例如，不設置：時間交錯器118、SISO/MISO編碼器119、頻率交錯器120、及頻率交錯器124等，圖8中所圖示的區塊之一部分而構成。
＜位元交錯器116之構成例＞
圖9係圖8的位元交錯器116之構成例的區塊圖。
位元交錯器116，係具有將資料進行交錯之機能，是由：同位交錯器(Parity Interleaver)23、群組式交錯器(Group-Wise Interleaver)24、及區塊交錯器(Block Interleaver)25所構成。
同位交錯器23，係將來自LDPC編碼器115的LDPC碼之同位位元，進行對其他同位位元之位置做交錯的同位交錯，將該同位交錯後的LDPC碼，供給至群組式交錯器24。
群組式交錯器24，係針對來自同位交錯器23的LDPC碼，進行群組式交錯，將該群組式交錯後的LDPC碼，供給至區塊交錯器25。
此處，在群組式交錯中，係將1碼份的LDPC碼，從其開頭起，區分成和後述的平行因子P相等的360位元單位，將該1區分的360位元，視為位元群組，來自同位交錯器23的LDPC碼，係以位元群組單位而被交錯。
在進行群組式交錯的情況下，相較於不進行群組式交錯的情況，可改善錯誤率，其結果為，於資料傳輸中，可確保良好的通訊品質。
區塊交錯器25，係藉由進行將來自群組式交錯器24的LDPC碼予以逆多工化所需之區塊交錯，例如，將1碼份的LDPC碼，符元化成為對映之單位也就是m位元的符元，並供給至對映器117(圖8)。
此處，在區塊交錯中，例如，在縱列(column)(縱)方向上將所定之位元數加以記憶的作為記憶領域之縱列，是對於在橫行(row)(橫)方向上，排列了相等於符元之位元數m之數量的記憶領域，有來自群組式交錯器24的LDPC碼，是在縱列方向上被寫入，在橫行方向上被讀出，藉此，LDPC碼係被符元化成為m位元的符元。
＜LDPC碼的檢查矩陣＞
圖10係圖8的LDPC編碼器115中被使用於LDPC編碼的檢查矩陣H之例子的圖示。
檢查矩陣H，係為LDGM(Low-Density Generation Matrix)結構，藉由LDPC碼的碼位元之中的，資訊位元所對應之部分的資訊矩陣HA 、與同位位元所對應之同位矩陣HT ，而可用式H=[HA ｜HT ](將資訊矩陣HA 之元素視為左側之元素，將同位矩陣HT 之元素視為右側之元素的矩陣)加以表示。
此處，將1碼的LDPC碼(1碼字)的碼位元之中的資訊位元之位元數、與同位位元之位元數，分別稱為資訊長度K、與同位長度M，同時，將1個(1碼字)的LDPC碼之碼位元之位元數，稱為碼長度N(=K+M)。
針對某個碼長度N之LDPC碼的資訊長度K與同位長度M，係藉由編碼率而決定。又，檢查矩陣H，係行×列為M×N之矩陣(M行N列之矩陣)。然後，資訊矩陣HA ，係為M×K之矩陣，同位矩陣HT ，係為M×M之矩陣。
圖11係圖8的LDPC編碼器115中被使用於LDPC編碼的檢查矩陣H的同位矩陣HT 之例子的圖示。
作為LDPC編碼器115中被使用於LDPC編碼的檢查矩陣H的同位矩陣HT 係可採用例如，與DVB-T.2等之規格中所被規定的LDPC碼的檢查矩陣H相同的同位矩陣HT 。
DVB-T.2等之規格中所被規定的LDPC碼的檢查矩陣H的同位矩陣HT ，係如圖11所示，1個元素，是以所謂階梯狀而做排列的階梯結構之矩陣(lower bidiagonal matrix)。同位矩陣HT 之行權重，關於第1行係為1，關於剩餘的全部的行皆為2。又，列權重，關於最後之1列係為1，關於剩餘的全部的列皆為2。
如以上，同位矩陣HT 是呈階梯結構的檢查矩陣H之LDPC碼，係使用該檢查矩陣H，就可容易地生成。
亦即，將LDPC碼(1碼字)，以行向量c來表示，同時，將該行向量轉置所得的列向量，表示成cT 。又，將LDPC碼也就是行向量c之中的資訊位元之部分，以行向量A來表示，同時，將同位位元之部分，以行向量T來表示。
此情況下，行向量c，係藉由作為資訊位元的行向量A、與作為同位位元的行向量T，而可以用式c =[A|T](將行向量A之元素視為左側之元素，將行向量T之元素視為右側之元素的行向量)來表示。
檢查矩陣H、與作為LDPC碼的行向量c=[A|T]，係必須要滿足式HcT =0，將滿足所述式HcT =0的行向量c=[A|T]予以構成的作為同位位元的行向量T，係在檢查矩陣H=[HA |HT ]的同位矩陣HT ，是呈現圖11所示的階梯結構的情況下，則從式HcT =0中的列向量HcT 之第1行之元素起，依序將各行之元素逐一變成0，藉此就可逐次(依序)地加以求出。
圖12係DVB-T.2等之規格中所被規定的LDPC碼的檢查矩陣H的說明圖。
關於從DVB-T.2等之規格中所被規定的LDPC碼的檢查矩陣H之第1列而來的KX列，係列權重為X，關於其後的K3列，係列權重為3，關於其後的M-1列，係列權重為2，關於最後的1列，係列權重為1。
此處，KX+K3+M-1+1，係等於碼長度N。
圖13係為DVB-T.2等之規格中所被規定的LDPC碼之關於各編碼率r的，列數KX、K3、及M、以及列權重X的圖示。
在DVB-T.2等之規格中，係被規定有64800位元與16200位元之碼長度N的LDPC碼。
然後，針對碼長度N為64800位元的LDPC碼，係規定有11個編碼率(nominal rate)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9、及9/10，針對碼長度N為16200位元的LDPC碼，係規定有10個編碼率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、及8/9。
此處，以下，將64800位元的碼長度N，稱作64k位元，將16200位元的碼長度N，稱作16k位元。
關於LDPC碼係有，檢查矩陣H之列權重越大的列所對應之碼位元，錯誤率越低之傾向。
在圖12及圖13所示的，DVB-T.2等之規格中所被規定的檢查矩陣H中，越靠近開頭側(左側)的列，列權重會有越大之傾向，因此，關於該檢查矩陣H所對應之LDPC碼係有，越靠開頭之碼位元，對錯誤就越強(對錯誤較具耐性)，越靠近尾端的碼位元，對錯誤就越弱的傾向。
＜同位交錯＞
參照圖14至圖16，說明圖9的同位交錯器23所致之同位交錯。
圖14係為LDPC碼的檢查矩陣的二分圖(之一部分)之例子的圖示。
檢查節點，係如圖14所示，該檢查節點上所連接的可變節點(所對應之碼位元)的2個等之複數若同時成為擦除等之錯誤，則對該檢查節點上所連接的全部可變節點，會回覆值為0的機率與為1的機率係為等機率之訊息。因此，同一檢查節點上所連接的複數個可變節點若同時成為擦除等，則解碼之性能會劣化。
可是，圖8的LDPC編碼器115所輸出的LDPC碼係例如，與DVB-T.2等之規格中所被規定的LDPC碼同樣地，係為IRA碼，檢查矩陣H的同位矩陣HT ，係如圖11所示，是呈階梯結構。
圖15係為，如圖11所示，呈階梯結構的同位矩陣HT 、和對應於該同位矩陣HT 的二分圖之例子的圖示。
圖15的A係表示呈階梯結構的同位矩陣HT 之例子，圖15的B係表示圖15的A的同位矩陣HT 所對應之二分圖。
在呈階梯結構的同位矩陣HT 中，係於各行中，1之元素係為相鄰(第1行除外)。因此，於同位矩陣HT 的二分圖中，同位矩陣HT 之值為1的相鄰的2個元素的列所對應的，相鄰的2個可變節點，係被連接至同一檢查節點。
因此，若因為叢發錯誤或擦除等，導致上述的相鄰之2個可變節點所對應之同位位元同時都變成錯誤，則該變成錯誤的2個同位位元所對應之2個可變節點(使用同位位元而可求出訊息的可變節點)上所連接的檢查節點，係會將值為0的機率與為1的機率係為等機率之訊息，回覆給該檢查節點上所連接的可變節點，因此解碼的性能會劣化。然後，若叢發長度(連續發生錯誤的同位位元之位元數)變大，則回覆等機率之訊息的檢查節點會增加，解碼的性能就會更加劣化。
於是，同位交錯器23(圖9)，係為了防止上述的解碼性能之劣化，而進行將來自LDPC編碼器115的，LDPC碼之同位位元，對其他同位位元之位置做交錯的同位交錯。
圖16係圖9的同位交錯器23所進行的同位交錯後的LDPC碼所對應之檢查矩陣H的同位矩陣HT 的圖示。
此處，LDPC編碼器115所輸出的LDPC碼所對應之檢查矩陣H之資訊矩陣HA ，係和DVB-T.2等之規格中所被規定的LDPC碼所對應之檢查矩陣H之資訊矩陣同樣地，係為巡迴結構。
所謂巡迴結構係指，某個列是與將其他列做循環位移而成者為一致的結構，也包含例如：每P列地，該P列之各行的1之位置，是將該P列的最初之列，以與將同位長度M進行除算所得的值q成比例的值等的所定之值，在列方向上做了循環位移的位置的結構。以下，適宜將巡迴結構中的P列，稱作平行因子。
作為DVB-T.2等之規格中所被規定的LDPC碼，係如圖12及圖13所說明，係有碼長度N為64800位元與16200位元的2種類之LDPC碼，關於該2種類之LDPC碼之任一者，平行因子P是被規定成，同位長度M的因數之中的，1與M除外的因數之1個，也就是360。
又，同位長度M，係使用隨著編碼率而不同的值q，係為以式M=q×P=q×360所表示的質數以外之值。因此，值q，也是和平行因子P同樣地，同位長度M的因數之中的，1與M除外的因數的另外1個，將同位長度M，除以平行因子P，而被獲得(同位長度M之因數也就是P及q之積，係為同位長度M)。
同位交錯器23，係如上述，令資訊長度為K，又，令0以上且未滿P之整數為x，同時，令0以上且未滿q之整數為y，則作為同位交錯，是將N位元的LDPC碼的碼位元之中的，第K+qx+y+1個碼位元，對第K+Py+x+1個碼位元之位置，進行交錯。
第K+qx+y+1個碼位元、及第K+Py+x+1個碼位元，係皆為第K+1個以後的碼位元，因此係為同位位元，因此，隨著同位交錯，LDPC碼的同位位元之位置會被移動。
若依據如此的同位交錯，則同一檢查節點上所被連接的可變節點(所對應之同位位元)，係會遠離達平行因子P，亦即，此處係遠離達360位元，因此若叢發長度為未滿360位元，則可避免同一檢查節點上所連接的可變節點會複數同時發生錯誤的事態，其結果為，可改善對叢發錯誤的耐性。
此外，將第K+qx+y+1個碼位元，對第K+Py+x+1個碼位元之位置做交錯的同位交錯後的LDPC碼，係與將原本的檢查矩陣H的，第K+qx+y+1列，置換成第K+Py+x+1列，進行如此列置換所得的檢查矩陣(以下亦稱作轉換檢查矩陣)的LDPC碼一致。
又，在轉換檢查矩陣的同位矩陣中，係如圖16所示，會出現以P列(圖16中係為360列)為單位的擬似巡迴結構。
此處，所謂擬似巡迴結構係意味著，除了一部分以外其餘部分是呈現巡迴結構的結構。
對於DVB-T.2等之規格中所被規定的LDPC碼的檢查矩陣，實施相當於同位交錯的列置換所得的轉換檢查矩陣，係在轉換檢查矩陣之右上角部分的360行×360列之部分(後述的位移矩陣)，只少了1個1之元素(變成0之元素)，就這點來說，其並非(完全的)巡迴結構，而是成為所謂的擬似巡迴結構。
LDPC編碼器115所輸出的LDPC碼的檢查矩陣所相對的轉換檢查矩陣，係例如，與DVB-T.2等之規格中所被規定的LDPC碼的檢查矩陣所相對的轉換檢查矩陣同樣地，是呈擬似巡迴結構。
此外，圖16的轉換檢查矩陣，係對原本的檢查矩陣H，除了實施相當於同位交錯的列置換以外，還實施了，用來使轉換檢查矩陣，變成由後述的構成矩陣所構成所需之行的置換(行置換)，而成的矩陣。
圖17係圖8的LDPC編碼器115、位元交錯器116、及對映器117中所被進行之處理的說明用流程圖。
LDPC編碼器115，係等待從BCH編碼器114，被供給LDPC對象資料，於步驟S101中，將LDPC對象資料，編碼成LDPC碼，將該LDPC碼，供給至位元交錯器116，處理係前進至步驟S102。
位元交錯器116，係於步驟S102中，以來自LDPC編碼器115的LDPC碼為對象，進行位元交錯，將藉由該位元交錯所得的符元，供給至對映器117，處理係前進至步驟S103。
亦即，在步驟S102中，係於位元交錯器116(圖9)中，同位交錯器23以，來自LDPC編碼器115的LDPC碼為對象，進行同位交錯，將該同位交錯後的LDPC碼，供給至群組式交錯器24。
群組式交錯器24，係以來自同位交錯器23的LDPC碼為對象，進行群組式交錯，供給至區塊交錯器25。
區塊交錯器25，係以群組式交錯器24所做的群組式交錯後的LDPC碼為對象，進行區塊交錯，將其結果所得之m位元的符元，供給至對映器117。
對映器117，係於步驟S103中，將來自區塊交錯器25的符元，對映至由對映器117中所進行的正交調變之調變方式而決定的2m 個訊號點之任一者而進行正交調變，將其結果所得之資料，供給至時間交錯器118。
如以上，藉由進行同位交錯、或群組式交錯，可以改善將LDPC碼的複數個碼位元當作1個符元而予以發送時的錯誤率。
此處，在圖9中，為了說明的方便，而將進行同位交錯的區塊也就是同位交錯器23、與進行群組式交錯的區塊也就是群組式交錯器24，畫成個別地構成，但同位交錯器23與群組式交錯器24係亦可為一體地構成。
亦即，同位交錯、與群組式交錯，係都是可藉由對記憶體的碼位元之寫入、及讀出而進行，可藉由將進行碼位元之寫入的位址(寫入位址)，轉換成進行碼位元之讀出的位址(讀出位址)的矩陣來表示。
因此，若事前求出表示同位交錯的矩陣、與表示群組式交錯的矩陣進行乘算所得的矩陣，則藉由這些矩陣，將碼位元進行轉換，就可進行同位交錯，然後，還可獲得將該同位交錯後的LDPC碼進行了群組式交錯之結果。
又，除了同位交錯器23與群組式交錯器24以外，區塊交錯器25，也可一體地構成。
亦即，區塊交錯器25中所進行的區塊交錯也是可以藉由，將記憶LDPC碼的記憶體之寫入位址，轉換成讀出位址的矩陣，而加以表示。
因此，若事前求出將表示同位交錯的矩陣、表示群組式交錯的矩陣、及表示區塊交錯的矩陣進行乘算所得的矩陣，則藉由這些矩陣，就可一口氣進行同位交錯、群組式交錯、及區塊交錯。
此外，同位交錯及群組式交錯之中的一方或量，係亦可不被進行。
＜LDPC編碼器115之構成例＞
圖18係圖8的LDPC編碼器115之構成例的區塊圖。
此外，圖8的LDPC編碼器122，也是被同樣地構成。
如圖12及圖13所說明，在DVB-T.2等之規格中係被規定有，64800位元與16200位元之2種碼長度N的LDPC碼。
然後，針對碼長度N為64800位元的LDPC碼，係規定有11個編碼率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9、及9/10，針對碼長度N為16200位元的LDPC碼，係規定有10個編碼率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、及8/9(圖12及圖13)。
LDPC編碼器115係例如，將如此的碼長度N為64800位元或16200位元之各編碼率的LDPC碼所致之編碼(錯誤訂正編碼)，以按照每一種碼長度N、及每一種編碼率而被準備的檢查矩陣H，就可進行之。
又，LDPC編碼器115，係可依照碼長度N為17280位元以外其他任意碼長度N的，編碼率為2/16、3/16、4/16、5/16、6/16、7/16、8/16、9/16、10/16、11/16、12/16、13/16、14/16的其他任意編碼率r的LDPC碼的檢查矩陣H，來進行LDPC編碼。
LDPC編碼器115，係由編碼處理部601與記憶部602所構成。
編碼處理部601，係由：編碼率設定部611、初期值表讀出部612、檢查矩陣生成部613、資訊位元讀出部614、編碼同位演算部615、及控制部616所構成，進行被供給至LDPC編碼器115的LDPC對象資料之LDPC編碼，將其結果所得之LDPC碼，供給至位元交錯器116(圖8)。
亦即，編碼率設定部611係隨應於例如操作員的操作等，而將LDPC碼之碼長度N或編碼率r，此外還有將LDPC碼予以特定之特定資訊，加以設定。
初期值表讀出部612，係將表示藉由編碼率設定部611所設定之特定資訊而被特定的LDPC碼的檢查矩陣的，後述的檢查矩陣初期值表，從記憶部602予以讀出。
檢查矩陣生成部613，係基於初期值表讀出部612所讀出的檢查矩陣初期值表，而生成檢查矩陣H，並儲存在記憶部602中。例如，檢查矩陣生成部613，係將編碼率設定部611所設定之碼長度N及編碼率r所相應之資訊長度K(=碼長度N-同位長度M)所對應之資訊矩陣HA 的1之元素，朝列方向以每360列(平行因子P)之週期加以配置而生成檢查矩陣H，並儲存在記憶部602中。
資訊位元讀出部614，係從被供給至LDPC編碼器115的LDPC對象資料中，讀出(抽出)資訊長度K份的資訊位元。
編碼同位演算部615，係將檢查矩陣生成部613所生成的檢查矩陣H，從記憶部602予以讀出，使用該檢查矩陣H，將針對資訊位元讀出部614所讀出之資訊位元的同位位元，基於所定之式子而予以算出，藉此而生成碼字(LDPC碼)。
控制部616，係控制構成編碼處理部601的各區塊。
記憶部602中係記憶有，例如：針對64800位元或16200位元等之各個碼長度N的，圖12及圖13所示的複數編碼率等所分別對應之複數檢查矩陣初期值表、或針對碼長度N為17280位元的，編碼率為2/16、3/16、4/16、5/16、6/16、7/16、8/16、9/16、10/16、11/16、12/16、13/16、14/16所分別對應的檢查矩陣初期值表、其他任意碼長度N、且任意編碼率r的LDPC碼的檢查矩陣H的檢查矩陣初期值表。又，記憶部602，係將編碼處理部601之處理上所必須的資料，予以暫時記憶。
圖19係為圖18的LDPC編碼器115之處理之例子的說明用流程圖。
於步驟S201中，編碼率設定部611，係將進行LDPC編碼的碼長度N及編碼率r、其他的將LDPC碼予以特定之特定資訊，加以設定。
於步驟S202中，初期值表讀出部612，係將藉由作為已被編碼率設定部611所設定之特定資訊的碼長度N及編碼率r等而被特定的，已被預先決定之檢查矩陣初期值表，從記憶部602予以讀出。
於步驟S203中，檢查矩陣生成部613，係使用初期值表讀出部612從記憶部602所讀出的檢查矩陣初期值表，求出(生成)已被編碼率設定部611所設定之碼長度N及編碼率r的LDPC碼的檢查矩陣H，供給至記憶部602並儲存之。
於步驟S204中，資訊位元讀出部614，係從被供給至LDPC編碼器115的LDPC對象資料，將已被編碼率設定部611所設定之碼長度N及編碼率r所對應之資訊長度K(=N×r)之資訊位元予以讀出，並且，將檢查矩陣生成部613所求出的檢查矩陣H，從記憶部602予以讀出，供給至編碼同位演算部615。
於步驟S205中，編碼同位演算部615，係使用來自資訊位元讀出部614的資訊位元與檢查矩陣H，依序演算出滿足式(8)的碼字c之同位位元。
式(8)中，c係表示作為碼字(LDPC碼)的行向量，cT 係表示行向量c的轉置。
此處，如上述，將作為LDPC碼(1碼字)的行向量c之中的資訊位元之部分，以行向量A來表示，同時，將同位位元之部分，以行向量T來表示的情況下，則行向量c，係可藉由作為資訊位元的行向量A、與作為同位位元的行向量T，而以式c =[A|T]來表示。
檢查矩陣H、與作為LDPC碼的行向量c=[A|T]，係必須要滿足式HcT =0，將滿足所述式HcT =0的行向量c=[A|T]予以構成的作為同位位元的行向量T，係在檢查矩陣H=[HA |HT ]的同位矩陣HT ，是呈現圖11所示的階梯結構的情況下，則從式HcT =0中的列向量HcT 之第1行之元素起，依序將各行之元素逐一變成0，藉此就可逐次地加以求出。
編碼同位演算部615，係對來自資訊位元讀出部614的資訊位元A，求出同位位元T，將藉由該資訊位元A與同位位元T而被表示的碼字c =[A|T]，當作資訊位元A的LDPC編碼結果而予以輸出。
其後，於步驟S206中，控制部616，係判定LDPC編碼是否結束。於步驟S206中，若判定為不結束LDPC編碼，亦即，例如，還有應做LDPC編碼的LDPC對象資料存在的情況下，則處理係回到步驟S201(或步驟S204)，以下，反覆進行步驟S201(或步驟S204)至S206之處理。
又，於步驟S206中，若判定為要結束LDPC編碼，亦即，例如，沒有應進行LDPC編碼之LDPC對象資料的情況下，則LDPC編碼器115就結束處理。
針對LDPC編碼器115，係可事前準備各式各樣的碼長度N或編碼率r之LDPC碼的(表示檢查矩陣的)檢查矩陣初期值表。在LDPC編碼器115中，係可使用從事前準備的檢查矩陣初期值表所生成之檢查矩陣H，來進行往各式各樣之碼長度N或編碼率r之LDPC碼的LDPC編碼。
＜檢查矩陣初期值表之例子＞
檢查矩陣初期值表係為例如，將檢查矩陣H的，LDPC碼(藉由檢查矩陣H而被定義的LDPC碼)的碼長度N及編碼率r所相應之資訊長度K所對應之資訊矩陣HA (圖10)的1之元素的位置，以每360列(平行因子P)的方式加以表示的表，是針對各碼長度N及各編碼率r的每一檢查矩陣H，而被事前作成。
亦即，檢查矩陣初期值表，係至少將資訊矩陣HA 的1之元素的位置，每360列(平行因子P)地加以表示。
又，在檢查矩陣H中係有：同位矩陣HT 的全部都是呈階梯結構的檢查矩陣，或同位矩陣HT 的一部分是呈階梯結構、剩餘的部分是呈對角矩陣(單位矩陣)的檢查矩陣。
以下，將表示同位矩陣HT 的一部分是呈階梯結構、剩餘的部分是呈對角矩陣的檢查矩陣的檢查矩陣初期值表之表現方式，亦稱作類型A方式。又，將表示同位矩陣HT 的全部都是呈階梯結構的檢查矩陣的檢查矩陣初期值表之表現方式，亦稱作類型B方式。
又，將對於類型A方式的檢查矩陣初期值表所表示的檢查矩陣的LDPC碼，亦稱作類型A碼，將對於類型B方式的檢查矩陣初期值表所表示的檢查矩陣的LDPC碼，亦稱作類型B碼。
「類型A」及「類型B」之稱呼，係為依據ATSC 3.0之規格的稱呼。例如，在ATSC3.0中，類型A碼及類型B碼之雙方都會被採用。
此外，在DVB-T.2等中，係採用類型B碼。
圖20係為類型B方式的檢查矩陣初期值表之例子的圖示。
亦即，圖20係圖示了，DVB-T.2之規格中所被規定的，碼長度N為16200位元的，編碼率(DVB-T.2之表示上的編碼率)r為1/4的類型B碼的(表示檢查矩陣H的)檢查矩陣初期值表。
檢查矩陣生成部613(圖18)，係使用類型B方式的檢查矩陣初期值表，而如以下所示，求出檢查矩陣H。
圖21係為從類型B方式的檢查矩陣初期值表求出檢查矩陣H之方法的說明圖。
亦即，圖21係圖示了，DVB-T.2之規格中所被規定的，碼長度N為16200位元的，編碼率r為2/3的類型B碼的檢查矩陣初期值表。
類型B方式的檢查矩陣初期值表，係將LDPC碼的碼長度N及編碼率r所相應之資訊長度K所對應之資訊矩陣HA 之全體的1之元素的位置，每360列(平行因子P)地加以表示的表，在其第i行，係有檢查矩陣H的第1+360×(i-1)列的1之元素的行號碼(令檢查矩陣H的第1行之行號碼為0時的行號碼)，被排列達到該第1+360×(i-1)列的列所具有的列權重之數量。
此處，類型B方式的檢查矩陣H的，對應於同位長度M的同位矩陣HT (圖10)，係如圖15所示般地被決定成階梯結構，因此若可藉由檢查矩陣初期值表，而可求出對應於資訊長度K的資訊矩陣HA (圖10)，就可求出檢查矩陣H。
類型B方式的檢查矩陣初期值表的行數k+1，係隨著資訊長度K而不同。
資訊長度K、與檢查矩陣初期值表的行數k+1之間，係成立式(9)的關係。
此處，式(9)的360，係為圖16中所說明的平行因子P。
在圖21的檢查矩陣初期值表中，在第1行至第3行中，係排列有13個數值，在第4行至第k+1行(圖21中係為第30行)中，係排列有3個數值。
因此，從圖21的檢查矩陣初期值表所被求出的檢查矩陣H的列權重，係從第1列，到第1+360×(3-1)-1列為止，係為13；從第1+360×(3-1)列，到第K列為止，係為3。
圖21的檢查矩陣初期值表的第1行，係為0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620、2622，這是表示了，於檢查矩陣H的第1列中，行號碼為0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620、2622之行的元素係為1(且其他元素係為0)。
又，圖21的檢查矩陣初期值表的第2行，係為1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358、3108，這是表示了，於檢查矩陣H的第361(=1＋360×(2-1))列中，行號碼為1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358、3108之行的元素係為1。
如以上，檢查矩陣初期值表，係將檢查矩陣H的資訊矩陣HA 的1之元素的位置，每360列地加以表示。
檢查矩陣H的第1+360×(i-1)列以外的列，亦即，從第2+360×(i-1)列、至第360×i列為止的各列，係將藉由檢查矩陣初期值表而決定的第1+360×(i-1)列的1之元素，依照同位長度M而朝下方向(列的下方向)，週期性地做循環位移所配置而成。
亦即，例如，第2+360×(i-1)列，係將第1+360×(i-1)列，朝下方向做M/360(=q)的循環位移而成，接著的第3+360×(i-1)列，係將第1+360×(i-1)列，朝下方向做2×M/360(=2×q)的循環位移而成(將第2+360×(i-1)列，朝下方向做M/360(=q)的循環位移而成)。
現在，將檢查矩陣初期值表的第i行(從上起算第i個)的第j列(從左起算第j個)之數值，以hi,j 來表示，同時，將檢查矩陣H的第w列的，第j個的1之元素的行號碼，以Hw-j 來表示，則檢查矩陣H的第1+360×(i-1)列以外的列也就是第w列的，1之元素的行號碼Hw-j ，係可用式(10)加以求出。
此處，mod(x, y)係意味著，x除以y之後的餘數。
又，P係為上述的平行因子，在本實施形態中係為例如，和DVB-T.2等或ATSC3.0之規格同樣地，為360。再者，q係為，將同位長度M，除以平行因子P(=360)所得到的值M/360。
檢查矩陣生成部613(圖18)，係藉由檢查矩陣初期值表，而將檢查矩陣H的第1+360×(i-1)列的1之元素的行號碼，加以特定。
然後，檢查矩陣生成部613(圖18)，係將檢查矩陣H的第1+360×(i-1)列以外的列也就是第w列的，1之元素的行號碼Hw-j ，依照式(10)而予以求出，生成將以上所得的行號碼之元素設成1的檢查矩陣H。
圖22係為類型A方式的檢查矩陣H的結構的圖示。
類型A方式的檢查矩陣，係由A矩陣、B矩陣、C矩陣、D矩陣、及Z矩陣所構成。
A矩陣係為，藉由所定值M1、與LDPC碼的資訊長度K=碼長度N×編碼率r而被表示的M1行K列的，檢查矩陣H的左上的矩陣。
B矩陣係為，M1行M1列的，A矩陣之右方相鄰的階梯結構之矩陣。
C矩陣係為，N-K-M1行K+M1列的，A矩陣及B矩陣之下方相鄰的矩陣。
D矩陣係為，N-K-M1行N-K-M1列的，C矩陣之右方相鄰的單位矩陣。
Z矩陣係為，M1行N-K-M1列的，B矩陣之右方相鄰的零矩陣(0矩陣)。
如以上的A矩陣至D矩陣、及Z矩陣所構成的類型A方式的檢查矩陣H中，A矩陣、及C矩陣之一部分，係構成了資訊矩陣；B矩陣、C矩陣之剩餘的部分、D矩陣、及Z矩陣，係構成了同位矩陣。
此外，B矩陣係為階梯結構之矩陣，D矩陣係為單位矩陣，因此類型A方式的檢查矩陣H的同位矩陣，係一部分(B矩陣之部分)是階梯結構，剩餘之部分(D矩陣之部分)是對角矩陣(單位矩陣)。
A矩陣及C矩陣，係與類型B方式的檢查矩陣H的資訊矩陣同樣地，係為每平行因子P之列(例如360列)的巡迴結構，類型A方式的檢查矩陣初期值表，係將A矩陣及C矩陣的1之元素的位置每360列地加以表示。
此處，如上述，A矩陣、及C矩陣之一部分，係構成了資訊矩陣，因此將A矩陣及C矩陣的1之元素的位置每360列地加以表示的類型A方式的檢查矩陣初期值表，係至少可將資訊矩陣的1之元素的位置，每360列地加以表示。
此外，類型A方式的檢查矩陣初期值表，係將A矩陣及C矩陣的1之元素的位置每360列地加以表示，因此可將檢查矩陣之一部分(C矩陣的剩餘之部分)的1之元素的位置，每360列地加以表示。
圖23係為類型A方式的檢查矩陣初期值表之例子的圖示。
亦即，圖23係圖示了，表示碼長度N為35位元的，編碼率r為2/7的檢查矩陣H的檢查矩陣初期值表之例子。
類型A方式的檢查矩陣初期值表，係將A矩陣及C矩陣的1之元素的位置，每平行因子P地加以表示的表，在其第i行，係有檢查矩陣H的第1+P×(i-1)列的1之元素的行號碼(令檢查矩陣H的第1行之行號碼為0時的行號碼)，被排列達該第1+P×(i-1)列的列所具有的列權重之數量。
此外，此處係為了簡化說明，而將平行因子P假設為例如5。
關於類型A方式的檢查矩陣H，作為參數，係有M1、M2、Q1、及Q2。
M1(圖22)，係為決定B矩陣之大小的參數，是取平行因子P之倍數的值。藉由調整M1，LDPC碼的性能就會改變，在決定檢查矩陣H，會被調整成所定之值。此處，作為M1，假設採用平行因子P=5之3倍的15。
M2(圖22)係取，從同位長度M，減去M1後的值M-M1。
此處，資訊長度K係為N×r=35×2/7=10，同位長度M係為N-K=35-10=25，因此M2係為M-M1=25-15=10。
Q1，係依照式Q1=M1/P而被求出，係表示A矩陣中的循環位移之位移數(行數)。
亦即，類型A方式的檢查矩陣H的A矩陣的第1+P×(i-1)列以外的列，亦即，從第2+P×(i-1)列至第P×i列為止的各列，係將藉由檢查矩陣初期值表而決定的第1+P×(i-1)列的1之元素，朝下方向(列的下方向)，週期性地做循環位移所配置而成，Q1係表示A矩陣中的該循環位移之位移數。
Q2，係依照式Q2=M2/P而被求出，係表示C矩陣中的循環位移之位移數(行數)。
亦即，類型A方式的檢查矩陣H的C矩陣的第1+P×(i-1)列以外的列，亦即，從第2+P×(i-1)列至第P×i列為止的各列，係將藉由檢查矩陣初期值表而決定的第1+P×(i-1)列的1之元素，朝下方向(列的下方向)，週期性地做循環位移所配置而成，Q2係表示C矩陣中的該循環位移之位移數。
此處，Q1係為M1/P=15/5=3，Q2係為M2/P=10/5=2。
在圖23的檢查矩陣初期值表中，在第1行與第2行中，係排列有3個數值，在第3行至第5行中，係排列有1個數值，若依據所述的數值之排列，則從圖23的檢查矩陣初期值表所被求出的檢查矩陣H的A矩陣及C矩陣之部分的列權重，從第1=1+5×(1-1)列、至第10=5×2列為止，係為3；從第11=1+5×(3-1)列、至第25=5×5列為止，係為1。
亦即，圖23的檢查矩陣初期值表的第1行，係為2、6、18，這是表示了，於檢查矩陣H的第1列中，行號碼為2、6、18之行的元素係為1(且其他元素係為0)。
此處，在目前的情況下，A矩陣(圖22)係為15行10列(M1行K列)之矩陣，C矩陣(圖22)係為10行25列(N-K-M1行K+M1列)之矩陣，因此，檢查矩陣H的行號碼0至14之行，係為A矩陣的行，檢查矩陣H的行號碼15至24之行，係為C矩陣的行。
因此，行號碼為2、6、18之行(以下記載成行#2、#6、#18)之中的，行#2及#6，係為A矩陣的行，行#18，係為C矩陣的行。
圖23的檢查矩陣初期值表的第2行，係為2、10、19，這是表示了，於檢查矩陣H的第6(=1+5×(2-1))列中，行#2、#10、#19的元素係為1。
此處，檢查矩陣H的第6(=1+5×(2-1))列中，行#2、#10、#19之中的，行#2及#10，係為A矩陣的行，行#19，係為C矩陣的行。
圖23的檢查矩陣初期值表的第3行，係為22，這是表示了，於檢查矩陣H的第11(=1+5×(3-1))列中，行#22的元素係為1。
此處，檢查矩陣H的第11(=1+5×(3-1))列中，行#22，係為C矩陣的行。
以下同樣地，圖23的檢查矩陣初期值表的第4行的19，係表示檢查矩陣H的第16(=1+5×(4-1))列中，行#19的元素係為1，圖23的檢查矩陣初期值表的第5行的15，係表示檢查矩陣H的第21(=1+5×(5-1))列中，行#15的元素係為1。
如以上，檢查矩陣初期值表，係將檢查矩陣H的A矩陣及C矩陣的1之元素的位置，每平行因子P=5列地加以表示。
檢查矩陣H的A矩陣及C矩陣的第1+5×(i-1)列以外的列，亦即，從第2+5×(i-1)列、至第5×i列為止的各列，係將藉由檢查矩陣初期值表而決定的第1+5×(i-1)列的1之元素，依照參數Q1及Q2而朝下方向(列的下方向)，週期性地做循環位移所配置而成。
亦即，例如，A矩陣的第2+5×(i-1)列，係將第1+5×(i-1)列，朝下方向做Q1(=3)的循環位移而成，接著的第3+5×(i-1)列，係將第1+5×(i-1)列，朝下方向做2×Q1(=2×3)的循環位移而成(將第2+5×(i-1)列，朝下方向做Q1的循環位移而成)。
又，例如，C矩陣的第2+5×(i-1)列，係將第1+5×(i-1)列，朝下方向做Q2(=2)的循環位移而成，接著的第3+5×(i-1)列，係將第1+5×(i-1)列，朝下方向做2×Q2(=2×2)的循環位移而成(將第2+5×(i-1)列，朝下方向做Q2的循環位移而成)。
圖24係為圖23的從檢查矩陣初期值表所生成之A矩陣的圖示。
在圖24的A矩陣中，依照圖23的檢查矩陣初期值表的第1行，第1(=1+5×(1-1))列的行#2及#6之元素係為1。
然後，從第2(=2+5×(1-1))列至第5(=5+5×(1-1))列為止的各列，係將前一列，做Q1=3的往下方向之循環位移而成。
然後，在圖24的A矩陣中，依照圖23的檢查矩陣初期值表的第2行，第6(=1+5×(2-1))列的行#2及#10之元素係為1。
然後，從第7(=2+5×(2-1))列至第10(=5+5× (2-1))列為止的各列，係將前一列，做Q1=3的往下方向之循環位移而成。
圖25係為B矩陣之同位交錯的圖示。
檢查矩陣生成部613(圖18)，係使用檢查矩陣初期值表，生成A矩陣，在該A矩陣之右鄰，配置階梯結構的B矩陣。然後，檢查矩陣生成部613，係將B矩陣視為同位矩陣，以使得階梯結構的B矩陣之相鄰的1之元素，會在行方向上，遠離達平行因子P=5的方式，進行同位交錯。
圖25係圖示了圖24的B矩陣之同位交錯後的A矩陣及B矩陣。
圖26係為圖23的從檢查矩陣初期值表所生成之C矩陣的圖示。
在圖26的C矩陣中，依照圖23的檢查矩陣初期值表的第1行，檢查矩陣H的第1(=1+5×(1-1))列的行#18之元素係為1。
然後，C矩陣的從第2(=2+5×(1-1))列至第5(=5+5×(1-1))列為止的各列，係將前一列，做Q2=2的往下方向之循環位移而成。
然後，在圖26的C矩陣中，依照圖23的檢查矩陣初期值表的第2行至第5行，檢查矩陣H的第6(=1+5×(2-1))列的行#19、第11(=1+5×(3-1))列的行#22、第16(=1+5×(4-1))列的行#19、及第21(=1+5×(5-1))列的行#15之元素係為1。
然後，從第7(=2+5×(2-1))列至第10(=5+5×(2-1))列為止的各列、從第12(=2+5×(3-1))列至第15(=5+5×(3-1))列為止的各列、從第17(=2+5×(4-1))列至第20(=5+5×(4-1))列為止的各列、及從第22(=2+5×(5-1))列至第25(=5+5×(5-1))列為止的各列，係將前一列，做Q2=2的往下方向之循環位移而成。
檢查矩陣生成部613(圖18)，係使用檢查矩陣初期值表，生成C矩陣，並將該C矩陣，配置在A矩陣及(同位交錯後的)B矩陣之下。
然後，檢查矩陣生成部613，係在B矩陣之右鄰，配置Z矩陣，同時，在C矩陣之右鄰，配置D矩陣，生成圖26所示的檢查矩陣H。
圖27係為D矩陣之同位交錯的圖示。
檢查矩陣生成部613，係在生成了圖26的檢查矩陣H之後，將D矩陣視為同位矩陣，以使得單位矩陣的D矩陣的奇數行與下一個偶數行的1之元素，會在行方向上，遠離達平行因子P=5的方式，進行(只有D矩陣的)同位交錯。
圖27係圖示了，針對圖26的檢查矩陣H，進行了D矩陣之同位交錯後的檢查矩陣H。
LDPC編碼器115(的編碼同位演算部615(圖18))係例如，使用圖27的檢查矩陣H，來進行LDPC編碼(LDPC碼之生成)。
此處，使用圖27的檢查矩陣H而被生成的LDPC碼，係為進行過同位交錯的LDPC碼，因此，關於使用圖27的檢查矩陣H而被生成的LDPC碼，係於同位交錯器23(圖9)中，不需要進行同位交錯。亦即，使用進行過D矩陣之同位交錯後的檢查矩陣H而被生成的LDPC碼，係變成進行過同位交錯的LDPC碼，因此關於所述的LDPC碼，同位交錯器23中的同位交錯，係被略過。
圖28係為，對圖27的檢查矩陣H的B矩陣、C矩陣之一部分(C矩陣之中的，被配置在B矩陣之下的部分)、及D矩陣，進行了作為將同位交錯予以還原之同位去交錯的列置換(column permutation)而成的檢查矩陣H的圖示。
在LDPC編碼器115中，係使用圖28的檢查矩陣H，就可進行LDPC編碼(LDPC碼之生成)。
使用圖28的檢查矩陣H，來進行LDPC編碼的情況下，若依據該LDPC編碼，則可獲得未進行同位交錯的LDPC碼。因此，使用圖28的檢查矩陣H，來進行LDPC編碼的情況下，在同位交錯器23(圖9)中，進行同位交錯。
圖29係為，對圖27的檢查矩陣H，進行了行置換(row permutation)所得的轉換檢查矩陣H的圖示。
轉換檢查矩陣，係如後述，是使用：P×P之單位矩陣、該單位矩陣的1之中有1個以上變成0的準單位矩陣、將單位矩陣或準單位矩陣做了循環位移而成的位移矩陣、單位矩陣、準單位矩陣、或位移矩陣之中的2者以上之和的和矩陣、及P×P之0矩陣之組合，而被表示的矩陣。
藉由將轉換檢查矩陣，使用於LDPC碼之解碼，在LDPC碼的解碼時，如後述，可以採用，將檢查節點演算、及可變節點演算，同時進行P個的架構。
＜新LDPC碼＞
使用到LDPC碼的資料傳輸中，作為確保良好通訊品質的方法之1，係有使用性能良好的LDPC碼之方法。
以下說明，性能良好的新的LDPC碼(以下亦稱為新LDPC碼)。
作為新LDPC碼係可採用例如，平行因子P是和DVB-T.2或ATSC3.0等相同的360，而為巡迴結構的檢查矩陣H所對應的類型A碼或類型B碼。
LDPC編碼器115(圖8、圖18)，係可以使用碼長度N是比64k位元還長，例如為69120位元，且編碼率r為例如2/16、3/16、4/16、5/16、6/16、7/16、8/16、9/16、10/16、11/16、12/16、13/16、或14/16之中的任一者的新LDPC碼的檢查矩陣初期值表(從其所求出的檢查矩陣H)，來進行往LDPC碼的LDPC編碼。
又，LDPC編碼器115，係如以下所示，可以使用碼長度N是比64k位元還短，例如為17280位元(17k位元)，且編碼率r為例如2/16、3/16、4/16、5/16、6/16、7/16、8/16、9/16、10/16、11/16、12/16、13/16、或14/16之中的任一者的新LDPC碼的檢查矩陣初期值表(從其所求出的檢查矩陣H)，來進行往新LDPC碼的LDPC編碼。
往碼長度N為17280位元的新LDPC碼進行LDPC編碼的情況下，LDPC編碼器115(圖8)的記憶部602中，係記憶有新LDPC碼的檢查矩陣初期值表。
圖30係為，將碼長度N為17280位元，且編碼率r為2/16的作為新LDPC碼的類型A碼(以下亦稱為r=2/16的類型A碼)的檢查矩陣H加以表示的(類型A方式的)檢查矩陣初期值表之例子的圖示。
圖31係為，將碼長度N為17280位元，且編碼率r為3/16的作為新LDPC碼的類型A碼(以下亦稱為r=3/16的類型A碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖32係為，將碼長度N為17280位元，且編碼率r為4/16的作為新LDPC碼的類型A碼(以下亦稱為r=4/16的類型A碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖33係為，將碼長度N為17280位元，且編碼率r為5/16的作為新LDPC碼的類型A碼(以下亦稱為r=5/16的類型A碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖34係為，將碼長度N為17280位元，且編碼率r為6/16的作為新LDPC碼的類型A碼(以下亦稱為r=6/16的類型A碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖35係為，將碼長度N為17280位元，且編碼率r為7/16的作為新LDPC碼的類型A碼(以下亦稱為r=7/16的類型A碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖36係為，將碼長度N為17280位元，且編碼率r為7/16的作為新LDPC碼的類型B碼(以下亦稱為r=7/16的類型B碼)的檢查矩陣H加以表示的(類型B方式的)檢查矩陣初期值表之例子的圖示。
圖37係為，將碼長度N為17280位元，且編碼率r為8/16的作為新LDPC碼的類型B碼(以下亦稱為r=8/16的類型B碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖38係為，將碼長度N為17280位元，且編碼率r為9/16的作為新LDPC碼的類型B碼(以下亦稱為r=9/16的類型B碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖39係為，將碼長度N為17280位元，且編碼率r為10/16的作為新LDPC碼的類型B碼(以下亦稱為r=10/16的類型B碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖40係為，將碼長度N為17280位元，且編碼率r為11/16的作為新LDPC碼的類型B碼(以下亦稱為r=11/16的類型B碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖41係為，將碼長度N為17280位元，且編碼率r為12/16的作為新LDPC碼的類型B碼(以下亦稱為r=12/16的類型B碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖42係為，將碼長度N為17280位元，且編碼率r為13/16的作為新LDPC碼的類型B碼(以下亦稱為r=13/16的類型B碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
圖43係為，將碼長度N為17280位元，且編碼率r為14/16的作為新LDPC碼的類型B碼(以下亦稱為r=14/16的類型B碼)的檢查矩陣H加以表示的檢查矩陣初期值表之例子的圖示。
新LDPC碼，係為性能良好的LDPC碼。
此處，所謂性能良好的LDPC碼，係為從適切的檢查矩陣H所得的LDPC碼。
所謂適切的檢查矩陣H係為例如，將從檢查矩陣H所得的LDPC碼，以低Es /N0 、或Eb /No (每1位元的訊號功率對雜音功率比)予以發送時，使BER(bit error rate)(及FER(frame error rate))變得較小的，滿足所定之條件的檢查矩陣。
適切的檢查矩陣H係可藉由例如，進行計測將從滿足所定之條件的各式各樣的檢查矩陣所得的LDPC碼，以低Es /No 予以發送時的BER的模擬，就可求出。
作為適切的檢查矩陣H所應滿足的所定之條件係有例如：藉由一種被稱為密度演化(Density Evolution)的碼之性能之解析法所得的解析結果係為良好、一種被稱為循環4的1之元素的迴圈係為不存在等。
此處，於資訊矩陣HA 中，已知若像是循環4般地1之元素為密集存在，則LDPC碼的解碼性能會劣化，因此，在檢查矩陣H係沒有循環4存在，較為理想。
於檢查矩陣H中，由1之元素所構成的迴圈之長度(迴圈長)之最小值，係被稱為圍長(girth)。循環4不存在，係意味著圍長大於4。
此外，適切的檢查矩陣H所應滿足的所定之條件，係可從LDPC碼之解碼性能之提升、或LDPC碼之解碼處理之容易化(單純化)等之觀點，來做適宜決定。
圖44及圖45，係作為適切的檢查矩陣H所應滿足的所定之條件的解析結果所被獲得的密度演化的說明圖。
所謂密度演化，係對後述的以度數序列(degree sequence)而被賦予特徵的碼長度N為∞的LDPC碼全體(整體(ensemble))，計算其錯誤機率之期待值的一種碼的解析法。
例如，在AWGN通道上，若使雜訊的分散值從0漸漸變大，則某個整體的錯誤機率之期待值，雖然最初為0，但是一旦雜訊的分散值達到某個閾值(threshold)以上，就不再是0。
若依據密度演化，則藉由將該錯誤機率之期待值變成不是0的，雜訊的分散值之閾值(以下亦稱為性能閾值)進行比較，就可決定整體的性能(檢查矩陣之適切度)之好壞。
此外，對於具體的LDPC碼，決定該LDPC碼所隸屬之整體，對該整體進行密度演化，就可預測該LDPC碼的大致的性能。
因此，性能良好的LDPC碼，係若能找到性能良好的整體，就可從該整體中所屬之LDPC碼之中找到。
此處，上述所謂的度數序列係表示，相對於LDPC碼的碼長度N，具有各值之權重的可變節點或檢查節點是佔有多少的比率。
例如，編碼率為1/2的regular(3,6)LDPC碼係隸屬於，所有的可變節點之權重(列權重)為3，且所有的檢查節點之權重(行權重)為6的藉由此一度數序列而被賦予特徵的整體中。
圖44係圖示了此種整體的二分圖(Tanner graph)。
在圖44的二分圖中，圖中圓圈記號(○記號)所示的可變節點，係存在有恰好等於碼長度N的N個，圖中四角形(□記號)所示的檢查節點，存在有恰好等於對碼長度N乘算編碼率1/2所得之乘算值的N/2個。
在各可變節點上，係被連接有相等於列權重的3根分枝(edge)，因此，N個可變節點上所連接的分枝，係全部只存在有3N根。
又，在各檢查節點上，係被連接有相等於行權重的6根分枝，因此，N/2個檢查節點上所連接的分枝，係全部只存在有3N根。
然後，在圖44的二分圖中，係存在有1個交錯器。
交錯器，係將N個可變節點上所連接的3N根分枝予以隨機排序，將該排序後的各分枝，連接至N/2個檢查節點上所連接的3N根分枝之中的任一者。
交錯器中的，將N個可變節點上所連接的3N根分枝予以排序的排序型樣，係有(3N)!(=(3N)×(3N-1)×・・・×1)種。因此，藉由所有的可變節點的權重為3、且所有的檢查節點的權重為6的此種度數序列而被賦予特徵的整體，係為(3N)!個LDPC碼之集合。
在求出性能良好的LDPC碼(適切的檢查矩陣)的模擬中，係於密度演化中，使用了多分枝類型(multi-edge type)之整體。
在多分枝類型中，可變節點上所連接的分枝、與檢查節點上所連接的分枝所經由的交錯器，係被分割成複數(multi edge)，藉此，整體的特徵賦予，係可較嚴謹地被進行。
圖45係圖示了多分枝類型之整體的二分圖之例子。
在圖45的二分圖中，係存在有第1交錯器與第2交錯器的2個交錯器。
又，在圖45的二分圖中，第1交錯器上所連接的分枝為1根、且第2交錯器上所連接的分枝為0根的可變節點係只有v1個，第1交錯器上所連接的分枝為1根、且第2交錯器上所連接的分枝為2根的可變節點係只有v2個，第1交錯器上所連接的分枝為0根、且第2交錯器上所連接的分枝為2根的可變節點係只有v3個，而分別存在。
然後，在圖45的二分圖中，第1交錯器上所連接的分枝為2根、且第2交錯器上所連接的分枝為0根的檢查節點係只有c1個，第1交錯器上所連接的分枝為2根、且第2交錯器上所連接的分枝為2根的檢查節點係只有c2個，第1交錯器上所連接的分枝為0根、且第2交錯器上所連接的分枝為3根的檢查節點係只有c3個，而分別存在。
此處，關於密度演化及其實作，係被揭露於例如："On the Design of Low-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit", S.Y.Chung, G.D.Forney, T.J.Richardson,R.Urbanke, IEEE Communications Leggers, VOL.5, NO.2, Feb 2001。
在求出新LDPC碼(的檢查矩陣)的模擬中，藉由多分枝類型的密度演化，找出BER開始衰落(逐漸變小)的Eb /N0 (每1位元的訊號功率對雜音功率比)也就是性能閾值變成所定值以下的整體，從該整體中所屬之LDPC碼之中，將使用了QPSK等之1以上之正交調變時的BER變小的LDPC碼，選擇成為性能良好的LDPC碼。
新LDPC碼(將其檢查矩陣加以表示的檢查矩陣初期值表)，係藉由如以上的模擬而被求出。
因此，若依據新LDPC碼，則於資料傳輸中，可確保良好的通訊品質。
圖46係為，作為新LDPC碼的類型A碼的檢查矩陣H的列權重的說明圖。
關於類型A碼的檢查矩陣H，係如圖46所示，將A矩陣及C矩陣的第1列至K1列的列權重表示為X1，將A矩陣及C矩陣的其後之K2列的列權重表示為X2，將A矩陣及C矩陣的再其後之K3列的列權重表示為X3，將C矩陣的再其後之M1列的列權重表示為XM1。
此外，K1+K2+K3，係等於資訊長度K，M1+M2，係等於同位長度M。因此，K1+K2+K3+M1+ M2，係等於碼長度N=17280位元。
又，關於類型A碼的檢查矩陣H，B矩陣的第1列至第M1-1列的列權重係為2，B矩陣的第M1列(最後一列)的列權重係為1。再者，D矩陣的列權重係為1，Z矩陣的列權重係為0。
圖47係為圖30至圖35的(檢查矩陣初期值表所表示的)類型A碼的檢查矩陣H的參數的圖示。
r=2/16、3/16、4/16、5/16、6/16、7/16的類型A碼的檢查矩陣H的作為參數的K、X1、K1、X2、K2、X3、K3、XM1、M1、M2，係如同圖47所示。
參數X1、K1、X2、K2、X3、K3、XM1、M1(或M2)，係被設定成使得LDPC碼之性能(例如錯誤率等)會更加提升。
圖48係為，作為新LDPC碼的類型B碼的檢查矩陣H的列權重的說明圖。
關於類型B碼的檢查矩陣H，係如圖48所示，將第1列至KX1列的列權重表示為X1，將其後的KX2列的列權重表示為X2，將其後的KX3列的列權重表示為X3，將其後的KX4列的列權重表示為X4，將其後的KY1列的列權重表示為Y1。
此外，KX1+KX2+KX3+KX4+KY1，係等於資訊長度K，KX1+KX2+KX3+KX4+KY1+M，係等於碼長度N=17280位元。
又，關於類型B碼的檢查矩陣H，最後之M列之中的，最後之1列以外的M-1列的列權重係為2，最後之1列的列權重係為1。
圖49係為圖36至圖43的(檢查矩陣初期值表所表示的)類型B碼的檢查矩陣H的參數的圖示。
r=7/16、8/16、9/16、10/16、11/16、12/16、13/16、14/16的類型B碼的檢查矩陣H的作為參數的K、X1、KX1、X2、KX2、X3、KX3、X4、KX4、Y1、KY1、M，係如同圖49所示。
參數X1、KX1、X2、KX2、X3、KX3、X4、KX4、Y1、KY1，係被設定成使得LDPC碼之性能會更加提升。
若依據新LDPC碼，則除了可實現良好的BER/FER，還可實現接近薛農極限的容量(通訊路容量)。
＜星座＞
圖50至圖74係為圖7的傳輸系統中所能採用的星座之例子的圖示。
圖7的傳輸系統中，例如，對於調變方式(MODulation)與LDPC碼(CODe)之組合也就是MODCOD，可設定在該MODCOD中所使用的星座。
對1個MODCOD，可設定1個以上的星座。
星座中係有，訊號點之配置呈均勻的UC(Uniform Constellation)，和呈不均勻的NUC(Non Uniform Constellation)。
又，NUC中係有例如：被稱為1D-NUC(1-dimensional (M2 -QAM) non-uniform constellation)的星座、或被稱為2D-NUC(2-dimensional (QQAM) non-uniform constellation)的星座等。
一般來說，相較於UC，1D-NUC的BER是較為改善的；而且，相較於1D-NUC，2D-NUC的BER是較為改善的。
調變方式為QPSK之星座，係成為UC。作為調變方式為16QAM、或64QAM、256QAM等之星座，係可採用例如UC或2D-NUC，作為調變方式為1024QAM或4096QAM等之星座，係可採用例如UC或1D-NUC。
在圖7的傳輸系統中係可使用例如，ATSC3.0或DVB-C.2等中所被規定的星座等，其他可使錯誤率變為良好的各式各樣的星座。
亦即，調變方式為QPSK的情況下，針對LDPC碼的各編碼率r，例如，可使用同一UC。
又，調變方式為16QAM、64QAM、或256QAM的情況下，關於LDPC碼的各編碼率r，例如，可使用同一UC。甚至，調變方式為16QAM、64QAM、或256QAM的情況下，例如，可隨著LDPC碼的各個編碼率r而使用不同的2D-NUC。
又，調變方式為1024QAM或4096QAM的情況下，關於LDPC碼的各編碼率r，例如，可使用同一UC。再者，調變方式為1024QAM或4096QAM的情況下，例如，可隨著LDPC碼的各個編碼率r而使用不同的1D-NUC。
此處，亦將QPSK的UC記載成QPSK-UC，亦將2m QAM的UC記載成2m QAM-UC。又，亦將2m QAM的1D-NUC及2D-NUC，分別記載成2m QAM-1D-NUC及2m QAM-2D-NUC。
以下說明，ATSC3.0中所被規定的數種星座。
圖50係調變方式為QPSK的情況下，針對ATSC3.0中所被規定的LDPC碼之所有的編碼率而被使用的QPSK-UC的訊號點之座標的圖示。
於圖50中，"Input Data cell y"係表示QPSK-UC上所對映的2位元之符元，"Constellation point zs "係表示訊號點zs 之座標。此外，訊號點zs 的索引s(後述的訊號點zq 的索引q亦同)，係表示符元的離散時間(某個符元與下個符元之間的時間間隔)。
在圖50中，訊號點zs 之座標，係以複數(complex number)的形式來表示，j係表示虛數單位(√(-1))。
圖51係調變方式為16QAM的情況下，針對ATSC3.0中所被規定的LDPC碼之編碼率r(CR)=2/15、3/15、4/15、5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、13/15而被使用的16QAM-2D-NUC的訊號點之座標的圖示。
在圖51中，係和圖50同樣地，訊號點zs 之座標，係以複數(complex number)的形式來表示，j係表示虛數單位。
於圖51中，w#k係表示星座的第1象限的訊號點之座標。
於2D-NUC中，星座的第2象限的訊號點係被配置在，將第1象限的訊號點，對Q軸做了對稱移動的位置，星座的第3象限的訊號點係被配置在，將第1象限的訊號點，對原點做了對稱移動的位置。然後，星座的第4象限的訊號點係被配置在，將第1象限的訊號點，對I軸做了對稱移動的位置。
此處，調變方式為2m QAM的情況下，係將m位元當作1個符元，該1個符元係被對映至，該符元所對應之訊號點。
m位元的符元，係可用例如0至2m -1之整數值來表現，但現在若假設b=2m /4，用0至2m -1之整數值而被表現的符元y(0)、y(1)、・・・、y(2m -1)，係可分類成符元y(0)至y(b-1)、y(b)至y(2b-1)、y(2b)至y(3b-1)、及y(3b)至y(4b-1)之4種。
於圖51中，w#k的字尾k，係取0至b-1之範圍的整數值，w#k係表示，符元y(0)至y(b-1)之範圍的符元y(k)所對應的訊號點之座標。
然後，符元y(b)至y(2b-1)之範圍的符元y(k+b)所對應的訊號點之座標，係以-conj(w#k)而被表示，符元y(2b)至y(3b-1)之範圍的符元y(k+2b)所對應的訊號點之座標，係以conj(w#k)而被表示。又，符元y(3b)至y(4b-1)之範圍的符元y(k+3b)所對應的訊號點之座標，係以-w#k而被表示。
此處，conj(w#k)係表示w#k的共軛複數。
例如，調變方式為16QAM的情況下，m=4位元的符元y(0)、y(1)、・・・、y(15)，係作為b=24 /4=4，而被分類成符元y(0)至y(3)、y(4)至y(7)、y(8)至y(11)、及y(12)至y(15)之4種。
然後，符元y(0)至y(15)之中的例如符元y(12)，係為符元y(3b)至y(4b-1)之範圍的符元y(k+3b)=y(0+3×4)，由於k=0，因此符元y(12)所對應的訊號點之座標，係為-w#k=-w0。
現在，假設LDPC碼之編碼率r(CR)係為例如9/15，若根據圖51，則調變方式為16QAM，且編碼率r為9/15時的w0，係為0.2386+j0.5296，因此符元y(12)所對應的訊號點之座標-w0，係為-(0.2386+j0.5296)。
圖52係調變方式為1024QAM的情況下，針對ATSC3.0中所被規定的LDPC碼之編碼率r(CR)=2/15、3/15、4/15、5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、13/15而被使用的1024QAM-1D-NUC的訊號點之座標之例子的圖示。
於圖52中，u#k係表示1D-NUC的作為訊號點zs 之座標的複數(complex number)之實部Re(zs )及虛部Im(zs )，係為一種被稱為位置向量的向量u=(u0, u1,..., u#V-1)的分量。位置向量u的分量u#k之數量V，係由式V=√(2m )/2而被給定。
圖53係為1024QAM的符元y、與位置向量u(的分量u#k)之關係的圖示。
現在，假設將1024QAM的10位元之符元y，從其開頭的位元(最上位位元)起，表示成y0,s 、y1,s 、y2,s 、y3,s 、y4,s 、y5,s 、y6,s 、y7,s 、y8,s 、y9,s 。
圖53的A係表示了，符元y的第偶數個的5位元y1,s 、y3,s 、y5,s 、y7,s 、y9,s ，與將該符元y所對應之訊號點zs 之(座標之)實部Re(zs )加以表示的u#k的對應關係。
圖53的B係表示了，符元y的第奇數個的5位元y0,s 、y2,s 、y4,s 、y6,s 、y8,s ，與將該符元y所對應之訊號點zs 之虛部Im(zs )加以表示的u#k的對應關係。
在1024QAM的10位元之符元y=(y0,s 、y1,s 、y2,s 、y3,s 、y4,s 、y5,s 、y6,s 、y7,s 、y8,s 、y9,s )係為例如(0、0、1、0、0、1、1、1、0、0)的情況下，則第奇數個的5位元(y0,s 、y2,s 、y4,s 、y6,s 、y8,s )，係為(0、1、0、1、0)，第偶數個的5位元(y1,s 、y3,s 、y5,s 、y7,s 、y9,s )，係為(0、0、1、1、0)。
在圖53的A中，第偶數個的5位元(0、0、1、1、0)，係與u11建立對應，因此，符元y=(0、0、1、0、0、1、1、1、0、0)所對應的訊號點zs 之實部Re(zs )，係為u11。
在圖53的B中，第奇數個的5位元(0、1、0、1、0)，係與u3建立對應，因此，符元y=(0、0、1、0、0、1、1、1、0、0)所對應的訊號點zs 之虛部Im(zs )，係為u3。
另一方面，假設LDPC碼之編碼率r為例如6/15，若依據上述的圖52，則關於調變方式為1024QAM，且LDPC碼之編碼率r(CR)=6/15的情況下所被使用的1D-NUC，u3係為0.1295，u11係為0.7196。
因此，符元y=(0、0、1、0、0、1、1、1、0、0)所對應的訊號點zs 之實部Re(zs )係為u11=0.7196，虛部Im(zs )係為u3=0.1295。其結果為，符元y=(0、0、1、0、0、1、1、1、0、0)所對應的訊號點zs 之座標，係以0.7196+j0.1295而被表示。
此外，1D-NUC的訊號點，係於星座中，在平行於I軸的直線上或平行於Q軸的直線上，排列成格子狀。但是，訊號點彼此的間隔，係並非一定。又，訊號點(上所被對映之資料)的送訊時，星座上的訊號點之平均功率係可進行正規化。正規化，係若假設將關於星座上的所有訊號點(之座標)的絕對值之自乘平均值表示成Pave ，則將該自乘平均值Pave 的平方根√Pave 之倒數1/(√Pave )，對星座上的各訊號點zs 進行乘算，藉此就可進行之。
在圖7的傳輸系統中係可使用，如以上的ATSC3.0中所被規定的星座。
圖54至圖65，係為DVB-C.2中所被規定的UC的訊號點之座標的圖示。
亦即，圖54係為DVB-C.2中所被規定的QPSK-UC(QPSK之UC)的訊號點之座標zq 的實部Re(zq )的圖示。圖55係為DVB-C.2中所被規定的QPSK-UC的訊號點之座標zq 的虛部Im(zq )的圖示。
圖56係為DVB-C.2中所被規定的16QAM-UC(16QAM之UC)的訊號點之座標zq 的實部Re(zq )的圖示。圖57係為DVB-C.2中所被規定的16QAM-UC的訊號點之座標zq 的虛部Im(zq )的圖示。
圖58係為DVB-C.2中所被規定的64QAM-UC(64QAM之UC)的訊號點之座標zq 的實部Re(zq )的圖示。圖59係為DVB-C.2中所被規定的64QAM-UC的訊號點之座標zq 的虛部Im(zq )的圖示。
圖60係為DVB-C.2中所被規定的256QAM-UC(256QAM之UC)的訊號點之座標zq 的實部Re(zq )的圖示。圖61係為DVB-C.2中所被規定的256QAM-UC的訊號點之座標zq 的虛部Im(zq )的圖示。
圖62係為DVB-C.2中所被規定的1024QAM-UC(1024QAM之UC)的訊號點之座標zq 的實部Re(zq )的圖示。圖63係為DVB-C.2中所被規定的1024QAM-UC的訊號點之座標zq 的虛部Im(zq )的圖示。
圖64係為DVB-C.2中所被規定的4096QAM-UC(4096QAM之UC)的訊號點之座標zq 的實部Re(zq )的圖示。圖65係為DVB-C.2中所被規定的4096QAM-UC的訊號點之座標zq 的虛部Im(zq )的圖示。
此外，於圖54至圖65中，yi,q 係表示，從2m QAM的m位元(例如在QPSK中係為2位元)的符元之開頭起，第i+1位元。又，UC的訊號點(上所被對映之資料)的送訊時，星座上的訊號點之平均功率係可進行正規化。正規化，係若假設將關於星座上的所有訊號點(之座標)的絕對值之自乘平均值表示成Pave ，則將該自乘平均值Pave 的平方根√Pave 之倒數1/(√Pave )，對星座上的各訊號點zq 進行乘算，藉此就可進行之。
在圖7的傳輸系統中係可使用，如以上的DVB-C.2中所被規定的UC。
亦即，關於圖30至圖43的，碼長度N為17280位元，且編碼率r為2/16、3/16、4/16、5/16、6/16、7/16、8/16、9/16、10/16、11/16、12/16、13/16、及14/16各自的(檢查矩陣初期值表所對應的)新LDPC碼，係可使用圖54至圖65所示的UC。
圖66至圖74係為，針對圖30至圖43的，碼長度N為17280位元，且編碼率r為2/16、3/16、4/16、5/16、6/16、7/16、8/16、9/16、10/16、11/16、12/16、13/16、及14/16各自的新LDPC碼所能使用的NUC的訊號點之座標之例子的圖示。
亦即，圖66係為，針對新LDPC碼所能使用的16QAM-2D-NUC的訊號點之座標之例子的圖示。
圖67係為，針對新LDPC碼所能使用的64QAM-2D-NUC的訊號點之座標之例子的圖示。
圖68及圖69係為，針對新LDPC碼所能使用的256QAM-2D-NUC的訊號點之座標之例子的圖示。
此外，圖69係為接續於圖68的圖。
在圖66至圖69中，係和圖51同樣地，訊號點zs 之座標，係以複數(complex number)的形式來表示，j係表示虛數單位。
於圖66至圖69中，w#k係和圖51同樣地，是表示星座的第1象限的訊號點之座標。
此處，如圖51所說明，將m位元的符元，以0至2m -1之整數值來表現，若假設b=2m /4，則用0至2m -1之整數值而被表現的符元y(0)、y(1)、・・・、y(2m -1)，係可分類成符元y(0)至y(b-1)、y(b)至y(2b-1)、y(2b)至y(3b-1)、及y(3b)至y(4b-1)之4種。
在圖66至圖69中，係和圖51同樣地，w#k的字尾k，係取0至b-1之範圍的整數值，w#k係表示，符元y(0)至y(b-1)之範圍的符元y(k)所對應的訊號點之座標。
亦即，在圖66至圖69中，係和圖51同樣地，符元y(3b)至y(4b-1)之範圍的符元y(k+3b)所對應的訊號點之座標，係以-w#k而被表示。
但是，在圖51中，符元y(b)至y(2b-1)之範圍的符元y(k+b)所對應的訊號點之座標，係以-conj(w#k)而被表示，符元y(2b)至y(3b-1)之範圍的符元y(k+2b)所對應的訊號點之座標，係以conj(w#k)而被表示，但在圖66至圖69中，conj的符號係為相反。
亦即，在圖66至圖69中，符元y(b)至y(2b-1)之範圍的符元y(k+b)所對應的訊號點之座標，係以conj(w#k)而被表示，符元y(2b)至y(3b-1)之範圍的符元y(k+2b)所對應的訊號點之座標，係以-conj(w#k)而被表示。
圖70係為，針對新LDPC碼所能使用的1024QAM-1D-NUC的訊號點之座標之例子的圖示。
亦即，圖70係為，1024QAM-1D-NUC的作為訊號點zs 之座標的複數(complex number)之實部Re(zs )及虛部Im(zs )，與位置向量u(的分量u#k)之關係的圖示。
圖71係為1024QAM的符元y、與圖70的位置向量u(的分量u#k)之關係的圖示。
亦即，現在，假設將1024QAM的10位元之符元y，從其開頭的位元(最上位位元)起，表示成y0,s 、y1,s 、y2,s 、y3,s 、y4,s 、y5,s 、y6,s 、y7,s 、y8,s 、y9,s 。
圖71的A係表示了，10位元的符元y的(開頭起算)第奇數個的5位元y0,s 、y2,s 、y4,s 、y6,s 、y8,s ，與將該符元y所對應之訊號點zs (的座標)之實部Re(zs )的位置向量u#k的對應關係。
圖71的B係表示了，10位元的符元y的第偶數個的5位元y1,s 、y3,s 、y5,s 、y7,s 、y9,s ，與將該符元y所對應之訊號點zs 的虛部Im(zs )加以表示的位置向量u#k的對應關係。
1024QAM的10位元的符元y被對映至圖70及圖71所規定的1024QAM-1D-NUC之訊號點zs 時，該訊號點zs 之座標的求出方法，係和圖52及圖53所說明的情況相同，因此省略說明。
圖72係為，針對新LDPC碼所能使用的4096QAM-1D-NUC的訊號點之座標之例子的圖示。
亦即，圖72係為，4096QAM-1D-NUC的作為訊號點zs 之座標的複數(complex number)之實部Re(zs )及虛部Im(zs )，與位置向量u(u#k)之關係的圖示。
圖73及圖74係為，4096QAM的符元y、與圖72的位置向量u(的分量u#k)之關係的圖示。
亦即，現在，假設將4096QAM的12位元之符元y，從其開頭的位元(最上位位元)起，表示成y0,s 、y1,s 、y2,s 、y3,s 、y4,s 、y5,s 、y6,s 、y7,s 、y8,s 、y9,s 、y10,s 、y11,s 。
圖73係表示了，12位元的符元y的第奇數個的6位元y0,s 、y2,s 、y4,s 、y6,s 、y8,s 、y10,s ，與將該符元y所對應之訊號點zs 之實部Re(zs )加以表示的位置向量u#k的對應關係。
圖74係表示了，12位元的符元y的第偶數個的6位元y1,s 、y3,s 、y5,s 、y7,s 、y9,s 、y11,s ，與將該符元y所對應之訊號點zs 的虛部Im(zs )加以表示的位置向量u#k的對應關係。
4096QAM的12位元的符元y被對映至圖72至圖74所規定的4096QAM-1D-NUC之訊號點zs 時，該訊號點zs 之座標的求出方法，係和圖52及圖53所說明的情況相同，因此省略說明。
此外，圖66至圖74的NUC的訊號點(上所被對映之資料)的送訊時，星座上的訊號點之平均功率係可進行正規化。正規化，係若假設將關於星座上的所有訊號點(之座標)的絕對值之自乘平均值表示成Pave ，則將該自乘平均值Pave 的平方根√Pave 之倒數1/(√Pave )，對星座上的各訊號點zs 進行乘算，藉此就可進行之。又，在上述的圖53中，符元y的第奇數個位元是與表示訊號點zs 之虛部Im(zs )的位置向量u#k建立對應，同時，符元y的第偶數個位元是與表示訊號點zs 之實部Re(zs )的位置向量u#k建立對應，但在圖71、以及圖73及圖74中，係相反地，符元y的第奇數個位元是與表示訊號點zs 之實部Re(zs )的位置向量u#k建立對應，同時，符元y的第偶數個位元是與表示訊號點zs 之虛部Im(zs )的位置向量u#k建立對應。
＜區塊交錯器25＞
圖75係為，圖9的區塊交錯器25中所進行的區塊交錯的說明圖。
區塊交錯，係將1碼字的LDPC碼，從其開頭起，分成被稱為部分1(part 1)之部分、與被稱為部分2(part 2)之部分，而被進行。
若將部分1之長度(位元數)表示為Npart1，同時，將部分2之長度表示為Npart2，則Npart1+Npart2係等於碼長度N。
在觀念上，在區塊交錯中，作為1方向的縱列(縱)方向上，作為將Npart1/m位元加以記憶之記憶領域的縱列(column)，是在與縱列方向正交之橫行方向上，排列達到與符元之位元數m相等之數量m，各縱列係從上而下，被切割成平行因子P也就是360位元之小單位。此縱列之小單位，亦稱為縱列單元。
在區塊交錯中，係如圖75所示，將1碼字的LDPC碼的部分1，對縱列的第1個縱列單元的從上往下方向(縱列方向)進行寫入這件事情，是從左往右方向之縱列而被進行。
然後，一旦對右端之縱列之第1個縱列單元的寫入結束，則如圖75所示，回到左端之縱列，對縱列之第2個縱列單元的從上往下方向進行寫入這件事情，是從左往右方向之縱列而被進行，以下同樣地，1碼字的LDPC碼的部分1之寫入會被進行。
1碼字的LDPC碼的部分1之寫入一旦結束，則如圖75所示，從m個所有的縱列之第1行起，朝橫行方向，以m位元單位，讀出LDPC碼的部分1。
此部分1的m位元單位，係作為m位元的符元，而從區塊交錯器25被供給至對映器117(圖8)。
以m位元單位進行的部分1之讀出，係朝m個縱列的下方的行而被依序進行，一旦部分1之讀出結束，則部分2，係從開頭起，被分割成m位元單位，作為m位元的符元，從區塊交錯器25被供給至對映器117。
因此，部分1係一面被交錯而一面被符元化，部分2係不被交錯，是被依序切割成m位元而被符元化。
縱列之長度也就是Npart1/m，係為平行因子P也就是360的倍數，以如此Npart1/m係為360之倍數的方式，1碼字的LDPC碼，係被劃分成部分1與部分2。
圖76係為，調變方式是QPSK、16QAM、64QAM、256QAM、1024QAM、及4096QAM之各情況下的，碼長度N為69120位元的LDPC碼的部分1及部分2之例子的圖示。
在圖76中，調變方式為1024QAM的情況下，部分1係為68400位元，且部分2係為720位元；調變方式為QPSK、16QAM、64QAM、256QAM、及4096QAM的情況下，則在任一情況中，部分1都是69120位元，且部分2都是0位元。
＜群組式交錯＞
圖77係為圖9的群組式交錯器24中所進行的群組式交錯的說明圖。
在群組式交錯中，係如圖77所示，將1碼字之LDPC碼，從其開頭起，區分成等於平行因子P的360位元單位，將該1區分的360位元，當作位元群組，1碼字之LDPC碼，係以位元群組單位，依照所定之型樣(以下亦稱為GW型樣)而被交錯。
此處，將1碼字之LDPC碼區分成位元群組時的從開頭起第i+1個位元群組，以下亦記載成位元群組i。
平行因子P為360的情況下，例如，碼長度N為1800位元之LDPC碼，係被區分成位元群組0、1、2、3、4的5(=1800/360)個位元群組。再者，例如，碼長度N為69120位元之LDPC碼，係被區分成位元群組0、1、・・・、191的192(=69120/360)個位元群組。又，例如，碼長度N為17280位元之LDPC碼，係被區分成位元群組0、1、・・・、47的48(=17280/360)個位元群組。
以下假設將GW型樣，以表示位元群組的數字之排列來加以表示。例如，關於碼長度N為1800位元的5個位元群組0、1、2、3、4的LDPC碼，例如，GW型樣4、2、0、3、1係表示，將位元群組0、1、2、3、4之排列，交錯(排序)成位元群組4、2、0、3、1之排列。
例如，現在，將碼長度N為1800位元的LDPC碼的從開頭起第i+1個碼位元，以xi 來表示。
此情況下，若依據GW型樣4、2、0、3、1的群組式交錯，則1800位元的LDPC碼{x0 ,x1 ,...,x1799 }係被交錯成{x1440 ,x1441 ,...,x1799 }、{x720 ,x721 ,...,x1079 }、{x0 ,x1 ,...,x359 }、{x1080 ,x1081 ,...,x1439 }、{x360 ,x361 ,...,x719 }之排列。
GW型樣，係可隨著LDPC碼的每種碼長度N、或每種編碼率r、每種調變方式、每種星座、甚至隨碼長度N、編碼率r、調變方式、及星座之2以上者的每種組合，來做設定。
＜對LDPC碼的GW型樣之例子＞
圖78係針對碼長度N為69120位元之LDPC碼的GW型樣之例子的圖示。
若依據圖78的GW型樣，則69120位元的LDPC碼的位元群組0至191之排列，係被交錯成位元群組之排列。
＜收訊裝置12之構成例＞
圖79係為圖7的收訊裝置12之構成例的區塊圖。
OFDM處理部(OFDM operation)151，係將來自送訊裝置11(圖7)的OFDM訊號予以接收，進行該OFDM訊號的訊號處理。藉由OFDM處理部151進行訊號處理所得的資料，係被供給至訊框管理部(Frame Management)152。
訊框管理部152，係進行由從OFDM處理部151所被供給之資料所被構成的訊框之處理(訊框解譯)，將其結果所得之對象資料之訊號、與控制資料之訊號，分別供給至頻率去交錯器(Frequency Deinterleaver)161與153。
頻率去交錯器153，係針對來自訊框管理部152之資料，以符元單位進行頻率去交錯，供給至解對映器(Demapper)154。
解對映器154，係將來自頻率去交錯器153之資料(星座上之資料)，基於送訊裝置11側中所進行的正交調變所決定的訊號點之配置(星座)而進行解對映(訊號點配置解碼)並進行正交解調，將其結果所得之資料(LDPC碼(之似然度))，供給至LDPC解碼器(LDPC decoder)155。
LDPC解碼器155(解碼部)，係進行來自解對映器154的LDPC碼之LDPC解碼，將其結果所得之LDPC對象資料(此處係為BCH碼)，供給至BCH解碼器(BCH decoder)156。
BCH解碼器156，係進行來自LDPC解碼器155的LDPC對象資料之BCH解碼，將其結果所得之控制資料(訊令)，予以輸出。
另一方面，頻率去交錯器161，係針對來自訊框管理部152之資料，以符元單位進行頻率去交錯，供給至SISO/MISO解碼器(SISO/MISO decoder)162。
SISO/MISO解碼器162，係進行來自頻率去交錯器161之資料的時空間解碼，供給至時間去交錯器(Time Deinterleaver)163。
時間去交錯器163，係針對來自SISO/MISO解碼器162之資料，以符元單位進行時間去交錯，供給至解對映器(Demapper)164。
解對映器164，係將來自時間去交錯器163之資料(星座上之資料)，基於送訊裝置11側中所進行的正交調變所決定的訊號點之配置(星座)而進行解對映(訊號點配置解碼)並進行正交解調，將其結果所得之資料，供給至位元去交錯器(Bit Deinterleaver)165。
位元去交錯器165，係進行來自解對映器164之資料的位元去交錯，將該位元去交錯後的資料也就是LDPC碼(之似然度)，供給至LDPC解碼器166。
LDPC解碼器166，係進行來自位元去交錯器165的LDPC碼之LDPC解碼，將其結果所得之LDPC對象資料(此處係為BCH碼)，供給至BCH解碼器167。
BCH解碼器167，係進行來自LDPC解碼器155的LDPC對象資料之BCH解碼，將其結果所得之資料，供給至BB解拌碼器(BB DeScrambler)168。
BB解拌碼器168，係對來自BCH解碼器167之資料，實施BB解拌碼，將其結果所得之資料，供給至空值刪除部(Null Deletion)169。
空值刪除部169，係從來自BB解拌碼器168之資料，刪除掉在圖8的補整器112中所被插入的Null，供給至解多工器(Demultiplexer)170。
解多工器170，係將來自空值刪除部169之資料中所被多工化的1個以上之串流(對象資料)分別予以分離，實施必要的處理，作為輸出串流(Output stream)而予以輸出。
此外，收訊裝置12，係可不設置圖79中所圖示的區塊之一部分而構成。亦即，例如，送訊裝置11(圖8)，係在沒有設置時間交錯器118、SISO/MISO編碼器119、頻率交錯器120、及頻率交錯器124就被構成的情況下，則收訊裝置12，係可不設置送訊裝置11的時間交錯器118、SISO/MISO編碼器119、頻率交錯器120、及頻率交錯器124所分別對應之區塊也就是時間去交錯器163、SISO/MISO解碼器162、頻率去交錯器161、及頻率去交錯器153而被構成。
＜位元去交錯器165之構成例＞
圖80係圖79的位元去交錯器165之構成例的區塊圖。
位元去交錯器165，係由區塊去交錯器54、及群組式去交錯器55所構成，進行來自解對映器164(圖79)之資料也就是符元的符元位元的(位元)去交錯。
亦即，區塊去交錯器54，係以來自解對映器164之符元的符元位元為對象，進行圖9的區塊交錯器25所進行的區塊交錯所對應之區塊去交錯(區塊交錯的逆處理)，亦即，將藉由區塊交錯而被排序過的LDPC碼之碼位元(之似然度)的位置還原成原本之位置的區塊去交錯，將其結果所得之LDPC碼，供給至群組式去交錯器55。
群組式去交錯器55，係以來自區塊去交錯器54之LDPC碼為對象，進行圖9的群組式交錯器24所進行的群組式交錯所對應之群組式去交錯(群組式交錯的逆處理)，亦即，例如，將藉由圖77所說明的群組式交錯而以位元群組單位而被變更過排列的LDPC碼之碼位元，以位元群組單位進行排序，以還原成原本之排列的群組式去交錯。
此處，對從解對映器164被供給至位元去交錯器165的LDPC碼，有被實施過同位交錯、群組式交錯、及區塊交錯的情況，則在位元去交錯器165中，係可進行同位交錯所對應之同位去交錯(同位交錯的逆處理，亦即將藉由同位交錯而已被變更過排列的LDPC碼之碼位元，還原成原本之排列的同位去交錯)、區塊交錯所對應之區塊去交錯、及群組式交錯所對應之群組式去交錯的全部。
但是，在圖80的位元去交錯器165中，雖然有設置進行區塊交錯所對應之區塊去交錯的區塊去交錯器54、及進行群組式交錯所對應之群組式去交錯的群組式去交錯器55，但進行同位交錯所對應之同位去交錯區塊，係亦可不被設置，而不進行同位去交錯。
因此，從位元去交錯器165(的群組式去交錯器55)往LDPC解碼器166係供給著，有被進行區塊去交錯、及群組式去交錯，且沒有被進行同位去交錯的LDPC碼。
LDPC解碼器166，係將來自位元去交錯器165的LDPC碼之LDPC解碼，使用：對於圖8的LDPC編碼器115在LDPC編碼時所用過的類型B方式的檢查矩陣H，至少進行相當於同位交錯的列置換所得的轉換檢查矩陣、或對類型A方式的檢查矩陣(圖27)進行行置換所得的轉換檢查矩陣(圖29)，而進行之，將其結果所得之資料，作為LDPC對象資料之解碼結果而予以輸出。
圖81係為圖80的解對映器164、位元去交錯器165、及LDPC解碼器166所進行之處理的說明用流程圖。
於步驟S111中，解對映器164，係將來自時間去交錯器163之資料(已被對映至訊號點的星座上之資料)進行解對映並進行正交解調，供給至位元去交錯器165，處理係前進至步驟S112。
在步驟S112中，位元去交錯器165，係進行來自解對映器164之資料的去交錯(位元去交錯)，處理係前進至步驟S113。
亦即，在步驟S112中，係於位元去交錯器165中，區塊去交錯器54，是以來自解對映器164之資料(符元)為對象，進行區塊去交錯，將其結果所得之LDPC碼之碼位元，供給至群組式去交錯器55。
群組式去交錯器55，係以來自區塊去交錯器54的LDPC碼為對象，進行群組式去交錯，將其結果所得之LDPC碼(之似然度)，供給至LDPC解碼器166。
在步驟S113中，LDPC解碼器166，係將來自群組式去交錯器55之LDPC碼的LDPC解碼，使用圖8的LDPC編碼器115在LDPC編碼時所用過的檢查矩陣H來進行之，亦即，例如，使用從檢查矩陣H所得的轉換檢查矩陣來進行之，將其結果所得之資料，作為LDPC對象資料之解碼結果，輸出至BCH解碼器167。
此外，在圖80中也是，和圖9的情況相同，為了說明的方便，而將進行區塊去交錯的區塊去交錯器54、與進行群組式去交錯的群組式去交錯器55，畫成個別地構成，但區塊去交錯器54與群組式去交錯器55係亦可為一體地構成。
又，於送訊裝置11中，未進行群組式交錯的情況下，則收訊裝置12係亦可不設置進行群組式去交錯的群組式去交錯器55而被構成。
＜LDPC解碼＞
關於圖79的LDPC解碼器166中所進行的LDPC解碼，再加以說明。
在圖79的LDPC解碼器166中，如上述，來自群組式去交錯器55的，有被進行區塊去交錯、及群組式去交錯，且未被進行同位去交錯的LDPC碼之LDPC解碼，是使用：對於圖8的LDPC編碼器115在LDPC編碼時所用過的類型B方式的檢查矩陣H，至少進行相當於同位交錯的列置換所得的轉換檢查矩陣、或對類型A方式的檢查矩陣(圖27)進行行置換所得的轉換檢查矩陣(圖29)，而被進行。
此處，藉由使用轉換檢查矩陣來進行LDPC解碼，而抑制電路規模，同時，可將動作頻率抑制在可充分實現之範圍內的LDPC解碼，是在先前已被提案(例如參照日本專利第4224777號)。
於是，首先，參照圖82至圖85，說明先前所被提案的，使用轉換檢查矩陣的LDPC解碼。
圖82係為，碼長度N為90，且編碼率為2/3之LDPC碼的檢查矩陣H的例子的圖示。
此外，在圖82中(後述的圖83及圖84中也是同樣地)，將0以英文句點(.)來加以表現。
在圖82的檢查矩陣H中，同位矩陣是呈階梯結構。
圖83係為，對圖82的檢查矩陣H，實施式(11)的行置換、與式(12)的列置換所得的檢查矩陣H'的圖示。
其中，於式(11)及(12)中，s、t、x、y係分別為0≦s＜5、0≦t＜6、0≦x＜5、0≦t＜6之範圍的整數。
若依據式(11)的行置換，則會進行把除以6的餘數為1的第1、7、13、19、25行，分別置換成第1、2、3、4、5行，把除以6的餘數為2的第2、8、14、20、26行，分別置換成第6、7、8、9、10行，會進行如此方式的置換。
又，若依據式(12)的列置換，則對第61列以後(同位矩陣)，會進行把除以6的餘數為1的第61、67、73、79、85列，分別置換成第61、62、63、64、65列，把除以6的餘數為2的第62、68、74、80、86列，分別置換成第66、67、68、69、70列，會進行如此方式的置換。
如此一來，對於圖82的檢查矩陣H，進行了行與列之置換所得到的矩陣(matrix)，係為圖83的檢查矩陣H'。
此處，即使進行檢查矩陣H的行置換，也不影響到LDPC碼之碼位元的排列。
又，式(12)的列置換係相當於，將上述的第K+qx+y+1個碼位元，對第K+Py+x+1個碼位元之位置做交錯的同位交錯的，令資訊長度K為60，令平行因子P為5，令同位長度M(此處係為30)之因數q(=M/P)為6時的同位交錯。
因此，圖83的檢查矩陣H'係為，至少進行了將圖82的檢查矩陣(以下適宜稱作原本的檢查矩陣)H的，第K+qx+y+1列，置換成第K+Py+x+1列的列置換，所得的轉換檢查矩陣。
對於圖83的轉換檢查矩陣H'，若對圖82的原本的檢查矩陣H的LDPC碼，乘上進行過與式(12)相同之置換者，則會輸出0向量。亦即，對原本的檢查矩陣H的作為LDPC碼(1碼字)的行向量c，實施式(12)的列置換而得的行向量若表示成c'，則根據檢查矩陣之性質，HcT 係為0向量，因此H'c'T 也當然是0向量。
根據以上，圖83的轉換檢查矩陣H'係為，對原本的檢查矩陣H的LDPC碼c，進行式(12)的列置換而得的LDPC碼c'的檢查矩陣。
因此，對原本的檢查矩陣H的LDPC碼c，進行式(12)的列置換，將該列置換後的LDPC碼c'，使用圖83的轉換檢查矩陣H'而進行解碼(LDPC解碼)，對該解碼結果，實施式(12)的列置換之逆置換，藉此可以獲得，與將原本的檢查矩陣H的LDPC碼使用該檢查矩陣H進行解碼時相同的解碼結果。
圖84係為，以5×5之矩陣之單位而空出間隔的，圖83的轉換檢查矩陣H'的圖示。
於圖84中，轉換檢查矩陣H'，是使用：單元大小P也就是5×5(=P×P)之單位矩陣、該單位矩陣的1之中有1個以上變成0的矩陣(以下適宜稱作準單位矩陣)、將單位矩陣或準單位矩陣作為循環位移(cyclic shift)而成的矩陣(以下適宜稱作位移矩陣)、單位矩陣、準單位矩陣、或位移矩陣之中的2者以上之和(以下適宜稱作和矩陣)、5×5之0矩陣的組合，而被表示。
圖84的轉換檢查矩陣H'，係可由：5×5之單位矩陣、準單位矩陣、位移矩陣、和矩陣、0矩陣所構成。於是，構成轉換檢查矩陣H'的，這些5×5之矩陣(單位矩陣、準單位矩陣、位移矩陣、和矩陣、0矩陣)，以下適宜稱作構成矩陣。
以P×P之構成矩陣而被表示的檢查矩陣之LDPC碼之解碼，係可採用將檢查節點演算、及可變節點演算，同時進行P個的架構(architecture)。
圖85係為，進行如此解碼的解碼裝置之構成例的區塊圖。
亦即，圖85係圖示，使用對圖82的原本的檢查矩陣H，至少進行式(12)的列置換而得的圖84的轉換檢查矩陣H'，來進行LDPC碼之解碼的解碼裝置之構成例。
圖85的解碼裝置，係由：由6個FIFO3001 至3006 所成之分枝資料儲存用記憶體300、將FIFO3001 至3006 加以選擇的選擇器301、檢查節點計算部302、2個循環位移電路303及308、由18個FIFO3041 至30418 所成之分枝資料儲存用記憶體304、將FIFO3041 至30418 加以選擇的選擇器305、將收訊資料加以儲存的收訊資料用記憶體306、可變節點計算部307、解碼字計算部309、收訊資料排序部310、解碼資料排序部311，所構成。
首先說明，往分枝資料儲存用記憶體300與304的資料之儲存方法。
分枝資料儲存用記憶體300，係由：將圖84的轉換檢查矩陣H'之行數30除以構成矩陣之行數(平行因子P)5而得的數量也就是6個FIFO3001 至3006 所構成。FIFO300y (y=1、2、・・・、6)，係由複數之段數的記憶領域所構成，關於各段的記憶領域，係可將構成矩陣的行數及列數(平行因子P)也就是5個分枝所對應之訊息予以同時讀出及寫入。又，FIFO300y 的記憶領域之段數，係為圖84的轉換檢查矩陣的行方向的1之數量(漢民權重)的最大數也就是9。
在FIFO3001 中，圖84的轉換檢查矩陣H'的第1行至第5行為止的1之位置所對應之資料(來自可變節點之訊息vi )，是以在各行都是朝橫方向靠攏的形式(以忽視0的形式)，而被儲存。亦即，若將第j行第i列，表示成(j,i)，則在FIFO3001 的第1段的記憶領域中，轉換檢查矩陣H'的(1,1)到(5,5)的5×5之單位矩陣的1之位置所對應之資料，係被儲存。在第2段的記憶領域中，轉換檢查矩陣H'的(1,21)至(5,25)之位移矩陣(將5×5之單位矩陣朝右方向做了3個的循環位移而成的位移矩陣)的1之位置所對應之資料，係被儲存。第3至第8段的記憶領域也是同樣地，與轉換檢查矩陣H'建立對應而儲存資料。然後，在第9段的記憶領域中，轉換檢查矩陣H'的(1,86)至(5,90)之位移矩陣(將5×5之單位矩陣之中的第1行的1置換成0並往左做了1個的循環位移而成的位移矩陣)的1之位置所對應之資料，係被儲存。
在FIFO3002 中，圖84的轉換檢查矩陣H'的第6行至第10行為止的1之位置所對應之資料，係被儲存。亦即，在FIFO3002 的第1段的記憶領域中，將轉換檢查矩陣H'的(6,1)至(10,5)之和矩陣(將5×5之單位矩陣往右做了1個循環位移而成的第1位移矩陣、與往右做了2個循環位移而成的第2位移矩陣之和也就是和矩陣)予以構成的第1位移矩陣的1之位置所對應之資料，係被儲存。又，在第2段的記憶領域中，將轉換檢查矩陣H'的(6,1)至(10,5)之和矩陣予以構成的第2位移矩陣的1之位置所對應之資料，係被儲存。
亦即，關於權重為2以上的構成矩陣，係以該構成矩陣、權重為1的P×P之單位矩陣、單位矩陣之元素的1之中有1個以上變成0的準單位矩陣、或將單位矩陣或者準單位矩陣做了循環位移而成的位移矩陣之中的複數者的和的形式加以表現時，該權重為1之單位矩陣、準單位矩陣、或位移矩陣的1之位置所對應之資料(單位矩陣、準單位矩陣、或位移矩陣中所屬之分枝所對應之訊息)，係被儲存在同一位址(FIFO3001 至3006 之中的同一FIFO)。
以下，關於第3至第9段的記憶領域也是，與轉換檢查矩陣H'建立對應而儲存資料。
FIFO3003 至3006 也同樣地與轉換檢查矩陣H'建立對應而儲存資料。
分枝資料儲存用記憶體304，係由：將轉換檢查矩陣H'之列數90，除以構成矩陣之列數(平行因子P)也就是5而得的18個FIFO3041 至30418 所構成。FIFO304x (x=1、2、・・・、18)，係由複數之段數的記憶領域所構成，關於各段的記憶領域，係可將構成矩陣的行數及列數(平行因子P)也就是5個分枝所對應之訊息予以同時讀出及寫入。
在FIFO3041 中，圖84的轉換檢查矩陣H'的第1列至第5列為止的1之位置所對應之資料(來自檢查節點之訊息uj )，是以在各列都是朝縱方向靠攏的形式(以忽視0的形式)，而被儲存。亦即，在FIFO3041 的第1段的記憶領域中，轉換檢查矩陣H'的(1,1)至(5,5)的5×5之單位矩陣的1之位置所對應之資料，係被儲存。在第2段的記憶領域中，將轉換檢查矩陣H'的(6,1)至(10,5)之和矩陣(將5×5之單位矩陣往右做了1個循環位移而成的第1位移矩陣、與往右做了2個循環位移而成的第2位移矩陣之和也就是和矩陣)予以構成的第1位移矩陣的1之位置所對應之資料，係被儲存。又，在第3段的記憶領域中，將轉換檢查矩陣H'的(6,1)至(10,5)之和矩陣予以構成的第2位移矩陣的1之位置所對應之資料，係被儲存。
亦即，關於權重為2以上的構成矩陣，係以該構成矩陣、權重為1的P×P之單位矩陣、單位矩陣之元素的1之中有1個以上變成0的準單位矩陣、或將單位矩陣或者準單位矩陣做了循環位移而成的位移矩陣之中的複數者的和的形式加以表現時，該權重為1之單位矩陣、準單位矩陣、或位移矩陣的1之位置所對應之資料(單位矩陣、準單位矩陣、或位移矩陣中所屬之分枝所對應之訊息)，係被儲存在同一位址(FIFO3041 至30418 之中的同一FIFO)。
以下，關於第4及第5段的記憶領域也是，與轉換檢查矩陣H'建立對應而儲存資料。該FIFO3041 的記憶領域之段數，係為轉換檢查矩陣H'的第1列至第5列中的行方向的1之數量(漢民權重)的最大數也就是5。
FIFO3042 與3043 也同樣地與轉換檢查矩陣H'建立對應而儲存資料，各自的長度(段數)係皆為5。FIFO3044 至30412 也同樣地與轉換檢查矩陣H'建立對應而儲存資料，各自的長度係皆為3。FIFO30413 至30418 也同樣地與轉換檢查矩陣H'建立對應而儲存資料，各自的長度係皆為2。
接著說明圖85的解碼裝置之動作。
分枝資料儲存用記憶體300，係由6個FIFO3001 至3006 所成，依照從前段的循環位移電路308所被供給的5個訊息D311，是隸屬於圖84的轉換檢查矩陣H'之哪一行的資訊(Matrix資料)D312，而將儲存資料的FIFO，從FIFO3001 至3006 之中加以選出，向已選出的FIFO將5個訊息D311批次依序逐一儲存。又，分枝資料儲存用記憶體300，係在資料讀出之際，從FIFO3001 依序讀出5個訊息D3001 ，供給至下一段的選擇器301。分枝資料儲存用記憶體300，係在從FIFO3001 的訊息之讀出結束後，從FIFO3002 至3006 也是依序地讀出訊息，供給至選擇器301。
選擇器301，係依照選擇訊號D301，在FIFO3001 至3006 之中，選擇出從現在正在讀出資料的FIFO而來的5個訊息，作為訊息D302，供給至檢查節點計算部302。
檢查節點計算部302，係由5個檢查節點計算器3021 至3025 所成，使用透過選擇器301而被供給的訊息D302(D3021 至D3025 )(式(7)的訊息vi )，依照式(7)而進行檢查節點演算，將該檢查節點演算之結果所得的5個訊息D303(D3031 至D3035 )(式(7)的訊息uj )，供給至循環位移電路303。
循環位移電路303，係將檢查節點計算部302中所求出的5個訊息D3031 至D3035 ，根據表示所對應之分枝是於轉換檢查矩陣H'中把原本的單位矩陣(或準單位矩陣)進行了幾個循環位移而成者的資訊(Matrix資料)D305，進行循環位移，將其結果作為訊息D304，供給至分枝資料儲存用記憶體304。
分枝資料儲存用記憶體304，係由18個FIFO3041 至30418 所成，依照從前段的循環位移電路303所被供給的5個訊息D304是隸屬於轉換檢查矩陣H'之哪一行的資訊D305，而將儲存資料的FIFO，從FIFO3041 至30418 之中加以選出，向已選出的FIFO將5個訊息D304批次依序逐一儲存。又，分枝資料儲存用記憶體304，係在資料讀出之際，從FIFO3041 依序讀出5個訊息D3061 ，供給至下一段的選擇器305。分枝資料儲存用記憶體304，係在從FIFO3041 的資料之讀出結束後，從FIFO3042 至30418 也是依序地讀出訊息，供給至選擇器305。
選擇器305，係依照選擇訊號D307，在FIFO3041 至30418 之中，選擇出從現在正在讀出資料的FIFO而來的5個訊息，作為訊息D308，供給至可變節點計算部307與解碼字計算部309。
另一方面，收訊資料排序部310，係將透過通訊路13所接收到的，圖82的檢查矩陣H所對應之LDPC碼D313，進行式(12)的列置換而加以排序，作為收訊資料D314，供給至收訊資料用記憶體306。收訊資料用記憶體306，係根據從收訊資料排序部310所被供給的收訊資料D314，計算出收訊LLR(對數似然比)並記憶之，將該收訊LLR每5個地加以集結而作為收訊值D309，供給至可變節點計算部307與解碼字計算部309。
可變節點計算部307，係由5個可變節點計算器3071 至3075 所成，使用透過選擇器305而被供給的訊息D308(D3081 至D3085 )(式(1)的訊息uj )、與從收訊資料用記憶體306所被供給的5個收訊值D309(式(1)的收訊值u0i )，依照式(1)而進行可變節點演算，將該演算之結果所得的訊息D310(D3101 至D3105 )(式(1)的訊息vi )，供給至循環位移電路308。
循環位移電路308，係將可變節點計算部307中所被計算出來的訊息D3101 至D3105 ，根據表示所對應之分枝是於轉換檢查矩陣H'中把原本的單位矩陣(或準單位矩陣)進行了幾個循環位移而成者的資訊，進行循環位移，將其結果作為訊息D311，供給至分枝資料儲存用記憶體300。
藉由將以上之動作進行1輪，就可進行LDPC碼的1次之解碼(可變節點演算及檢查節點演算)。圖85的解碼裝置，係進行所定之次數的LDPC碼之解碼後，於解碼字計算部309及解碼資料排序部311中，求出最終的解碼結果並輸出。
亦即，解碼字計算部309，係由5個解碼字計算器3091 至3095 所成，使用選擇器305所輸出的5個訊息D308(D3081 至D3085 )(式(5)的訊息uj )、與從收訊資料用記憶體306所被供給的5個收訊值D309(式(5)的收訊值u0i )，作為複數次之解碼的最終段，基於式(5)，而計算解碼結果(解碼字)，將其結果所得之解碼資料D315，供給至解碼資料排序部311。
解碼資料排序部311，係以從解碼字計算部309所被供給的解碼資料D315為對象，進行式(12)的列置換之逆置換，以將其順序加以排序，作為最終的解碼結果D316而予以輸出。
如以上，對於檢查矩陣(原本的檢查矩陣)，實施行置換與列置換之中的一方或雙方，並轉換成P×P之單位矩陣、其元素的1之中有1個以上變成0的準單位矩陣、將單位矩陣或是準單位矩陣做了循環位移的位移矩陣、單位矩陣、準單位矩陣、或是位移矩陣之複數者的和也就是和矩陣、P×P之0矩陣之組合，亦即，可以用構成矩陣之組合來表示的檢查矩陣(轉換檢查矩陣)，藉此，將LDPC碼之解碼係可採用，可同時進行比檢查矩陣之行數或列數還小之數量的P個檢查節點演算與可變節點演算的架構。在採用可同時進行比檢查矩陣之行數或列數還小之數量的P個節點演算(檢查節點演算與可變節點演算)之架構的情況下，相較於可同時進行等於檢查矩陣之行數或列數之數量的節點演算，可將動作頻率抑制在可實現之範圍內，可進行多數的重複解碼。
將圖79的收訊裝置12予以構成的LDPC解碼器166係例如，和圖85的解碼裝置同樣地，藉由同時進行P個檢查節點演算與可變節點演算，而進行LDPC解碼。
亦即，現在，為了簡化說明，假設將圖8的送訊裝置11予以構成的LDPC編碼器115所輸出的LDPC碼的檢查矩陣，例如，若是如圖82所示的，同位矩陣是呈階梯結構的檢查矩陣H，則送訊裝置11的同位交錯器23中，將第K+qx+y+1個碼位元，對第K+Py+x+1個碼位元之位置做交錯的同位交錯，係將資訊長度K設定成60，將平行因子P設定成5，將同位長度M之因數q(=M/P)設定成6，而被進行。
該同位交錯，係如上述，相當於式(12)的列置換，因此在LDPC解碼器166中，不需要進行式(12)的列置換。
因此，在圖79的收訊裝置12中，如上述，從群組式去交錯器55，對LDPC解碼器166，係供給未被進行同位去交錯的LDPC碼，亦即，有被進行式(12)之列置換之狀態的LDPC碼，在LDPC解碼器166中，除了未進行式(12)的列置換這點以外，其餘進行和圖85的解碼裝置相同之處理。
亦即，圖86係為圖79的LDPC解碼器166之構成例的圖示。
於圖86中，LDPC解碼器166，係除了未設置圖85的收訊資料排序部310這點以外，其餘是和圖85的解碼裝置相同地被構成，除了不進行式(12)的列置換這點以外，其餘進行與圖85的解碼裝置相同之處理，因此省略其說明。
如以上，LDPC解碼器166，係可不設置收訊資料排序部310就構成，因此相較於圖85的解碼裝置，可削減規模。
此外，在圖82至圖86中，為了簡化說明，而將LDPC碼之碼長度N設成90，將資訊長度K設成60，將平行因子(構成矩陣的行數及列數)P設成5，將同位長度M之因數q(=M/P)設成6，但碼長度N、資訊長度K、平行因子P、及因數q(=M/P)之每一者，係不限定於上述的值。
亦即，於圖8的送訊裝置11中，LDPC編碼器115所輸出的係為例如，將碼長度N設成64800、或16200、69120、17280等，將資訊長度K設成N-Pq(=N-M)，將平行因子P設成360，將因數q設成M/P的LDPC碼，但是，圖86的LDPC解碼器166係可適用於，以如此的LDPC碼為對象，藉由同時進行P個檢查節點演算與可變節點演算，來進行LDPC解碼的情況。
又，LDPC解碼器166中的LDPC碼的解碼後，其解碼結果的同位之部分係為不需要，而只將解碼結果之資訊位元予以輸出的情況下，則可沒有解碼資料排序部311，就構成LDPC解碼器166。
＜區塊去交錯器54之構成例＞
圖87係為，圖80的區塊去交錯器54中所進行的區塊去交錯的說明圖。
在區塊去交錯中，藉由進行與圖75中所說明的區塊交錯器25之區塊交錯相反之處理，LDPC碼的碼位元之排列就會恢復成原本之排列(被復原)。
亦即，在區塊去交錯中，例如，與區塊交錯同樣地，對於相等於符元之位元數m的m個縱列，將LDPC碼予以寫入讀出，LDPC碼的碼位元之排列就會恢復成原本之排列。
但是，在區塊去交錯中，LDPC碼之寫入，係按照於區塊交錯中LDPC碼的讀出順序而被進行。再者，在區塊去交錯中，LDPC碼之讀出，係按照區塊交錯中LDPC碼的寫入順序，而被進行。
亦即，關於LDPC碼的部分1，係如圖87所示，從m個所有的縱列的第1行，朝橫行方向，寫入已經變成m位元之符元單位的LDPC碼的部分1。亦即，已經變成m位元之符元的LDPC碼的碼位元，係朝橫行方向而被寫入。
以m位元單位進行的部分1之寫入，係朝m個縱列的下方的行而被依序進行，一旦部分1的寫入結束，則如圖87所示，對縱列的第1個縱列單元的從上往下方向讀出部分1的這件事情，係從左往右方向之縱列而被進行。
到右端的縱列為止的讀出一旦結束，則如圖87所示，回到左端的縱列，對縱列的第2個縱列單元的從上往下方向讀出部分1的這件事情，係從左往右方向之縱列而被進行，以下同樣地，進行1碼字的LDPC碼的部分1之讀出。
一旦1碼字的LDPC碼的部分1之讀出結束，則針對已經變成m位元之符元單位的部分2，係其m位元之符元單位，會被依序連結在部分1之後，藉此，符元單位的LDPC碼，係被恢復成原本的1碼字之LDPC碼(區塊交錯前的LDCP碼)的碼位元之排列。
＜位元去交錯器165之其他構成例＞
圖88係圖79的位元去交錯器165之其他構成例的區塊圖。
此外，圖中，與圖80相對應的部分，係標示同一符號，以下係適宜省略其說明。
亦即，圖88的位元去交錯器165，係除了新增設置同位去交錯器1011以外，其餘係和圖80同樣地被構成。
在圖88中，位元去交錯器165，係由區塊去交錯器54、群組式去交錯器55、及同位去交錯器1011所構成，進行來自解對映器164的LDPC碼的碼位元之位元去交錯。
亦即，區塊去交錯器54，係以來自解對映器164的LDPC碼為對象，進行送訊裝置11的區塊交錯器25所進行的區塊交錯所對應之區塊去交錯(區塊交錯的逆處理)，亦即，將藉由區塊交錯而被替換過的碼位元的位置還原成原本之位置的區塊去交錯，將其結果所得之LDPC碼，供給至群組式去交錯器55。
群組式去交錯器55，係以來自區塊去交錯器54的LDPC碼為對象，進行送訊裝置11的群組式交錯器24所進行之作為排序處理的群組式交錯所對應之群組式去交錯。
群組式去交錯之結果所得的LDPC碼，係從群組式去交錯器55被供給至同位去交錯器1011。
同位去交錯器1011，係以群組式去交錯器55中的群組式去交錯後的碼位元為對象，進行將送訊裝置11的同位交錯器23所進行的同位交錯所對應之同位去交錯(同位交錯的逆處理)，亦即，藉由同位交錯而被變更過排列的LDPC碼之碼位元，還原成原本之排列的同位去交錯。
同位去交錯之結果所得的LDPC碼，係從同位去交錯器1011被供給至LDPC解碼器166。
因此，在圖88的位元去交錯器165中，係對LDPC解碼器166供給著，進行過區塊去交錯、群組式去交錯、及同位去交錯的LDPC碼，亦即，依照檢查矩陣H藉由LDPC編碼所得的LDPC碼。
LDPC解碼器166，係將來自位元去交錯器165的LDPC碼之LDPC解碼，使用送訊裝置11的LDPC編碼器115在LDPC編碼時所用過的檢查矩陣H，而進行之。
亦即，LDPC解碼器166，係針對類型B方式，將來自位元去交錯器165的LDPC碼之LDPC解碼，使用送訊裝置11的LDPC編碼器115在LDPC編碼時所用過的(類型B方式)檢查矩陣H本身、或對該檢查矩陣H至少進行相當於同位交錯的列置換而得的轉換檢查矩陣，而進行之。又，LDPC解碼器166，係針對類型A方式，將來自位元去交錯器165的LDPC碼之LDPC解碼，使用對送訊裝置11的LDPC編碼器115在LDPC編碼時所用過的(類型A方式之)檢查矩陣(圖27)實施列置換而得的檢查矩陣(圖28)、或對LDPC編碼時所用過的檢查矩陣(圖27)實施行置換而得的轉換檢查矩陣(圖29)，來進行之。
此處，在圖88中，係從位元去交錯器165(的同位去交錯器1011)對LDPC解碼器166，供給著藉由依照檢查矩陣H之LDPC編碼而得的LDPC碼，因此將該LDPC碼的LDPC解碼，使用送訊裝置11的LDPC編碼器115在LDPC編碼時所用過的類型B方式的檢查矩陣H本身，或是對在LDPC編碼時所用過的類型A方式的檢查矩陣(圖27)實施列置換而得的檢查矩陣(圖28)來加以進行的情況下，LDPC解碼器166係可由例如：進行將訊息(檢查節點訊息、可變節點訊息)之演算每次針對1個節點依序進行的全序列式解碼(full serial decoding)方式所致之LDPC解碼的解碼裝置、或進行將訊息之演算針對全部節點同時(平行)地進行的全平行式解碼(full parallel decoding)方式所致之LDPC解碼的解碼裝置所構成。
又，於LDPC解碼器166中，將LDPC碼的LDPC解碼，使用：對於送訊裝置11的LDPC編碼器115在LDPC編碼時所用過的類型B方式的檢查矩陣H，至少進行相當於同位交錯的列置換而得的轉換檢查矩陣、或是對在LDPC編碼時所用過的類型A方式的檢查矩陣(圖27)實施行置換而得的轉換檢查矩陣(圖29)來加以進行的情況下，則LDPC解碼器166係可藉由；同時進行P(或P的1以外之因數)個檢查節點演算、及可變節點演算之架構的解碼裝置，且為具有藉由對LDPC碼實施與用來獲得轉換檢查矩陣所需之列置換(同位交錯)相同的列置換，以將該LDPC碼的碼位元予以排序的收訊資料排序部310的解碼裝置(圖85)所構成。
此外，在圖88中，為了說明的方便，而將進行區塊去交錯的區塊去交錯器54、進行群組式去交錯的群組式去交錯器55、及進行同位去交錯的同位去交錯器1011，分別畫成是個別地構成，但區塊去交錯器54、群組式去交錯器55、及同位去交錯器1011之2個以上，係可和送訊裝置11的同位交錯器23、群組式交錯器24、及區塊交錯器25同樣地一體地構成。
＜收訊系統之構成例＞
圖89係可適用收訊裝置12的收訊系統之第1構成例的區塊圖。
於圖89中，收訊系統係由：取得部1101、傳輸路解碼處理部1102、及資訊源解碼處理部1103所構成。
取得部1101，係將含有把節目的影像資料或聲音資料等之LDPC對象資料，至少進行LDPC編碼所得的LDPC碼的訊號，例如，透過地表數位播送、衛星數位播送、CATV網、網際網路或其他網路等未圖示的傳輸路(通訊路)，加以取得，供給至傳輸路解碼處理部1102。
此處，取得部1101所取得的訊號係例如，從播送台，透過地表波、或衛星波、CATV(Cable Television)網等而被播送過來的情況下，則取得部1101係由選台器或STB(Set Top Box)等所構成。又，取得部1101所取得的訊號係例如，從web伺服器，以IPTV(Internet Protocol Television)這類多播方式而被發送過來的情況下，則取得部1101係由例如NIC(Network Interface Card)等之網路I/F(Inter face)所構成。
傳輸路解碼處理部1102，係相當於收訊裝置12。傳輸路解碼處理部1102，係對取得部1101透過傳輸路所取得的訊號，實施至少包含將傳輸路中所發生之錯誤予以訂正之處理的傳輸路解碼處理，將其結果所得之訊號，供給至資訊源解碼處理部1103。
亦即，取得部1101透過傳輸路所取得的訊號係為，至少進行將傳輸路中所發生之錯誤予以訂正所需之錯誤訂正編碼所得到的訊號，傳輸路解碼處理部1102，係對如此的訊號，實施例如錯誤訂正處理等之傳輸路解碼處理。
此處，作為錯誤訂正編碼係有例如：LDPC編碼、或BCH編碼等。此處，作為錯誤訂正編碼，至少會進行LDPC編碼。
又，傳輸路解碼處理中，有時會包含有調變訊號之解調等。
資訊源解碼處理部1103，係對已被實施過傳輸路解碼處理的訊號，實施至少包含將已被壓縮之資訊解壓縮成原本之資訊的處理的資訊源解碼處理。
亦即，有的時候，對於取得部1101透過傳輸路所取得的訊號，為了減少身為資訊的影像或聲音等之資料量，而會實施將資訊予以壓縮的壓縮編碼，此時，資訊源解碼處理部1103，係對已被實施過傳輸路解碼處理的訊號，實施將已被壓縮之資訊解壓縮成原本之資訊的處理(解壓縮處理)等之資訊源解碼處理。
此外，對取得部1101透過傳輸路所取得的訊號，沒有實施過壓縮編碼的情況下，則在資訊源解碼處理部1103中，不會進行將已被壓縮之資訊解壓縮成原本之資訊的處理。
此處，作為解壓縮處理係有例如MPEG解碼等。又，傳輸路解碼處理中，係除了解壓縮處理以外，有時候還會包含解拌碼等。
在如以上而被構成的收訊系統中，係於取得部1101中，例如，對影像或聲音等之資料，實施MPEG編碼等之壓縮編碼，然後，實施過LDPC編碼等之錯誤訂正編碼後的訊號，透過傳輸路而被取得，被供給至傳輸路解碼處理部1102。
在傳輸路解碼處理部1102中，對於來自取得部1101之訊號，例如，與收訊裝置12所進行的相同之處理等，是被當作傳輸路解碼處理而被實施，其結果所得之訊號，係被供給至資訊源解碼處理部1103。
在資訊源解碼處理部1103中，對來自傳輸路解碼處理部1102之訊號，實施MPEG解碼等之資訊源解碼處理，其結果所得之影像、或聲音，係被輸出。
如以上的圖89的收訊系統係可適用於例如，將作為數位播送的電視播送予以接收的電視選台器等。
此外，取得部1101、傳輸路解碼處理部1102、及資訊源解碼處理部1103，係可分別以1個獨立的裝置(硬體(IC(Integrated Circuit)等))、或軟體模組)的方式而加以構成。
又，關於取得部1101、傳輸路解碼處理部1102、及資訊源解碼處理部1103，係可將取得部1101與傳輸路解碼處理部1102之集合、或傳輸路解碼處理部1102與資訊源解碼處理部1103之集合、取得部1101、傳輸路解碼處理部1102、及資訊源解碼處理部1103之集合，以1個獨立的裝置的方式而加以構成。
圖90係可適用收訊裝置12的收訊系統之第2構成例的區塊圖。
此外，圖中，與圖89相對應的部分，係標示同一符號，以下係適宜省略其說明。
圖90的收訊系統，係在具有取得部1101、傳輸路解碼處理部1102、及資訊源解碼處理部1103這點上，是和圖89相同，而在新設置了輸出部1111的這點上，是與圖89不同。
輸出部1111係為例如，顯示影像的顯示裝置、或輸出聲音的揚聲器，將作為從資訊源解碼處理部1103所被輸出之訊號的影像或聲音等，予以輸出。亦即，輸出部1111係顯示影像，或者輸出聲音。
如以上的圖90的收訊系統係可適用於例如，將作為數位播送的電視播送予以接收的TV(電視受像機)、或接收電台播送的電台收訊機等。
此外，於取得部1101中所被取得的訊號，未被實施壓縮編碼的情況下，則傳輸路解碼處理部1102所輸出的訊號，係被供給至輸出部1111。
圖91係可適用收訊裝置12的收訊系統之第3構成例的區塊圖。
此外，圖中，與圖89相對應的部分，係標示同一符號，以下係適宜省略其說明。
圖91的收訊系統，係在具有取得部1101、及傳輸路解碼處理部1102這點上，與圖89相同。
但是，圖91的收訊系統，係未設置資訊源解碼處理部1103，而新設置了記錄部1121這點上，是與圖89不同。
記錄部1121，係將傳輸路解碼處理部1102所輸出的訊號(例如MPEG之TS的TS封包)，記錄(記憶)在光碟、或硬碟(磁碟)、快閃記憶體等之記錄(記憶)媒體中。
如以上的圖91的收訊系統係可適用於，將電視播送進行錄影的錄影機等。
此外，於圖91中，收訊系統，係設有資訊源解碼處理部1103而構成，在資訊源解碼處理部1103中，係可將實施了資訊源解碼處理後的訊號，亦即，解碼所得的影像或聲音，以記錄部1121加以記錄。
＜電腦的一實施形態＞
其次，上述一連串處理，係可藉由的硬體來進行，也可藉由軟體來進行。在以軟體來進行一連串之處理時，構成該軟體的程式，係可安裝至通用的電腦等。
此處，圖92係圖示了執行上述一連串處理的程式所被安裝之電腦的一實施形態之構成例。
程式是可預先被記錄在內建於電腦中的做為記錄媒體之硬碟705或ROM703。
又或者，程式係可暫時性或永久性地預先儲存(記錄)在軟碟、CD-ROM(Compact Disc Read Only Memory)、MO(Magneto Optical)碟、DVD(Digital Versatile Disc)、磁碟、半導體記憶體等可移除式記錄媒體711中。此種可移除式記錄媒體711，係可以所謂套裝軟體的方式來提供。
此外，程式係除了如上述般地從可移除式記錄媒體711安裝至電腦以外，還可從下載網站、透過數位衛星播送用人造衛星，以無線傳輸至電腦，或透過LAN(Local Area Network)、網際網路等網路以有線方式傳輸至電腦，在電腦中係將如此傳輸來的程式，以通訊部708加以接收，就可安裝至內建的硬碟705中。
電腦係內建有CPU(Central Processing Unit)702。對CPU702，係透過匯流排701，而被連接有輸出入介面710，CPU702，係一旦透過輸出入介面710，而藉由使用者，進行了由鍵盤、或滑鼠、麥克風等所構成的輸入部707之操作等而被輸入了指令，就會聽從之，而執行ROM(Read Only Memory)703中所被儲存的程式。又或者，CPU702，係將硬碟705中所被儲存之程式、從衛星或網路所被傳輸，被通訊部708所接收而被安裝至硬碟705之程式、或從被裝著於驅動器709的可移除式記錄媒體711所被讀出而被安裝至硬碟705之程式，載入至RAM(Random Access Memory)704中而加以執行。藉此，CPU702係會進行依照上述流程圖之處理，或是由上述區塊圖之構成所進行之處理。然後，CPU702係將其處理結果，因應需要，例如，透過輸出入介面710而從由LCD(Liquid Crystal Display)或揚聲器等所構成的輸出部706加以輸出，或者從通訊部708進行送訊，或甚至記錄在硬碟705中等。
此處，於本說明書中，用來讓電腦執行各種處理所需之程式加以描述的處理步驟，並不一定要按照流程圖所記載的順序來進行時間序列上的處理，而是也包含了平行或個別執行之處理(例如平行處理或物件所致之處理)。
又，程式係可被1個電腦所處理，也可被複數電腦分散處理。甚至，程式係亦可被傳輸至遠方的電腦而執行之。
此外，本技術的實施形態係不限定於上述實施形態，在不脫離本技術主旨的範圍內可做各種變更。
例如，上述的新LDPC碼(的檢查矩陣初期值表)或GW型樣，係針對衛星線路、或地表波、纜線(有線線路)、其他通訊路13(圖7)，都可使用。甚至，新LDPC碼或GW型樣係亦可使用於數位播送以外的資料傳輸。
此外，本說明書中所記載之效果僅為例示並非限定，亦可還有其他的效果。
11‧‧‧送訊裝置
12‧‧‧收訊裝置
23‧‧‧同位交錯器
24‧‧‧群組式交錯器
25‧‧‧區塊交錯器
54‧‧‧區塊去交錯器
55‧‧‧群組式去交錯器
111‧‧‧模式適應/多工器
112‧‧‧補整器
113‧‧‧BB拌碼器
114‧‧‧BCH編碼器
115‧‧‧LDPC編碼器
116‧‧‧位元交錯器
117‧‧‧對映器
118‧‧‧時間交錯器
119‧‧‧SISO/MISO編碼器
120‧‧‧頻率交錯器
121‧‧‧BCH編碼器
122‧‧‧LDPC編碼器
123‧‧‧對映器
124‧‧‧頻率交錯器
131‧‧‧訊框建構器/資源分配部
132‧‧‧OFDM生成部
151‧‧‧OFDM處理部
152‧‧‧訊框管理部
153‧‧‧頻率去交錯器
154‧‧‧解對映器
155‧‧‧LDPC解碼器
156‧‧‧BCH解碼器
161‧‧‧頻率去交錯器
162‧‧‧SISO/MISO解碼器
163‧‧‧時間去交錯器
164‧‧‧解對映器
165‧‧‧位元去交錯器
166‧‧‧LDPC解碼器
167‧‧‧BCH解碼器
168‧‧‧BB解拌碼器
169‧‧‧空值刪除部
170‧‧‧解多工器
300‧‧‧分枝資料儲存用記憶體
301‧‧‧選擇器
302‧‧‧檢查節點計算部
303‧‧‧循環位移電路
304‧‧‧分枝資料儲存用記憶體
305‧‧‧選擇器
306‧‧‧收訊資料用記憶體
307‧‧‧可變節點計算部
308‧‧‧循環位移電路
309‧‧‧解碼字計算部
310‧‧‧收訊資料排序部
311‧‧‧解碼資料排序部
601‧‧‧編碼處理部
602‧‧‧記憶部
611‧‧‧編碼率設定部
612‧‧‧初期值表讀出部
613‧‧‧檢查矩陣生成部
614‧‧‧資訊位元讀出部
615‧‧‧編碼同位演算部
616‧‧‧控制部
701‧‧‧匯流排
702‧‧‧CPU
703‧‧‧ROM
704‧‧‧RAM
705‧‧‧硬碟
706‧‧‧輸出部
707‧‧‧輸入部
708‧‧‧通訊部
709‧‧‧驅動器
710‧‧‧輸出入介面
711‧‧‧可移除式記錄媒體
1001‧‧‧逆排序部
1002‧‧‧記憶體
1011‧‧‧同位去交錯器
1101‧‧‧取得部
1101‧‧‧傳輸路解碼處理部
1103‧‧‧資訊源解碼處理部
1111‧‧‧輸出部
1121‧‧‧記錄部
[圖1]LDPC碼的檢查矩陣H的說明圖。 　　[圖2]LDPC碼之解碼程序的說明用流程圖。 　　[圖3]LDPC碼的檢查矩陣之例子的圖示。 　　[圖4]檢查矩陣的二分圖之例子的圖示。 　　[圖5]可變節點之例子的圖示。 　　[圖6]檢查節點之例子的圖示。 　　[圖7]適用了本技術的傳輸系統之一實施形態之構成例的圖示。 　　[圖8]送訊裝置11之構成例的區塊圖。 　　[圖9]位元交錯器116之構成例的區塊圖。 　　[圖10]檢查矩陣之例子的圖示。 　　[圖11]同位矩陣之例子的圖示。 　　[圖12]DVB-T.2之規格中所被規定的LDPC碼的檢查矩陣的說明圖。 　　[圖13]DVB-T.2之規格中所被規定的LDPC碼的檢查矩陣的說明圖。 　　[圖14]關於LDPC碼之解碼的二分圖之例子的圖示。 　　[圖15]呈階梯結構的同位矩陣HT 、和對應於該同位矩陣HT 的二分圖之例子的圖示。 　　[圖16]同位交錯後的LDPC碼所對應之檢查矩陣H的同位矩陣HT 之例子的圖示。 　　[圖17]位元交錯器116、及對映器117中所被進行之處理之例子的說明用流程圖。 　　[圖18]LDPC編碼器115之構成例的區塊圖。 　　[圖19]LDPC編碼器115之處理之例子的說明用流程圖。 　　[圖20]編碼率1/4，碼長度16200的檢查矩陣初期值表之例子的圖示。 　　[圖21]從檢查矩陣初期值表求出檢查矩陣H之方法的說明圖。 　　[圖22]檢查矩陣之結構的圖示。 　　[圖23]檢查矩陣初期值表之例子的圖示。 　　[圖24]從檢查矩陣初期值表所生成之A矩陣的說明圖。 　　[圖25]B矩陣之同位交錯的說明圖。 　　[圖26]從檢查矩陣初期值表所生成之C矩陣的說明圖。 　　[圖27]D矩陣之同位交錯的說明圖。 　　[圖28]對檢查矩陣，進行了作為將同位交錯予以還原之同位去交錯的列置換(column permutation)而成的檢查矩陣的圖示。 　　[圖29]對檢查矩陣，進行了行置換(row permutation)所得的轉換檢查矩陣的圖示。 　　[圖30]N=17280位元，且r=2/16的類型A碼的檢查矩陣初期值表之例子的圖示。 　　[圖31]N=17280位元，且r=3/16的類型A碼的檢查矩陣初期值表之例子的圖示。 　　[圖32]N=17280位元，且r=4/16的類型A碼的檢查矩陣初期值表之例子的圖示。 　　[圖33]N=17280位元，且r=5/16的類型A碼的檢查矩陣初期值表之例子的圖示。 　　[圖34]N=17280位元，且r=6/16的類型A碼的檢查矩陣初期值表之例子的圖示。 　　[圖35]N=17280位元，且r=7/16的類型A碼的檢查矩陣初期值表之例子的圖示。 　　[圖36]N=17280位元，且r=7/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖37]N=17280位元，且r=8/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖38]N=17280位元，且r=9/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖39]N=17280位元，且r=10/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖40]N=17280位元，且r=11/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖41]N=17280位元，且r=12/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖42]N=17280位元，且r=13/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖43]N=17280位元，且r=14/16的類型B碼的檢查矩陣初期值表之例子的圖示。 　　[圖44]列權重為3，且行權重為6的度數序列之整體的二分圖之例子的圖示。 　　[圖45]多分枝類型之整體的二分圖之例子的圖示。 　　[圖46]類型A方式的檢查矩陣的說明圖。 　　[圖47]類型A方式的檢查矩陣的說明圖。 　　[圖48]類型B方式的檢查矩陣的說明圖。 　　[圖49]類型B方式的檢查矩陣的說明圖。 　　[圖50]調變方式為QPSK時的UC的訊號點之座標之例子的圖示。 　　[圖51]調變方式為16QAM時的2D-NUC的訊號點之座標之例子的圖示。 　　[圖52]調變方式為1024QAM時的1D-NUC的訊號點之座標之例子的圖示。 　　[圖53]1024QAM的符元y、與位置向量u之關係的圖示。 　　[圖54]QPSK-UC的訊號點之座標zq 之例子的圖示。 　　[圖55]QPSK-UC的訊號點之座標zq 之例子的圖示。 　　[圖56]16QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖57]16QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖58]64QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖59]64QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖60]256QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖61]256QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖62]1024QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖63]1024QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖64]4096QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖65]4096QAM-UC的訊號點之座標zq 之例子的圖示。 　　[圖66]16QAM-2D-NUC的訊號點之座標zs 之例子的圖示。 　　[圖67]64QAM-2D-NUC的訊號點之座標zs 之例子的圖示。 　　[圖68]256QAM-2D-NUC的訊號點之座標zs 之例子的圖示。 　　[圖69]256QAM-2D-NUC的訊號點之座標zs 之例子的圖示。 　　[圖70]1024QAM-1D-NUC的訊號點之座標zs 之例子的圖示。 　　[圖71]1024QAM的符元y、與位置向量u之關係的圖示。 　　[圖72]4096QAM-1D-NUC的訊號點之座標zs 之例子的圖示。 　　[圖73]4096QAM的符元y、與位置向量u之關係的圖示。 　　[圖74]4096QAM的符元y、與位置向量u之關係的圖示。 　　[圖75]區塊交錯器25中所進行的區塊交錯的說明圖。 　　[圖76]區塊交錯器25中所進行的區塊交錯的說明圖。 　　[圖77]群組式交錯器24中所進行的群組式交錯的說明圖。 　　[圖78]針對碼長度N為69120位元之LDPC碼的GW型樣之例子的圖示。 　　[圖79]收訊裝置12之構成例的區塊圖。 　　[圖80]位元去交錯器165之構成例的區塊圖。 　　[圖81]解對映器164、位元去交錯器165、及LDPC解碼器166所進行之處理之例子的說明用流程圖。 　　[圖82]LDPC碼的檢查矩陣之例子的圖示。 　　[圖83]對檢查矩陣實施了行置換與列置換而成的矩陣(轉換檢查矩陣)之例子的圖示。 　　[圖84]分割成5×5單位的轉換檢查矩陣之例子的圖示。 　　[圖85]將節點演算以P個而加以批次進行的解碼裝置之構成例的區塊圖。 　　[圖86]LDPC解碼器166之構成例的區塊圖。 　　[圖87]區塊去交錯器54中所進行的區塊去交錯的說明圖。 　　[圖88]位元去交錯器165之其他構成例的區塊圖。 　　[圖89]可適用收訊裝置12的收訊系統之第1構成例的區塊圖。 　　[圖90]可適用收訊裝置12的收訊系統之第2構成例的區塊圖。 　　[圖91]可適用收訊裝置12的收訊系統之第3構成例的區塊圖。 　　[圖92]適用了本技術的電腦之一實施形態之構成例的區塊圖。

Claims (8)

  1. 一種送訊裝置，係 具備：編碼部，係基於碼長度N為17280位元、編碼率r為13/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
  2. 一種送訊方法，係 具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為13/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
  3. 一種收訊裝置，係 具備：解碼部，係將從藉由送訊方法所被發送過來之資料所得出的LDPC碼，予以解碼；其中， 前記送訊方法係 具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為13/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
  4. 一種收訊方法，係 具備：解碼步驟，係將從藉由送訊方法所被發送過來之資料所得出的LDPC碼，予以解碼；其中， 前記送訊方法係 具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為13/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
  5. 一種送訊裝置，係 具備：編碼部，係基於碼長度N為17280位元、編碼率r為14/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
  6. 一種送訊方法，係 具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為14/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
  7. 一種收訊裝置，係 具備：解碼部，係將從藉由送訊方法所被發送過來之資料所得出的LDPC碼，予以解碼；其中， 前記送訊方法係 具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為14/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
  8. 一種收訊方法，係 具備：解碼步驟，係將從藉由送訊方法所被發送過來之資料所得出的LDPC碼，予以解碼；其中， 前記送訊方法係 具備：編碼步驟，係基於碼長度N為17280位元、編碼率r為14/16之LDPC碼的檢查矩陣，而進行LDPC編碼； 前記LDPC碼係含有資訊位元與同位位元； 前記檢查矩陣係含有：對應於前記資訊位元的資訊矩陣部及對應於前記同位位元的同位矩陣部； 前記資訊矩陣部，係藉由檢查矩陣初期值表而被表示； 前記檢查矩陣初期值表係為，將前記資訊矩陣部的1之元素的位置每360列地加以表示的表，係為：
TW107137150A 2017-10-31 2018-10-22 送訊裝置、送訊方法、收訊裝置、及收訊方法 TWI772543B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-209878 2017-10-31
JP2017209878A JP6930377B2 (ja) 2017-10-31 2017-10-31 送信装置及び送信方法

Publications (2)

Publication Number Publication Date
TW201924233A true TW201924233A (zh) 2019-06-16
TWI772543B TWI772543B (zh) 2022-08-01

Family

ID=66331751

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137150A TWI772543B (zh) 2017-10-31 2018-10-22 送訊裝置、送訊方法、收訊裝置、及收訊方法

Country Status (8)

Country Link
US (1) US11700019B2 (zh)
EP (1) EP3706319B1 (zh)
JP (4) JP6930377B2 (zh)
KR (1) KR102591936B1 (zh)
BR (1) BR112020008014A2 (zh)
PH (1) PH12020550536A1 (zh)
TW (1) TWI772543B (zh)
WO (1) WO2019087774A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7240136B2 (ja) * 2017-11-07 2023-03-15 日本放送協会 インターリーバ、デインターリーバ、送信装置、受信装置、及びこれらのプログラム
CN111865333B (zh) * 2020-08-06 2023-06-23 南京信息工程大学 一种基于多元ldpc码码率兼容的比特级打孔方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260764B2 (en) 2002-11-26 2007-08-21 Qualcomm Incorporated Multi-channel transmission and reception with block coding in a communication system
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7596743B2 (en) 2005-09-28 2009-09-29 Ati Technologies Inc. Method and apparatus for error management
CN102388539B (zh) 2010-02-10 2015-04-01 松下电器产业株式会社 发送装置、接收装置、发送方法及接收方法
US8402341B2 (en) * 2010-02-18 2013-03-19 Mustafa Eroz Method and system for providing low density parity check (LDPC) encoding and decoding
JP5500379B2 (ja) * 2010-09-03 2014-05-21 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
MX2015009838A (es) * 2013-02-08 2015-10-14 Sony Corp Dispositivo para el procesamiento de datos y metodo para el procesamiento de datos.
US8887024B2 (en) * 2013-02-10 2014-11-11 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
KR102104937B1 (ko) * 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
WO2015098065A1 (ja) 2013-12-27 2015-07-02 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、および、送信装置、受信装置
JP2015156532A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015156534A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP2015156530A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015170912A (ja) * 2014-03-05 2015-09-28 ソニー株式会社 データ処理装置、及び、データ処理方法
WO2015174053A1 (ja) 2014-05-16 2015-11-19 パナソニックＩｐマネジメント株式会社 送信方法、受信方法、送信装置および受信装置
US9800269B2 (en) * 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
WO2015182102A1 (ja) 2014-05-30 2015-12-03 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
JP6628124B2 (ja) * 2014-05-30 2020-01-08 パナソニックＩｐマネジメント株式会社 送信装置、受信装置、送信方法および受信方法
KR102184832B1 (ko) * 2014-08-14 2020-12-01 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102240745B1 (ko) * 2015-01-20 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법

Also Published As

Publication number Publication date
PH12020550536A1 (en) 2021-03-22
WO2019087774A1 (ja) 2019-05-09
TWI772543B (zh) 2022-08-01
JP2023153282A (ja) 2023-10-17
JP2021176239A (ja) 2021-11-04
US20210152185A1 (en) 2021-05-20
JP7115608B2 (ja) 2022-08-09
EP3706319A1 (en) 2020-09-09
JP2022140577A (ja) 2022-09-26
KR20200075835A (ko) 2020-06-26
EP3706319B1 (en) 2022-10-05
JP7544216B2 (ja) 2024-09-03
US11700019B2 (en) 2023-07-11
JP7338754B2 (ja) 2023-09-05
EP3706319A4 (en) 2020-11-04
JP6930377B2 (ja) 2021-09-01
BR112020008014A2 (pt) 2020-10-27
JP2019083421A (ja) 2019-05-30
KR102591936B1 (ko) 2023-10-23

Similar Documents

Publication Publication Date Title
KR102190377B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102322523B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
TW201822518A (zh) 送訊裝置、送訊方法、收訊裝置、及收訊方法
KR20210118218A (ko) 데이터 처리 장치, 및, 데이터 처리 방법
JP2021168519A (ja) 受信装置、及び、受信方法
TWI683546B (zh) 送訊方法及收訊裝置
TWI683545B (zh) 送訊方法及收訊裝置
TW201834431A (zh) 送訊方法及收訊裝置
JP7047963B2 (ja) 送信装置、送信方法、受信装置、及び、受信方法
TWI677197B (zh) 送訊方法及收訊裝置
TWI672031B (zh) 送訊方法及收訊裝置
JP6950305B2 (ja) 送信方法、及び、受信装置
JP2021170835A (ja) 受信装置、及び、受信方法
JP2021176239A (ja) 受信装置、及び、受信方法
TWI685212B (zh) 送訊方法及收訊裝置
TWI685213B (zh) 送訊方法及收訊裝置
TWI683544B (zh) 送訊方法及收訊裝置
TWI685215B (zh) 送訊方法及收訊裝置
JP2021170834A (ja) 受信装置、及び、受信方法
TWI667901B (zh) Sending method and receiving device
TWI765110B (zh) 送訊裝置、送訊方法、收訊裝置、及收訊方法
TWI773842B (zh) 送訊裝置、送訊方法、收訊裝置、及收訊方法
TWI688221B (zh) 送訊方法及收訊裝置
JP2022066472A (ja) 送信装置、送信方法、受信装置、及び、受信方法
TW201838346A (zh) 送訊方法及收訊裝置