CN111865333B - 一种基于多元ldpc码码率兼容的比特级打孔方法 - Google Patents

一种基于多元ldpc码码率兼容的比特级打孔方法 Download PDF

Info

Publication number
CN111865333B
CN111865333B CN202010784127.2A CN202010784127A CN111865333B CN 111865333 B CN111865333 B CN 111865333B CN 202010784127 A CN202010784127 A CN 202010784127A CN 111865333 B CN111865333 B CN 111865333B
Authority
CN
China
Prior art keywords
matrix
bit
node
ldpc code
check matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010784127.2A
Other languages
English (en)
Other versions
CN111865333A (zh
Inventor
钱荷玥
周华
王登天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Information Science and Technology
Original Assignee
Nanjing University of Information Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Information Science and Technology filed Critical Nanjing University of Information Science and Technology
Priority to CN202010784127.2A priority Critical patent/CN111865333B/zh
Publication of CN111865333A publication Critical patent/CN111865333A/zh
Application granted granted Critical
Publication of CN111865333B publication Critical patent/CN111865333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种基于多元LDPC码码率兼容的比特级打孔方法，包括如下步骤：根据目标码率R′，计算需要打孔的节点个数MR’×m；对多元LDPC码的校验矩阵HNB进行二进制镜像映射处理，得到二元镜像矩阵HB；计算二元镜像矩阵HB中每个变量节点V的度数ds，并依据大小顺序排列得到集合G；计算集合G中前MR’×m个度数ds中适合打孔的最优节点位置s；根据最优节点的位置s查找该节点在原多元矩阵中的比特位置。本发明相对传统的打孔算法每个变量节点的全部比特节点都将被删余；而本发明对多元矩阵进行处理，优先选择度数小的变量节点进行删除,选择更优的打孔节点，从而有效地降低了误码率，在提高多元LDPC码码率的同时，也提高了译码性能的效果。

Description

一种基于多元LDPC码码率兼容的比特级打孔方法
技术领域
本发明属于电子通讯技术领域，具体涉及一种基于多元LDPC码码率兼容的比特级打孔方法。
背景技术
近20年来，纠错编码技术快速发展。20世纪末，Macky等人的发现迎来了LDPC(low-density parity-check)码的研究热潮。而后人们发现多元NB(non-binary)LDPC码与码长码率近似的二元LDPC码和Turbo码相比，在中短码情况下其译码性能具有较大增益。如何发挥NB-LDPC码的优势也成为了通信领域值得关注的研究课题。
实现信息传输速率的可变性已经成为现代通信领域不可或缺的功能之一，其中，码率兼容技术是实现信道编码多重码率的重要手段。LDPC码由特定的校验矩阵定义，码长和码率受校验矩阵的大小限制，在信息传输过程中存在着码率不够灵活的缺点。基于这个问题，Hagenauer在1988年首次提出了码率兼容的打孔型卷积码，该算法通过对编码之后的卷积码(母码)进行打孔，得到码率不同的子码，有效解决了变码率的问题。打孔通过对部分校验位作删余处理，从而提高码率，打孔位置的选择比较复杂且直接影响译码性能。21世纪初期Ha和Tian等人对二元LDPC进行了码率兼容的研究，实现了二元LDPC从低码率到高码率的自由切换。相较于二元RC-LDPC码，RC-NB-LDPC码的研究在国际上相对较少，在多元译码时若采用传统打孔算法，即符号级打孔算法，每个变量节点的全部比特节点都将被删余，误码率比较高。本文提出了一种针对规则型NB-LDPC码的新打孔算法，并仿真验证了该算法的有效性，所构造的NB-RC-LDPC码在较大的码率范围内都能获得较好的译码性能。
发明内容
本发明所要解决的技术问题是针对上述现有技术的不足，提供一种基于多元LDPC码码率兼容的比特级打孔方法。
为实现上述技术目的，本发明采取的技术方案为：
一种基于多元LDPC码码率兼容的比特级打孔方法，其中：包括如下步骤：
步骤S1：根据目标码率R′，计算需要打孔的节点个数MR’×m；
步骤S2：对多元LDPC码的校验矩阵HNB进行二进制镜像映射处理，得到二元镜像矩阵HB；
步骤S3：计算二元镜像矩阵HB中每个变量节点V的度数ds，并依据度数ds由小到大的顺序排列得到集合G；
步骤S4：根据需要打孔的个数MR’×m，寻找集合G中前MR’×m个度数ds作为打孔的最优节点位置s；
步骤S5：根据最优节点的位置s查找该节点在原多元矩阵中的比特位置，即为最优打孔变量节点。
为优化上述技术方案，采取的具体措施还包括：
进一步地，步骤S1中符号节点MR′的个数为：
Figure BDA0002621307030000021
其中：N表示HNB的列数，M表示HNB的行数，MR′表示多元LDPC码校验矩阵HNB里面的符号个数，m表示多元LDPC码校验矩阵HNB里面每个符号包含的比特个数。
进一步地，步骤S2具体为：
S21：将大小为M×N的校验矩阵HNB转化为Mm×Nm的二元镜像矩阵；
S22：令α表示校验矩阵中的元素，f(α)表示校验矩阵的基本多项式，最高次幂为m，
f(α)＝α0+α1x+α2x2+…+αmxm
S23：求出每个α的伴随矩阵K
Figure BDA0002621307030000022
则校验矩阵HNB的伴随矩阵即为二元镜像矩阵HB：
Figure BDA0002621307030000023
进一步地，步骤S3具体为：
设二进制镜像矩阵HB中每一列为一个变量节点V，计算每个变量节点V的度数ds，根据度数ds的大小，由小到大排列得到集合G。
进一步地，步骤S5具体为：
S51：根据最优节点的位置s，计算原多元LDPC码校验矩阵HNB对应的列数，即符号位a＝floor(s/m)-1；
S52：查找比特位，若mod(s,m)＝0,比特位的值便是m,若mod(s,m)≠0，比特位的值便是b＝mod(s,m)-1；
S53：结合比特位b和符号位a，得到多元LDPC码的校验矩阵HNB中的比特信息位置，即为最优打孔变量节点。
本发明的有益效果：
本发明一种基于多元LDPC码码率兼容的比特级打孔方法，相对传统的打孔算法每个变量节点的全部比特节点都将被删余；而本发明对多元矩阵进行处理，优先选择度数小的变量节点进行删除,选择更优的打孔节点，从而有效地降低了误码率，在提高多元LDPC码码率的同时，也提高了译码性能的效果。
附图说明
图1是本发明的算法流程图；
图2是本发明的多元矩阵与其二元镜像矩阵关系图；
图3是本发明的多元LDPC码与二元LDPC码的对比Tanner图；
图4是本发明的155码长打孔对比图；
图5是本发明的576码长打孔对比图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细描述。
如图1所示，本发明为一种基于多元LDPC码码率兼容的比特级打孔方法，包括如下步骤：
步骤S1：根据目标码率R′，计算需要打孔的节点个数MR’×m；
符号节点MR′的个数为：
Figure BDA0002621307030000031
其中：N表示HNB的列数，M表示HNB的行数，MR′表示多元LDPC码校验矩阵HNB里面的符号个数，m表示多元LDPC码校验矩阵HNB里面每个符号包含的比特个数。
步骤S2：对多元LDPC码的校验矩阵HNB进行二进制镜像映射处理，得到二元镜像矩阵HB。
步骤S2具体为：
S21：将大小为M×N的校验矩阵HNB转化为Mm×Nm的二元镜像矩阵；
S22：令α表示校验矩阵中的元素，f(α)表示校验矩阵的基本多项式，最高次幂为m，
f(α)＝α0+α1x+α2x2+…+αmxm
S23：求出每个α的伴随矩阵K
Figure BDA0002621307030000041
则校验矩阵HNB的伴随矩阵即为二元镜像矩阵HB：
Figure BDA0002621307030000042
步骤S3：计算二元镜像矩阵HB中每个变量节点V的度数ds，并依据度数ds由小到大的顺序排列得到集合G。
步骤S3具体为：设二进制镜像矩阵HB中每一列为一个变量节点V，计算每个变量节点V的度数ds，根据度数ds的大小排列得到集合G。
步骤S4：根据需要打孔的个数MR’×m，寻找集合G中前MR’×m个度数ds作为打孔的最优节点位置s。
步骤S5：根据最优节点的位置s查找该节点在原多元矩阵中的比特位置，即为最优打孔变量节点。
S51：根据最优节点的位置s，计算原多元LDPC码校验矩阵HNB对应的列数，即符号位a＝floor(s/m)-1；
S52：查找比特位，若mod(s,m)＝0,比特位的值便是m,若mod(s,m)≠0，比特位的值便是b＝mod(s,m)-1；
S53：结合比特位b和符号位a，得到多元LDPC码的校验矩阵HNB中的比特信息位置。
如图4所示，选用了码长155的四元矩阵进行仿真，图1前三组数据分别对10个、20个、30个变量节点进行打孔处理，相比母码码率分别提高了0.03，0.06和0.1，即码率为0.43，0.46和0.5。当误码率在10-2量级时，三组打孔对比差异不大，但到了10-4量级时，10孔与20孔信噪比增加了0.5dB，30孔增加了0.2dB。后一组数据展示了0.5码率与0.6码率下两种打孔方案对比，比特级打孔在两个码率下性能都优于符号级，但新打孔算法在0.6码率下却出现了误码率升高的情况，故作者又进行了一组仿真。
如图5所示，选用了码长576的四元矩阵进行仿真，图上可知码率在0.6和0.7情况下，比特级新打孔算法的性能都优于传统的符号级打孔算法，在10-3量级时，两种打孔算法信噪比分别增加了0.25dB和0.2dB，实现了码率由低到高的转变。
综上所述，多元比特级新型打孔算法有比多元常规符号级打孔算法更佳的性能，在各码率都获得了一定的增益。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (1)

1.一种基于多元LDPC码码率兼容的比特级打孔方法，其特征在于，包括如下步骤：
步骤S1：根据目标码率R′，计算需要打孔的节点个数MR’×m；
步骤S2：对多元LDPC码的校验矩阵HNB进行二进制镜像映射处理，得到二元镜像矩阵HB；
步骤S3：计算二元镜像矩阵HB中每个变量节点V的度数ds，并依据度数ds由小到大的顺序排列得到集合G；
步骤S4：根据需要打孔的个数MR’×m，寻找集合G中前MR’×m个度数ds作为打孔的最优节点位置s；
步骤S5：根据最优节点的位置s查找该节点在原多元矩阵中的比特位置，即为最优打孔变量节点；
所述步骤S1中符号节点MR′的个数为：
Figure FDA0004236590250000011
其中：N表示HNB的列数，M表示HNB的行数，MR′表示多元LDPC码校验矩阵HNB里面的符号个数，m表示多元LDPC码校验矩阵HNB里面每个符号包含的比特个数；
所述步骤S2具体为：
S21：将大小为M×N的校验矩阵HNB转化为Mm×Nm的二元镜像矩阵；
S22：令α表示校验矩阵中的元素，f(α)表示校验矩阵的基本多项式，最高次幂为m，
f(α)＝α0+α1x+α2x2+L+αmxm；
S23：求出每个α的伴随矩阵K：
Figure FDA0004236590250000012
则校验矩阵HNB的伴随矩阵为：
Figure FDA0004236590250000013
所述步骤S3具体为：设二进制镜像矩阵HB中每一列为一个变量节点V，计算每个变量节点V的度数ds，根据度数ds的大小，由小到大排列得到集合G；
所述步骤S5具体为：
S51：根据最优节点的位置s，计算原多元LDPC码校验矩阵HNB对应的列数，即符号位a＝floor(s/m)-1；
S52：查找比特位，若mod(s,m)＝0,比特位的值便是m,若mod(s,m)≠0，比特位的值便是b＝mod(s,m)-1；
S53：结合比特位b和符号位a，得到多元LDPC码的校验矩阵HNB中的比特信息位置，即为最优打孔变量节点。
CN202010784127.2A 2020-08-06 2020-08-06 一种基于多元ldpc码码率兼容的比特级打孔方法 Active CN111865333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010784127.2A CN111865333B (zh) 2020-08-06 2020-08-06 一种基于多元ldpc码码率兼容的比特级打孔方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010784127.2A CN111865333B (zh) 2020-08-06 2020-08-06 一种基于多元ldpc码码率兼容的比特级打孔方法

Publications (2)

Publication Number Publication Date
CN111865333A CN111865333A (zh) 2020-10-30
CN111865333B true CN111865333B (zh) 2023-06-23

Family

ID=72971536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010784127.2A Active CN111865333B (zh) 2020-08-06 2020-08-06 一种基于多元ldpc码码率兼容的比特级打孔方法

Country Status (1)

Country Link
CN (1) CN111865333B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116436475A (zh) * 2023-06-13 2023-07-14 国家广播电视总局广播电视科学研究院 一种ldpc码的构造及编码方法、装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101547061A (zh) * 2009-04-30 2009-09-30 西安电子科技大学 基于非规则比特级缩短的多元码速率兼容方法
CN102811063A (zh) * 2012-05-29 2012-12-05 中国农业大学 一种低密度奇偶校验码的构造方法
CN103220002A (zh) * 2012-01-18 2013-07-24 北京大学 一种消除译码器访问冲突的准循环ldpc码构造方法
CN104410428A (zh) * 2014-12-24 2015-03-11 中山大学 一种基于分时的分组马尔可夫叠加编码的多码率码编码方法
CN107294543A (zh) * 2017-06-19 2017-10-24 电子科技大学 一种用于生成rc‑ldpc码校验矩阵的方法
WO2019087774A1 (ja) * 2017-10-31 2019-05-09 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101547061A (zh) * 2009-04-30 2009-09-30 西安电子科技大学 基于非规则比特级缩短的多元码速率兼容方法
CN103220002A (zh) * 2012-01-18 2013-07-24 北京大学 一种消除译码器访问冲突的准循环ldpc码构造方法
CN102811063A (zh) * 2012-05-29 2012-12-05 中国农业大学 一种低密度奇偶校验码的构造方法
CN104410428A (zh) * 2014-12-24 2015-03-11 中山大学 一种基于分时的分组马尔可夫叠加编码的多码率码编码方法
CN107294543A (zh) * 2017-06-19 2017-10-24 电子科技大学 一种用于生成rc‑ldpc码校验矩阵的方法
WO2019087774A1 (ja) * 2017-10-31 2019-05-09 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A cycle-based rate-compatible puncturing technique for non-binary LDPC codes;Kuntal Deka 等;《2016 International Conference on Signal Processing and Communications》;第1-5页 *
比特级码率兼容多元LDPC码打孔算法;周华 等;《电讯技术》;第61卷(第4期);第434-439页 *

Also Published As

Publication number Publication date
CN111865333A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US20240048158A1 (en) Method and apparatus for encoding and decoding of low density parity check codes
CN104025459B (zh) 译码处理方法及译码器
US9231734B2 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
US10848183B2 (en) Method and apparatus for encoding and decoding low density parity check codes
CN101039119A (zh) 编码与解码的方法及系统
He et al. A joint source and channel coding scheme base on simple protograph structured codes
WO2013107140A1 (zh) 与循环冗余校验级联的极性码的译码方法和译码装置
US10236911B2 (en) Method and apparatus for encoding and decoding low density parity check codes
WO2018036178A1 (zh) 一种ldpc的解码方法
CN101107782A (zh) 用于解码纠错码的方法
CN108809518B (zh) 用于降低错误性能的级联Spinal码构建方法
WO2011032387A1 (zh) Rs码的译码方法和装置
US8468438B2 (en) Method and apparatus for elementary updating a check node during decoding of a block encoded with a non-binary LDPC code
CN112600568B (zh) 结合非标准6阶调制与ldpc码的编码调制传输方法
CN111865333B (zh) 一种基于多元ldpc码码率兼容的比特级打孔方法
CN114157309A (zh) 极化码译码方法、装置及系统
CN1259781C (zh) 最小欧氏距离最大化的星座映射级联纠错编码方法
CN1905374A (zh) 非对称低密度校验码编译码方法
CN103401655A (zh) 一种ldpc译码消息存储结构及译码方法
CN106656216A (zh) 一种针对Turbo乘积码的修正的软入软出译码方法
CN1323102A (zh) 用于特博码的解码器及其解码方法
KR101562220B1 (ko) 비이진 저밀도 패리티 검사 부호를 위한 복호 방법 및 장치
CN114421976A (zh) 基于概率计算的tpc迭代译码方法及译码器
CN106953647B (zh) 一种针对代数几何码的自适应Chase译码方法
CN101621300B (zh) 一种软输入软输出nr译码器及其软信息生成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant