TW201916324A - 電阻式隨機存取記憶體裝置及製造方法 - Google Patents

電阻式隨機存取記憶體裝置及製造方法 Download PDF

Info

Publication number
TW201916324A
TW201916324A TW107128282A TW107128282A TW201916324A TW 201916324 A TW201916324 A TW 201916324A TW 107128282 A TW107128282 A TW 107128282A TW 107128282 A TW107128282 A TW 107128282A TW 201916324 A TW201916324 A TW 201916324A
Authority
TW
Taiwan
Prior art keywords
layer
switching
encapsulation
oxygen exchange
conductive
Prior art date
Application number
TW107128282A
Other languages
English (en)
Other versions
TWI791589B (zh
Inventor
克里斯多夫 威根
歐勒 果倫茲卡
堤蒙希 葛萊斯門
希坦 科瑟里
派翠克 亨吉斯
崔恩 凡
佐瑞根斯 席賀堤
馬修 安卓斯
丹尼爾 奧萊特
艾米亞 考哈利
南拉塔 艾舒利
納森 史路特
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201916324A publication Critical patent/TW201916324A/zh
Application granted granted Critical
Publication of TWI791589B publication Critical patent/TWI791589B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種設備，包含含有導電材料的互連，在基板之上，及電阻式隨機存取記憶體(RRAM)裝置耦合於互連。RRAM裝置包含電極結構在互連之上，其中電極結構的上部分具有第一寬度。RRAM裝置更包含切換層在電極結構上，其中切換層具有第一寬度，及氧交換層，具有小於第一寬度的第二寬度，在切換層的部分上。RRAM裝置更包含頂電極在氧交換層之上，其中頂電極具有第二寬度，及包封層在切換層的部分上，其中切換層沿著氧交換層的側壁延伸。

Description

電阻式隨機存取記憶體裝置及製造方法
本發明係關於電阻式隨機存取記憶體裝置及製造方法。
近幾十年來，積體電路中的特徵縮小已成為不斷成長的半導體工業的背後的驅動力。縮得越來越小的特徵致能在半導體晶片的有限的基礎上的功能單元的增加的密度。例如，縮小的電晶體尺寸允許在晶片上整合增加的數量的記憶體，致使產品的製造有增加的功能。唯，對於不斷更多的功能的驅動並非沒有問題。重度依賴先進製造技術以符合由微縮導致的超出的緊密耐受需求已變得更加重要。
非揮發晶片上嵌入記憶體與電阻式隨機存取記憶體(RRAM)裝置可改進系統單晶片(SOC)的能量及計算效率。唯，產生用於有高裝置耐受度的RRAM裝置的製造的適當的堆疊、高滯留及操作於低電壓及電流的技術挑戰，出現了對於此技術的商業化的困難的路障。更詳細地，控制於記憶體位元的大陣列中的尾位元資料的記憶體技術的目標，需要對在各別位元中的切換層崩潰及切換事件的變化的更緊密控制。於長絲RRAM系統，製造出造成較低崩潰電壓及高裝置耐受度的切換層是極度有利的。如此，仍需要對於切換層堆疊的顯著改進，其依賴材料進步、製造技術、或其兩者的組合。此領域的製程發展為非揮發記憶體進程的不可分割的部分。
及
敘述了具有對於區域化長絲最佳化的結構的電阻式隨機存取記憶體(RRAM)裝置及製造方法。於之後的敘述，提出了許多細節，例如新穎的結構架構及詳細的製造方法，以提供對於本發明的實施方式的透徹理解。顯然地，對於所屬技術領域中具有通常知識者而言，本發明的實施方式可被實現而無這些特定的細節。於其它例子，可知的特徵，例如關聯於嵌入記憶體的切換操作，以較少細節的方式敘述，為了不非必要的混淆本發明的實施方式。此外，可以理解的是，於圖所示的多樣的實施方式僅為描述性的表示而非必需為實際尺寸。
特定的詞語亦可用於以下的敘述，僅為了參照的目的，且因此無意為限制性的。例如，詞語例如「上(或較上)」、「下(或較下)」、「之上」及「之下」表示圖式中的方向，其作為參照。在第二材料「之上」的一材料為在材料的堆疊中較高的，但材料的足跡不需要重疊。詞語例如「前」、「背」、「後」及「側」敘述組件的部分的定向及/或位置，其於一致但任意的參照的框架中，其由參照文字及敘述討論的組件的關聯的圖式成為清楚的。此詞語可包含於上特別提及的字、其衍生物、及相似重要性的字。
於之後的敘述，提出許多細節。唯，顯然地，對於所屬技術領域中具有通常知識者而言，本發明可被實現而無這些特定的細節。於一些例子，可知的方法及裝置以方塊圖的形式顯示，而不是以細節的形式，以避免混淆本發明。於整分本說明書參照的「實施方式」或「一實施方式」或「一些實施方式」表示與實施方式連結地敘述的特定的特徵、結構、功能或特性包含於本發明的至少一實施方式中。因此，於整分本說明書多處出現的詞語「於實施方式」或「於一實施方式」或「於一些實施方式」不需要表示本發明的相同實施方式。此外，特定的特徵、結構、功能或特性可以任意適合的方式於一或更多實施方式中組合。例如，第一實施方式可與第二實施方式組合，於關聯於二實施方式的特定特徵、結構、功能或特性不互斥的任意地方。
如於說明書及所附的申請專利範圍中所用的，單數形式亦有意包含複數形式，除非它們的上下文另外特別明確指出。亦可以理解的是，此處所用的詞語「及/或」表示且包含相關的所列的項目的一或更多的任意及所有可能的組合。
詞語「耦合」及「連接」，及其衍生，於此處可用以敘述組件之間的功能性或結構性的關係。應理解的是，這些詞語無意彼此為同義詞。而是，於特定的實施方式，「連接」可用以表示二或更多元件彼此直接實體、光學或電接觸。「耦合」可用以表示二或更多元件為直接或非直接(有其它中介元件於它們之間)彼此實體或電接觸，及/或二或更多元件彼此共同運作或互動(例如，如造成效果關係)。
如此處所用的詞語「上方」、「下方」、「在…之間」及「上」意指一組件或材料相對於其它組件或材料的相對位置，其中，此實體關係是值得注意的。例如，在第二材料「上方」的一材料具有的足跡與第二材料的足跡的至少部分重疊。於材料的脈絡，配置在另一者上方或下方的一材料或材料可直接接觸，或可具有一或更多中介材料。此外，配置在二個材料之間的一材料可與此二層直接接觸，或可有一或多層中介層。反之，第一材料在第二材料「上」係指與第二材料/材料直接接觸。相似的區別方式用於組件組合的脈絡。
如整個本說明書及申請專利範圍中所使用的，由詞語「…的至少之一」或「…的一或更多」連結的一系列物品，可表示列出的詞語的任意組合。例如，詞語「A、B、或C至少一者」可意指A；B；C；A與B；A與C；B與C；或A、B與C。
非揮發記憶體裝置，例如磁性通道接面(MTJ)記憶體裝置或電阻式隨機存取記憶體(RRAM)裝置依電阻切換現象儲存資訊。非揮發記憶體裝置用作可變電阻器，其中裝置的電阻可在高電阻狀態及低電阻狀態之間切換。
記憶體陣列與低電壓邏輯電路的積體，例如操作於小於或等於1Volt的電壓的邏輯電路，可為有利的，因為它致能相較於具有實體分離邏輯及記憶體晶片而言較高的操作速度。此外，積體RRAM裝置與電晶體以產生嵌入記憶體的方式出現材料的挑戰，其已比微縮困難非常多。當電晶體操作電壓縮小，為了成為更有能源效率而努力，與此電晶體串連的RRAM記憶體裝置亦需要在較低電壓及電流運作。
非揮發記憶體裝置，例如電阻式隨機存取記憶體(RRAM)裝置依電阻切換現象儲存資訊。非揮發記憶體裝置用作可變電阻器，其中裝置的電阻可在高電阻狀態及低電阻狀態之間切換。電阻切換依靠RRAM裝置的導電率的改變。特別是，切換層決定導電率。於一實施方式，導電率由於切換層中的導電長絲的形成及解散而調變。於一或更多實施方式，切換層包含含氧材料，且導電長絲可由回應於RRAM裝置內的電場的氧空缺遷移的動作而形成。為了增加氧空缺的濃度以促進在較低電壓的切換，被稱為氧交換層的額外層可設置於切換層及電極的一者之間。導電長絲切換可由氧交換層增強，於高電阻狀態及低電阻狀態之間切換裝置所需要的電壓的變異性會被導電長絲的大小及位置影響。形成於RRAM裝置的邊緣附近，特別是遠離中心，的長絲會造成裝置表現中的高階變異性。此操作性的變異性表現為寫入電壓及寫入電流變異性，其造成裝置的錯誤程式狀態。根據本發明的實施方式，切換層具有側向尺度，其大於氧交換層的側向尺度，以區域化長絲遠離RRAM裝置的邊緣。由區域化長絲遠離邊緣，關於操作變異性的問題可被避免。
圖1描述設置在互連結構120之上的RRAM裝置100的截面圖，根據本發明的實施方式。RRAM裝置100包含具有第一寬度的電極結構102，具有第一寬度的切換層108設置在電極結構102上。RRAM裝置100更包含具有第二寬度的氧交換層110設置在切換層108上，其中第二寬度小於第一寬度，頂電極112設置在氧交換層110上且硬遮罩114設置在頂電極112上。於說明的實施方式，包封層116設置在切換層108的部分上且沿著氧交換層的側壁152延伸至硬遮罩114的最上部分且覆蓋硬遮罩114的最上表面。
於實施方式，包封層116更包含具有長度WEX 的側部分，其從氧交換層110的側壁延伸至切換層108的側壁154。包封層116具有沿著氧交換層110的側壁的厚度WEL 。依實施方式，厚度WEL 為3nm至15nm之間。於一例子，如於圖1所示，WEX 大於WEL 。於另一例子，WEX 小於WEL 。組合的厚度WEL 及長度WEX 決定切換層108的寬度WSL ，且因此決定側壁154及氧交換層110的側壁152之間的分離。於實施方式，切換層108的寬度為至少大於氧交換層110的寬度WOEL 20nm。如上討論的，當切換層108的側壁154與氧交換層110的側壁是遠的，可形成於RRAM裝置100中的長絲可被區域化為遠離側壁154。
於實施方式，第二包封層118設置於包封層116的正上。第二包封層118不在切換層108的側壁154。依包封層116的側壁部分的長度WEX ，第二包封層118可具有在5nm至15nm之間的厚度。第二包封層118設計以留存設置在氧交換層110上的包封層116。
於實施方式，電極結構102包含第一導電電極104及第二導電電極106設置在第一導電電極104上，如圖1的截面圖所示。於一些實施方式，第一導電電極104包含例如W、Ti、Ta或Ru的金屬的層。於其它實施方式，第一導電電極104包含例如WN、TiN、TaN的合金。於實施方式，第一導電電極104包含TiN的層，其具有實質平滑最上表面，例如在1nm至2nm的表面粗糙度。於實施方式，第一導電電極104具有在280至310µ-Ω-cm之間的電阻率。依實施方式，第一導電電極104具有在1.5至25nm之間的厚度。於實施方式，第二導電電極106包含貴金屬，例如Pt、Pd或Ru。依實施方式，第二導電電極106具有在2至10nm之間的厚度。雖說明的實施方式描述電極結構102具有實質垂直的側壁，其它實施方式包含對於多樣的度數為錐角的側壁，依對於第一導電電極104及第二導電電極106的材料及厚度的選擇而定。
於實施方式，中間層(未顯示)設置於第一導電電極104及第二導電電極106之間，其中中間層包含氧。於實施方式，中間層具有不一致的氧成分。於實施方式，中間層具有不一致的厚度。於一實施方式，中間層在截面平面中具有不連續的部分。
於實施方式，切換層108包含氧及金屬(M)，例如但不限於，鉿、鉭、鋯、鎢或鈦。切換層108的範例成分包含氧化鉿、氧化鉭、氧化鋯、氧化鈦和氧化鎢。依實施方式，切換層108的氧含量可為化學計量的或非化學計量的。對於有鉿的實施方式，有氧化狀態+4，切換層108具有MOX 的化學成分，其中O為氧且X為或為實質接近於2，例如1.9至2.0之間。對於有氧化狀態+5的鉭的實施方式，切換層108具有M2 OX 的化學成分，其中O為氧且X為或為實質接近於5，例如4.90至5.0之間。對於任意這些成分，切換層108的厚度可改變。於一實施方式，切換層108具有至少2nm的厚度。於另一實施方式，切換層108具有在2nm至5nm之間的厚度。依實施方式，切換層108的側壁154可為形貌的平滑或鋸齒。鋸齒側壁可造成非重覆的長絲形成，且產生對於裝置功能的問題。
於實施方式，氧交換層110作為氧空缺的來源或作為氧原子的沉槽，以及對抗氧從第二切換層108擴散出去的阻障層。於長絲RRAM裝置系統，對於單RRAM裝置的切換電壓的變化可由微調氧空缺濃度而調控，其被廣泛地理解以驅動金屬氧化物膜中的長絲形成及解散。於實施方式，氧交換層110包含金屬，例如但不限於，鎢、鉿、鉭或鈦。於實施方式，氧交換層110及切換層108包含相同金屬。於實施方式，氧交換層110具有在5nm至20nm之間的厚度。於實施方式，氧交換層110的厚度為切換層108的厚度的至少一倍半。
於實施方式，頂電極112具有在30至70nm之間的厚度。於實施方式，頂電極112包含相同金屬，例如但不限於Ta、TaN或TiN。
於實施方式，第二導電電極106與切換層108之間的介面107的部分被氧化。於此一實施方式，第二導電電極106包含鎢或釕，第二導電電極106的氧化的最上部分維持導電的。
包封層116可為任意適合的介電質材料，例如但不限於，碳摻雜氮化矽或氮化矽。於實施方式，包封層116的介電質材料為不含氧材料，用以防止氧交換層110的氧化。第二包封層118可為任意適合的介電質材料，例如但不限於，碳摻雜氮化矽、氧化矽、碳摻雜氧化物或氮化矽。
圖1的說明的實施方式更描述通孔122在RRAM裝置100的正下，其中通孔122與設置於基板150之上的介電質層124中的互連金屬化物120耦合。此互連金屬化物120可包含側向延伸(例如，金屬化的溝槽於介電質內)及垂直延伸(例如，金屬化的通孔)。於實施方式，通孔122由鈍化層126圍繞。於實施方式，鈍化層126設置於互連金屬化物120的部分上且於介電質層124上。
再參照圖1，通孔122包含材料，例如但不限於，W、TiN、TaN、Ru或Ta。於實施方式，通孔122具有在10至20nm之間的厚度。如所示，通孔122具有寬度WV 。於實施方式，通孔122的WV 小於電極結構102的寬度WE 。於實施方式，通孔122的WV 大於電極結構102的寬度WBE 。於實施方式，WV 在20nm至50nm之間。於實施方式，WIM 在20nm至50nm之間。於實施方式，WBE 在40nm至50nm之間。
於實施方式，鈍化層126包含材料，例如但不限於，氮化矽、碳化矽或碳摻雜氮化矽。於實施方式，通孔122及鈍化層126具有共平面或實質共平面的最上表面。
再參照圖1，於實施方式，互連金屬化物120具有的最上表面與介電質層124的最上表面共平面或實質共平面。於實施方式，互連金屬化物120包含阻障層120A，及填充金屬120B設置於阻障層120A上。於實施方式，阻障層120A包含材料，例如但不限於，氮化鉭、鉭或釕。於實施方式，填充金屬120B包含金屬，例如W或Cu。於實施方式，互連金屬化物120具有寬度WIM 。於實施方式，互連金屬化物120具有寬度WIM ，其大於通孔122的寬度WIV 。於實施方式，互連金屬化物120具有寬度WIM ，其大於電極結構102的寬度WE 。於實施方式，互連金屬化物120具有寬度WIM ，其實質相似於電極結構102的寬度WBE 。於實施方式，互連金屬化物120具有寬度WIM ，其小於電極結構102的寬度WBE 。
於實施方式，介電質層124可包含氧及矽，有例子包含二氧化矽(SiO2 )、碳摻雜氧化物(CDO)及氮化矽。介電質層124亦可包含有機聚合物，例如全氟環丁烷或聚四氟乙烯、氟矽酸鹽玻璃(FSG)及有機矽酸鹽，例如倍半矽氧烷、矽氧烷或有機矽酸鹽玻璃。於實施方式，介電質層124的總厚度在30nm至100nm之間。
於一實施方式，基板150包含適合的半導體材料，例如但不限於，單晶矽、多晶矽及絕緣覆矽(SOI)。於另一實施方式，基板150包含其它半導體材料，例如鍺、矽鍺或適合的III-V族化合物。邏輯裝置例如MOSFET電晶體及存取電晶體可形成於基板150上。邏輯裝置例如存取電晶體可與記憶體裝置(例如，RRAM裝置100)積體，以形成嵌入記憶體。嵌入記憶體包含RRAM裝置及邏輯MOSFET電晶體，可被組合以形成功能積體電路，例如系統單晶片(SOC)及微處理器。
圖2A至2H描述表示積體於互連結構上的RRAM裝置的製造方法中的多樣的操作的截面圖，根據本發明的實施方式。
圖2A描述形成於互連金屬化物之上的通孔上的第一導電層，根據本發明的實施方式。金屬化結構204可由所屬技術領域可知的鑲嵌或雙鑲嵌製程形成。於實施方式，金屬化結構204與關聯圖1敘述的金屬化結構120相同或實質相同。於實施方式，金屬化結構204包含阻障層204A，及填充材料204B設置於阻障層204A上。於實施方式，介電質層206與關聯圖1敘述的介電質層124相同或實質相同。
於實施方式，通孔202由覆層沉積金屬的層或金屬合金於金屬化結構204上而形成，且圖案化金屬的層或金屬合金。於實施方式，圖案化製程包含電漿蝕刻金屬或金屬合金以形成通孔202在金屬化結構204的部分上方。於實施方式，通孔202包含的材料與關聯圖1敘述的通孔122的材料相同或實質相同。
於實施方式，鈍化層208由覆層沉積絕緣材料的層在通孔202上且在介電質層206上形成，且之後平坦化絕緣材料以暴露通孔202。
於實施方式，平坦化製程造成通孔202具有最上表面，其與鈍化層208的最上表面共平面或實質共平面。於實施方式，平坦化製程包含研磨製程。於實施方式，鈍化層208包含的材料與關聯圖2敘述的鈍化層126的材料相同或實質相同。
於實施方式，第一導電層209沉積於通孔的最上表面上且於鈍化層208的最上表面上。於實施方式，第一導電層209由物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)或原子層沉積(ALD)製程覆層沉積。於實施方式，第一導電層209包含金屬，例如但不限於，W、Ru、Ti或Ta或合金，例如但不限於，WN、TiN或TaN。於實施方式，第一導電層209包含TiN的層，由PVD製程沉積。於一實施方式，由PVD製程沉積的TiN的層造成具有低電阻率的層。於實施方式，由PVD製程沉積的TiN的層具有電阻率在100至150µ-Ω-cm之間。
於實施方式，第一導電層209沉積為35nm的厚度且具有最上表面209A，其可具有至少5nm的表面粗糙度。於一例子，具有至少5nm的表面粗糙度的第一導電層209可被平坦化以減少表面粗糙度。第一導電層209可被平坦化，例如，由化學機械研磨(CMP)製程。於實施方式，CMP製程移除10nm至30nm的第一導電層209。於實施方式，CMP製程形貌的平坦化第一導電層302的最上表面造成小於1nm的表面粗糙度。第一導電層209的減少表面粗糙度可提供在RRAM裝置的循環期間的利益，因為它可作為減少突然的長絲成核且因此減少於RRAM裝置的大陣列中的循環電壓的變化。
圖2B描述在第一導電層209上的第二導電層211的形成以形成底電極層227後的圖2A的結構。於實施方式，第二導電層211包含貴金屬，例如Pt、Pd或Ru。於實施方式，第二導電層211由物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿增強化學氣相沉積(PECVD)或原子層沉積(ALD)製程覆層沉積。第二導電層211可被沉積為有2nm至10nm之間的厚度。貴金屬例如Pt、Pd及Ru對於電漿蝕刻出現很多挑戰。因此，於多樣的實施方式，第二導電層211沉積至足以提供惰性電極的厚度但仍能夠在後續的蝕刻操作中被圖案化。惰性電極對於最小化外部的氧的來源的效應是想要的，其可保護在RRAM裝置操作期間的空缺遷移的可能的衝擊。
圖2C描述在完成用於RRAM裝置的材料層堆疊250的沉積後且在材料層堆疊250上的介電質硬遮罩層219的形成後的圖2B的結構。於一實施方式，切換層213覆層沉積於第二導電層211上。於一實施方式，切換層213為包含氧及金屬的材料，例如但不限於，HfO2 、Ta2 O5 、TiO2 及ZrO2 。於一實施方式，切換層213為例如Hf、Ta、Ti及Zr的化學計量的金屬氧化物。於一實施方式，為化學計量的切換層213使用原子層沉積(ALD)製程形成。ALD製程的特徵可為慢且受控的沉積率，造成有化學計量的氧含量的金屬氧化物膜。於一實施方式，切換層213使用物氣相沉積(PVD)製程沉積。PVD製程可包含沉積金屬氧化物膜在含有固定或可變的流率的氧的環境中。此沉積製程可形成切換層213，其輕微缺少氧濃度，造成在氧含量非化學計量的膜。切換層213被沉積為2nm至5nm之間的厚度。
氧交換層可包含具有如上關聯氧交換層110敘述的成分及厚度的材料。於實施方式，氧交換層215覆層沉積於切換層213上，例如使用PVD製程。於此一實施方式，氧交換層215在沉積切換層213後連續沉積，於相同的腔或相同的工具中而無破壞真空。
再參照圖2C，頂電極層217沉積於氧交換層215上。於實施方式，頂電極層217包含的材料與頂電極層112(圖1)的材料相同或實質相同。頂電極層217可使用PVD製程沉積。於此一例子，頂電極層217及氧交換層215連續沉積於相同的腔或相同的工具中而無破壞真空。連續沉積而無空氣破壞可防止氧交換層215的最上部分成為氧化的。氧交換層的氧化可導致在RRAM裝置操作期間的切換電壓的變異性。
硬遮罩層219沉積於頂電極層217上方且可包含在RRAM材料層堆疊250的後續蝕刻期間足以作為絕緣層及遮罩的任意材料。於說明實施方式，硬遮罩層219包含金屬，例如Ta或TaN，其在RRAM材料層堆疊250的後續蝕刻期間足以作為遮罩。一旦沉積硬遮罩層219，RRAM材料層堆疊250可能接受高溫退火製程。於一實施方式，退火溫度達到4000 C且持續60分中的時間期間。退火為熱現象，其可從切換層213驅動氧，因此產生氧空缺Vo 於切換層213中。從切換層213的氧可擴散往氧交換層215之上。退火可增加Vo 密度於化學計量的切換層，將它準備作為用於導電的長絲產生。
圖2D描述在用於從阻遮罩221轉移圖案至硬遮罩層219中以形成硬遮罩220的蝕刻製程後的圖2C的結構。於實施方式，各向異性電漿蝕刻製程用於以對於阻遮罩221有選擇性的方式圖案化硬遮罩層219。可以理解的是，聚合的膜，其可從在記憶體裝置蝕刻期間的光阻材料與蝕刻副產物之間的交互作用造成，可黏著於蝕刻的RRAM材料堆疊的側壁部分。若此聚合的層的部分具有金屬成分，裝置表現可被顯著地劣化。於一實施方式，在硬遮罩220被圖案化後但在蝕刻RRAM材料層堆疊250前阻遮罩221被移除。於實施方式，阻遮罩221使用灰化製程移除。
圖2E描述在用以圖案化頂電極層217及氧交換層215的蝕刻製程後的圖2D的結構，根據本發明的實施方式。於實施方式，蝕刻製程繼續以轉移硬遮罩220以圖案化頂電極層217及氧交換層215，以形成頂電極218及氧交換層216。於說明的實施方式，蝕刻製程在切換層213的最上表面一致地暴露後停止。再參照圖2E，在蝕刻製程後硬遮罩220的最上表面實質平坦。於其它實施方式，硬遮罩220具有彎曲輪廓。於說明實施方式，侵略性蝕刻製程以圖案化頂電極層217及氧交換層215的結果，硬遮罩220具有的厚度相較於沉積的硬遮罩層219的厚度而言已被減少。
圖2F描述在硬遮罩220上、頂電極218的側壁上、及氧交換層216的側壁上的包封層222的形成後的圖2E的結構。圖2F亦描述在包封層222上的第二包封層224的形成，根據本發明的實施方式。於實施方式，包封層222在電漿蝕刻製程後立刻被沉積，且有空氣破壞。於實施方式，包封層222沉積於製程工具組，其與蝕刻工具組不同。包封層222的材料的例子包含，氮化矽、碳化矽、碳摻雜氮化矽、或任意適合的非含氧材料。於實施方式，包封層222具有接近5nm至20nm的範圍的厚度。第二包封層224包含的材料與第二包封層118相同或實質相同。第二包封層224的材料被選擇以提供對抗蝕刻切換層213、第二導電層211及第一導電層209的選擇性。由保留第二包封層224，氧交換層216的側壁可維持被保護避免外部汙染物，例如侵略性的蝕刻物，它們會被用以蝕刻切換層213及第二導電層213。
圖2G描述在用以轉移阻圖案225的遮罩至包封層222中及至第二包封層224中的蝕刻製程後的圖2F的結構，根據本發明的實施方式。於實施方式，阻遮罩定義最終RRAM裝置的足跡。
於一實施方式，電漿蝕刻製程用以蝕刻包封層222及第二導電層224以形成圖案化的包封層222及圖案化的第二包封層224。在完成圖案化製程後，在繼續蝕刻之前阻被移除。
於不同的實施方式，電漿蝕刻製程蝕刻第二包封層224以形成圖案化的第二包封層224且阻接著被移除。圖案化的第二包封層224之後用以圖案化下伏的包封層222。例如，二氧化矽–圖案化的第二包封層224可用以圖案化包含氮化矽的包封層222。
圖2H描述在用以圖案化切換層213及底電極層227以形成RRAM裝置的蝕刻製程後的圖2G的結構，根據本發明的實施方式。於實施方式，在蝕刻製程期間圖案化的第二包封層224用以作為遮罩，以產生圖案化的切換層214及底電極228。底電極228包含第二導電電極212及第一導電電極210。
可以理解的是，包含貴金屬的第二導電層211的蝕刻可消耗包封層的顯著的部分。於一例子，在介電質硬遮罩220之上的圖案化的第二包封層224的最上部分，及圖案化的絕緣層的側部分224A的大部分在圖案化製程期間被移除。形成在介電質硬遮罩220之上的包封層222的最上部分，及包封層222的側部分222A的大部分亦可在圖案化製程期間被移除。於實施方式，圖2H的虛線226提供在RRAM裝置被圖案化後的留下的圖案化的第二包封層224及圖案化的包封層222的輪廓。
於一實施方式，電漿蝕刻製程可產生圖案化的切換層214及具有錐角側壁輪廓的底電極228。錐角側壁輪廓的一例由虛線230提供。於另一例子，圖案化的第二包封層224及圖案化的包封層222可具有由虛線226表示的所成的輪廓，且圖案化的切換層214及底電極228可具有由虛線230表示的所成的輪廓。於更多實施方式，用以形成RRAM裝置252的蝕刻製程亦可侵蝕鈍化層208的部分，如由虛線232表示的。於再另一實施方式，當形成RRAM裝置252時，介電質硬遮罩220的一些或全部亦可被消耗。
再參照圖2F及2G一次，雖然圖案化第二導電層211及第一導電層209的方法可實現於形成包封層222在切換層213的最上表面後，於不同的實施方式，切換層可被圖案化於沉積包封層222之前。
圖3A描述展現涉及在RRAM裝置(例如，圖3B所示的RRAM裝置300)中的長絲形成及電壓循環(讀取及寫入)的I-V圖，根據本發明的實施方式。RRAM裝置300為與RRAM裝置100相同或實質相同。RRAM裝置300的初始操作由施加電壓在頂電極112及第一導電電極104之間開始，其增加大小直到它達到VElectro-Forming (電形成電壓)(點A至B)的值。於一實施方式，VElectro-Forming 小於1.6V。於「有意的」一次破壞程序，被稱為是電形成(electro-forming)，氧空缺Vo 從氧交換層110移除進入切換層以擴充在上述退火製程期間產生的空缺。回應於RRAM裝置300中產生的電場的產生，空缺移動導致「導電Vo 長絲」形成於且延伸跨越切換層108(點B)。
圖3B描述RRAM裝置300中的長絲302的圖，根據本發明的實施方式。可以理解的是，長絲302的大小可由電形成電壓及在電形成程序前的RRAM裝置的電阻決定。有橋接頂電極112及第一導電電極104的導電長絲，RRAM裝置300被稱為幾乎立刻導電的。再參照I-V圖，RRAM裝置300成為導電的且經過RRAM裝置的電流開始增加(點B至C)，直到它到達預定的上限，被稱為順應電流(compliance current)IComp 。經過RRAM裝置300的電流不繼續增加超過IComp 。於實施方式，當RRAM裝置耦合於電晶體，IComp 可為電晶體可傳遞至RRAM裝置300的最大電流。於點C，RRAM裝置300於低電阻狀態。
由減少在頂電極112及第一導電電極104之間的電壓的大小(然而維持正極性)(從點C移動至D且之後至點A)，造成電場的強度的減少。由在頂電極112及第一導電電極104之間施加相對極性的電壓(從點A移動至F)，造成電場方向的反轉。回應於電場的方向的改變，氧空缺(技術上的正電荷離子)移動往氧交換層110，造成切換層108中的導電長絲的解散。長絲解散在臨界電壓(點F)發生，稱為VReset (重置電壓)。於實施方式，VReset 於-0.8V至-1.0V之間。增加電壓的大小超過VReset 改變流經裝置的電流。有解散的長絲，經過RRAM裝置300的電流大幅減少且裝置回到高電阻狀態(點G)。圖3C描述RRAM裝置300中的解散的長絲304的圖，根據本發明的實施方式。
再參照圖3A的I-V圖，可以理解的是，RRAM裝置的高電阻位準，點G，與在形成程序的開始前的裝置的電阻位準相較是不同的且大小是較低的。換而言之，於高電阻狀態的RRAM裝置300的電阻位準可超過10倍小於初始電阻(如上討論的)。由減少電壓的大小，反向從IV圖中的點G至H且之後至點I，解散的長絲在空缺遷移(於點I)的動作之下再產生。於臨界電壓Vset (設定電壓)，長絲完全橋接頂電極112及第一導電電極104，且電流開始流經RRAM裝置。於實施方式，VSet 小於1.0V。RRAM裝置再次被稱為是於導電的或低電阻的狀態(於點J)。於點J再產生的長絲可具有的大小與在電形成程序期間形成的長絲大小相比是可比較的。
以此方式的RRAM裝置300的循環，其中當頂電極112及第一導電電極104之間的電壓設定為0V，電阻位準維持不變，導致非揮發記憶體的實現。由增加電壓的大小至少0.05V，RRAM裝置300的電阻狀態可被讀取。於一例，0.05V至0.2V的電壓，被稱為讀取電壓VR ，大幅小於切換電壓(Vset 或VReset )且不干擾RRAM裝置300的電阻狀態。可以理解的是，Vset 及VReset 的值，一般稱為電壓的部分，可施加於與RRAM裝置300串聯的電晶體。RRAM裝置300以此方式耦合於電晶體，被稱為嵌入記憶體。
圖4描述RRAM裝置(例如，形成於金屬化結構430之上且耦合於存取電晶體408的RRAM裝置252)的截面圖，根據本發明的實施方式。
RRAM裝置100包含具有第一寬度的電極結構102，具有第一寬度的切換層108設置在電極結構102上。RRAM裝置100更包含具有第二寬度的氧交換層110設置在切換層108上，其中第二寬度小於第一寬度，頂電極112設置在氧交換層110上且硬遮罩114設置在頂電極112上。於說明的實施方式，包封層116設置在切換層108的部分上且沿著氧交換層的側壁延伸至硬遮罩114的最上部分且覆蓋硬遮罩114的最上表面。
RRAM裝置100設置於中間通孔440上且於鈍化層450的部分上。於實施方式，中間通孔440包含的材料與關聯圖1敘述的通孔122的材料相同或實質相同。於實施方式，鈍化層450包含的材料與關聯圖1敘述的鈍化層126的材料相同或實質相同。
於一實施方式，鈍化層450及中間通孔440設置於耦合於接觸物結構404的導電互連430上。於實施方式，接觸物結構404在設置於基板410之上的存取電晶體408的汲極區406之上且與其耦合。於實施方式，導電互連430包含關聯圖2敘述的導電互連202的一或更多實施方式。於實施方式，導電互連430設置為形成於介電質層403中的通孔。
於實施方式，下伏的基板410代表用以製造積體電路的表面。適合的基板410包含材料，例如單晶矽、多晶矽及絕緣覆矽(SOI)，以及由其它半導體材料形成的相似基板。基板410亦可包含半導體材料、金屬、介電質、摻雜物、及一般出現於半導體基板中的其它材料。
於實施方式，與基板410關聯的存取電晶體408為製造於基板410上的金屬氧化物半導體場效電晶體(MOSFET或簡單地MOS電晶體)。於本發明的多樣實施例，存取電晶體408可為平面電晶體、非平面電晶體，或兩者的組合。非平面電晶體包含FinFET電晶體(鰭部場效電晶體)，例如雙閘極電晶體及三閘極電晶體，及捲繞或全環繞閘極電晶體，例如奈米帶或奈米線電晶體。
於實施方式，基板410的存取電晶體408包含由至少二層(閘極介電質層414及閘極電極層412)形成的閘極堆疊。閘極介電質層414可包含一層或層的堆疊。一或更多層可包含氧化矽、二氧化矽(SiO2 )及/或高介電常數(high-k)介電質材料。high-k介電質材料可包含元素，例如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅。可用於閘極介電質層的high-k材料的例子包含但不限於，氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物、和鉛鋅鈮酸鹽。於一些實施方式，當使用high-k材料時，可實施退火製程於閘極介電質層414以增進它的品質。
基板410的存取電晶體408的閘極電極層412形成於閘極介電質層414上且可由至少一P型功函數金屬或N型功函數金屬構成，依電晶體為PMOS或NMOS電晶體而定。於一些實施方式，閘極電極層412可由二或更多金屬層的堆疊構成，其中一或更多金屬層為功函數金屬層且至少一金屬層為導電填充層。
對於PMOS電晶體，可用於閘極電極層412的金屬，包含但不限於，釕、鈀、鉑、鈷、鎳及導電金屬氧化物，例如，氧化釕。P型金屬層會致能PMOS閘極電極層412形成有在約4.9eV至約4.2eV之間的功函數。對於NMOS電晶體，可用於閘極電極層412的金屬，包含但不限於，鉿、鋯、鈦、鉭、鋁、這些金屬的合金、及這些金屬的碳化物，例如碳化鉿、碳化鋯、碳化鈦、碳化鉭、及碳化鋁。N型金屬層會致能NMOS閘極電極層412形成有在約3.9eV至約4.2eV之間的功函數。
於一些實施方式，閘極電極層412可由「U型結構」構成，其包含實質平行於基板410的表面的底部分及實質垂直於基板410的頂表面的二側壁部分。於另一實施例，形成閘極電極層412的金屬層的至少一者可簡單的為平面層，其實質平行於基板410的頂表面且不包含實質垂直於基板410的頂表面的側壁部分。於本發明的更多實施例，閘極電極層412可由U型結構及平面、非U型結構的組合構成。例如，閘極電極層412可由形成於一或更多平面、非U型層頂上的一或更多U型金屬層構成。
於本發明的一些實施例，側壁間隔物416的對可形成於閘極堆疊的相對側上，其托架閘極堆疊。側壁間隔物416可由材料形成，例如氮化矽、氧化矽、碳化矽、摻雜有碳的氮化矽及氧氮化矽。用於形成側壁間隔物的製程對於所屬技術領域中具有通常知識者是可知的且一般包含沉積及蝕刻操作。於替代的實施例，可使用複數間隔物的對，例如，側壁間隔物的二對、三對、或四對可形成於閘極堆疊的相對側上。
如於所屬技術領域中可知的，源極區418及汲極區406形成於基板410內，相鄰於各MOS電晶體的閘極堆疊。源極區418及汲極區406一般使用植入/擴散製程或蝕刻/沉積製程形成。於先前的製程，摻雜物例如硼、鋁、銻、磷或砷，可被離子植入進入基板410以形成源極區418及汲極區406。活化摻雜物且造成它們擴散更進入基板410的退火製程典型地接在植入製程後。於之後的製程，基板410可首先被蝕刻以形成在源極及汲極區的位置處的凹陷。磊晶沉積製程可之後被實施而以用於製造源極區418及汲極區406的材料填充凹陷。於一些實施例，源極區418及汲極區406可使用矽合金製造，例如矽鍺或碳化矽。於一些實施例，磊晶地沉積的矽合金可以摻雜物原位摻雜，例如硼、砷或磷。於進一步的實施方式，源極區418及汲極區406可使用一或更多替代的半導體材料形成，例如鍺或適合的III-V族化合物。且於進一步的實施方式，金屬及/或金屬合金的一或更多層可用以形成源極區418及汲極區406。
於實施方式，RRAM接觸物426設置於第二介電質層424中，第二介電質層424設置於鈍化層450之上。於實施方式，第二介電質層包含材料，其與介電質層403的材料相似或實質相似。於實施方式，閘極接觸物420及源極接觸物422分別設置於閘極電極層412及源極區418之上的介電質層403中。於實施方式，源極導電互連460設置為於形成於第二介電質層424中及鈍化層450中的通孔中。源極導電互連460與源極接觸物422接觸且耦合。於實施方式，閘極導電互連470設置為於形成於第二介電質層424中及鈍化層450中的通孔。閘極導電互連470與閘極接觸物420接觸且耦合。
圖5描述電腦裝置500，根據本發明的一實施方式。圖5描述電腦裝置500，根據本發明的一實施方式。電腦裝置500裝載主機板502。主機板502可包含一些組件，包含但不限於處理器504及至少一通訊晶片506。處理器504與主機板502實體且電耦合。於一些實施例中，至少一通訊晶片506亦與主機板502實體且電耦合。於更多實施例中，通訊晶片506為處理器504的部分。
依其應用，電腦裝置500可包含可能有或可能沒有與主機板502實體及電耦合的其它組件。這些其它組件，包含但不限於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、喇叭、相機及大量儲存裝置(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊晶片506致能用於從且至計算裝置500的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於敘述電路、裝置、系統、方法、技術、通訊頻道等，經由非固態介質，可藉由調整的電磁輻射的使用而通訊資料。此單詞並非暗示相關裝置沒有包含任何線，雖然於一些實施方式中它們可能沒有線。通訊晶片506可實現任意一些的無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.11家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙(Bluetooth)、其衍生物，以及任何指定用於3G、4G、5G以及更多的其它無線協定。計算系統500可包含複數通訊晶片506。例如，第一通訊晶片506可用於較短範圍的無線通訊，例如Wi-Fi及Bluetooth，且第二通訊晶片506可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
電腦裝置500的處理器504包含封裝於處理器504中的積體電路晶粒。於本發明的實施方式的一些實施例，處理器的積體電路晶粒包含一或更多記憶體裝置，例如包含雙底電極326的RRAM裝置100，根據本發明的實施方式。詞語「處理器」可表示，從暫存器及/或記憶體處理電資料以將電資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任意裝置的裝置或裝置的部分。
通訊晶片506亦包含積體電路晶粒，封裝在通訊晶片506中。根據本發明的實施方式的另一實施例，通訊晶片的積體電路晶粒包含RRAM元件，例如與存取電晶體積體的RRAM裝置100，其根據本發明的實施方式建構。
根據本發明的更多實施例，裝載於電腦裝置500內的另一組件可含有獨立的積體電路記憶體晶粒，其包含一或更多記憶體元件，例如RRAM裝置100，其根據本發明的實施方式建構。
於多樣的實施例中，電腦裝置500可為膝上電腦、小筆電、筆記型電腦、超極筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動個人電腦、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於更多實施例，電腦裝置500可為處理資料的任意其它的電子裝置。
圖6描述積體電路(IC)結構600，其包含本發明的一或更多實施方式。積體電路(IC)結構600係用於橋接第一基板602至第二基板604的中介結構。第一基板602可為，例如，積體電路晶粒。第二基板604可為，例如，記憶體模組、電腦主機板或其它積體電路晶粒。記憶體模組可包含一或更多記憶體裝置，例如RRAM裝置100。一般而言，積體電路(IC)結構600的目的是擴展連接至更廣的間距或重路由連接至不同的連接。例如，積體電路(IC)結構600可耦合積體電路晶粒至球柵陣列(BGA)606，其可接續耦合至第二基板604。於一些實施方式，第一及第二基板602/604係附接至積體電路(IC)結構600的相對側。於其它實施方式，第一及第二基板602/604係附接至積體電路(IC)結構600的相同側。且於更多實施方式，三或更多基板由積體電路(IC)結構600的方式互連。
積體電路(IC)結構600可由，環氧樹脂、玻璃纖維加強環氧樹脂、陶瓷材料或例如聚醯亞胺的聚合物材料，形成。於更多實施例，積體電路(IC)結構600可由替代的剛性或撓性材料形成，其可包含與上述用於半導體基板的相同材料，例如矽、鍺及其它III-V族及IV族材料。
積體電路(IC)結構600可包含金屬互連608及通孔610，包含但不限於矽穿孔(TSV)610。積體電路(IC)結構600可更包含嵌入裝置614，包含被動及主動裝置的兩者。此裝置包含，但不限於，電容器、解耦合電容器、電阻器、電感器、熔絲、二極體、變壓器、電晶體、一或更多RRAM裝置(例如，RRAM裝置100)、感測器及靜電放電(ESD)裝置。更複雜的裝置，例如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器及微機電系統(MEMS)裝置亦可形成於積體電路(IC)結構600上。根據本發明的實施方式，此處所揭示的設備或製程可用於積體電路(IC)結構600的製造。
因此，本發明的實施方式包含用於記憶體應用的RRAM裝置及其製造方法。
於第一例子，一種設備，包含具有導電材料的互連，及電阻式隨機存取記憶體(RRAM)裝置耦合於互連。RRAM裝置包含電極結構在互連之上，其中電極結構的上部分具有第一寬度。RRAM裝置更包含切換層在電極結構上，其中切換層具有第一寬度，及氧交換層，具有小於第一寬度的第二寬度，在切換層的部分上。RRAM裝置更包含頂電極在氧交換層之上，其中頂電極具有第二寬度，及包封層在切換層的部分上，其中切換層沿著氧交換層的側壁延伸。
於第二例子，對於第一例子的任意者，包封層更包含側部分，其中沿著氧交換層的側壁，側部分具有的長度大於包封層的厚度。
於第三例子，對於第一至第二例子的任意者，包封層具有在氧交換層的側壁上的厚度為3nm至5nm之間。
於第四例子，對於第一至第三例子的任意者，包封層為第一包封層，且設備更包含第二包封層在第一包封層上，其中第二包封層不在切換層的側壁。
於第五例子，對於第一至第四例子的任意者，第一寬度至少大於第二寬度20nm。
於第六例子，對於第一至第五例子的任意者，電極結構包含WN、TiN、TaN、W、Ti、Ta或Ru的一或多者。
於第七例子，對於第一至第六例子的任意者，電極結構包含第一導電層在互連之上，及在第一導電層上的第二導電層。
於第八例子，對於第一至第七例子的任意者，第一導電層包含WN、TiN、TaN、W、Ti、Ta或Ru的一或多者。
於第九例子，對於第一至第八例子的任意者，第二導電層包含貴金屬。
於第十例子，對於第一至第九例子的任意者，第一導電層具有在10nm及25nm之間的厚度，且第二導電層具有在20nm至50nm之間的厚度。
於第十一例子，對於第一至第十例子的任意者，切換層包含金屬及氧。
於第十二例子，對於第一至第十一例子的任意者，切換層包含選自由氧化鉿、氧化鉭、氧化鋯、氧化鈦、氧化鋁和氧化鎢組成的群組的氧化物。
於第十三例子，對於第一至第十二例子的任意者，切換層具有在1nm至5nm之間的厚度，且氧交換層具有至少3nm的厚度。
於第十四例子，對於第一至第十三例子的任意者，頂電極包含氮化鈦、氮化鉭、鎢和釕的一或多者。
於第十五例子，包含一種1T-1R記憶體單元，1T-1R記憶體單元包含電晶體於基板之上，其中電晶體包含源極結構及汲極結構，在源極結構及汲極結構之間的閘極結構，耦合於源極結構的源極接觸物及耦合於汲極結構的汲極接觸物，互連設置在汲極接觸物之上且耦合於汲極接觸物，及電阻式隨機存取記憶體(RRAM)裝置耦合於互連。RRAM裝置包含電極結構在互連之上，其中電極結構的上部分具有第一寬度。RRAM裝置更包含切換層在電極結構上，其中切換層具有第一寬度，及氧交換層，具有小於第一寬度的第二寬度，在切換層的部分上。RRAM裝置更包含頂電極在氧交換層之上，其中頂電極具有第二寬度，及包封層在切換層的部分上，其中切換層沿著氧交換層的側壁延伸。
於第十六例子，對於第十五例子的任意者，包封層更包含側部分，其中沿著氧交換層的側壁，側部分具有的長度大於包封層的厚度。
於第十七例子，對於第十五至第十六例子的任意者，包封層具有在氧交換層的側壁上的厚度為3nm至5nm之間。
於第十八例子，對於第十五至第十七例子的任意者，包封層為第一包封層，且設備更包含第二包封層在第一包封層上，其中第二包封層不在切換層的側壁。
於第十九例子，對於第十五至第十八例子的任意者，第一寬度至少大於第二寬度20nm。
於第二十例子，對於第十五至第十九例子的任意者，電極結構包含第一導電層在互連之上，及其中第一導電層包含WN、TiN、TaN、W、Ti、Ta或Ru的一或多者。電極結構更包含第二導電層在第一導電層上，其中第二導電層包含貴金屬。
於第二十一例子，一種製造記憶體裝置的方法，包含形成導電互連於基板之上的介電質層中。方法更包含沉積底電極層在導電互連之上且沉積切換層在底電極層上。方法更包含沉積氧交換層在切換材料層上，及沈積頂電極層在氧交換層之上。方法更包含由圖案化頂電極層及氧交換層而形成側壁在頂電極中且在氧交換層中，且形成包封層在頂電極的側壁之上及上，在氧交換層的側壁上，及在切換材料層上。方法更包含圖案化包封層且留下在氧交換層的側壁上的包封層的部分。方法更包含由以氧交換層的側壁上的包封層的部分遮罩切換材料層及底電極層的蝕刻而形成切換層及底電極。
於第二十二例子，對於第二十一例子的任意者，包封層為第一包封層，且其中形成記憶體裝置更包含在圖案化第一包封層前，沉積第二包封層在第一包封層上。方法更包含圖案化第二包封層，且之後圖案化第一包封層。
於第二十三例子，對於第二十一至第二十二例子的任意者，在切換材料層及底電極層的圖案化期間，第二包封層遮罩第一包封層。
於第二十四例子，對於第二十一至第二十三例子的任意者，方法包含在切換材料層及底電極層的圖案化期間，移除在頂電極之上的第二包封層的最上部分。
於第二十五例子，對於第二十一至第二十四例子的任意者，記憶體裝置的製造方法更包含形成介電質硬遮罩層在頂電極上，圖案化介電質硬遮罩層成為介電質硬遮罩，且以介電質硬遮罩遮罩頂電極層的蝕刻。
100‧‧‧RRAM裝置
102‧‧‧電極結構
104‧‧‧第一導電電極
106‧‧‧第二導電電極
107‧‧‧介面
108‧‧‧切換層
110‧‧‧氧交換層
112‧‧‧頂電極
114‧‧‧硬遮罩
116‧‧‧包封層
118‧‧‧第二包封層
120‧‧‧互連金屬化物
120A‧‧‧阻障層
120B‧‧‧填充金屬
122‧‧‧通孔
124‧‧‧介電質層
126‧‧‧鈍化層
150‧‧‧基板
152‧‧‧側壁
154‧‧‧側壁
202‧‧‧通孔
204‧‧‧金屬化結構
204A‧‧‧阻障層
204B‧‧‧填充材料
206‧‧‧介電質層
208‧‧‧鈍化層
209‧‧‧第一導電層
209A‧‧‧上表面
210‧‧‧第一導電電極
211‧‧‧第二導電層
212‧‧‧第二導電電極
213‧‧‧切換層
214‧‧‧切換層
215‧‧‧氧交換層
216‧‧‧氧交換層
218‧‧‧頂電極
219‧‧‧硬遮罩層
220‧‧‧硬遮罩
221‧‧‧阻遮罩
222‧‧‧包封層
222A‧‧‧側部分
224‧‧‧第二包封層
224A‧‧‧側部分
225‧‧‧阻圖案
226‧‧‧虛線
227‧‧‧底電極層
228‧‧‧底電極
230‧‧‧虛線
232‧‧‧虛線
250‧‧‧材料層堆疊
252‧‧‧RRAM裝置
300‧‧‧RRAM裝置
302‧‧‧長絲
304‧‧‧長絲
403‧‧‧介電質層
404‧‧‧接觸物結構
406‧‧‧汲極區
408‧‧‧存取電晶體
410‧‧‧基板
412‧‧‧閘極電極層
414‧‧‧閘極介電質層
416‧‧‧側壁間隔物
418‧‧‧源極區
420‧‧‧閘極接觸物
422‧‧‧源極接觸物
424‧‧‧第二介電質層
426‧‧‧RRAM接觸物
430‧‧‧金屬化結構
450‧‧‧鈍化層
460‧‧‧源極導電互連
470‧‧‧閘極導電互連
500‧‧‧電腦裝置
502‧‧‧主機板
504‧‧‧處理器
600‧‧‧中介物
602‧‧‧第一基板
604‧‧‧第二基板
606‧‧‧BGA
608‧‧‧金屬互連
610‧‧‧通孔
612‧‧‧TSV
614‧‧‧嵌入裝置
於此所述的材料以例子的方式描述而非以限制於伴隨的圖式中的方式。為了描述的簡明及清晰，於圖中所示的元件不需要為實際尺寸。例如，為了清晰，一些元件的尺度可相對於其它元件被誇大。又，為了討論的清晰，多樣的實體特徵可以它們的簡化的「理想」形式及構型呈現，但理解的是實際的實施可僅接近所示的理想。例如，平滑表面及方交叉可被畫出，不論由奈米製造技術形成的結構的特徵的有限的粗糙、圓角，及不完美的角度交叉。此外，若認為適當，參考標號重覆於圖式之間以指對應或類似的元件。
圖1描述電阻式隨機存取記憶體裝置的截面圖，其包含具有寬度的切換層，其大於氧交換層的寬度，根據本發明的實施方式。
圖2A至2H描述表示積體於互連結構上的電阻式隨機存取記憶體裝置的製造方法中的多樣的操作的截面圖，根據本發明的實施方式。
圖2A描述形成於互連金屬化物之上的通孔上的第一導電層。
圖2B描述在第一導電層上的第二導電層的形成後的圖2A的結構。
圖2C描述在用於RRAM裝置的材料層堆疊的形成後且在材料層堆疊上的硬遮罩層的形成後的圖2B的結構。
圖2D描述在用於轉移阻圖案至介電質硬遮罩層中以形成硬遮罩的蝕刻製程後的圖2C的結構。
圖2E描述在用以圖案化頂電極層及氧交換層的蝕刻製程後的圖2D的結構，根據本發明的實施方式。
圖2F描述在硬遮罩上、頂電極的側壁上、及圖案化的氧交換層的側壁上的包封層的形成後，及在包封層上的第二包封層的形成後的圖2E的結構，根據本發明的實施方式。
圖2G描述在用以轉移阻圖案至包封層中及至第二包封層中的蝕刻製程後的圖2F的結構，根據本發明的實施方式。
圖2H描述在用以圖案化切換層及第二及第一導電層的蝕刻製程後的圖2G的結構。
圖3A描述展現涉及在RRAM裝置中的長絲形成及電壓循環(讀取及寫入)的I-V圖，根據本發明的實施方式。
圖3B描述RRAM裝置中的導電長絲形成的截面圖，根據本發明的實施方式。
圖3C描述RRAM裝置的截面圖，其中導電長絲崩潰，根據本發明的實施方式。
圖4描述耦合於選擇的電晶體的汲極側的RRAM元件的截面圖，根據本發明的實施方式。
圖5描述電腦裝置，根據本發明的實施方式的實施方式。
圖6描述互連結構，其包含本發明的一或更多實施方式。

Claims (25)

  1. 一種設備，包含： 　　包含導電材料的互連；及 　　耦合於該互連的電阻式隨機存取記憶體(RRAM)裝置，該RRAM裝置包含： 　　　　電極結構在該互連之上，該電極結構的上部分具有第一寬度； 　　　　切換層在該電極結構上，該切換層具有該第一寬度； 　　　　氧交換層在該切換層的部分上，該氧交換層具有的第二寬度小於該第一寬度； 　　　　頂電極在該氧交換層之上，該頂電極具有該第二寬度；及 　　　　包封層在該切換層的部分上且沿著該氧交換層的側壁延伸。
  2. 如請求項1的設備，其中該包封層更包含側部分，沿著該氧交換層的該側壁，該側部分具有的長度大於該包封層的厚度。
  3. 如請求項2的設備，其中該包封層具有在該氧交換層的該側壁上的厚度為3nm至5nm之間。
  4. 如請求項2的設備，其中該包封層為第一包封層，且該設備更包含第二包封層在該第一包封層上，其中該第二包封層不在該切換層的側壁。
  5. 如請求項1的設備，其中該第一寬度至少大於該第二寬度20nm。
  6. 如請求項1的設備，其中該電極結構包含WN、TiN、TaN、W、Ti、Ta或Ru的一或多者。
  7. 如請求項1的設備，其中該電極結構包含： 　　第一導電層在該互連之上；及 　　第二導電層在該第一導電層上。
  8. 如請求項7的設備，其中該第一導電層包含WN、TiN、TaN、W、Ti、Ta或Ru的一或多者。
  9. 如請求項7的設備，其中第二導電層包含貴金屬。
  10. 如請求項7的設備，其中該第一導電層具有在10nm及25nm之間的厚度，且該第二導電層具有在20nm至50nm之間的厚度。
  11. 如請求項1的設備，其中該切換層包含金屬及氧。
  12. 如請求項1的設備，其中該切換層包含選自由氧化鉿、氧化鉭、氧化鋯、氧化鈦、氧化鋁和氧化鎢組成的群組的氧化物。
  13. 如請求項1的設備，其中該切換層具有在1nm至5nm之間的厚度，且該氧交換層具有至少3nm的厚度。
  14. 如請求項1的設備，其中該頂電極包含氮化鈦、氮化鉭、鎢和釕的一或多者。
  15. 一種1T-1R記憶體單元，包含： 　　電晶體在基板之上，該電晶體包含： 　　　　源極結構及汲極結構； 　　　　閘極結構在該源極結構及該汲極結構之間；及 　　　　耦合於該源極結構的源極接觸物及耦合於該汲極結構的汲極接觸物； 　　互連設置在該汲極接觸物之上且耦合於該汲極接觸物；及 　　耦合於該互連的電阻式隨機存取記憶體(RRAM)裝置，該RRAM裝置包含： 　　　　電極結構在該互連之上，該電極結構的上部分具有第一寬度； 　　　　切換層在該電極結構上，該切換層具有該第一寬度； 　　　　氧交換層在該切換層的部分上，該氧交換層具有的第二寬度小於該第一寬度； 　　　　頂電極在該氧交換層之上，該頂電極具有該第二寬度；及 　　　　包封層在該切換層的部分上且沿著該氧交換層的側壁延伸。
  16. 如請求項15的1T-1R記憶體單元，其中：該包封層更包含側部分，沿著該氧交換層的該側壁，該側部分具有的長度大於該包封層的厚度。
  17. 如請求項15的1T-1R記憶體單元，其中：該包封層具有在該氧交換層的該側壁上的厚度為3nm至5nm之間。
  18. 如請求項15的1T-1R記憶體單元，其中：該包封層為第一包封層，且該設備更包含第二包封層在該第一包封層上，其中該第二包封層不在該切換層的側壁。
  19. 如請求項15的1T-1R記憶體單元，其中：該第一寬度至少大於該第二寬度20nm。
  20. 如請求項15的1T-1R記憶體單元，其中：該電極結構包含： 　　第一導電層在該互連之上，其中該第一導電層包含WN、TiN、TaN、W、Ti、Ta或Ru的一或多者；及 　　第二導電層在該第一導電層上，其中該第二導電層包含貴金屬。
  21. 一種記憶體裝置的製造方法，該方法包含： 　　形成導電互連在基板之上的介電質層中； 　　沉積底電極層在該導電互連之上； 　　沉積切換層在該底電極層上； 　　沉積氧交換層在該切換材料層上； 　　沉積頂電極層在該氧交換層之上； 　　由圖案化該頂電極層及該氧交換層而形成側壁在該頂電極中且在氧交換層中； 　　形成包封層在該頂電極的側壁之上及上，在該氧交換層的側壁上，及在該切換材料層上；及 　　圖案化該包封層且留下在該氧交換層的該側壁上的該包封層的部分；及 　　由以該氧交換層的該側壁上的該包封層的該部分遮罩該切換材料層及該底電極層的蝕刻而形成切換層及底電極。
  22. 如請求項21的方法，其中該包封層為第一包封層，且其中形成記憶體裝置更包含： 　　在圖案化該第一包封層前，沉積第二包封層在該第一包封層上；及 　　圖案化該第二包封層，且之後圖案化該第一包封層。
  23. 如請求項21的方法，在該切換材料層及該底電極層的該圖案化期間，該第二包封層遮罩該第一包封層。
  24. 如請求項23的方法，其中在該切換材料層及該底電極層的該圖案化期間，移除在該頂電極之上的該第二包封層的最上部分。
  25. 如請求項21的方法，其中製造該記憶體裝置更包含： 　　形成介電質硬遮罩層在該頂電極上； 　　圖案化該介電質硬遮罩層成為介電質硬遮罩；及 　　以該介電質硬遮罩來遮罩該頂電極層的蝕刻。
TW107128282A 2017-09-28 2018-09-03 電阻式隨機存取記憶體裝置及製造方法 TWI791589B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
WOPCT/US17/53979 2017-09-28
PCT/US2017/053979 WO2019066851A1 (en) 2017-09-28 2017-09-28 RESISTIVE LIVE MEMORY DEVICE AND METHODS OF MANUFACTURE
??PCT/US17/53979 2017-09-28

Publications (2)

Publication Number Publication Date
TW201916324A true TW201916324A (zh) 2019-04-16
TWI791589B TWI791589B (zh) 2023-02-11

Family

ID=65903462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128282A TWI791589B (zh) 2017-09-28 2018-09-03 電阻式隨機存取記憶體裝置及製造方法

Country Status (3)

Country Link
US (1) US11489112B2 (zh)
TW (1) TWI791589B (zh)
WO (1) WO2019066851A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739399B (zh) * 2019-11-14 2021-09-11 華邦電子股份有限公司 電阻式隨機存取記憶體裝置及其形成方法
CN113889569A (zh) * 2020-07-02 2022-01-04 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088323B2 (en) * 2018-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Top electrode last scheme for memory cell to prevent metal redeposit
US11522012B2 (en) * 2018-09-28 2022-12-06 Intel Corporation Deep in memory architecture using resistive switches
US11882776B2 (en) 2020-04-07 2024-01-23 Tokyo Electron Limited In-situ encapsulation of metal-insulator-metal (MIM) stacks for resistive random access memory (RERAM) cells

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
JP2008205191A (ja) 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
US9431604B2 (en) * 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US9331277B2 (en) * 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US8963114B2 (en) 2013-03-06 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers
JP5830655B2 (ja) * 2013-04-30 2015-12-09 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法
US9178143B2 (en) * 2013-07-29 2015-11-03 Industrial Technology Research Institute Resistive memory structure
US8872149B1 (en) * 2013-07-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure and process using composite spacer
US9385316B2 (en) 2014-01-07 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM retention by depositing Ti capping layer before HK HfO
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US10003022B2 (en) * 2014-03-04 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with conductive etch-stop layer
US9876167B2 (en) * 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
US9390798B2 (en) 2014-09-15 2016-07-12 Rambus Inc. 1T-1R architecture for resistive random access memory
US9431603B1 (en) 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US9577009B1 (en) * 2015-11-13 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with PMOS access transistor
US10164182B1 (en) * 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10910560B2 (en) * 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739399B (zh) * 2019-11-14 2021-09-11 華邦電子股份有限公司 電阻式隨機存取記憶體裝置及其形成方法
CN113889569A (zh) * 2020-07-02 2022-01-04 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Also Published As

Publication number Publication date
US11489112B2 (en) 2022-11-01
TWI791589B (zh) 2023-02-11
WO2019066851A1 (en) 2019-04-04
US20200203602A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
US11502254B2 (en) Resistive random access memory device and methods of fabrication
EP3731278B1 (en) Resistive random-access memory devices and methods of fabrication
TWI791589B (zh) 電阻式隨機存取記憶體裝置及製造方法
US11430948B2 (en) Resistive random access memory device with switching multi-layer stack and methods of fabrication
US10868246B2 (en) Conductive bridge random access memory (CBRAM) devices with low thermal conductivity electrolyte sublayer
KR102674358B1 (ko) Mram 디바이스의 통합을 위한 인터커넥트 캡핑 공정 및 결과적 구조체
TW201743330A (zh) 將自旋轉移力矩磁性隨機存取記憶體（ｓｔｔ－ｍｒａｍ）記憶體陣列整合進邏輯處理器的方法及所得之結構
US10658586B2 (en) RRAM devices and their methods of fabrication
US11869894B2 (en) Metallization structures for stacked device connectivity and their methods of fabrication
JP6529985B2 (ja) 規則的なグリッドの選択的削減による縦型チャネルトランジスタ製造のための処理方法
WO2018004697A1 (en) Dual layer metal oxide rram devices and methods of fabrication
US20200411686A1 (en) Vertical transistors for ultra-dense logic and memory applications
WO2018009155A1 (en) Rram devices having a bottom oxygen exchange layer and their methods of fabrication
WO2018182649A1 (en) Layered oxygen barrier electrodes for resistive random access memory (rram) devices and their methods of fabrication
WO2018022027A1 (en) Array interconnects for rram devices and methods of fabrication
TWI778209B (zh) 使用模板之鰭塑形及由其所產生的積體電路結構
EP3961723A1 (en) Integrated fuse in self-aligned gate endcap for finfet architectures and methods of fabrication
WO2018004588A1 (en) Approaches for fabricating back end of line (beol)-compatible rram devices and the resulting structures
WO2019005167A1 (en) DOUBLE LOWER ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF FORMING SAME
WO2018009154A1 (en) Rram devices with extended switching layer and methods of fabrication
KR20230037441A (ko) N-금속 산화물 반도체(n-mos) 성능 조정을 위한 트랜지스터 구조물의 게이트 엔드 캡 및 경계 배치
TW201731024A (zh) 用於可撓性電路設計的金屬氧化物多晶矽可調電阻器及其製造方法
WO2018004625A1 (en) Conductive bridge random access memory (cbram) devices with engineered sidewalls for filament localization
WO2018101956A1 (en) Self-aligned electrode nano-contacts for non-volatile random access memory (ram) bit cells