TW201914209A - 放大器與其重置方法 - Google Patents

放大器與其重置方法 Download PDF

Info

Publication number
TW201914209A
TW201914209A TW106130334A TW106130334A TW201914209A TW 201914209 A TW201914209 A TW 201914209A TW 106130334 A TW106130334 A TW 106130334A TW 106130334 A TW106130334 A TW 106130334A TW 201914209 A TW201914209 A TW 201914209A
Authority
TW
Taiwan
Prior art keywords
capacitor
clock signal
output terminal
coupled
miller
Prior art date
Application number
TW106130334A
Other languages
English (en)
Other versions
TWI641213B (zh
Inventor
吳健銘
雷良煥
黃詩雄
陳志龍
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106130334A priority Critical patent/TWI641213B/zh
Priority to US15/867,676 priority patent/US10396725B2/en
Application granted granted Critical
Publication of TWI641213B publication Critical patent/TWI641213B/zh
Publication of TW201914209A publication Critical patent/TW201914209A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45381—Long tailed pairs
    • H03F3/45385—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

放大器包含輸出級電路以及補償電路。輸出級電路包含第一輸入端、第二輸入端、第一輸出端以及第二輸出端。補償電路包含第一電容、第二電容、第三電容與第四電容。第一電容耦接於第一輸入端與該第二輸出端之間，並用以操作為第一米勒電容。第二電容耦接於第二輸入端與第一輸出端之間，並用以操作為第二米勒電容。第三電容與第四電容用以根據至少一時脈訊號交替地操作為第一米勒電容與第二米勒電容。

Description

放大器與其重置方法
本案是有關於一種放大器，且特別是有關於應用於類比至數位轉換器的放大器及其重置方法。
放大器常應用於各種電子裝置中，例如，放大器可以應用於類比至數位轉換器的取樣保持電路等等。由於放大器常需要設置耦接至輸出端的米勒電容來設定頻寬以及穩定度。然而，此米勒電容可能會殘留放大器於前次操作所殘留的電荷，進而造成輸出訊號不精準或使得輸出訊號具有非線性的特性。為避免上述問題，在每次進行放大前，放大器會被重置。然而，隨著電路的操作速度越來越快，現有的重置機制已不足以完全消除放大器中的殘留電荷。
為了解決上述問題，本案的一態樣係於提供一種放大器。放大器包含輸出級電路以及補償電路。輸出級電路，包含第一輸入端、第二輸入端、第一輸出端以及第二輸出端。補償電路包含第一電容、第二電容、第三電容與第四電容。第 一電容耦接於第一輸入端與該第二輸出端之間，並用以操作為第一米勒電容。第二電容耦接於第二輸入端與第一輸出端之間，並用以操作為第二米勒電容。第三電容與第四電容用以根據至少一時脈訊號交替地操作為第一米勒電容與第二米勒電容。
本案的一態樣係於提供一種放大器。放大器包含輸出級電路以及補償電路。輸出級電路包含複數個輸入端以及複數個輸出端。補償電路耦接於該些輸入端以及該些輸出端之間，並用以根據第一時脈訊號以及第二時脈訊號操作為第一米勒電容以及第二米勒電容。其中補償電路包含第一電容、第二電容、第三電容以及第四電容。在第一時脈訊號的致能期間，第一電容與第二電容操作為第一米勒電容，且第三電容與第四電容操作為第二米勒電容，在第二時脈訊號的致能期間，第一電容與第三電容操作為第一米勒電容，且第四電容與第二電容操作為第二米勒電容。
本案的一態樣係於提供一種重置方法，其包含下列操作：藉由第一電容與第二電容根據第一時脈訊號操作為對應於放大器的第一輸出端的第一米勒電容；藉由第三電容與第四電容根據該第一時脈訊號操作為對應於放大器的第二輸出端的第二米勒電容；藉由第一電容與第四電容根據第二時脈訊號操作為對應於第一輸出端的第一米勒電容；以及藉由第三電容與第二電容根據第二時脈訊號操作為對應於第二輸出端的第二米勒電容。
綜上所述，本案所提供的放大器與其重置方法可 交替的切換米勒電容與放大器的輸出端之間的耦接關係，藉此消除前次操作所殘留的電荷量。
100‧‧‧放大器
110‧‧‧輸入級電路
120‧‧‧輸出級電路
130‧‧‧補償電路
I11、I12‧‧‧輸入端
O11、O12‧‧‧輸出端
VI1、VI2‧‧‧輸入訊號
VO11、VO12‧‧‧輸出訊號
I21、I22‧‧‧輸入端
O21、O22‧‧‧輸出端
VO21、VO22‧‧‧輸出訊號
Pd1、Nd1‧‧‧節點
Φ1r、Φ2r‧‧‧時脈訊號
Φ1、Φ2‧‧‧時脈訊號
200‧‧‧切換式電容電路
SW1~SW6‧‧‧取樣開關
CH1、CH2‧‧‧取樣電容
M1~M9‧‧‧電晶體
VDD‧‧‧電壓
GND‧‧‧地
131、132‧‧‧電容性電路
VB1、VB2、Vcmfb‧‧‧偏壓
S1~S8‧‧‧開關
CN1、CN2、CP1、CP2‧‧‧電容
+ΔV、-ΔV‧‧‧訊號振幅
T1、T2‧‧‧致能期間
S410~S440‧‧‧操作
400‧‧‧重置方法
本案之圖式說明如下：第1圖為根據本案一些實施例所繪示的一種放大器的示意圖；第2圖為根據本案一些實施例所繪示的一種切換式電容電路的示意圖；第3A圖為根據本案一些實施例所繪示的如第3A圖中放大器的電路示意圖；第3B圖為根據本案一些實施例繪示第1圖或第2圖中補償電路的電路示意圖；第3C圖為根據本案一些實施例繪示第2圖以及第3B圖中多個時脈訊號的波形示意圖；第3D圖為根據本案一些實施例所繪示當第3C圖中一時脈訊號為高位準時第3A圖中放大器的操作示意圖；第3E圖為根據本案一些實施例所繪示當第3C圖中另一時脈訊號為高位準時第3A圖中放大器的操作示意圖；以及第4圖為根據本案一些實施例所繪示的一種重置方法的流程圖。
參照第1圖，第1圖為根據本案一些實施例所繪示的一種放大器100的示意圖。放大器100包含輸入級電路110、輸出級電路120以及補償電路130。
輸入級電路110包含多個輸入端I11與I12以及多個輸出端O11與O12。多個輸入端I11與I12分別接收多個輸入訊號VI1以及VI2。於一些實施例中，此些輸入訊號VI1以及VI2可為差動輸入訊號。輸入級電路110用以提供第一級增益來放大此些輸入訊號VI1以及VI2，以自多個輸出端O11與O12分別輸出多個輸出訊號VO11以及VO12。
輸出級電路120包含多個輸入端I21與I22以及多個輸出端O21與O22。輸入端I21與輸入級電路110的輸出端O11耦接至節點Nd1，以接收輸出訊號VO11。輸入端I22與輸入級電路110的輸出端O12耦接至節點Pd1，以接收輸出訊號VO12。輸出級電路120用以提供第二級增益來放大多個輸出訊號VO11以及VO12，以自多個輸出端O21與O22分別輸出多個輸出訊號VO21以及VO22。
補償電路130耦接於多個輸入端I21與I22以及多個輸出端O21與O22之間。補償電路130用以補償放大器100的頻率響應，以設定放大器100的穩定度以及頻寬。例如，於一些實施例中，補償電路130包含多個米勒電容(例如為第3B圖的電容CN1、CN2、CP1與CP2)，其中此些米勒電容耦接於輸出端O22、O21與輸入端I21、I22之間。
於一些實施例中，單一米勒電容可由多個並聯的 電容實現。於一些實施例中，補償電路130更用以根據時脈訊號Φ1r以及時脈訊號Φ2r使此些電容於一定期間內相互耦接。藉由此設置方式，可使此些電容作為米勒電容於每次操作後所殘存的電荷再循環(charge recycling)。如此一來，在每次操作中，輸出端O21以及輸出端O22的電壓位準可以被重置至一預設位準(例如為共模電壓)，以提高輸出訊號VO21以及VO22的線性度與/或精確度。關於此處之內容將於後述段落參照第3A圖~第3E圖說明。
參照第2圖，第2圖為根據本案一些實施例所繪示的一種切換式電容電路200的示意圖。為易於理解，第2圖與第1圖的類似元件將指定為相同參考標號。於一些實施例中，切換式電容電路200可應用於類比至數位轉換器。例如，切換式電容電路200可操作為取樣保持電路或為相乘式數位類比轉換器(Multiplying DAC)。上述應用僅為示例，本案並不以此為限。
如第2圖所示，切換式電容電路200包含第1圖的放大器100、多個取樣開關SW1~SW6、多個取樣電容CH1以及CH2。多個取樣開關SW1~SW4根據時脈訊號Φ1導通，且多個取樣開關SW5~SW6根據時脈訊號Φ2導通，以設置切換式電容電路200的操作模式。例如，如後第3C圖所示，於一些實施例中，多個時脈訊號Φ1與Φ2設置為非重疊的時脈訊號。換言之，時脈訊號Φ1的致能期間T1不與時脈訊號Φ2的致能期間T2重疊。於一些實施例中，致能期間為時脈訊號導通開關之期間。為了示例，於本文中，致能期間為時脈訊號處於高 位準的期間，但本案並不以此為限。
在致能期間T1時，多個取樣開關SW1~SW4導通且多個取樣開關SW5~SW6不導通。於此條件下，切換式電容電路200設置為取樣模式。於取樣模式中，多個輸入訊號VI1以及輸入訊號VI2分別被取樣至多個取樣電容CH1以及CH2。例如，輸入訊號VI1以及輸入訊號VI2為差動輸入，多個取樣電容CH1以及CH2所取樣到的訊號值可表示為VCM-ΔV以及VCM+ΔV，其中VCM為差動輸入的共模電壓，ΔV為差動輸入的訊號振幅。
接著，在致能期間T2時，多個取樣開關SW1~SW4不導通且多個取樣開關SW5~SW6導通。於此條件下，切換式電容電路200設置為保持模式(或稱作放大模式)。於保持模式中，放大器100對前次所取樣到的訊號值VCM-ΔV以及VCM+ΔV進行放大，以產生多個輸出訊號VO21以及VO22。
理想上，在保持模式中每次所產生的多個輸出訊號VO21及VO22應與前次取樣模式期間內產生的多個輸出訊號VO21以及VO22獨立。然而，由於放大器100中的多個米勒電容(未繪示)耦接至輸出端O21以及O22，在致能期間T1結束時，此些米勒電容可能會存有當時所產生的輸出訊號VO21以及VO22。舉例而言，多個米勒電容耦接至輸出端O21以及輸出端O22，並分別殘留對應於前次取樣到的訊號值VCM-ΔV以及VCM+ΔV的電荷。如此，將導致放大器100在後續的保持模式所產生的多個輸出訊號VO21以及VO22具有非線性的特性或被雜訊影響的現象。於一些情況下，這些現象被稱作符 際干擾(inter symbol interference,ISI)或記憶效應。於一些實施例中，第1圖中補償電路130可用來消除這些現象。
參照第3A圖，第3A圖為根據本案一些實施例所繪示的如第3A圖中放大器100的電路示意圖。為易於理解，第1圖與第3A圖中的類似元件將指定為相同標號。
如第3A圖所示，輸入級電路110包含多個電晶體M1~M5。電晶體M1的第一端耦接至電晶體M2的第一端，電晶體M1的第二端設置為輸出端O11並耦接至節點Nd1，且電晶體M1的控制端設置為輸入端I11。電晶體M2的第二端設置為輸出端O12並耦接至節點Pd1，且電晶體M2的控制端設置為輸入端I22。電晶體M3的第一端耦接至節點Nd1，電晶體M3的第二端耦接至地GND，且電晶體M3的控制端用以接收偏壓VB2。電晶體M4的第一端耦接至節點Pd1，電晶體M4的第二端耦接至地GND，且電晶體M4的控制端用以接收偏壓VB2。電晶體M5的第一端用以接收電壓VDD，電晶體M5的第二端耦接至電晶體M1~M2的第一端，且電晶體M5的控制端用以接收偏壓Vcmfb。
於一些實施例中，放大器100更包含一共模回授電路(未繪示)，其用以根據輸出訊號VO21與VO22產生偏壓Vcmfb，以維持放大器100的預設偏壓條件。
繼續參照第3A圖，於此例中，補償電路130包含電容性電路131以及電容性電路132。於一些實施例中，電容性電路131耦接於節點Nd1以及輸出端O22以作為放大器100的米勒電容，且電容性電路132耦接於節點Pd1以及輸出端 O21之間以作為放大器100的另一米勒電容。
輸出級電路120包含多個電晶體M6~M9。電晶體M6的第一端設置為輸出端O21並耦接至電晶體M7的第二端以及電容性電路132之一端，電晶體M6的第二端耦接至地GND，且電晶體M6的控制端設置為輸入端I22，其耦接至節點Pd1以及電容性電路132之另一端。電晶體M7的第一端用以接收電壓VDD，且電晶體M7的控制端用以接收偏壓VB1。電晶體M8的第一端設置為輸出端O22並耦接至電晶體M9的第二端以及電容性電路131之一端，電晶體M8的第二端耦接至地GND，且電晶體M8的控制端設置為輸入端I21，其耦接至節點Nd1以及電容性電路131之另一端。電晶體M9的第一端用以接收電壓VDD，且電晶體M9的控制端用以接收偏壓VB1。
上述第3A圖所示出的設置方式僅為示例。其他各種可用來實現放大器100的設置方式亦為本案所涵蓋的範圍。
參照第3B圖至第3E圖，第3B圖為根據本案一些實施例繪示第1圖或第2圖中補償電路130的電路示意圖，第3C圖為根據本案一些實施例所繪示第2圖以及第3B圖中多個時脈訊號的波形示意圖，第3D圖為根據本案一些實施例繪示當第3C圖中時脈訊號Φ2r為高位準時第3A圖中放大器100的操作示意圖，且第3E圖為根據本案一些實施例繪示當第3C圖中時脈訊號Φ1r為高位準時第3A圖中放大器100的操作示意圖。
如第3B圖所示，補償電路130包含多個電容CN1、CN2、CP1、CP2以及多個開關S1~S8。電容CN1耦接於節點Nd1以及輸出端O22之間。電容CN2耦接於多個開關S1 以及開關S2的一端與多個開關S3以及開關S4的一端之間。開關S1的另一端耦接至輸出端O22，且開關S2的另一端耦接至輸出端O21。開關S3的另一端耦接至節點Nd1，且開關S4的另一端耦接至節點Pd1。開關S1以及開關S3根據時脈訊號Φ2r導通，且開關S2以及開關S4根據時脈訊號Φ1r導通。
電容CP1耦接於輸出端O21以及節點Pd1之間。電容CP2耦接於多個開關S5以及開關S6的一端與多個開關S7以及開關S8的一端之間。開關S5的另一端耦接至節點Pd1，且開關S6的另一端耦接至節點Nd1。開關S7的另一端耦接至輸出端O21，且開關S8的另一端耦接至輸出端O22。開關S5以及開關S7根據時脈訊號Φ2r導通，且開關S6以及開關S8根據時脈訊號Φ1r導通。
於一些實施例中，多個電容CN1、CN2、CP1以及CP2設置以具有相同容值。如第3C圖所示，正常操作下，在時脈訊號Φ2r的致能期間(例如為高位準的期間)，多個開關S1、S3、S5以及S7導通。於此條件下，如後第3D圖所示，電容CN1以及電容CN2操作為電容性電路131，且電容CP1以及電容CP2操作為電容性電路132。或者，如第3C圖所示，在時脈訊號Φ1r的致能期間(例如為高位準的期間)，多個開關S2、S4、S6以及S8導通。於此條件下，如第3E圖所示，電容CN1以及電容CP2操作為電容性電路131，且電容CP1以及電容CN2操作為電容性電路132。
如先前所述，在第3C圖的致能期間T1結束時，時脈訊號Φ1r依然高位準，如第3E圖所示，耦接至放大器100的 輸出端O21以及O22上的電容性電路131以及132可能會存有當時所產生的輸出訊號VO21以及VO22。例如，如先前所述，輸出端O22上殘留有對應於VCM+ΔV的電荷量時，且輸出端O21上殘留有對應於VCM-ΔV的電荷量。換言之，電容性電路131(即電容CN1與CP2)耦接至輸出端O22之一端上具有對應於+ΔV的電荷量，且電容性電路132(即電容CP1與CN2)耦接至輸出端O21之一端上具有對應於-ΔV的電荷量。
接著，一併參照第3D圖，在時脈訊號Φ2r的致能期間，電容CP2中原先耦接至輸出端O22之一端改耦接至輸出端O21。如此，電容CP2對輸出端O22提供對應於+ΔV的電荷量。等效而言，電容CP1上具有對應於-ΔV的電荷量與電容CP2上具有對應於+ΔV的電荷量將互相消除。
同樣地，在時脈訊號Φ2r的致能期間，電容CN2中原先耦接至輸出端O21之一端改耦接至輸出端O22。如此，電容CN2對輸出端O21提供對應於-ΔV的電荷量。等效而言，電容CN1上具有對應於+ΔV的電荷量與電容CN2上具有對應於-ΔV的電荷量將互相消除。如此一來，放大器100的輸出端O21以及O22之位準可以被重置至共模電壓VCM。
於一些實施例中，時脈訊號Φ1r或時脈訊號Φ2r為高位準的期間大於期間T1與/或期間T2。於一些實施例中，時脈訊號Φ1r或時脈訊號Φ2r可為非重疊的時脈訊號。上述各時脈訊號的設置方式僅為示例，本案並不以此為限。
參照第4圖，第4圖為根據本案一些實施例所繪示的一種重置方法400的流程圖。為易於說明，一併參照第3A~ 第3E圖，以說明放大器100的相關操作。於一些實施例中，重置方法400包含多個操作S410、S420、S430與S440。
於操作S410，電容CN1與CN2根據時脈訊號Φ2r操作為對應於輸出端O22的米勒電容。於操作S420，電容CP1與CP2根據時脈訊號Φ2r操作為對應於輸出端O21的米勒電容。
例如，如第3A圖至第3C圖所示，在於時脈訊號Φ2r的致能期間時，開關S1以及開關S3導通，且開關S5以及開關S7導通。如此一來，如第3D圖所示，電容CN1以及電容CN2所形成的電容性電路131並聯耦接於輸出端O22以及節點Nd1之間，以操作為對應於輸出端O22的米勒電容。同時，電容CP1以及電容CP2所形成的電容性電路132並聯耦接於輸出端O21以及節點Pd1之間，以操作為對應於輸出端O21的米勒電容。
繼續參照第4圖，於操作S430，電容CN1與CP2根據時脈訊號Φ1r操作為對應於輸出端O22的米勒電容。於操作S440，電容CP1與CN2根據時脈訊號Φ1r操作為對應於輸出端O21的米勒電容。
例如，如第3B圖、第3C圖以及第3E圖所示，在於時脈訊號Φ1r的致能期間時，開關S2以及開關S4導通，且開關S6以及開關S8導通。如此一來，電容CN1以及電容CP2所形成的電容性電路131並聯耦接於輸出端O22以及節點Nd1之間，以操作為對應於輸出端O22的米勒電容。同時，電容CP1以及電容CN2所形成的電容性電路132並聯耦接於輸出端O21 以及節點Pd1之間，以操作為對應於輸出端O21的米勒電容。此外，如先前所述，於此條件下，放大器100的輸出端O21以及輸出端O22可被重置。
上述重置方法400多個步驟僅為示例，並非限定需依照此示例中的順序執行。在不違背本揭示內容的各實施例的操作方式與範圍下，在重置方法400下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述，本案所提供的放大器與其重置方法可交替的切換米勒電容與放大器的輸出端之間的耦接關係，藉此消除前次操作所殘留的電荷量。
雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種放大器，包含：一輸出級電路，包含一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端；以及一補償電路，包含：一第一電容，耦接於該第一輸入端與該第二輸出端之間，並用以操作為一第一米勒電容；一第二電容，耦接於該第二輸入端與該第一輸出端之間，並用以操作為一第二米勒電容；一第三電容；以及一第四電容，其中該第三電容與該第四電容用以根據至少一時脈訊號交替地操作為該第一米勒電容與該第二米勒電容。
  2. 如請求項1所述的放大器，其中該補償電路更包含：一第一組開關，用以根據該至少一時脈訊號中之一第一時脈訊號導通以耦接該第三電容於該第一輸入端與該第二輸出端之間，以協同該第一電容操作為該第一米勒電容；以及一第二組開關，用以根據該第一時脈訊號導通以耦接該第四電容於該第二輸入端與該第一輸出端之間，以協同該第二電容操作為該第二米勒電容。
  3. 如請求項2所述的放大器，其中該第一組開 關包含一第一開關與一第二開關，該第二組開關包含一第三開關與一第四開關，該第一開關耦接於該第三電容與該第二輸出端之間並根據該第一時脈訊號導通，該第二開關耦接於該第三電容與該第一輸入端之間並根據該第一時脈訊號導通，該第三開關耦接於該第四電容與該第二輸入端之間並根據該第一時脈訊號導通，且該第四開關耦接於該第四電容與該第一輸出端之間並根據該第一時脈訊號導通。
  4. 如請求項2所述的放大器，其中該補償電路更包含：一第三組開關，用以根據該至少一時脈訊號中之一第二時脈訊號導通以耦接該第三電容於該第二輸入端與該第一輸出端之間，以協同該第三電容操作為該第二米勒電容；以及一第四組開關，用以根據該第二時脈訊號導通以耦接該第四電容於該第一輸入端與該第二輸出端之間，以協同該第一電容操作為該第一米勒電容。
  5. 如請求項4所述的放大器，其中該第三組開關包含一第一開關與一第二開關，該第四組開關包含一第三開關與一第四開關，該第一開關耦接於該第三電容與該第一輸出端之間並根據該第二時脈訊號導通，該第二開關耦接於該第三電容與該第二輸入端之間並根據該第二時脈訊號導通，該第三開關耦接於該第四電容與該第一輸入端之間並根據該第二時脈訊號導通，且該第四開關耦接於該第四電容與該第二輸出端之間並根據該第二時脈訊號導通。
  6. 如請求項2所述的放大器，更包含：一輸入級電路，包含一第三輸入端、一第四輸入端、一第三輸出端以及一第四輸出端，其中該第三輸入端用以接收一第一輸入訊號，該第四輸入端用以接收一第二輸入訊號，該第三輸出端耦接至該第一輸入端，且該第四輸出端耦接至該第二輸入端。
  7. 如請求項6所述的放大器，更包含：複數個取樣開關；以及複數個取樣電容，耦接至該第三輸入端、該第四輸入端、該第一輸出端以及該第二輸出端，其中該些取樣開關根據一第三時脈訊號以及一第四時脈訊號導通，以與該些取樣電容操作於一第一模式或一第二模式，當操作於該第一模式時，該些取樣電容用以分別對該第一輸入訊號與該第二輸入訊號取樣，且當操作於該第二模式時，該輸入級電路與該輸出級電路用以對取樣到的該第一輸入訊號以及取樣到的該第二輸入訊號進行放大。
  8. 如請求項7所述的放大器，其中該第一時脈訊號或該第二時脈訊號的一致能期間大於該第三時脈訊號或該第四時脈訊號的一致能期間。
  9. 一種放大器，包含：一輸出級電路，包含複數個輸入端以及複數個輸出端； 以及一補償電路，耦接於該些輸入端以及該些輸出端之間，並用以根據一第一時脈訊號以及一第二時脈訊號操作為一第一米勒電容以及一第二米勒電容，其中該補償電路包含一第一電容、一第二電容、一第三電容以及一第四電容，在該第一時脈訊號的一致能期間，該第一電容與該第二電容操作為該第一米勒電容，且該第三電容與該第四電容操作為該第二米勒電容，在該第二時脈訊號的一致能期間，該第一電容與該第三電容操作為該第一米勒電容，且該第四電容與該第二電容操作為該第二米勒電容。
  10. 一種重置方法，用於重置一放大器，該重置方法包含：藉由一第一電容與一第二電容根據一第一時脈訊號操作為對應於該放大器的一第一輸出端的一第一米勒電容；藉由一第三電容與一第四電容根據該第一時脈訊號操作為對應於該放大器的一第二輸出端的一第二米勒電容；藉由該第一電容與該第四電容根據一第二時脈訊號操作為對應於該第一輸出端的該第一米勒電容；以及藉由該第三電容與該第二電容根據該第二時脈訊號操作為對應於該第二輸出端的該第二米勒電容。
TW106130334A 2017-09-05 2017-09-05 放大器與其重置方法 TWI641213B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106130334A TWI641213B (zh) 2017-09-05 2017-09-05 放大器與其重置方法
US15/867,676 US10396725B2 (en) 2017-09-05 2018-01-10 Amplifier and reset method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106130334A TWI641213B (zh) 2017-09-05 2017-09-05 放大器與其重置方法

Publications (2)

Publication Number Publication Date
TWI641213B TWI641213B (zh) 2018-11-11
TW201914209A true TW201914209A (zh) 2019-04-01

Family

ID=65034165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130334A TWI641213B (zh) 2017-09-05 2017-09-05 放大器與其重置方法

Country Status (2)

Country Link
US (1) US10396725B2 (zh)
TW (1) TWI641213B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017082428A1 (ja) * 2015-11-14 2017-05-18 株式会社 村上開明堂 スクリーン印刷方法およびその装置
JP6547794B2 (ja) * 2016-06-28 2019-07-24 Ａｇｃ株式会社 印刷層付き屈曲板の製造方法
US10965257B2 (en) * 2019-07-29 2021-03-30 SiliconIntervention Inc. Signal processing circuit without clock mediation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459972B2 (en) * 2005-11-02 2008-12-02 Marvell World Trade Ltd. Amplifiers with compensation
IT1394627B1 (it) * 2009-06-05 2012-07-05 St Microelectronics Rousset Filtro passabanda a condensatori commutati di tipo tempo-discreto, in particolare per la cancellazione dell'offset e di rumore a bassa frequenza di stadi a condensatori commutati
US8237497B2 (en) * 2010-04-06 2012-08-07 Mediatek Inc. Amplifier for processing differential input using amplifier circuits with different driving capabilities and/or different frequency compensation characteristics
US8947289B2 (en) * 2012-08-09 2015-02-03 Greenvity Communications, Inc. Method of producing low-power switched-capacitor amplifier, circuit and a pipeline analog-to-digital converter including the same
US9160360B1 (en) 2014-03-27 2015-10-13 Mediatek Inc. Multiplying digital-to-analog converter and pipeline analog-to-digital converter using the same
US9521342B2 (en) * 2014-10-03 2016-12-13 Forza Silicon, Inc. Amplifier sharing technique for low power charge mode readout in CMOS image sensors
US9716470B2 (en) * 2015-05-21 2017-07-25 Analog Devices, Inc. Apparatus and methods for compensating an operational amplifier
ITUB20159233A1 (it) * 2015-12-23 2017-06-23 St Microelectronics Srl Circuito elettronico di amplificazione con ridotto tempo di start-up per un segnale includente componenti in quadratura

Also Published As

Publication number Publication date
TWI641213B (zh) 2018-11-11
US10396725B2 (en) 2019-08-27
US20190074800A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
US9213350B2 (en) Impedance transformation with transistor circuits
US10873336B2 (en) Track and hold circuits for high speed and interleaved ADCs
US7868810B2 (en) Amplifier circuit and A/D converter
US9716510B2 (en) Comparator circuits with constant input capacitance for a column-parallel single-slope ADC
TWI641213B (zh) 放大器與其重置方法
JP2006115003A (ja) サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
US9331683B2 (en) Ramp signal generator with noise canceling function
US6700417B2 (en) Sampling and hold circuit
WO2016203525A1 (ja) 半導体装置
JPWO2011021260A1 (ja) パイプライン型ａｄ変換器およびその出力補正方法
US10425044B1 (en) Cancellation capacitor for aliasing and distortion improvement
US11855651B2 (en) Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (ADC)
KR20230143932A (ko) 수퍼 소스 폴로어
KR101212269B1 (ko) 스위치드 캐패시터형 이득 증폭기 및 아날로그 메모리 회로
KR20190072021A (ko) 기준 전압 발생 장치
CN109474241B (zh) 放大器与其重置方法
JP2007208924A (ja) スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法
EP1758243A1 (en) Low offset Sample-and-Hold and Amplifier
JP2019220780A (ja) コンパレータ及びａｄ変換器
US11381207B2 (en) Apparatus and method for an analog to digital converter
TWI657668B (zh) 差動採樣電路
JP2006121307A (ja) サンプルホールド回路又はそれを用いたａｄ変換器
JP5161909B2 (ja) スイッチトキャパシタ回路
JP5154683B1 (ja) 増幅回路およびａ／ｄ変換器
CN115085729A (zh) 时间内插闪速adc中的高速比较器的自校准流水线式动态前置放大器的系统和方法