TW201903616A - 虛擬通用目的輸入/輸出介面/虛擬通用目的輸入/輸出及訊息介面上之虛擬通道實例 - Google Patents

虛擬通用目的輸入/輸出介面/虛擬通用目的輸入/輸出及訊息介面上之虛擬通道實例 Download PDF

Info

Publication number
TW201903616A
TW201903616A TW107118578A TW107118578A TW201903616A TW 201903616 A TW201903616 A TW 201903616A TW 107118578 A TW107118578 A TW 107118578A TW 107118578 A TW107118578 A TW 107118578A TW 201903616 A TW201903616 A TW 201903616A
Authority
TW
Taiwan
Prior art keywords
virtual
virtual channel
bit
payload
general purpose
Prior art date
Application number
TW107118578A
Other languages
English (en)
Inventor
理查 多明尼克 韋特費爾德
拉藍 傑 米序拉
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW201903616A publication Critical patent/TW201903616A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/563—Signalling, e.g. protocols, reference model
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
    • H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

在一態樣中，一種裝置執行以下操作：獲得待傳輸至一接收器器件之一有效負載；獲得一虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該功能位元經組態為用以指示該VGMI封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及傳輸該VGMI封包至該接收器器件。在另一態樣中，一種裝置執行以下操作：接收來自一傳輸器器件之一VGMI封包，其中該VGMI封包包括至少一有效負載及一虛擬通道識別符；基於經組態為一虛擬通道標誌位元的一功能位元判定該VGMI封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及基於該資訊處理該資料。

Description

虛擬通用目的輸入/輸出介面/虛擬通用目的輸入/輸出及訊息介面上之虛擬通道實例
本發明之態樣大體係關於用於虛擬通用目的輸入/輸出介面/虛擬通用目的輸入/輸出及訊息介面(VGI/VGMI)上之虛擬通道實例的技術。
虛擬通道可實施於兩個器件之間的通信中以界定用於高效處理的資料有效負載之特性。在當前點對點(P2P)虛擬通用目的輸入/輸出介面(VMI)(亦稱作虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI))規範中，支援訊息傳遞。然而，特定訊息傳輸可需要額外互補傳輸，從而添加了傳輸及/或處理潛時之整體增加。
舉例而言，自第一器件至第二器件之資料封包傳輸可含有經加密訊息(例如資料封包之有效負載可包括經加密資料)。然而，第一器件必須將資料封包之特性(例如，資料封包包括經加密訊息)通知第二器件以使得第二器件能夠成功地處理資料封包。舉例而言，第一器件可在資料封包傳輸之前傳輸導頻訊息(亦稱作導頻封包)至第二器件以指示經加密訊息將跟隨。此導頻訊息添加潛時至通信過程。
另外，VGMI規範允許訊息傳遞通道合併。舉例而言，VGMI區塊可需要聚集舊版串列介面通道，諸如I2C、串列周邊介面(SPI)等。用於介面通道合併之當前方法需要暫存器映射方案，以使得傳輸器/接收器對可基於暫存器位址空間判定介面-通道之類型。然而，此方法需要預定義暫存器空間分配及引入許多設計層級難題。
下文呈現本發明之一些態樣的簡化概述，以提供對此等態樣之基本理解。此概述並非為本發明之所有經預期特徵的廣泛綜述，且既不意欲識別本發明之所有態樣的關鍵或重要元素，亦不意欲描繪本發明之任何或所有態樣的範疇。其唯一目的在於以簡化形式呈現本發明之一些態樣的各種概念，以作為隨後呈現之更加詳細描述的序言。
在本發明之一態樣中，揭示一種用於裝置之方法。該裝置執行以下操作：獲得待傳輸至一接收器器件之一有效負載；獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該功能位元經組態為用以指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊。該裝置傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件。
在本發明之一態樣中，該裝置設定一虛擬通道組態暫存器以指示該功能位元經組態為虛擬通道標誌位元，且啟用該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元。在本發明之一態樣中，該虛擬通道識別符包括識別該傳輸器器件之一虛擬通道源器件識別符，及指示與處理該有效負載相關聯之資訊的一虛擬通道功能碼。
在本發明之一態樣中，該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。在一態樣中，該虛擬通道識別符包括於在該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該啟用功能位元之後的位元組中。在本發明之一態樣中，虛擬通用目的輸入/輸出及訊息傳遞介面封包經由I2C或I3C匯流排傳輸至接收器器件。
在本發明之一態樣中，包括於虛擬通用目的輸入/輸出及訊息傳遞介面封包中之有效負載經加密，且虛擬通道識別符中之加密標誌位元經啟用以指示有效負載經加密。
在本發明之一態樣中，揭示一種裝置。該裝置包括經組態以與一或多個周邊器件通信的一通信介面，及耦接至該通信介面之一處理電路。該處理電路經組態以執行以下操作：獲得待傳輸至一接收器器件之一有效負載及一虛擬通用目的輸入/輸出及訊息傳遞介面封包，該封包包括至少該有效負載、一虛擬通道識別符及經組態為指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元的一功能位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊。該處理電路經進一步組態以傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件。
在本發明之一態樣中，揭示一種裝置。該裝置包括用於獲得待傳輸至一接收器器件之一有效負載的構件；用於獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包的構件，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該功能位元經組態為用以指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及用於傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件的構件。
在本發明之一態樣中，揭示一種處理器可讀儲存媒體。該處理器可讀儲存媒體包括一或多個指令，該等指令在由一處理電路之至少一個處理器或狀態機執行時，促使該處理電路獲得待傳輸至一接收器器件之一有效負載；獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該功能位元經組態為用以指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件。
在本發明之一態樣中，揭示一種用於一接收器器件之方法。該接收器器件接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符；基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及基於該資訊處理該有效負載。
在本發明之一態樣中，該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括一虛擬通道識別符之該判定包括一虛擬通道組態暫存器指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元經組態為該虛擬通道標誌位元的判定，及該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元經啟用的判定。
在本發明之一態樣中，該虛擬通道識別符包括識別該傳輸器器件之一虛擬通道源器件識別符，及指示與處理該有效負載相關聯之資訊的一虛擬通道功能碼。在一態樣中，該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。在一態樣中，該虛擬通道識別符包括於在該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該啟用功能位元之後的位元組中。在一態樣中，該虛擬通用目的輸入/輸出及訊息傳遞介面封包係經由一I2C或I3C匯流排接收。
在本發明之一態樣中，該接收器器件判定該虛擬通道識別符中之一加密標誌位元經啟用，該啟用之加密標誌位元指示該有效負載經加密。在此態樣中，藉由該接收器器件處理該有效負載包括解密該有效負載。
在本發明之一態樣中，揭示一種裝置。該裝置包括經組態以與一或多個周邊器件通信的一通信介面，及耦接至該通信介面之一處理電路。該處理電路經組態以接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符；基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及基於該資訊處理該有效負載。
在本發明之一態樣中，揭示一種裝置。該裝置包括用於接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包的構件，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符；用於基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符的構件，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及用於基於該資訊處理該有效負載的構件。
在本發明之一態樣中，揭示一種處理器可讀儲存媒體。該處理器可讀儲存媒體包括一或多個指令，該等指令在由一處理電路之至少一個處理器或狀態機執行時，促使該處理電路接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符，基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊，及基於該資訊處理該有效負載。
在檢閱以下詳細描述後，本發明之此等及其他態樣將變得更加充分地為人所理解。在結合隨附圖式而檢閱本發明之特定實施的以下描述後，本發明之其他態樣、特徵及實施對於一般熟習此項技術者而言將變得顯而易見。雖然可相對於以下某些實施及圖式而論述本發明之特徵，但本發明之所有實施可包括本文中所論述之有利特徵中之一或多者。換言之，雖然可將一或多個實施論述為具有某些有利特徵，但亦可根據本文中所論述的本發明之各種實施來使用此等特徵中之一或多者。以類似方式，雖然下文可將某些實施論述為器件、系統或方法實施，但應理解，此等實施可以各種器件、系統及方法來實施。
對相關申請案之交叉參考
本申請案主張2017年6月12日在專利及商標局申請的臨時申請案第62/518,530號及2018年5月29日在美國專利及商標局申請的非臨時申請案第15/992,046號之優先權及權益。
下文結合附圖闡述之實施方式意欲作為對各種組態之描述，且並不意欲表示可實踐本文中所描述之概念的僅有組態。出於提供對各種概念之透徹理解之目的，實施方式包括具體細節。然而，對於熟習此項技術者而言，以下情形將為顯而易見的：可在無此等具體細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示以便避免混淆此等概念。採用串列資料鏈路的裝置之實例
根據某些態樣，串列資料鏈路可用於互連電子器件，該等電子器件為一裝置之子組件，該裝置係諸如：蜂巢式電話、智慧型電話、會話起始協定(SIP)電話、膝上型電腦、筆記型電腦、迷你筆記型電腦、智慧本、個人數位助理(PDA)、衛星無線電、全球定位系統(GPS)器件、智慧型家用器件、智慧型照明、多媒體器件、視訊器件、數位音訊播放器(例如，MP3播放器)、攝影機、遊戲控制台、娛樂器件、載具組件、可穿戴計算器件(例如，智慧型手錶、健康或健身跟蹤器、護目鏡等)、電器、感測器、安全器件、自動販賣機、智慧型儀錶、無人駕駛飛機、多旋翼飛行器或任何其他類似功能器件。
圖1說明可採用資料通信匯流排之裝置100之實例。裝置100可包括SoC，具有多個電路或器件104、106及/或108之處理電路102，其可實施於一或多個ASIC中或SoC中。在一個實例中，裝置100可為通信器件且處理電路102可包括設置在ASIC 104、一或多個周邊器件106及收發器108中的處理器件，該收發器使得裝置能夠經由天線124與無線電存取網路、核心存取網路、網際網路及/或另一網路通信。
ASIC 104可具有一或多個處理器112、一或多個數據機110、機載記憶體114、匯流排介面電路116及/或其他邏輯電路或功能。處理電路102可藉由可提供應用程式設計介面(API)層之作業系統來控制，該應用程式設計介面(API)層使得一或多個處理器112能夠執行駐留於機載記憶體114或提供於處理電路102上的其他處理器可讀儲存器122中之軟體模組。軟體模組可包括儲存於機載記憶體114或處理器可讀儲存器122中之指令及資料。ASIC 104可存取其機載記憶體114、處理器可讀儲存器122及/或在處理電路102外部的儲存器。機載記憶體114、處理器可讀儲存器122可包括唯讀記憶體(ROM)或隨機存取記憶體(RAM)、電可抹除可程式化ROM (EEPROM)、快閃卡或可用於處理系統及計算平台中的任何記憶體器件。處理電路102可包括、實施或存取本地資料庫或其他參數儲存器，其可維持操作參數及用以組態及操作裝置100及/或處理電路102的其他資訊。本地資料庫可使用暫存器、資料庫模組、快閃記憶體、磁性媒體、EEPROM、軟碟或硬碟或其類似者來實施。處理電路102亦可以可操作方式耦接至外部器件，諸如天線124、顯示器126、操作者控制器(諸如開關或按鈕128、130及/或整合式或外部小鍵盤132)以及其他組件。使用者介面模組可經組態以經由專用通信鏈路或經由一或多個串列資料互連件運用顯示器126、小鍵盤132等操作。
處理電路102可提供允許特定器件104、106及/或108通信的一或多個匯流排118a、118b、120。在一個實例中，ASIC 104可包括一匯流排介面電路116，其包括電路、計數器、定時器、邏輯控制及其他可組態電路或模組之組合。在一個實例中，匯流排介面電路116可經組態以根據通信規範或協定操作。處理電路102可包括或控制一功率管理功能，其組態及管理裝置100之操作。
圖2說明包括連接至串列匯流排230之多個器件202、220及222a至222n的裝置200之特定態樣。器件202、220及222a至222n可包括一或多個半導體IC器件，諸如應用處理器、SoC或ASIC。器件202、220及222a至222n中之每一者可包括、支援或操作為數據機、信號處理器件、顯示驅動器、攝影機、使用者介面、感測器、感測器控制器、媒體播放器、收發器及/或其他此等組件或器件。經由串列匯流排230之器件202、220及222a至222n之間的通信係藉由匯流排主控器220控制。特定類型匯流排可支援多個匯流排主控器220。
裝置200可包括當根據I2C、I3C或其他協定操作串列匯流排230時通信的多個器件202、220及222a至222n。至少一個器件202、222a至222n可經組態以操作為串列匯流排230上之受控器件。在一個實例中，受控器件202可經調適以提供控制功能204。在一些實例中，控制功能204可包括支援顯示器、影像感測器之電路及模組，及/或控制量測環境條件之一或多個感測器並與該一或多個感測器通信的電路及模組。受控器件202可包括組態暫存器206或其他儲存器224、邏輯控制212、收發器210及線驅動器/接收器214a及214b。控制邏輯212可包括一諸如狀態機、定序器、信號處理器或通用處理器之處理電路。收發器210可包括接收器210a、傳輸器210c及共同電路210b，包括時序、邏輯及儲存電路及/或器件。在一個實例中，傳輸器210c基於藉由時脈產生電路208提供的一或多個信號228中之時序編碼及傳輸資料。
器件202、220及/或222a至222n中之兩者或大於兩者可根據本文所揭示之某些態樣及特徵而調適以經由共同匯流排支援複數個不同通信協定，該等協定可包括I2C及/或I3C協定。在一些情況下，使用I2C協定通信之器件可與使用I3C協定通信之器件共存於相同2線介面上。在一個實例中，I3C協定可支援提供6百萬位元每秒(Mbps)與16 Mbps之間的資料速率的操作模式與提供較高效能之一或多個可選高資料速率(HDR)操作模式。I2C協定可實際上符合提供可在100千位元每秒(kbps)及3.2 Mbps之間變動的資料速率之I2C標準。I2C及I3C協定可界定在2線串列匯流排230上傳輸的信號之電氣及時序態樣，外加匯流排控制之資料格式及態樣。在一些態樣中，I2C及I3C協定可界定影響與串列匯流排230相關聯之特定信號位準的直流電(DC)特性，及/或影響在串列匯流排230上傳輸的信號之特定時序態樣的交流電(AC)特性。在一些實例中，2線串列匯流排230在第一導線218上傳輸資料及在第二導線216上傳輸時鐘信號。在一些情況下，可在發信狀態中編碼資料，或在第一導線218及第二導線216之發信狀態中轉變資料。
圖3為說明採用RFFE匯流排308以耦接各種前端器件312至317之器件302的實例之方塊圖300。數據機304可包括將數據機304耦接至RFFE匯流排308之RFFE介面310。數據機304可與基頻處理器306通信。所說明器件302可體現於行動通信器件、行動電話、行動計算系統、行動電話、筆記本電腦、平板計算器件、媒體播放器、遊戲器件、可穿戴計算及/或通信器件、電器或其類似者中之一或多者中。在各種實例中，器件302可運用一或多個基頻處理器306、數據機304、多個通信鏈路308、320及各種其他匯流排、器件及/或不同功能性實施。在圖3中所說明之實例中，RFFE匯流排308可耦接至RF積體電路(RFIC) 312，其可包括一或多個控制器，及/或組態及控制RF前端之特定態樣的處理器。RFFE匯流排308可將RFIC 312耦接至開關313、RF調諧器314、功率放大器(PA) 315、低雜訊放大器(LNA)316及功率管理模組317。
圖4說明使用I3C匯流排以耦接包括主機SoC 402及若干周邊器件412之各種器件的裝置400之實例。主機SoC 402可包括虛擬GPIO有限狀態機(VGI FSM 406)及I3C介面404，其中I3C介面404與周邊器件412中之對應I3C介面414合作以提供主機SoC 402與周邊器件412之間的通信鏈路。每一周邊器件412包括VGI FSM 416。在說明之實例中，SoC 402與周邊器件412之間的通信可根據I3C協定經由多線串列匯流排410而串列化及傳輸。在其他實例中，主機SoC 402可包括其他類型之介面，包括I2C及/或RFFE介面。在其他實例中，主機SoC 402可包括可用以使用I2C、I3C、RFFE及/或另一合適之協定通信的可組態介面。在一些實例中，多線串列匯流排410 (諸如I2C或I3C匯流排)可經由資料線418傳輸資料信號並經由時鐘線420傳輸時鐘信號。發信虛擬 GPIO 組態資訊
行動通信器件及與行動通信器件相關或連接至行動通信器件之其他器件愈來愈提供較大能力、效能及功能性。在許多情況下，行動通信器件併有使用多種通信鏈路連接的多個IC器件。圖5說明包括應用處理器502及多個周邊器件504、506、508之裝置500。在實例中，每一周邊器件504、506、508經由根據彼此不同之協定操作的各別通信鏈路510、512、514與應用處理器502通信。應用處理器502與每一周邊器件504、506、508之間的通信可涉及在應用處理器502與周邊器件504、506、508之間攜載控制或命令信號的額外導線。此等額外導線可被稱作旁頻帶通用目的輸入/輸出(旁頻帶GPIO 520、522、524)，且在一些情況下旁頻帶GPIO 520、522、524所需要的連接件之數目可超過用於通信鏈路510、512、514的連接件之數目。
GPIO提供可經定製用於特定應用之通用接腳/連接件。舉例而言，GPIO接腳可程式化以根據應用需要充當輸出接腳、輸入接腳或雙向接腳。在一個實例中，應用處理器502可指派及/或組態若干GPIO接腳以與諸如數據機之周邊器件504、506、508進行訊號交換發信或處理器間通信(IPC)。當使用訊號交換發信時，旁頻帶發信可係對稱的，其中發信係藉由應用處理器502及周邊器件504、506、508傳輸及接收。在增加器件複雜度情況下，用於IPC通信之GPIO接腳的增加之數目可顯著增加製造成本並限制用於其他系統層級周邊介面之GPIO可用性。
根據某些態樣，包括與通信鏈路相關聯之GPIO的GPIO之狀態可經由資料通信鏈路俘獲、串列化及傳輸。在一個實例中，所俘獲GPIO可使用指示封包內容及/或目的地之共同命令程式碼經由I3C匯流排在封包中而傳輸。
圖6說明根據本文所揭示之特定態樣的經調適以支援虛擬GPIO(VGI或VGMI)之裝置600。VGI電路及技術可減少用以連接應用處理器602與周邊器件624的實體接腳及連接件之數目。VGI允許複數個GPIO信號經串列化至可經由通信鏈路622傳輸的虛擬GPIO信號中。在一個實例中，虛擬GPIO信號可經編碼於經由包括多線匯流排(包括串列匯流排)之通信鏈路622傳輸的封包中。當通信鏈路622經提供為串列匯流排時，接收周邊器件624可解串列化接收之封包且可提取訊息及虛擬GPIO信號。周邊器件624中之VGI FSM 626可將虛擬GPIO信號轉換成可在內部GPIO介面處呈現的實體GPIO信號。
在另一實例中，通信鏈路622可藉由使用例如藍芽協定、無線區域網路(WLAN)協定、蜂巢式廣域網路及/或另一無線通信協定支援無線通信的射頻收發器提供。當通信鏈路622包括無線連接時，訊息及虛擬GPIO信號可經編碼於封包、訊框、子訊框或可經由通信鏈路622傳輸之其他結構中，且接收周邊器件624可提取、解串列化及另外處理接收之發信以獲得訊息及虛擬GPIO信號。在接收到訊息及/或虛擬GPIO信號後，VGI FSM 626或接收器件之另一組件可中斷其主機處理器以指示訊息之接收及/或GPIO信號之任何變化。
在通信鏈路622經提供為串列匯流排之實例中，訊息及/或虛擬GPIO信號可在經組態用於I2C、I3C、RFFE或另一標準化串列介面的封包中傳輸。在說明之實例中，VGI技術用以適應應用處理器602與周邊器件624之間的I/O橋接。應用處理器602可實施為ASIC、SoC或器件之某一組合。應用處理器602包括產生與一或多個通信通道606相關聯之訊息及GPIO的處理器(中央處理單元或CPU 604)。藉由通信通道606產生的GPIO信號及訊息可藉由VGI FSM 626中之各別監控電路612、614監控。在一些實例中，GPIO監控電路612可經調適以產生表示實體GPIO信號之狀態及/或實體GPIO信號之狀態的變化的虛擬GPIO信號。在一些實例中，其他電路經提供以產生表示實體GPIO信號之狀態及/或實體GPIO信號之狀態變化的虛擬GPIO信號。
估計電路618可經組態以估計GPIO信號及訊息之潛時資訊，且可選擇用於通信鏈路622之協定及/或通信模式，其最佳化用於編碼及傳輸GPIO信號及訊息的潛時。估計電路618可維持協定及模式資訊616，其表徵在選擇協定及/或通信模式時考慮的通信鏈路622之特定態樣。估計電路618可經進一步組態以選擇用於編碼及傳輸GPIO信號及訊息的封包類型。估計電路618可提供由封包化器620使用以編碼GPIO信號及訊息的組態資訊。在一個實例中，組態資訊經提供為一命令，該命令可經囊封於封包中使得封包之類型可在接收器處判定。組態資訊(其可為一命令)亦可經提供至實體層電路(PHY 608)。PHY 608可使用組態資訊以選擇協定及/或通信模式用於傳輸相關聯封包。PHY 608接著可產生適當發信以傳輸封包。
周邊器件624可包括可經組態以處理自通信鏈路622接收到之資料封包的VGI FSM 626。周邊器件624處之VGI FSM 626可提取訊息且可將虛擬GPIO信號中之位元位置映射至周邊器件624中之實體GPIO接腳上。在某些實施例中，通信鏈路622為雙向的，且應用處理器602及周邊器件624兩者可作為傳輸器及接收器兩者操作。
應用處理器602中之PHY 608及周邊器件624中之對應PHY 628可經組態以建立並操作通信鏈路622。PHY 608及628可耦接至(或包括)支援無線通信之無線收發器108(參見圖1)。在一些實例中，PHY 608及628可分別在應用處理器602及周邊器件624處支援諸如I2C、I3C、RFFE或SMBus介面之二線介面，且虛擬GPIO及訊息可囊封至經由通信鏈路622傳輸的封包中，通信鏈路622可例如為多線串列匯流排或多線並列匯流排。
如本文中所描述之VGI穿隧可使用經組態用於操作通信鏈路622之現有或可用協定及在沒有實體GPIO接腳之完整補充的情況下來實施。VGI FSM 610、626可在不干預應用處理器602及/或周邊器件624中之處理器的情況下處置GPIO發信。VGI之使用可減小接腳計數、功率消耗及與通信鏈路622相關聯的潛時。
在接收器件處，虛擬GPIO信號轉換為實體GPIO信號。實體GPIO接腳之特定特性可使用虛擬GPIO信號來組態。舉例而言，實體GPIO接腳之轉換速率、極性、驅動強度及其他相關參數及屬性可使用虛擬GPIO信號而組態。用以組態實體GPIO接腳之組態參數可儲存於與對應GPIO接腳相關聯的組態暫存器中。此等組態參數可使用諸如I2C、I3C或RFFE之專屬或習知協定來定址。在一個實例中，組態參數可維持在I3C可定址暫存器中。本文所揭示之特定態樣係關於減少與組態參數及對應位址(例如用以儲存組態參數之暫存器的位址)之傳輸相關聯的潛時。
VGI介面允許傳輸訊息及虛擬GPIO，藉此虛擬GPIO、訊息或兩者可經由有線或無線通信鏈路622在串列資料流中發送。在一個實例中，串列資料流可在封包中及/或作為交易之序列經由I2C、I3C或RFFE匯流排傳輸。I2C/I3C訊框中之虛擬GPIO資料的存在可使用特定命令碼發信以將訊框識別為VGPIO訊框。VGPIO訊框可根據I2C或I3C協定而經傳輸為廣播訊框或經定址訊框。在一些實施中，串列資料流可以類似於通用非同步接收器/傳輸器(UART)發信協定的形式(以可被稱為VGI_UART操作模式的形式)傳輸。
圖7說明VGI廣播訊框700、720之實例。在第一實例中，廣播訊框700根據I2C或I3C協定以緊接著標頭704之起始位元702 (S)開始。VGI廣播訊框可使用VGI廣播共同命令碼706識別。VGPIO資料有效負載708包括數個(n)虛擬GPIO信號7120 至712n - 1 ，範圍為第一虛擬GPIO信號7120 至第n個虛擬GPIO信號712n - 1 。VGI FSM可包括映射VGPIO資料有效負載708中之虛擬GPIO信號之位元位置至習知GPIO接腳的映射表。VGPIO資料有效負載708中之發信的虛擬性質可能對傳輸及接收器件中之處理器係透明的。
在第二實例中，掩蔽之VGI廣播訊框720可藉由主機器件傳輸以改變一或多個GPIO接腳之狀態而不干擾其他GPIO接腳之狀態。在此實例中，用於一或多個器件之I/O信號被掩蔽，而目標器件中之I/O信號被解掩蔽。掩蔽之VGI廣播訊框720以緊接著標頭724之起始位元722開始。可使用掩蔽之VGI廣播共同命令碼726識別掩蔽之VGI廣播訊框720。VGPIO資料有效負載728可包括I/O信號值7340 至734n - 1 及對應掩蔽位元7320 至732n - 1 ，範圍為用於第一I/O信號(IO0 )之第一掩蔽位元M0 7320 至用於第n I/O信號IOn - 1 之第n掩蔽位元Mn - 1 732n - 1 。
停止位元或同步位元(Sr/P 710、730)終止廣播訊框700、720。同步位元可經傳輸以指示額外VGPIO有效負載將被傳輸。在一個實例中，同步位元可為I2C介面中之重複起始位元。
圖8說明VGI導引訊框800、820之實例。在第一實例中，VGI導引訊框800可經定址至單一周邊器件(或在一些情況下)至一組周邊器件。VGI導引訊框800中之第一者根據I2C或I3C協定以緊接著標頭804的起始位元802 (S)開始。VGI導引訊框800可使用VGI導引共同命令碼806識別。導引共同命令碼806可緊接著同步欄位808a (Sr)及位址欄位810a，其包括用以選擇定址器件之受控識別符。在位址欄位810a之後的導引VGPIO資料有效負載812a包括用於一組I/O信號之係關於經定址器件的值816。VGI導引訊框800可包括用於額外器件之額外導引有效負載812b。舉例而言，第一導引VGPIO資料有效負載812a可緊接著同步欄位808b及第二位址欄位810b。在此實例中，第二導引VGPIO有效負載812b包括用於一組I/O信號之係關於第二定址器件的值818。VGI導引訊框800之使用可允許用於在廣播VGPIO訊框700、720中攜載之I/O信號之子集或部分的值的傳輸。
在第二實例中，掩蔽之VGI導引訊框820可藉由主機器件傳輸以改變一或多個GPIO接腳之狀態而不干擾單一周邊器件中之其他GPIO接腳之狀態且不影響其他周邊器件。在一些實例中，在一或多個器件中之I/O信號可被掩蔽，而一或多個目標器件中之所選擇I/O信號被解掩蔽。掩蔽之VGI導引訊框820以緊接著標頭824之起始位元822開始。掩蔽之VGI導引訊框820可使用掩蔽之VGI導引共同命令碼826識別。掩蔽之VGI導引命令碼826可緊接著同步欄位828 (Sr)及包括用以選擇定址器件之受控識別符的位址欄位830。跟隨的導引有效負載832包括用於一組I/O信號的係關於定址器件之VGPIO值。舉例而言，導引資料有效負載832中之VGPIO值可包括I/O信號值838及對應掩蔽位元836。
停止位元或同步位元(Sr/P 814、834)終止VGI導引訊框800、820。同步位元可經傳輸以指示額外VGPIO有效負載將被傳輸。在一個實例中，同步位元可為I2C介面中之重複起始位元。
在接收器件(例如應用處理器502及/或周邊器件504、506、508)處，接收之虛擬GPIO信號經擴展至呈現於GPIO接腳上之實體GPIO信號狀態中。如本文所使用之術語「接腳」可指實體結構，諸如襯墊、接腳或用以耦接IC至電線、跡線、通孔或電路板、基板或其類似者上提供之其他合適實體連接器的其他互連元件。每一GPIO接腳可與儲存用於GPIO接腳之組態參數的一或多個組態暫存器相關聯。圖9說明可與實體接腳相關聯的組態暫存器900及920。每一組態暫存器900、920經實施為一位元組(8位元)暫存器，其中不同位元或位元之群組界定可經由組態控制的特性或其他特徵。在第一實例中，位元D0-D2 902控制GPIO接腳之驅動強度，位元D3-D5 904控制GPIO接腳之轉換速率，位元D6 906允許中斷，且位元D7 908判定中斷邊緣觸發抑或藉由電壓位準觸發。在第二實例中，位元D0 922選擇GPIO接腳接收反轉信號抑或非反轉信號，位元D1-D2 924界定輸入或輸出接腳之類型，位元D3-D4 926界定未被驅動接腳之特定特性，位元D5-D6 928界定發信狀態之電壓位準，且位元D7 930控制GPIO接腳之二進位值(亦即GPIO接腳攜載二進位一抑或零)。
圖10說明包括與若干周邊器件1010、1012、1014、1016及1018通信的主機系統單晶片(SoC)器件1002之器件1000。儘管為易於說明圖10中僅僅展示五個周邊器件，但應理解在其他態樣中可實施不同數目個周邊器件。舉例而言，周邊器件1010、1012、1014、1016及1018中之一或多者可為感測器器件，諸如指紋感測器、加速度計、磁力計、陀螺儀感測器、環境光感測器(ALS)、接近性感測器、高度計、羅盤或抓握感測器。如圖10中所示，周邊器件1010、1012及1014可經由I2C/I3C匯流排1020與主機SoC器件通信，周邊器件1016可經由通用非同步接收器/傳輸器(UART)介面1022與主機SoC器件1002通信，且周邊器件1018可經由串列周邊介面(SPI)1024與主機SoC器件1002通信。如圖10中進一步展示，主機SoC器件1002可包括應用處理器1004及聚合器1006。聚合器1006可使用VGMI介面1008與應用處理器通信。因此，聚合器1006可使用多個低速介面(例如I2C/I3C、UART及/或SPI)與周邊器件1010、1012、1014、1016及1018通信，且可使用一個高速介面(例如VGMI)與應用處理器1004通信。在本發明之一態樣中，聚合器1006可為低速感測器聚合器。
在一個實例中，周邊器件#2 1012可為指紋感測器。因此，周邊器件#2 1012可需要傳輸經加密資料至主機SoC器件1002。在當前VGMI協定中，周邊器件#2 1012可需要傳輸兩個資料報(例如兩個獨立VGMI封包)以使得接收器(例如主機SoC器件1002)能夠處理經加密資料。舉例而言，周邊器件#2 1012可傳輸第一資料報(亦稱作導頻訊息或導頻封包)至主機SoC器件1002以指示來自周邊器件#2 1012之下一資料報將含有經加密資料。在一態樣中，第一資料報可存取特定暫存器位置以進行此指示。周邊器件#2 1012接著可傳輸包括經加密資料之第二資料報。因此，傳輸第一資料報之要求添加了潛時。此添加之潛時在某些應用中可完全破壞硬即時要求。
VGMI給予一可調式協定。因此，在一些態樣中，多個VGMI封包類型可經界定並實施用於VGMI封包之在兩個或大於兩個互連器件(例如主機SoC器件1002以及周邊器件1010、1012、1014、1016及1018中之一或多者)之間的通信。本文中參看圖11至圖13描述三個此VGMI封包類型之實例。舉例而言，圖11中之VGMI封包1100可表示類型1 VGMI封包，圖12中之VGMI封包1200可表示類型2 VGMI封包，且圖13中之VGMI封包1300可表示類型3 VGMI封包。在一些態樣中，類型1封包可為在互連器件中之一或多者的通電重設之後的預設VGMI封包組態。在一些態樣中，不同協定(例如VGMI封包類型)之間的切換可藉由兩個互連器件之間的相互協議執行。
圖10進一步說明器件1050，其可包括耦接至周邊器件1028之應用處理器1026。在一態樣中，應用處理器1026可使用VGMI介面1030與周邊器件1028 (例如在點對點組態中)通信。
圖11展示用於VGPIO信號或訊息信號之通信的實例VGMI封包1100。VGMI封包1100以起始位元1104開始並以停止位元1110結束。舉例而言，起始位元1104可為邏輯「0」(例如二進位零)且停止位元1110可為邏輯「1」(例如二進位一)。標頭1102可包括兩個功能位元(例如，圖11中之Fn_Bit-0及Fn_Bit-1)。標頭1102中之兩個功能位元(例如Fn_Bit-0及Fn_Bit-1)可識別後續有效負載1103含有VGPIO位元抑或訊息位元。在一個實施例中，若兩個功能位元經設定成邏輯值「0」，則標頭1102將VGMI封包1100識別為含有VGPIO資料有效負載(例如後續位元為虛擬GPIO信號)。若功能位元Fn_Bit-0經設定成邏輯值「0」且功能位元Fn_Bit-1經設定成邏輯值「1」，則標頭1102將VGMI封包1100識別為含有訊息傳遞資料有效負載(例如後續位元為訊息傳遞信號)。若功能位元Fn_Bit-0經設定成邏輯值「1」且功能位元Fn_Bit-1經設定成邏輯值「0」，則後續位元表示待藉由接收器件(亦稱作遠端處理器)針對後續VGMI封包預期的虛擬GPIO封包長度。若功能位元Fn_Bit-0及Fn_Bit-1兩者經設定成邏輯值「1」，則後續位元表示對於先前接收之封包長度程式設計操作的來自遠端處理器之確認。應理解，使用兩個功能位元寫碼之前面論述充當實例且其他標頭及寫碼協定可用於識別VGMI封包是否攜載虛擬GPIO信號、訊息傳遞信號、VGMI封包長度之識別及/或VGMI封包長度之確認。在一態樣中，VGMI封包1100亦可包括在GPIO/MSG位元-0 (例如圖11中之Type_Bit 1105)處之第三功能位元。此第三功能位元可與程式設計及確認封包相關聯。舉例而言，在一個態樣中，Type_Bit 1105可經設定成邏輯值「1」以指示用於虛擬GPIO信號之封包長度程式設計(亦稱作鏈路長度程式或串流長度程式)，且可經設定成邏輯值「0」以指示用於訊息傳遞信號之封包長度程式。
在本發明之一個態樣中，為程式化VGMI封包1100之長度，傳輸VGI FSM(例如VGI FSM 610)可在標頭1102中將功能位元Fn_Bit-0設定為邏輯值「1」且將功能位元Fn_Bit-1設定為邏輯值「0」。VGMI封包1100中之對應資料有效負載(例如圖11中之位元1106)接著將識別新的封包長度。若接收VGI FSM(例如VGI FSM 626)支援此新的封包長度，則此VGI FSM可傳輸確認VGMI封包1100，其中標頭1102具有經設定成邏輯值「1」之功能位元Fn_Bit-0及Fn_Bit-1。此確認VGMI封包中之對應資料有效負載(例如圖11中之位元1106)將重複藉由前一程式VGMI封包識別的封包長度。
應瞭解，在替代態樣中可使用VGMI封包1100之變體。然而，不管變體，VGI FSM(例如VGI FSM 610、626)可經預先組態以解碼此替代VGMI封包中之標頭及資料有效負載。在一些態樣中，VGMI封包1100實施於點對點VGMI鏈路中。
圖12展示用於VGPIO信號或訊息信號之通信的實例VGMI封包1200。VGMI封包1200開始於起始位元1204並以停止位元1210結束。舉例而言，起始位元1204可為邏輯「0」(例如二進位零)且停止位元1210可為邏輯「1」(例如二進位一)。標頭1202可包括三個功能位元(例如圖12中之Fn_Bit-0、Fn_Bit-1及Fn_Bit-2)。標頭1202中之前兩個功能位元(例如Fn_Bit-0及Fn_Bit-1)可識別後續有效負載1203包括VGPIO位元抑或訊息位元。在一個態樣中，若功能位元Fn_Bit-0及Fn_Bit-1兩者經設定成邏輯值「0」，則標頭1202將VGMI 封包1200識別為含有VGPIO資料有效負載(例如有效負載1203後續位元為虛擬GPIO信號)。若功能位元Fn_Bit-0經設定成邏輯值「0」且功能位元Fn_Bit-1經設定成邏輯值「1」，則標頭1202將VGMI封包1200識別為含有訊息傳遞資料有效負載(例如有效負載1203中之後續位元為訊息傳遞信號)。
若功能位元Fn_Bit-0經設定成邏輯值「1」且功能位元Fn_Bit-1經設定成邏輯值「0」，則有效負載1203中之後續位元(例如圖12中之位元1206)可表示待在封包長度程式操作期間藉由遠端處理器預期的虛擬GPIO封包長度或訊息封包長度。舉例而言，為程式化VGMI封包1200之長度，傳輸VGI FSM(例如VGI FSM 610)可在標頭1202中將功能位元Fn_Bit-0設定成邏輯值「1」並將功能位元Fn_Bit-1設定成邏輯值「0」。VGMI封包1200中之對應資料有效負載(例如圖12中之位元1206)接著將識別新的封包長度。在一態樣中，功能Fn_Bit-2可經設定成邏輯值「1」以設定虛擬GPIO封包之長度，或經設定成邏輯值「0」以設定訊息封包之長度。若接收VGI FSM(例如VGI FSM 626)支援此新的封包長度，則此VGI FSM可傳輸確認VGMI封包1200，其中標頭1202具有經設定成邏輯值「1」之功能位元Fn_Bit-0及Fn_Bit-1。此確認VGMI封包中之對應資料有效負載(例如圖12中之位元1206)將重複藉由前一程式VGMI封包識別的封包長度。
在本發明之一個態樣中，當功能位元Fn_Bit-0及Fn_Bit-1兩者設定成邏輯值「0」時，或當功能位元Fn_Bit-0設定成邏輯值「0」且功能位元Fn_Bit-1設定成邏輯值「1」時，藉由功能位元Fn_Bit-2指示之功能可基於預定暫存器之內容。舉例而言，若預定暫存器包括第一值，則功能位元Fn_Bit-2可用作如本文中詳細論述之虛擬通道標誌。另外，若預定暫存器包括第二值，則功能位元Fn_Bit-2可用於指示通信模式。舉例而言，當功能位元Fn_Bit-2設定成邏輯值「0」時，可指示點對點通信模式，且當功能Fn_Bit-2設定成邏輯值「1」時，可指示點對多點通信模式(例如有效負載1203中之後續直接8位元為目的地位址)。
應理解，使用三個功能位元寫碼之前面論述充當說明且其他標頭及寫碼協定可用於識別VGMI封包是否攜載虛擬GPIO信號、訊息傳遞信號、VGMI封包長度之識別及/或VGMI封包長度之確認。應瞭解，在替代實施例中可使用VGMI封包1200之變體。然而，不管變體，VGI FSM(例如VGI FSM 610、626)可經預先組態以解碼此替代VGMI封包中之標頭及資料有效負載。在一些態樣中，VGMI封包1200可實施於點對點VGMI鏈路中。
圖13展示用於VGPIO信號或訊息信號之通信的實例VGMI封包1300。VGMI封包1300開始於起始位元1304並以停止位元1310結束。舉例而言，起始位元1304可為邏輯「0」(例如二進位零)且停止位元1310可為邏輯「1」(例如二進位一)。VGMI封包1300可包括可包括10個功能位元(例如，圖13中之Fn_Bit-0至Fn_Bit-9)的標頭1302 (亦稱作功能位元欄位)。VGMI封包1300可進一步包括可包括若干虛擬GPIO或訊息位元之有效負載1303。在一個態樣中，有效負載1303可包括最大128個虛擬GPIO位元或128個訊息位元(例如，圖13中之GPIO/Msg Bit-0至GPIO/Msg Bit-n，其中n≤128)。
圖13中之VGMI封包1350為先前所描述之VGMI封包1300的替代表示，使得VGMI封包1350描繪可使用的最大數目個功能位元(例如，10個功能位元Fn_Bit-0至Fn_Bit-9)。如VGMI封包1350中所示，標頭1302中之前兩個功能位元(例如Fn_Bit-0 1356及Fn_Bit-1 1358)可用於設定操作模式。因此，在一些態樣中，標頭1302中之前兩個功能位元1356、1358可充當如圖13中所示之操作模式位元1362。在一個態樣中，若功能位元Fn_Bit-0及Fn_Bit-1之兩者皆設定成邏輯值「0」，則操作模式為具有8位元固定長度之僅僅I/O模式。在此情況下，可並不要求有效負載1303之長度的程式。若功能位元Fn_Bit-0 1356設定成邏輯值「0」且功能位元Fn_Bit-1 1358設定成邏輯值「1」，則操作模式為涉及多點VGMI網路之I/O及訊息傳遞模式。若功能位元Fn_Bit-0 1356及Fn_Bit-1 1358兩者設定成邏輯值「1」，則操作模式可為具有可變長度程式支援的點對點I/O及訊息傳遞模式。其中功能位元Fn_Bit-0 1356設定成邏輯值「1」且功能位元Fn_Bit-1 1358設定成邏輯值「0」的組態可經保留用於其他功能及/或操作。在本發明之一些態樣中，剩餘8位元(模式「10」)可為定義唯一功能的經擴展漢明(8、4)寫碼8位元碼字。因此，圖13中之VGMI封包1350可提供用於擴展之選項以促進新功能之添加。
圖14展示根據本發明之各種態樣的虛擬通道識別符1400之實例組態。在本發明之一個態樣中，虛擬通道識別符1400可包括總共8個位元(例如位元D0至D7)。舉例而言，位元D0至D3可指示虛擬通道功能碼1404，且位元D4至D7可指示虛擬通道源器件識別符1402。
如圖14中所示，指示虛擬通道源器件識別符1402之四個位元(例如位元D4至D7)可設定成16個二進位值(例如0000至1111)中之一者，且16個二進位值中之每一者可對應於16個器件(例如器件#(Device#)0至器件#(Device#) F)中的一者。如圖14中進一步展示，虛擬通道功能碼1404之第一位元(例如位元D0)可指示控制通道標誌，虛擬通道功能碼1404之第二位元(例如位元D1)可指示加密標誌，虛擬通道功能碼1404之第三位元(例如位元D2)可指示優先權標誌，且虛擬通道功能碼1404之第四位元(例如位元D3)可指示確認(ACK)請求標誌。在本發明之一態樣中，及如本文中詳細描述，第一器件可藉由在先前關於圖12所描述之實例VGMI封包1200中包括虛擬通道識別符1400之位元D0至D7傳輸虛擬通道識別符1400至第二器件。
在一態樣中，加密標誌可為指示VGMI封包中之資料(或控制資訊)是否經加密的位元。舉例而言，當加密標誌位元啟用(例如設定成邏輯值「1」)時，加密標誌位元可指示VGMI封包中之資料(或控制資訊)經加密。另外，當加密標誌位元停用(例如設定成邏輯值「0」)時，加密標誌位元可指示VGMI封包中之資料(或控制資訊)未經加密。
在一態樣中，控制通道標誌可為指示VGMI封包之有效負載包括資料抑或控制資訊的位元。舉例而言，當控制通道標誌位元啟用(例如設定成邏輯值「1」)時，控制通道標誌位元可指示VGMI封包包括控制資訊。另外，當加密標誌位元停用(例如設定成邏輯值「0」)時，控制通道標誌位元可指示VGMI封包包括資料。
在一態樣中，ACK請求標誌可為指示接收器回應於接收到VGMI封包而是否需要發送確認的位元。舉例而言，當ACK請求標誌位元啟用(例如設定成邏輯值「1」)時，ACK請求標誌位元可指示接收器回應於接收到VGMI封包需要發送確認。另外，當ACK請求標誌位元停用(例如設定成邏輯值「0」)時，ACK請求標誌位元可指示接收器回應於接收到VGMI封包不需要發送確認。
應注意術語「虛擬通道識別符」可一般化為術語「資料類型」(或可與術語「資料類型」互換使用)。舉例而言，若虛擬通道等於值「5」，則接收器可採取動作「x」，且若資料類型等於值「6」，則接收器可採取不同動作「y」。此亦適用於一個器件對一個器件(例如點對點)情境，其中例如單一發送器件可指示下一封包經加密以便知曉之接收器來解密。相應地，及如本文中所描述，給定VGMI封包中之資料或控制資訊可在接收器件處基於虛擬通道識別符中之資訊以不同方式而處理。
圖15展示根據本發明之各種態樣的虛擬通道組態暫存器之實例實施。如圖15中所示，記憶體(例如可藉由互連器件存取的記憶體)中之64KB暫存器空間可經組態為256位元組頁(例如頁00至FF)。換言之，64KB暫存器空間可經組態為256頁(例如頁00至頁FF)，其中每一頁包括256個8位元暫存器。如圖15中進一步展示，頁(例如，如圖15中所示之頁00)中之特定8位元暫存器(例如0xF0至0xFE)可指定為組態暫存器。舉例而言，暫存器位址0xFE處之8位元暫存器可充當虛擬通道組態暫存器1506。
在本發明之一態樣中，虛擬通道組態暫存器1506可經設定(例如藉由傳輸器件)以包括指示標頭1202中之功能位元Fn_Bit-2可用作虛擬通道標誌的第一值，或可經設定以包括指示標頭1202中之功能位元Fn_Bit-2可用於指示通信模式的第二值。舉例而言，第一值可為0b00000001 (例如二進位值「00000001」)且第二值可為0b00000000 (例如二進位值「00000000」)。在一態樣中，互連器件可經程式化以知曉經指派給第一值之含義及經指派給第二值之含義。在本發明之一態樣中，參考圖12中之實例VGMI封包1200，當虛擬通道組態暫存器1506設定成第一值(例如0b00000001)，且標頭1202中之功能位元Fn_Bit-2在VGMI封包中啟用(例如設定成邏輯值「1」)時，則緊隨功能位元Fn_Bit-2的有效負載1203中之八個位元可含有關於圖14所描述之虛擬通道識別符1400。在一些態樣中，虛擬通道組態暫存器1506可在互連器件中之一或多者的通電重設後被清除(例如停用)。應理解，圖15中之虛擬通道組態暫存器1506的位置(例如暫存器位址)係出於說明之目的且在其他實施例中，一或多個不同位置可以用於虛擬通道組態暫存器1506。
在一些態樣中，無關於協定(例如類型1、2或3 VGMI封包類型)及/或模式(1線、2線、3線、脈寬調變(PWM)、相位調變脈寬調變(PM-PWM)、UART等)，諸如組態暫存器1502、1504、1506之組態暫存器之位置(例如組態暫存器位址)，及其功能(例如經指派給組態暫存器之含義)可不改變。舉例而言，組態暫存器之此等位置及/或其功能可定義於VGMI規範中。在一些態樣中，暫存器存取可總是基於暫存器位址。在一些態樣中，對虛擬通道模式之改變可藉由存取虛擬通道組態暫存器運用兩個器件(例如先前所描述之第一器件與第二器件)之間的暫存器位元值之相互協議而執行。使用虛擬通道實例之實例資料報
圖16展示根據本發明之各種態樣的實施虛擬通道實例之VGMI封包1600的實例。舉例而言，第一器件(例如，圖10中之周邊器件#2 1012)可使用VGMI封包1600以發送資料報至第二器件(例如，圖10中之應用處理器1004)。實施虛擬通道實例之實例VGMI封包1600可基於關於圖12所描述的實例VGMI封包1200之組態。如圖16中所示，第一器件可組態VGMI封包1600以包括起始位元1608、設定成邏輯值「0」之功能位元Fn_Bit-0 1610，及設定成邏輯值「1」之功能位元Fn_Bit-1 1612。若先前所描述之虛擬通道組態暫存器(例如，圖15中之虛擬通道組態暫存器1506)設定成指示功能位元Fn_Bit-2 1614可用作虛擬通道標誌位元的第一值(例如0b00000001)，則第一器件可藉由如圖16中所示啟用功能位元Fn_Bit-2 1614(例如藉由將功能位元Fn_Bit-2 1614設定成邏輯值「1」)而實例化虛擬通道。當功能位元Fn_Bit-2 1614充當虛擬通道標誌位元並被啟用時，VGMI封包1600中之後續8個位元(例如，圖16中之位元1616至位元1630)可包括虛擬通道識別符1602。舉例而言，虛擬通道識別符1602可經組態為關於圖14所描述之虛擬通道識別符1400。因此，位元1616、1618、1620及1622可表示虛擬通道源器件識別符1604，且位元1624、1626、1628及1630可表示虛擬通道功能碼1606。舉例而言，及如圖16之組態中所示，若第一器件為圖10中之周邊器件#2 1012且被指派器件識別符「0010」，則第一器件可設定位元1616、1618、1620及1622以便表示二進位值「0010」。在另一實例中，若第一器件為圖10中之周邊器件#3 1014且被指派器件識別符「0011」，則第一器件可設定位元1616、1618、1620及1622以便表示二進位值「0011」。因此，在一個態樣中，表示虛擬通道源器件識別符1604之位元1616、1618、1620及1622可使得接收VGMI封包1600之第二器件(例如圖10中之應用處理器1004)能夠識別VGMI封包1600之發送器。在一些態樣中，虛擬通道識別符1602可使得聚合器1006能夠進行點對點通信，以及點對多點通信。
如圖16中進一步展示，第一器件(例如圖10中之周邊器件#2 1012)可組態表示虛擬通道功能碼1606之位元1624、1626、1628及1630。在一個態樣中，位元1624、1626、1628及1630可分別對應於關於圖14所描述的虛擬通道識別符1400中之位元D3、D2、D1及D0。因此，虛擬通道功能碼1606之位元1630可指示一控制通道標誌，虛擬通道功能碼1606之位元1628(例如位元D1)可指示一加密標誌，虛擬通道功能碼1606之位元1626(例如位元D2)可指示一優先權標誌，且虛擬通道功能碼1606之位元1624(例如位元D3)可指示一確認(ACK)請求標誌。如圖16之組態中所示，例如，當第一器件將傳輸VGMI封包1600之有效負載1632中之經加密資料時，第一器件可啟用表示加密標誌之位元1628(例如將位元1628設定成邏輯值「1」)以向接收VGMI封包1600的第二器件(例如圖10中之應用處理器1004)指示有效負載1632包括經加密資料。因此，藉由實施先前所描述之VGMI封包1600的虛擬通道識別符及虛擬通道組態暫存器1504，當傳輸經加密資料時傳輸兩個獨立資料包的需要可得以避免。結果，自兩個獨立資料包之傳輸所經歷的潛時可得以減少。
在一些態樣中，有效負載1632可包括其後緊接著一或多個連續資料位元組的一個位址資訊位元組。在此態樣中，接收器可將在位址資訊之後的第一資料位元組寫入至記憶體空間之位址，且可將每一後續資料位元組寫入至記憶體空間之次高位址。
參考圖10中之應用處理器1026及周邊器件1028，應注意在一些態樣中，先前所描述之虛擬通道或器件類型可識別(例如動態地在逐異動基礎上)周邊器件(例如周邊器件1028)，及其介面或有效負載類型(例如經加密)。第一例示性器件及方法
圖17為說明根據本發明之至少一個實例的裝置1700之選定組件的方塊圖。裝置1700包括外部匯流排介面(或通信介面電路) 1702、儲存媒體1704、使用者介面1706、記憶體器件1708及處理電路1710。處理電路1710耦接至外部匯流排介面1702、儲存媒體1704、使用者介面1706及記憶體器件1708中之每一者或與其電通信。
外部匯流排介面1702提供用於裝置1700之組件至外部匯流排1712的介面。外部匯流排介面1702可包括(例如)以下各者中之一或多者：信號驅動器電路、信號接收器電路、放大器、信號濾波器、信號緩衝器或用以與發信匯流排或其他類型之發信媒體介接之其他電路。在一態樣中，外部匯流排1712可包括用於傳輸及接收VGMI信號及/或I3C信號的三個實體互連線(例如圖6中之通信鏈路622)。
處理電路1710經配置以獲得、處理及/或發送資料，控制資料存取及儲存，發佈命令，且控制其他所要操作。在至少一個實例中，處理電路1710可包括經調適以實施由適當媒體提供之所要程式的電路。在一些情況下，處理電路1710可包括經調適以在實施或不實施程式之情況下執行所要功能的電路。藉助於實例，處理電路1710可實施為一或多個處理器、一或多個控制器及/或經組態以執行可執行程式及/或執行所要功能的其他結構。處理電路1710之實例可包括通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯組件、離散閘或電晶體邏輯、離散硬體組件，或其經設計以執行本文中所描述之功能的任何組合。通用處理器可包括微處理器，以及任何習知處理器、控制器、微控制器或狀態機。處理電路1710亦可被實施為計算組件之組合，諸如DSP與微處理器之組合、若干微處理器、結合DSP核心之一或多個微處理器、ASIC與微處理器，或任何其他數目之變化組態。處理電路1710之此等實例係用於說明，且亦預期到本發明之範疇內的其他合適之組態。
處理電路1710經調適用於處理，包括可儲存於儲存媒體1704上之程式的執行。如本文所用，術語「程式」或「指令」應廣義地解釋為包括(不限於)指令集、指令、程式碼、碼段、程序代碼、程式化、程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、次常式、物件、可執行碼、執行線緒、程序、功能等，無論是否被稱作軟體、韌體、中間軟體、微碼、硬件描述語言或另外。
在一些情況下，處理電路1710可包括以下各者中的一或多者：有效負載及VGMI封包獲得電路/模組1714、虛擬通道組態暫存器設定電路/模組1716、功能位元啟用電路/模組1718，或VGMI封包傳輸電路/模組1720。
資料及VGMI封包獲得電路/模組1714可包括經調適獲得待傳輸至一接收器器件之一有效負載及/或獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包之電路及/或指令(例如，儲存於儲存媒體1704上之有效負載及VGMI封包獲得指令1726)，該封包包括至少該有效負載、一虛擬通道識別符及經組態為指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元的一功能位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊。虛擬通道組態暫存器設定電路/模組1716可包括經調適以設定虛擬通道組態暫存器以指示虛擬通用目的輸入/輸出及訊息傳遞介面封包中之功能位元經組態為虛擬通道標誌位元的電路及/或指令(例如，儲存於儲存媒體1704上之虛擬通道組態暫存器設定指令1728)。
功能位元啟用電路/模組1718可包括經調適以啟用虛擬通用目的輸入/輸出及訊息傳遞介面封包中之功能位元的電路及/或指令(例如，儲存於儲存媒體1704上之功能位元啟用指令1730)。
VGMI封包傳輸電路/模組1720可包括經調適以傳輸虛擬通用目的輸入/輸出及訊息傳遞介面封包至接收器器件之電路及/或指令(例如，儲存於儲存媒體1704上之VGMI封包傳輸指令1732)。
儲存媒體1704可表示用於儲存程式、電子資料、資料庫或其他數位資訊之一或多個處理器可讀器件。儲存媒體1704亦可用於儲存在執行程式時由處理電路1710操控的資料。儲存媒體1704可為可由處理電路1710存取之任何可用媒體，包括攜帶型或固定儲存器件、光儲存器件及能夠儲存、含有及/或攜載程式之各種其他媒體。藉由實例(且非限制)，儲存媒體1704可包括處理器可讀儲存媒體，諸如磁性儲存器件(例如，硬碟、軟碟、磁條)、光學儲存媒體(例如，緊密光碟(CD)、數位化通用光碟(DVD))、智慧卡、快閃記憶體器件(例如，卡、棒、保密磁碟)、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式化ROM (PROM)、可抹除PROM (EPROM)、電可抹除PROM (EEPROM)、暫存器、可卸除式磁碟，及/或用於儲存程式之其他媒體，以及其任何組合。因此，在一些實施中，儲存媒體可為非暫時性(例如，有形)儲存媒體。
儲存媒體1704可耦接至處理電路1710，以使得處理電路1710可自儲存媒體1704讀取資訊，且將資訊寫入至儲存媒體1704。亦即，儲存媒體1704可耦接至處理電路1710，以使得儲存媒體1704至少可由處理電路1710存取，包括儲存媒體1704整合至處理電路1710之實例及/或儲存媒體1704與處理電路1710分離之實例。
由儲存媒體1704儲存之程式/指令在由處理電路1710執行時使處理電路1710執行本文中所描述之各種功能及/或程序步驟中的一或多者。舉例而言，儲存媒體1704可包括以下各者中的一或多者：有效負載及VGMI封包獲得指令1726、虛擬通道組態暫存器設定指令1728、功能位元啟用指令1730。因此，根據本發明之一或多個態樣，處理電路1710經調適以執行(結合儲存媒體1704)用於本文中所描述之裝置中之任一者或全部的程序、功能、步驟及/或常式中之任一者或全部。如本文中所使用，關於處理電路1710之術語「經調適」可指代進行以下操作中之一或多者的處理電路1710：經組態、經採用、經實施及/或經程式化(結合儲存媒體1704)以根據本文中所描述之各種特徵執行特定程序、功能、步驟及/或常式。
記憶體器件1708可表示一或多個記憶體器件，且可包含上文所列出之記憶體技術中之任一者或任何其他合適的記憶體技術。記憶體器件1708可儲存供裝置1700之組件中之一或多者使用的資訊。記憶體器件1708亦可用於儲存由處理電路1710或裝置1700的某一其他組件操控之資料。在一些實施中，記憶體器件1708及儲存媒體1704經實施為共同記憶組件。
使用者介面1706包括使得使用者能夠與裝置1700互動之功能性。舉例而言，使用者介面1706可與一或多個使用者輸出器件(例如顯示器件等)及一或多個使用者輸入器件(例如鍵盤、觸覺輸入器件等)介接。
牢記上文，將結合圖18之流程圖更詳細地描述根據所揭示態樣之操作的實例。為方便起見，圖18之操作(或本文中所論述或教示之任何其他操作)可描述為由特定組件執行。然而，應瞭解，在各種實施中，可藉由其他類型之組件執行且可使用不同數目個組件執行此等操作。亦應瞭解，本文中所描述之操作中的一或多者可能不用於給定實施中。
圖18為說明用於裝置(例如圖10中之周邊器件#1 1010)之方法的流程圖1800。舉例而言，裝置可為傳輸器器件。應理解，圖18中用虛線表示之操作表示可選操作。
參看圖18，裝置獲得待傳輸至接收器器件之有效負載1802。舉例而言，有效負載可包括資料或控制資訊。裝置獲得虛擬通用目的輸入/輸出及訊息傳遞介面封包，其包括至少該有效負載、一虛擬通道識別符及經組態為指示虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之虛擬通道標誌位元的一功能位元，其中該虛擬通道識別符指示與處理有效負載相關聯的資訊1804。裝置設定一虛擬通道組態暫存器以指示虛擬通用目的輸入/輸出及訊息傳遞介面封包中之功能位元經組態為一虛擬通道標誌位元1806。裝置啟用該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之功能位元1808。裝置傳輸虛擬通用目的輸入/輸出及訊息傳遞介面封包至接收器器件1810。在本發明之一態樣中，該虛擬通道識別符包括識別該傳輸器器件之一虛擬通道源器件識別符，及指示與處理該有效負載相關聯之資訊的一虛擬通道功能碼。在本發明之一態樣中，該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。在本發明之一態樣中，虛擬通道識別符包括於在虛擬通用目的輸入/輸出及訊息傳遞介面封包中之啟用功能位元之後的位元組中。在本發明之一態樣中，虛擬通用目的輸入/輸出及訊息傳遞介面封包經由I2C或I3C匯流排傳輸至接收器器件。在本發明之一態樣中，包括於虛擬通用目的輸入/輸出及訊息傳遞介面封包中之有效負載經加密，且虛擬通道識別符中之加密標誌位元經啟用以指示有效負載經加密。第二例示性器件及方法
圖19為說明根據本發明之至少一個實例的裝置1900之選定組件的方塊圖。裝置1900包括外部匯流排介面(或通信介面電路) 1902、儲存媒體1904、使用者介面1906、記憶體器件1908及處理電路1910。處理電路1910耦接至外部匯流排介面1902、儲存媒體1904、使用者介面1906及記憶體器件1908中之每一者或與其電通信。
外部匯流排介面1902提供用於裝置1900之組件至外部匯流排1912的介面。外部匯流排介面1902可包括(例如)以下各者中之一或多者：信號驅動器電路、信號接收器電路、放大器、信號濾波器、信號緩衝器或用以與發信匯流排或其他類型之發信媒體介接之其他電路。在一態樣中，外部匯流排1912可包括用於傳輸及接收VGMI信號及/或I3C信號的三個實體互連線(例如圖6中之通信鏈路622)。
處理電路1910經配置以獲得、處理及/或發送資料，控制資料存取及儲存，發佈命令，且控制其他所要操作。在至少一個實例中，處理電路1910可包括經調適以實施由適當媒體提供之所要程式的電路。在一些情況下，處理電路1910可包括經調適以在實施或不實施程式之情況下執行所要功能的電路。藉助於實例，處理電路1910可實施為一或多個處理器、一或多個控制器及/或經組態以執行可執行程式及/或執行所要功能的其他結構。處理電路1910之實例可包括通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯組件、離散閘或電晶體邏輯、離散硬體組件，或其經設計以執行本文中所描述之功能的任何組合。通用處理器可包括微處理器，以及任何習知處理器、控制器、微控制器或狀態機。處理電路1910亦可被實施為計算組件之組合，諸如DSP與微處理器之組合、若干微處理器、結合DSP核心之一或多個微處理器、ASIC與微處理器，或任何其他數目之變化組態。處理電路1910之此等實例係用於說明，且亦預期到本發明之範疇內的其他合適之組態。
處理電路1910經調適用於處理，包括可儲存於儲存媒體1904上之程式的執行。如本文所用，術語「程式」或「指令」應廣義地解釋為包括(不限於)指令集、指令、程式碼、碼段、程序代碼、程式化、程式、子程式、軟體模組、應用程式、軟體應用程式、套裝軟體、常式、次常式、物件、可執行碼、執行線緒、程序、功能等，無論是否被稱作軟體、韌體、中間軟體、微碼、硬件描述語言或另外。
在一些情況下，處理電路1910可包括以下各者中的一或多者：VGMI封包接收電路/模組1914、虛擬通道識別符判定電路/模組1916、加密標誌位元判定電路/模組1918或有效負載處理電路/模組1920。
VGMI封包接收電路/模組1914可包括經調適以接收來自傳輸器器件之虛擬通用目的輸入/輸出及訊息傳遞介面封包的電路及/或指令(例如儲存於儲存媒體1904上的VGMI封包接收指令1926)，其中虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符。
虛擬通道識別符判定電路/模組1916可包括經調適以基於經組態為虛擬通道標誌位元之功能位元判定虛擬通用目的輸入/輸出及訊息傳遞介面封包包括虛擬通道識別符的電路及/或指令(例如儲存於儲存媒體1904上之虛擬通道識別符判定指令1928)，其中該虛擬通道識別符指示與處理有效負載相關聯的資訊。
加密標誌位元判定電路/模組1918可包括經調適以判定虛擬通道識別符中之加密標誌位元被啟用的電路及/或指令(例如儲存於儲存媒體1904上之加密標誌位元判定指令1930)，該啟用加密標誌位元指示有效負載經加密。
有效負載處理電路/模組1920可包括經調適以基於資訊處理有效負載的電路及/或指令(例如，儲存於儲存媒體1904上之有效負載處理指令1932)。
儲存媒體1904可表示用於儲存程式、電子資料、資料庫或其他數位資訊之一或多個處理器可讀器件。儲存媒體1904亦可用於儲存在執行程式時由處理電路1910操控的資料。儲存媒體1904可為可由處理電路1910存取之任何可用媒體，包括攜帶型或固定儲存器件、光儲存器件及能夠儲存、含有及/或攜載程式之各種其他媒體。藉由實例(且非限制)，儲存媒體1904可包括處理器可讀儲存媒體，諸如磁性儲存器件(例如，硬碟、軟碟、磁條)、光學儲存媒體(例如，緊密光碟(CD)、數位化通用光碟(DVD))、智慧卡、快閃記憶體器件(例如，卡、棒、保密磁碟)、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式化ROM (PROM)、可抹除PROM (EPROM)、電可抹除PROM (EEPROM)、暫存器、可卸除式磁碟，及/或用於儲存程式之其他媒體，以及其任何組合。因此，在一些實施中，儲存媒體可為非暫時性(例如，有形)儲存媒體。
儲存媒體1904可耦接至處理電路1910，以使得處理電路1910可自儲存媒體1904讀取資訊，且將資訊寫入至儲存媒體1904。亦即，儲存媒體1904可耦接至處理電路1910，以使得儲存媒體1904至少可由處理電路1910存取，包括儲存媒體1904整合至處理電路1910之實例及/或儲存媒體1904與處理電路1910分離之實例。
由儲存媒體1904儲存之程式/指令在由處理電路1910執行時使處理電路1910執行本文中所描述之各種功能及/或程序步驟中的一或多者。舉例而言，儲存媒體1904可包括以下各者中的一或多者：VGMI封包接收指令1926、虛擬通道識別符判定指令1928、加密標誌位元判定指令1930、有效負載處理指令1932。因此，根據本發明之一或多個態樣，處理電路1910經調適以執行(結合儲存媒體1904)用於本文中所描述之裝置中之任一者或全部的程序、功能、步驟及/或常式中之任一者或全部。如本文中所使用，關於處理電路1910之術語「經調適」可指代進行以下操作中之一或多者的處理電路1910：經組態、經採用、經實施及/或經程式化(結合儲存媒體1904)以根據本文中所描述之各種特徵執行特定程序、功能、步驟及/或常式。
記憶體器件1908可表示一或多個記憶體器件，且可包含上文所列出之記憶體技術中之任一者或任何其他合適的記憶體技術。記憶體器件1908可儲存供裝置1900之組件中之一或多者使用的資訊。記憶體器件1908亦可用於儲存由處理電路1910或裝置1900的某一其他組件操控之資料。在一些實施中，記憶體器件1908及儲存媒體1904被實施為共同記憶組件。
使用者介面1906包括使得使用者能夠與裝置1900互動之功能性。舉例而言，使用者介面1906可與一或多個使用者輸出器件(例如顯示器件等)及一或多個使用者輸入器件(例如鍵盤、觸覺輸入器件等)介接。
牢記上文，將結合圖18之流程圖更詳細地描述根據所揭示態樣之操作的實例。為方便起見，圖18之操作(或本文中所論述或教示之任何其他操作)可描述為由特定組件執行。然而，應瞭解，在各種實施中，可藉由其他類型之組件執行且可使用不同數目個組件執行此等操作。亦應瞭解，本文中所描述之操作中的一或多者可能不用於給定實施中。
圖20為說明用於裝置(例如圖10中之主機SoC 1002)之方法的流程圖2000。舉例而言，裝置可為接收器器件。應理解，圖20中用虛線表示之操作表示可選操作。
裝置接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符2002。裝置基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理有效負載相關聯的資訊2004。舉例而言，有效負載可包括資料或控制資訊。舉例而言，功能位元可包括於VGMI封包中。在一態樣中，裝置可藉由判定虛擬通道組態暫存器指示虛擬通用目的輸入/輸出及訊息傳遞介面封包中之功能位元經組態為虛擬通道標誌位元，及判定虛擬通用目的輸入/輸出及訊息傳遞介面封包中之功能位元經啟用而進行此判定。裝置判定虛擬通道識別符中之加密標誌位元被啟用，該啟用之加密標誌位元指示有效負載經加密2006。裝置基於資訊處理有效負載2008。在本發明之一些態樣中，虛擬通道識別符包括識別傳輸器器件之虛擬通道源器件識別符，及指示與處理有效負載相關聯之資訊的虛擬通道功能碼。在本發明之一態樣中，該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。在本發明之一態樣中，虛擬通道識別符包括於在虛擬通用目的輸入/輸出及訊息傳遞介面封包中之啟用功能位元之後的位元組中。在本發明之一態樣中，經由I2C或I3C匯流排接收虛擬通用目的輸入/輸出及訊息傳遞介面封包。在本發明之一態樣中，當包括於虛擬通用目的輸入/輸出及訊息傳遞介面封包中之有效負載經加密時，虛擬通道識別符中之加密標誌位元經啟用以指示有效負載經加密。
諸圖中所說明的組件、步驟、特徵及/或功能中之一或多者可重新配置及/或組合成單個組件、步驟、特徵或功能或體現在若干組件、步驟或功能中。在不脫離本文中所揭示之新穎特徵的情況下，亦可添加額外元件、組件、步驟及/或功能。諸圖中所說明之裝置、器件及/或組件可經組態以執行本文中所描述之方法、特徵或步驟中之一或多者。本文中所描述之新穎演算法亦可有效率地實施於軟體中及/或嵌入於硬體中。
應理解，所揭示方法中的步驟的特定次序或層級為對例示性程序之說明。基於設計偏好，應理解，可重新配置方法中之步驟的特定次序或層級。隨附方法主張樣本次序中本元件之各種步驟，且不意圖限制所呈現之特定次序或層級，除非在本文中具體陳述。在不脫離本發明之情況下，亦可添加或不利用額外元件、組件、步驟及/或功能。
雖然已相對於某些實施及諸圖而論述本發明之特徵，但本發明之所有實施可包括本文中所論述之有利特徵中之一或多者。換言之，雖然可能已將一或多個實施論述為具有某些有利特徵，但亦可根據本文中所論述的各種實施中之任一者來使用此等特徵中之一或多者。以類似方式，雖然可能已在本文中將例示性實施論述為器件、系統或方法實施，但應理解，此等例示性實施可被實施於各種器件、系統及方法中。
又，應注意，至少一些實施經描述為處理程序，該處理程序經描繪為流程圖(flowchart或flow diagram)、結構圖或方塊圖。儘管流程圖可能將操作描述為順序處理程序，但許多操作可並行地或同時加以執行。另外，可再配置操作之次序。當處理程序之操作完成時，該處理程序終止。在一些態樣中，處理程序可對應於方法、函式、程序、次常式、次程式等。當處理程序對應於函式時，其終止對應於函式返回至呼叫函式或主函式。本文中所描述的各種方法中之一或多者可藉由程式(例如指令及/或資料)部分或完全實施，該程式可儲存於機器可讀、電腦可讀及/或處理器可讀儲存媒體中，並由一或多個處理器、機器及/或器件執行。
熟習此項技術者將進一步瞭解，結合本文中所揭示之實施而描述的各種說明性邏輯區塊、模組、電路及演算法步驟可被實施為硬體、軟體、韌體、中間軟體、微碼或其任何組合。為清楚地說明此互換性，上文已大體上就其功能性而言描述各種說明性組件、區塊、模組、電路及步驟。此功能性實施為硬體抑或軟體取決於特定應用及強加於整個系統之設計約束而定。
在本發明內，字組「例示性」被用以意謂「充當實例、例子或說明」。在本文中描述為「例示性」之任何實施或態樣未必被視為相比於本發明之其他態樣較佳或有利。同樣，術語「態樣」不要求本發明之所有態樣皆包括所論述之特徵、益處或操作模式。術語「耦接」本文中用以指代在兩個物件之間的直接耦接或間接耦接。舉例而言，若物件A實體地觸摸物件B，且物件B觸摸物件C，則物件A及C仍可被視為耦接至彼此，即使其等並不直接相互實體地觸摸亦如此。舉例而言，第一晶粒可耦接至封裝中之第二晶粒，即使第一晶粒決不直接實體地與第二晶粒接觸亦如此。術語「電路」及「電路系統」被廣泛地使用，且意欲包括電子器件及導體之硬體實施以及資訊及指令之軟體實施兩者，該等硬體實施在經連接且組態時實現本發明中所描述之功能的效能，但不關於電子電路之類型而予以限制，該等軟體實施在由處理器執行時實現本發明中所描述之功能的效能。
如本文中所使用，術語「判定」涵蓋廣泛多種動作。舉例而言，「判定」可包括計算、運算、處理、導出、調查、查找（例如，在圖表、資料庫或另一資料結構中查找）、確定及其類似者。另外，「判定」可包括接收(例如，接收資訊)、存取(例如，存取記憶體中之資料)及類似者。此外，「判定」可包括解決、選擇、挑選、建立及其類似者。如本文所用，術語「獲得」可包括一或多個動作，包括(但不限於)接收、產生、判定或其任何組合。
提供先前描述以使任何熟習此項技術者能夠實踐本文中所描述之各種態樣。對此等態樣之各種修改對於熟習此項技術者而言將為顯而易見的，且本文中定義之一般原理可應用於其他態樣。因此，申請專利範圍不意欲限於本文中所展示之態樣，而是應符合與申請專利範圍之語言一致的完整範疇，其中參考呈單數形式的元件不意欲意味著「一個且僅一個」(除非明確地如此陳述)，而是相反地為「一或多個」。除非另外特定地陳述，否則術語「一些」指代一或多個。指代項目清單「中之至少一者」的片語指代彼等項目之任何組合，包括單一成員。作為實例，「以下各者中的至少一者：a、b或c」意欲涵蓋：a；b；c；a及b；a及c；b及c；以及a、b及c。一般熟習此項技術者已知或稍後將知曉的貫穿本發明而描述的各種態樣之元件的所有結構及功能等效物以引用的方式明確地併入本文中，且意欲由申請專利範圍涵蓋。此外，本文中所揭示之任何內容均不意欲專用於公眾，無論申請專利範圍中是否明確敍述此揭示內容。所主張的元件不應被解釋為依據35 U.S.C. §112第六段的規定，除非元件係明確地使用片語「用於...的構件」來敍述，或在方法請求項的狀況下，元件係使用片語「用於...的步驟」來敍述。
如所屬領域的技術人員至今將瞭解且取決於手頭的特定應用，可在本發明的器件之材料、裝置、組態和使用方法中作出許多修改、替代和變化，而不脫離本發明之精神及範疇。鑒於此，本發明之範疇不應限於本文中所說明且描述之特定實施例的範疇，此係因為其僅借助其一些實例，而應與下文隨附申請專利範圍及其功能等效物的範疇完全相稱。
100‧‧‧裝置
102‧‧‧處理電路
104‧‧‧電路/器件/特殊應用積體電路(ASIC)
106‧‧‧電路/器件/周邊器件
108‧‧‧電路/器件/收發器
110‧‧‧數據機
112‧‧‧處理器
114‧‧‧機載記憶體
116‧‧‧匯流排介面電路
118a‧‧‧匯流排
118b‧‧‧匯流排
120‧‧‧匯流排
122‧‧‧處理器可讀儲存器
126‧‧‧顯示器
128‧‧‧開關/按鈕
130‧‧‧開關/按鈕
132‧‧‧整合式或外部小鍵盤
200‧‧‧裝置
202‧‧‧受控器件
204‧‧‧控制功能
206‧‧‧組態暫存器
208‧‧‧時脈產生電路
210‧‧‧收發器
210a‧‧‧接收器
210b‧‧‧共同電路
210c‧‧‧傳輸器
212‧‧‧邏輯控制
214a‧‧‧線驅動器/接收器
214b‧‧‧線驅動器/接收器
216‧‧‧第二導線
218‧‧‧第一導線
220‧‧‧匯流排主控器
222a‧‧‧器件
222n‧‧‧器件
224‧‧‧儲存器
228‧‧‧信號
230‧‧‧串列匯流排
300‧‧‧方塊圖
302‧‧‧器件
304‧‧‧數據機
306‧‧‧基頻處理器
308‧‧‧RFFE匯流排/通信鏈路
310‧‧‧RFFE介面
312‧‧‧前端器件/RF積體電路(RFIC)
313‧‧‧前端器件/開關
314‧‧‧前端器件/RF調諧器
315‧‧‧前端器件/功率放大器(PA)
316‧‧‧前端器件/低雜訊放大器(LNA)
317‧‧‧前端器件/功率管理模組
320‧‧‧通信鏈路
400‧‧‧裝置
402‧‧‧主機系統單晶片(SoC)
404‧‧‧I3C介面
406‧‧‧虛擬通用目的輸入/輸出(GPIO)有限狀態機/虛擬通用目的輸入/輸出介面有限狀態機(VGI FSM)
410‧‧‧多線串列匯流排
412‧‧‧周邊器件
414‧‧‧I3C介面
416‧‧‧虛擬通用目的輸入/輸出介面有限狀態機(VGI FSM)
418‧‧‧資料線
420‧‧‧時鐘線
500‧‧‧裝置
502‧‧‧應用處理器
504‧‧‧周邊器件
506‧‧‧周邊器件
508‧‧‧周邊器件
510‧‧‧通信鏈路
512‧‧‧通信鏈路
514‧‧‧通信鏈路
520‧‧‧旁頻帶通用目的輸入/輸出(旁頻帶GPIO)
522‧‧‧旁頻帶通用目的輸入/輸出(旁頻帶GPIO)
524‧‧‧旁頻帶通用目的輸入/輸出(旁頻帶GPIO)
600‧‧‧裝置
602‧‧‧應用處理器
604‧‧‧中央處理單元(CPU)
606‧‧‧通信通道
608‧‧‧實體層電路(PHY)
610‧‧‧通用目的輸入/輸出(GPIO)有限狀態機/虛擬通用目的輸入/輸出介面有限狀態機(VGI FSM)
612‧‧‧監控電路
614‧‧‧監控電路
616‧‧‧模式資訊
618‧‧‧估計電路
620‧‧‧封包化器
622‧‧‧通信鏈路
624‧‧‧周邊器件
626‧‧‧通用目的輸入/輸出(GPIO)有限狀態機/虛擬通用目的輸入/輸出介面有限狀態機(VGI FSM)
628‧‧‧實體層電路(PHY)
700‧‧‧虛擬通用目的輸入/輸出介面(VGI)廣播訊框
702‧‧‧起始位元(S)
704‧‧‧標頭
706‧‧‧虛擬通用目的輸入/輸出介面(VGI)廣播共同命令碼
708‧‧‧VGPIO資料有效負載
710‧‧‧停止位元或同步位元(Sr/P)
7120‧‧‧第一虛擬通用目的輸入/輸出(GPIO)信號
712n-1‧‧‧第n個虛擬通用目的輸入/輸出(GPIO)信號
720‧‧‧虛擬通用目的輸入/輸出介面(VGI)廣播訊框
722‧‧‧起始位元
724‧‧‧標頭
726‧‧‧虛擬通用目的輸入/輸出介面(VGI)廣播共同命令碼
728‧‧‧虛擬通用目的輸入/輸出(VGPIO)資料有效負載
730‧‧‧停止位元或同步位元(Sr/P)
7320‧‧‧第一遮蔽位元M0
732n-1‧‧‧第n遮蔽位元Mn-1
7340‧‧‧I/O信號值
734n-1‧‧‧I/O信號值
800‧‧‧虛擬通用目的輸入/輸出介面(VGI)導引訊框
802‧‧‧起始位元(S)
804‧‧‧標頭
806‧‧‧虛擬通用目的輸入/輸出介面(VGI)導引共同命令碼
808a‧‧‧同步欄位(Sr)
808b‧‧‧同步欄位
810a‧‧‧位址欄位
810b‧‧‧第二位址欄位
812a‧‧‧第一導引虛擬通用目的輸入/輸出(VGPIO)資料有效負載
812b‧‧‧第二導引虛擬通用目的輸入/輸出(VGPIO)有效負載
814‧‧‧停止位元或同步位元(Sr/P)
816‧‧‧一組I/O信號之值
818‧‧‧一組I/O信號之值
820‧‧‧虛擬通用目的輸入/輸出介面(VGI)導引訊框
822‧‧‧起始位元
824‧‧‧標頭
826‧‧‧掩蔽之虛擬通用目的輸入/輸出介面(VGI)導引共同命令碼
828‧‧‧同步欄位(Sr)
830‧‧‧位址欄位
832‧‧‧導引資料有效負載
834‧‧‧停止位元或同步位元(Sr/P)
836‧‧‧對應掩蔽位元
838‧‧‧I/O信號值
900‧‧‧組態暫存器
902‧‧‧位元D0-D2
904‧‧‧位元D3-D5
906‧‧‧位元D6
908‧‧‧位元D7
920‧‧‧組態暫存器
922‧‧‧位元D0
924‧‧‧位元D1-D2
926‧‧‧位元D3-D4
928‧‧‧位元D5-D6
930‧‧‧位元D7
1000‧‧‧器件
1002‧‧‧主機系統單晶片(SoC)器件
1004‧‧‧應用處理器
1006‧‧‧聚合器
1008‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)介面
1010‧‧‧周邊器件#1
1012‧‧‧周邊器件#2
1014‧‧‧周邊器件#3
1016‧‧‧周邊器件#4
1018‧‧‧周邊器件#5
1020‧‧‧I2C/I3C匯流排
1022‧‧‧通用非同步接收器/傳輸器(UART)介面
1024‧‧‧串列周邊介面(SPI)
1026‧‧‧應用處理器
1028‧‧‧周邊器件
1030‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)介面
1050‧‧‧器件
1100‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包
1102‧‧‧標頭
1103‧‧‧有效負載
1104‧‧‧起始位元
1105‧‧‧Type_Bit
1106‧‧‧位元
1110‧‧‧停止位元
1200‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包
1202‧‧‧標頭
1203‧‧‧有效負載
1204‧‧‧起始位元
1206‧‧‧位元
1210‧‧‧停止位元
1300‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包
1302‧‧‧標頭
1303‧‧‧有效負載
1304‧‧‧起始位元
1310‧‧‧停止位元
1350‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包
1356‧‧‧功能位元Fn_Bit-0
1358‧‧‧功能位元Fn_Bit-1
1362‧‧‧操作模式位元
1400‧‧‧虛擬通道識別符
1402‧‧‧虛擬通道源器件識別符
1404‧‧‧虛擬通道功能碼
1502‧‧‧組態暫存器
1504‧‧‧組態暫存器/狀態變化偵測器
1506‧‧‧組態暫存器/先前硬體通用目的輸入/輸出(GPIO)狀態
1600‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包
1602‧‧‧虛擬通道識別符
1604‧‧‧虛擬通道源器件識別符
1606‧‧‧虛擬通道功能碼
1608‧‧‧起始位元
1610‧‧‧功能位元Fn_Bit-0
1612‧‧‧功能位元Fn_Bit-1
1614‧‧‧功能位元Fn_Bit-2
1616‧‧‧位元
1618‧‧‧位元
1620‧‧‧位元
1622‧‧‧位元
1624‧‧‧位元
1626‧‧‧位元
1628‧‧‧位元
1630‧‧‧位元
1632‧‧‧有效負載
1634‧‧‧停止位元
1700‧‧‧裝置
1702‧‧‧外部匯流排介面
1704‧‧‧儲存媒體
1706‧‧‧使用者介面
1708‧‧‧記憶體器件
1710‧‧‧處理電路
1712‧‧‧外部匯流排
1714‧‧‧有效負載及虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包獲得電路/模組
1716‧‧‧虛擬通道組態暫存器設定電路/模組
1718‧‧‧功能位元啟用電路/模組
1720‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包傳輸電路/模組
1726‧‧‧有效負載及虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包獲得指令
1728‧‧‧虛擬通道組態暫存器設定指令
1730‧‧‧功能位元啟用指令
1732‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包傳輸指令
1800‧‧‧流程圖
1900‧‧‧裝置
1902‧‧‧外部匯流排介面
1904‧‧‧儲存媒體
1906‧‧‧使用者介面
1908‧‧‧記憶體器件
1910‧‧‧處理電路
1912‧‧‧外部匯流排
1914‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包接收電路/模組
1916‧‧‧虛擬通道識別符判定電路/模組
1918‧‧‧加密標誌位元判定電路/模組
1920‧‧‧有效負載處理電路/模組
1926‧‧‧虛擬通用目的輸入/輸出及訊息傳遞介面(VGMI)封包接收指令
1928‧‧‧虛擬通道識別符判定指令
1930‧‧‧加密標誌位元判定指令
1932‧‧‧有效負載處理指令
2000‧‧‧流程圖
圖1說明根據複數個可用標準中之一者選擇性地操作採用一在IC器件之間的資料鏈路之裝置。
圖2說明一用於一採用一在IC器件之間的資料鏈路之裝置的系統架構。
圖3說明採用RFFE匯流排以耦接各種射頻前端器件之器件。
圖4說明根據本文所揭示之特定態樣的採用I3C匯流排以耦接各種前端器件的器件。
圖5說明包括可根據本文所揭示之某些態樣調適的應用處理器及多個周邊器件的裝置。
圖6說明根據本文所揭示之特定態樣已經調適以支援虛擬GPIO之裝置。
圖7說明根據本文所揭示之某些態樣的VGI廣播訊框之實例。
圖8說明根據本文所揭示之某些態樣的VGI導引訊框的實例。
圖9說明根據本文所揭示之某些態樣的可與實體接腳相關聯的組態暫存器。
圖10說明包括與若干周邊器件通信之主機系統單晶片(SoC)器件的器件。
圖11展示用於VGPIO信號或訊息信號之通信的實例VGMI封包。
圖12展示用於VGPIO信號或訊息信號之通信的實例VGMI封包。
圖13展示用於VGPIO信號或訊息信號之通信的實例VGMI封包。
圖14展示根據本發明之各種態樣的虛擬通道識別符之實例組態。
圖15展示根據本發明之各種態樣的虛擬通道組態暫存器之實例實施。
圖16展示根據本發明之各種態樣的實施虛擬通道實例之VGMI封包的實例。
圖17為說明根據本發明之至少一個實例的裝置之選定組件的方塊圖。
圖18為說明用於裝置之方法的流程圖。
圖19為說明根據本發明之至少一個實例的裝置之選定組件的方塊圖。
圖20為說明用於裝置之方法的流程圖。

Claims (30)

  1. 一種方法，其包含： 在一傳輸器器件處獲得待傳輸至一接收器器件之一有效負載； 在該傳輸器器件處獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該功能位元經組態為用以指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件。
  2. 如請求項1之方法，其進一步包含： 設定一虛擬通道組態暫存器以指示該功能位元經組態為該虛擬通道標誌位元；及 啟用該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元。
  3. 如請求項1之方法，其中該虛擬通道識別符包括： 一虛擬通道源器件識別符，其識別該傳輸器器件；及 一虛擬通道功能碼，其指示與處理該有效負載相關聯的該資訊。
  4. 如請求項3之方法，其中該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。
  5. 如請求項2之方法，其中該虛擬通道識別符包括於在該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該經啟用功能位元之後的一位元組中。
  6. 如請求項1之方法，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包經由一I2C或I3C匯流排傳輸至該接收器器件。
  7. 如請求項1之方法，其中包括於該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該有效負載經加密，且其中該虛擬通道識別符中之一加密標誌位元經啟用以指示該有效負載經加密。
  8. 一種裝置，其包含： 一通信介面，其經組態以與一或多個周邊器件通信；及 一處理電路，其耦接至該通信介面，該處理電路經組態以： 獲得待傳輸至一接收器器件之一有效負載； 獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該功能位元經組態為用以指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件。
  9. 如請求項8之裝置，其中該處理電路經進一步組態以： 設定一虛擬通道組態暫存器以指示該功能位元經組態為該虛擬通道標誌位元；及 啟用該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元。
  10. 如請求項8之裝置，其中該虛擬通道識別符包括： 一虛擬通道源器件識別符，其識別該裝置；及 一虛擬通道功能碼，其指示與處理該有效負載相關聯的該資訊。
  11. 如請求項10之裝置，其中該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。
  12. 如請求項9之裝置，其中該虛擬通道識別符包括於在該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該經啟用功能位元之後的一位元組中。
  13. 如請求項8之裝置，其中包括於該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該有效負載經加密，且其中該虛擬通道識別符中之一加密標誌位元經啟用以指示該有效負載經加密。
  14. 一種裝置，其包含： 用於獲得待傳輸至一接收器器件之一有效負載的構件； 用於獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包的構件，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該標誌位元經組態為用以指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 用於傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件的構件。
  15. 一種具有一或多個指令之處理器可讀儲存媒體，該等指令在由一處理電路之至少一個處理器或狀態機執行時促使該處理電路： 獲得待傳輸至一接收器器件之一有效負載； 獲得一虛擬通用目的輸入/輸出及訊息傳遞介面封包，該封包包括至少該有效負載、一虛擬通道識別符及一功能位元，該功能位元經組態為用以指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符之一虛擬通道標誌位元，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 傳輸該虛擬通用目的輸入/輸出及訊息傳遞介面封包至該接收器器件。
  16. 一種方法，其包含： 在一接收器器件處，接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符； 在該接收器器件處，基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 在該接收器器件處，基於該資訊處理該有效負載。
  17. 如請求項16之方法，其中判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符包含： 判定一虛擬通道組態暫存器指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元經組態為該虛擬通道標誌位元；及 判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元經啟用。
  18. 如請求項16之方法，其中該虛擬通道識別符包括： 一虛擬通道源器件識別符，其識別該傳輸器器件；及 一虛擬通道功能碼，其指示與處理該有效負載相關聯的該資訊。
  19. 如請求項18之方法，其中該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。
  20. 如請求項17之方法，其中該虛擬通道識別符包括於在該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該經啟用功能位元之後的一位元組中。
  21. 如請求項16之方法，其進一步包含： 判定該虛擬通道識別符中之一加密標誌位元經啟用，該啟用之加密標誌位元指示該有效負載經加密， 其中處理該有效負載包含解密該有效負載。
  22. 一種裝置，其包含： 一通信介面，其經組態以與一或多個周邊器件通信；及 一處理電路，其耦接至該通信介面，該處理電路經組態以： 接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符； 基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 基於該資訊處理該有效負載。
  23. 如請求項22之裝置，其中經組態以判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符的該處理電路經進一步組態以： 判定一虛擬通道組態暫存器指示該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元經組態為該虛擬通道標誌位元；及 判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該功能位元經啟用。
  24. 如請求項22之裝置，其中該虛擬通道識別符包括： 一虛擬通道源器件識別符，其識別該傳輸器器件；及 一虛擬通道功能碼，其指示與處理該有效負載相關聯的該資訊。
  25. 如請求項24之裝置，其中該虛擬通道功能碼包括至少一控制通道標誌位元、一加密標誌位元、一優先權標誌位元，或一確認請求標誌位元。
  26. 如請求項23之裝置，其中該虛擬通道識別符包括於在該虛擬通用目的輸入/輸出及訊息傳遞介面封包中之該經啟用功能位元之後的一位元組中。
  27. 如請求項22之裝置，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包係經由一I2C或I3C匯流排接收。
  28. 如請求項22之裝置，其中該處理電路經進一步組態以： 判定該虛擬通道識別符中之一加密標誌位元經啟用，該啟用之加密標誌位元指示該有效負載經加密， 其中處理該有效負載包含解密該有效負載。
  29. 一種裝置，其包含： 用於接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包的構件，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符； 用於基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符的構件，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 用於基於該資訊處理該有效負載的構件。
  30. 一種具有一或多個指令之處理器可讀儲存媒體，該等指令在由一處理電路之至少一個處理器或狀態機執行時促使該處理電路： 接收來自一傳輸器器件之一虛擬通用目的輸入/輸出及訊息傳遞介面封包，其中該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括至少一有效負載及一虛擬通道識別符； 基於經組態為一虛擬通道標誌位元之一功能位元判定該虛擬通用目的輸入/輸出及訊息傳遞介面封包包括該虛擬通道識別符，其中該虛擬通道識別符指示與處理該有效負載相關聯的資訊；及 基於該資訊處理該有效負載。
TW107118578A 2017-06-12 2018-05-30 虛擬通用目的輸入/輸出介面/虛擬通用目的輸入/輸出及訊息介面上之虛擬通道實例 TW201903616A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762518530P 2017-06-12 2017-06-12
US62/518,530 2017-06-12
US15/992,046 2018-05-29
US15/992,046 US20180359117A1 (en) 2017-06-12 2018-05-29 Virtual channel instantiation over vgi/vgmi

Publications (1)

Publication Number Publication Date
TW201903616A true TW201903616A (zh) 2019-01-16

Family

ID=64564494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118578A TW201903616A (zh) 2017-06-12 2018-05-30 虛擬通用目的輸入/輸出介面/虛擬通用目的輸入/輸出及訊息介面上之虛擬通道實例

Country Status (3)

Country Link
US (1) US20180359117A1 (zh)
TW (1) TW201903616A (zh)
WO (1) WO2018231526A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11431820B1 (en) 2021-11-05 2022-08-30 Industrial Technology Research Institute Method and system for implementing inter-process communications

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872049B2 (en) * 2016-01-29 2020-12-22 Analog Devices, Inc. GPIO-to-GPIO communication on a multi-node daisy-chained network
US10464500B2 (en) * 2017-05-29 2019-11-05 Aamp Of Florida, Inc. Aftermarket head unit interface and protocol converter cartridge
US10515044B2 (en) * 2017-11-01 2019-12-24 Qualcomm Incorporated Communicating heterogeneous virtual general-purpose input/output messages over an I3C bus
US11880314B1 (en) * 2018-07-27 2024-01-23 Dialog Semiconductor B.V. Microcontroller for driving an external device
CN111488305B (zh) * 2020-03-27 2021-12-17 郑州信大捷安信息技术股份有限公司 一种安全芯片快速通信的实现方法及系统
CN113783655A (zh) * 2020-06-10 2021-12-10 中兴通讯股份有限公司 数据的传输方法及装置、电路板、存储介质、电子装置
US11755785B2 (en) * 2020-08-03 2023-09-12 Nxp Usa, Inc. System and method of limiting access of processors to hardware resources
US11513991B2 (en) * 2020-10-01 2022-11-29 Qualcomm Incorporated Batch operation across an interface

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005089387A2 (en) * 2004-03-16 2005-09-29 Jaalaa, Inc. High-reliability computer interface for wireless input devices
US20160261375A1 (en) * 2015-03-04 2016-09-08 Qualcomm Incorporated Packet format and coding method for serial data transmission
US10146727B2 (en) * 2015-04-14 2018-12-04 Qualcomm Incorporated Enhanced virtual GPIO with multi-mode modulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11431820B1 (en) 2021-11-05 2022-08-30 Industrial Technology Research Institute Method and system for implementing inter-process communications

Also Published As

Publication number Publication date
US20180359117A1 (en) 2018-12-13
WO2018231526A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
TW201903616A (zh) 虛擬通用目的輸入/輸出介面/虛擬通用目的輸入/輸出及訊息介面上之虛擬通道實例
US10642778B2 (en) Slave master-write/read datagram payload extension
TW201722120A (zh) 用於訊息傳遞和輸入／輸出傳遞介面的最優潛時封包化器有限狀態機
TW201923605A (zh) 多分支匯流排中之裝置，事件及訊息參數相關性
TW201907314A (zh) 用於虛擬通用輸入/輸出有限狀態機器之硬體事件優先感測可程式化傳輸等待窗
US20180357199A1 (en) Slave-to-slave communication in i3c bus topology
TW201902142A (zh) 混合vgpio狀態交換中的輸入/輸出方向解碼
TWI822849B (zh) 混合模式射頻前端介面
TW201904255A (zh) 在虛擬通用目的輸入/輸出及訊息介面中建立操作組態之方法
TW201923603A (zh) 異質虛擬通用輸入/輸出
TW202014904A (zh) Ｉ３ｃ上的低等待時間虛擬通用輸入／輸出
TW201832089A (zh) 多點分支串列匯流排上的多埠多邊頻帶gpio合併技術
JP5624997B2 (ja) デバイスの複数のコンポーネント間でメモリ資源を共有するための通信プロトコル
US10592441B2 (en) Bus communication enhancement based on identification capture during bus arbitration
US10733121B2 (en) Latency optimized I3C virtual GPIO with configurable operating mode and device skip
US10684981B2 (en) Fast termination of multilane single data rate transactions
TW201937902A (zh) 用於低延遲事件訊息之多點虛擬通用輸入/輸出
TW202112117A (zh) 用於射頻設備的模組內串列通訊介面
TW201903619A (zh) 用於虛擬通用目的輸入/輸出介面之頻帶中硬體重置
TWI685749B (zh) 用於通信波形的短位址模式