TW201843710A - 製造結構化層之方法 - Google Patents

製造結構化層之方法 Download PDF

Info

Publication number
TW201843710A
TW201843710A TW107106090A TW107106090A TW201843710A TW 201843710 A TW201843710 A TW 201843710A TW 107106090 A TW107106090 A TW 107106090A TW 107106090 A TW107106090 A TW 107106090A TW 201843710 A TW201843710 A TW 201843710A
Authority
TW
Taiwan
Prior art keywords
layer
sacrificial layer
substrate
channel
structured
Prior art date
Application number
TW107106090A
Other languages
English (en)
Inventor
賽巴斯汀 梅爾
索尼婭 梅洛夫
霍格 菲弗
格哈德 雷納
Original Assignee
德商贏創德固賽有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 德商贏創德固賽有限責任公司 filed Critical 德商贏創德固賽有限責任公司
Publication of TW201843710A publication Critical patent/TW201843710A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

本發明係關於一種用於製造結構化層之方法，其包含依序之下列步驟： 　　i)提供基板， 　　ii)將聚合物犧牲層施加於該基板， 　　iii)把無機或有機-無機遮蔽層施加於該犧牲層， 　　iv) 藉供應能量將該遮蔽層結構化， 　　v) 隨意地蝕刻該犧牲層。 　　本發明進一步關於能獲得的或利用此方法所得到之該結構化層。 　　本發明也關於一種用於製造經塗佈基板的方法，其包含依序之步驟i)至v)，並關於可藉此方法得到或是藉此方法所得到之該經塗佈的基板。 　　本發明也關於該結構化層之用途，其係作為對應結構化沉積金屬的模板。

Description

製造結構化層之方法
本發明係關於一種用於製造結構化層之方法，其包含依序之下列步驟： 　　i) 提供基板， 　　ii) 將聚合物犧牲層施加於該基板， 　　iii) 把無機或有機-無機遮蔽層施加於該犧牲層， 　　iv) 藉供應能量將該遮蔽層結構化， 　　v) 隨意地蝕刻該犧牲層。 　　本發明進一步關於可藉此方法得到或是藉此方法所得到之該結構化層。 　　本發明也關於一種用於製造經塗佈基板的方法，其包含依序之步驟i)至v)，並關於可藉此方法得到或是藉此方法所得到之該經塗佈的基板。 　　本發明也關於該結構化層之用途，其係作為對應結構化沉積金屬的模板。
結構化層被廣泛地作為模板。令人特別感興趣的是具無序結構之結構化層在顯示器應用上用於抑制在多層的有序結構中發生之Moiré效應。然而，用於具次微米解析度的通道之受控制但無序的自我組裝之薄層系統一般只能藉助昂貴的真空塗佈法與遮蔽法及蝕刻法製造。 　　C. F. Guo等人描述藉助「晶粒間界微影術(Grain-Boundary Lithography)」製造結構化層(C. F. Guo et al., Nat. Commun. 5:3121, 2014: “Highly stretchable and transparent nanomesh electrodes made by grain boundary lithography”)。缺點是2層薄層系統之沉積只藉真空法進行，這使其很難塗佈很大的基板。此外，使用危害環境之強蝕刻劑(比如氫氟酸)與必須有受過製造專門訓練的人員。將上述模板結構化之方法不適用於標準聚合物基板(PET、PEN、PI)，原因在於溫度超過400℃。 　　T. He等人描述藉助「電紡絲」聚合物製造結構化層(T. He et al., ACS Nano, Vol.5, 4782–4789, 2014: „A transparent electrode based on a metal nanotrough network")。缺點是模板之沉積只藉很不受控制的電紡絲法進行。這使其很難在模板結構上達到受控制之影響。此方法沒有大面積沉積技術(例如狹縫式模具(slot-die))那麼好的可調能力。此外，此方法所製得之模板只有有限的剝離法適用性，原因在於圓形纖維形式在完全沉積功能材料後沒提供任何接觸表面。 　　Gao等人描述藉助覆蓋著聚苯乙烯珠之表面製造結構化層(Gao et al., Nano Lett. 14, 2105-2110, 2014: “Uniform and Ordered Copper Nanomeshes by Microsphere Lithography for Transparent Electrodes”)。缺點是模板是在無化學鍵結下被附接並在後續之以溶液為基礎的沉積法中又容易被洗掉。 　　WO 2006/042519 A1(“Method for producing submicron structures”)描述1層模板系統的結構化。缺點是形成向下到達基板之裂縫並且不可能暫時性通道保護。用於後續的用功能材料來反結構化之通道保護的底部蝕刻也不可能。此外，裂縫形成總是與所用模板材料之臨界層厚度或所用基板的膨脹係數密切有關。 　　WO 2014/136039 A1(“Composition, substrates and methods thereof”)描述微粒模板之遮蔽。缺點是裂縫在「U」形輪廓中形成，亦即沒有高的通道縱橫比。從而使得沉積另外的功能材料之後的「剝離」步驟更加困難，原因在於發生較大之側面覆蓋。微粒模板也不能透過沉積方法(例如狹縫式模具、噴墨)用以溶液為基礎的方式加工，原因在於可能因粒子聚結而堵塞狹縫或噴嘴。此外，微粒模板層之缺點是其典型上對基板只有相對低的黏著力，所以會在後續以溶液為基礎的沉積法中被容易地沖掉。此外，模板之脫離的粒子會污染通道並不利地影響該通道內中另外的功能材料之黏著力及/或電氣功能性。 　　所以本發明所解決之技術難題是提供用於製造具無序結構的結構化層之方法，其解決了上述先前技術的缺點。
根據本發明藉由用於製造結構化層之方法來解決此技術難題，該方法包含依序之下列步驟： 　　i) 提供基板， 　　ii) 將聚合物犧牲層施加於該基板， 　　iii) 把無機或有機-無機遮蔽層施加於該犧牲層， 　　iv) 藉供應能量將該遮蔽層結構化， 　　v) 隨意地蝕刻該犧牲層。 　　上述結構化層全都是以液相形式用至少二層的薄層系統並供應能量，與隨意地藉由在各沉積步驟之間與/或之後的化學反應製得。用於製造上述結構化層之功能層包含至少一個聚合物犧牲層及被施加於基板的無機或有機-無機遮蔽層。 　　在根據本發明之方法的一個優選組態中，在步驟i)中的該基板是玻璃、聚合物膜或矽晶片(silicon wafer)。 　　透過大面積捲對捲、捲對片或片對片之塗佈法，還有透過直接沉積技術以連續方式並視需要在有或無供應能量下能沉積該犧牲層及/或該遮蔽層。也能先全面沉積各層再透過其他技術(例如奈米壓印法、雷射剝蝕法)來預結構化。 　　在根據本發明之方法的一個優選組態中，藉由選自由下列所組成之群組的塗佈法來施加該犧牲層及/或該遮蔽層：狹縫式模具塗佈法、噴塗法、浸塗法、旋塗法和棒塗法。 　　在根據本發明之方法的一個替代優選組態中，藉由選自由下列所組成之群組的印刷法來施加該犧牲層及/或該遮蔽層：噴墨印刷法、反向膠版印刷法、凹版轉印法、網版印刷法和微觸印刷法。 　　用於施加上述有機犧牲層之調合物包含至少一種溶於有機溶劑的聚合物。 　　在根據本發明之方法的一個優選組態中，在步驟ii)中，將聚合物(較佳為聚甲基丙烯酸甲酯或聚苯乙烯)的有機溶劑溶液施加於該基板，然後蒸發該溶劑，該有機溶劑較佳為甲基乙基酮、苯甲酸乙酯或乙酸丁酯。 　　用於施加無機或有機-無機遮蔽層之調合物含有金屬烷氧化物、氧基金屬烷氧化物(metal oxo alkoxide)、溶膠-凝膠、或可比較的無機或有機-無機前驅物系統。 　　在根據本發明之方法的一個優選組態中，在步驟iii)中，將金屬烷氧化物[較佳為乙氧化鈦(IV)或異丙氧化鋁(III)或乙氧化鉿(IV)]或氧基金屬烷氧化物(metal oxo alkoxide)[較佳地包含具C1-10 -烷基或烷氧基的多(多烷基銨)多(µ-烷氧基)-µ6 -氧橋-多面體-多(氯化金屬)多烷醇溶劑化物(poly(polyalkylammonium)poly(µ-alkoxy)-µ6 -oxido-polyhedro-poly(chloridometalate)polyalkanol solvate)，尤其是具C1-10 -烷基或烷氧基之雙(烷基銨)寡(µ-烷氧基)-µ6 -氧橋-多面體-陸(氯化金屬)(bis(alkylammonium)oligo(µ-alkoxy)-µ6 -oxido -polyhedro-hexakis(chloridometal))，其中之「金屬」(「metalate」或「metal」)是指金屬銦、鎵及/或鋅]的有機溶劑[較佳為乙酸、乙醇、丁氧基乙醇或乙醯丙酮]溶液施加於該犧牲層，然後蒸發該溶劑。 　　此外，用於施加無機或有機-無機遮蔽層之調合物可包含聚合物以便形成或加強在該遮蔽層中的抗濕潤與相分離現象。加入聚合物也能用來調整流變性質(黏度、表面張力、剪切特性)。 　　上述調合物可另外包含不同添加劑比如分散劑(例如Tego Dispers® 來自Evonik Industries)、整平添加劑(例如Tego Flow® 來自Evonik Industries)、潤滑添加劑(例如Tego Glide® 來自Evonik Industries AG)及/或填料比如奈米粒子(例如Aerosil® 來自Evonik Industries AG)，上述添加劑補充特定調合物以使流變學配合個別沉積法。上述添加劑與填料也能用來影響個別功能層的膨脹係數、解聚合、昇華與縮合溫度及著色或透明度。 　　藉供應能量將上述遮蔽層結構化，該能量引起自組裝機制。圖1顯示二個最重要者。通道能例如藉在層中的外應力效應、不同膨脹係數與裂縫形成來形成(圖1a)，這稱為破裂法，或藉在遮蔽層中的抗濕潤現象(例如離相反混合或相分離)，這稱為抗濕潤法(圖1b)。該通道完全連通，但在整個表面上以無序方式分布，並能透過關於通道寬度、塊高度與通道型樣的程序參數(層厚度、混合比率與供應能量)來調整；參見圖1與3 c)。 　　在根據本發明之方法的一個優選組態中，在步驟iv)中，將該遮蔽層加熱到低於該犧牲層內該聚合物之昇華溫度的溫度。 　　若在該犧牲層內該聚合物之昇華溫度以下實行熱處理步驟，則持續在塊體結構下。所得到之中間層，其包含在通道內及在遮蔽層下的有機材料，具有在後續方法步驟中的優點。 　　為了打開進入出自方法步驟iv)的基板，能藉不同減成法來移除有機材料。 　　在根據本發明之方法的一個優選組態中，在步驟v)中，該犧牲層藉由與溶劑(較佳為甲基乙基酮或丙酮)接觸，藉由與酸或鹼(較佳為草酸、氫氧化鉀、氫氧化鈉、氫氧化銨、氫氧化四甲銨、氫氧化鋰、氫氧化銣或碳酸鈉)接觸，或藉由與UV輻射或臭氧/O3 接觸來蝕刻。 　　選擇性移除有機層也可能是例如藉由溶劑或酸/鹼的受控制沉積法(噴墨法)或藉由用遮罩之遮蔽法。 　　在根據本發明之方法的一個替代優選組態中，在步驟iv)中，將該遮蔽層加熱到高於該犧牲層內該聚合物之昇華溫度的溫度。 　　若上述熱處理步驟在該犧牲層內該聚合物之昇華溫度以上發生，則可以製造圖2 f)顯示的無機/有機-無機結構化表面。來自該犧牲層之有機材料完全透過所形成的通道結構昇華。 　　在圖2 e)與圖2 f)中示意性顯示之層系統能作為沉積功能材料(較佳為金屬，例如透過以溶液為基礎的沉積金屬-有機分解前驅物、金屬奈米粒子分散體、或電鍍法)之模板。 　　藉由此處描述的根據本發明之方法，可以對自組裝通道形成法有受控制的影響。通道寬度(bk )、塊高度(dk )、塊面積(As )與通道結構在相對大之製程容許度內(犧牲層厚度(do )與遮蔽層厚度(dm )和熱處理)是可調整的。圖3顯示之自組裝機制F與D在該遮蔽層的通道型樣或通道密度上給予非常大之變動範圍。 　　通道形成不一定與材料之臨界層厚度或基板的膨脹係數密切有關。在無機/有機-無機遮蔽層中形成之通道具有高的通道縱橫比AV(層高度與通道寬度之商)且能藉由在特定程序條件下存在的中間層來底部蝕刻(亦即閉通道進入)。因此可以抑制或甚至完全防止在後續施加之功能材料的以溶液為基礎之沉積法中的側面覆蓋(參見圖4)。 　　在根據本發明之方法的一個優選組態中，上述無機/有機-無機遮蔽層具有比上述有機犧牲層小得多的層厚度，這導致在底部蝕刻通道內有機材料及在後續移除模板結構情況下的優點。這些主要屬於底部蝕刻遮蔽層、屬於將過量的遮蔽層破碎、及屬於將犧牲層斷裂之可能性。前二個效應的優點主要在於「剝離」或溶解模板結構之方法，原因在於在能破壞犧牲層的各種情況下有較高之可能性。第三個效應能促進剝離法(圖4)。 　　憑藉中間層也可以在製造中有效防止粉塵(例如)或其他雜質直到功能材料實際沉積之前不久。這確保理想黏著力並防止功能材料的污染。 　　在根據本發明之方法的一個優選組態中，酯化導致在有機犧牲層與基板之間的化學鍵。這導致在以溶液為基礎地沉積另外之功能層的情況下較佳之脫離模板穩定性。 　　將遮蔽層結構化能完全在無強蝕刻劑(例如氫氟酸)下及在無高製程溫度(＞200℃)下進行，所以是環境無害且永續的。犧牲層由於可以得到更均勻之無機/有機-無機遮蔽層塗層，而能降低基板粗糙度及影響表面能。 　　本發明也提供能獲得的或利用本案所述之根據本發明的方法所得到之結構化層，例如在圖2中揭示者。 　　本發明另外提供用於製造經塗佈基板之方法，其包含本案所述的依序之步驟i)至v)，並提供能獲得的或利用此方法所得到之該經塗佈之基板，例如在圖2中揭示者。 　　本發明另外提供根據本發明的結構化層之用途，其係作為對應結構化沉積金屬的模板，例如在圖4 a)與4 b)和圖5 a)至5 d)中揭示者。 【圖式簡單說明及符號說明】 　　圖1顯示將遮蔽層結構化的可能自組裝機制：a)破裂法；b)抗濕潤法，在各種情況下，上面顯示側視圖而下面顯示俯視圖。 　　圖2顯示根據本發明之結構化法的示意順序，在各種情況下，上面顯示側視圖而下面顯示俯視圖： 　　圖2 a)顯示基板；在2 b)與c)中，有藉由上述塗佈法將二個功能層，亦即在2 b)中的犧牲層與在2 c)中的遮蔽層，以溶液為基礎之受控制或全面沉積或施加於該基板；圖2 d)顯示通道內具有機材料的結構化無機/有機-無機表面，亦即在不進入基板下；圖2 e)顯示在透過上述方法移除通道內有機材料後之結構化無機/有機-無機表面，亦即在進入基板下；圖2 f)揭示下方不存在有機材料的結構化無機/有機-無機層，該有機材料已經例如藉助如減成法之昇華法通過通道結構被移除；圖2 g)顯示關於2 f)中所製得的結構化層之結構參數的定義。 　　圖3顯示透過假定的二種自組裝機制之遮蔽層結構的可調整性，其中圖3 a)代表破裂法F與3 b)代表抗濕潤法D，而圖3 c)顯示用通道寬度(bk )、塊高度(dk )、塊面積(As )與犧牲層厚度(do )及遮蔽層厚度(dm )描述通道形成法特性之參數的示意圖。 　　圖4顯示，在4 a)中，用1層模板來結構化之缺點： 　　在圖4 a)中的1是基板之俯視圖，2是施加犧牲層的基板之俯視圖，3是在自組裝後施加犧牲層的基板及4是具完工模板結構之3的側視圖。在圖4 a)中之5顯示功能材料全面沉積的俯視圖，6顯示側視圖。側視圖7顯示此1層模板結構之溶解法與剝離法不可行。在圖4 a)中的8與9顯示未結構化層系統之俯視圖與側視圖。 　　圖4 b)顯示和1層模板結構相比較，用根據本發明的2層模板結構之「剝離」法的優點： 　　在圖4 b)中之1是基板的俯視圖，2是施加犧牲層之基板的俯視圖，3是另外施加遮蔽層之基板的俯視圖，及4是在自組裝後用2層模板處理之基板的俯視圖。在圖4 b)中的5顯示在底部蝕刻後之俯視圖，及6是完工模板結構的對應側視圖。7是功能材料完全沉積之俯視圖，及8是在2層模板結構上的對應側視圖。在圖4 b)中的9.1揭示藉助溶解法與剝離法來移除模板結構，及9.2揭示對應地藉助膠帶撕除法來移除模板結構。此外，在圖4 b)中，10揭示在基板上之根據本發明所製得的網絡結構之俯視圖而11揭示其側視圖。 　　圖5顯示用通道模板與功能材料製造結構化網絡的實施例。就在各種情況下所製得之結構化網絡而言，上面是側視圖而下面是對應俯視圖。在圖5中，1是犠性層，2是遮蔽層，3顯示通道製造，4顯示通道蝕刻，5為功能材料。 　　在圖5 a)中本發明之一個實施方式在各種情況下揭示將犧牲層1全面施加於基板上並在其上全面施加遮蔽層2。接著藉供應能量全面進行通道製造3。後續藉助減成法通道蝕刻4。接著藉助數位印刷法與剝離法進行選擇性沉積功能材料5。 　　在圖5 b)中本發明之另一個實施方式揭示將犧牲層1全面施加於基板上並在其上全面施加遮蔽層2。接著藉供應能量全面進行通道製造3，該通道只在用遮蔽層結構化的區域中形成。藉助減成法全面進行後續通道蝕刻4。藉助剝離法全面沉積功能材料5。 　　在圖5 c)中本發明之另一個實施方式揭示在各種情況下將犧牲層1全面施加於基板上並在其上全面施加遮蔽層2。接著藉供應能量全面進行通道製造3。例如藉由數位印刷法或透過遮罩，藉助減成法選擇性進行後續通道蝕刻4。藉助剝離法全面沉積功能材料5。 　　在圖5 d)中本發明之另一個實施方式揭示將犧牲層1結構化施加於基板上，以使得一部分基板表面未被犧牲層覆蓋。全面進行施加遮蔽層2，像後續藉供應能量進行通道製造3。藉助減成法全面進行後續通道蝕刻4。最後藉助剝離法全面進行沉積功能材料。 　　在圖5 d)中的此本發明之實施方式使功能材料能夠直接沉積於基板表面上並沉積於殘留的遮蔽層上。在圖5 a)、5 b)與5 c)中的本發明之實施方式中，在各種情況下功能材料最後是直接位於基板表面。 　　圖6顯示來自施加遮蔽層所遵循的實施例之實驗1的圖案之顯微鏡影像與評估數據的二元圖像： 　　平均裂縫寬度(RB)是用軟體「Image® 」與「Bone® 」plug-in的「Thickness」功能來評估。裂縫填充因子(FF)是借助於直方圖測得且被定義為裂縫像素數對總像素數的比率。影像大小是2500 µm x 1875 (1280 px x 960 px)並且是由4個個別影像組成。裂縫深度(RT)與模板高度(TH)是藉助表面測平儀與藉由刮刻模板結構表面測得。透過模板高度(TH)與裂縫寬度(RB)的知識可以計算出縱橫比(AV= TH/RB)。 　　圖7至31屬於在2.1)破裂法與2.2)抗濕潤法下施加遮蔽層所遵循之實驗2至25的實施例。其也揭示平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數。 　　iXsenic® S與iXsenic® S1201是Evonik Industries AG的註冊商標。 　　iXsenic® S包括多(多烷基銨)多(µ-烷氧基)-µ6 -氧橋-多面體-多(氯化金屬多烷醇溶劑化物)，較佳為雙(烷基銨)寡(µ-烷氧基)-µ6 -氧橋-多面體-陸(氯化金屬)bis(alkylammonium) oligo(µ-alkoxy)-µ6 -oxido(µ-alkoxy)-µ6 -oxido-polyhedro-hexakis (chloridometal)，其中金屬(「metalate」或「metal」)是指金屬銦、鎵及/或鋅。有利地，iXsenic® S可包括化合物[In6 (µ6 -O)(µ2 -OR)12 Cl6 ]2- ，其中R=C1-10 -烷基。 　　iXsenic® S1201除了上述iXsenic® S的金屬簇化合物之外，還包括塗覆調合物必需的溶劑，包括乙醇、1-甲氧基-2-丙醇、四氫糠醇、2-甲氧基丙-1-醇。有利地，iXsenic® S1201是現成狹縫式模具塗覆調合物。
[實施例] 1) 透過聚合物溶液(PMMA原液)施加犧牲層： 　　借助於磁攪拌子將40重量%的Degalan® LP 50/02(聚甲基丙烯酸甲酯，PMMA)完全溶於甲基乙基酮(MEK)。為了改變犧牲層厚度，以1：2、1：4與1：8的體積比於MEK中稀釋並藉助旋塗法在轉速1000 rpm、旋轉加速度1000 rpm/s及旋轉時間30 s下施加於表面(經預清洗的玻璃)。接著在130℃下於加熱板上熱處理一分鐘。所得層厚度是505 nm、172 nm與60 nm，並藉由刮刻表面且藉助表面測平儀測得。 2) 根據個別層系統之層厚度與蝕刻速率施加遮蔽層及移除通道內有機層： 　　就通道曝露而言，之後，進行MEK蝕刻步驟與後續用去離子水(DI水)清洗步驟或進行UV/臭氧處理(184.9 nm與253.7 nm)。在各種情況下使通道曝露於基板所需的時間是依據裂縫深度與層高度。用10.4 nm/s之MEK蝕刻速率與12 nm/s的UV/臭氧蝕刻速率來移除PMMA。 2.1) 透過金屬烷氧化物或側氧基金屬烷氧化物前驅物之破裂法(實驗1至24)： 　　1. 借助於磁攪拌子將6.3 ml乙氧化鈦(IV)溶於5 ml乙酸與50 ml EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在130℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇38 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖6顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　2. 借助於磁攪拌子將6.3 ml乙氧化鈦(IV)溶於5 ml乙酸與50 ml EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：4的PMMA之MEK原液)。在下一步驟中，在130℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇18 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖7顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　3. 借助於磁攪拌子將6.3 ml乙氧化鈦(IV)溶於5 ml乙酸與50 ml EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：8的PMMA之MEK原液)。在下一步驟中，在130℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇6 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖8顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　4. 將50 mg/ml乙氧化鈦(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇34 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖9顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　5. 將16.67 mg/ml乙氧化鈦(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇33 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖10顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　6. 將6.25 mg/ml乙氧化鈦(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇35 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖11顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　7. 將50 mg/ml乙氧化鈦(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在130℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇18 s之MEK浸漬時間，然後用DI水清洗樣本39 s並用N2 乾燥。圖12顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　8. 將50 mg/ml乙氧化鈦(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在200℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇33 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖13顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　9. 將3.75 g乙氧化鉿(IV)溶於1.07 ml乙醯丙酮與50 ml EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇21 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖14顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV= TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　10.將3.75 g乙氧化鉿(IV)溶於1.07 ml乙醯丙酮與50 ml EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：4的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇5 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖15顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV= TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　11.將3.75 g乙氧化鉿(IV)溶於1.07 ml乙醯丙酮與50 ml EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：8的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇5 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖16顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV= TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　12.將50 mg/ml乙氧化鉿(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇26 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖17顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　13.將16.67 mg/ml乙氧化鉿(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇31 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖18顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　14.將6.25 mg/ml乙氧化鉿(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇33 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖19顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　15.將50 mg/ml乙氧化鉿(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在130℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇38 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖20顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　16.將50 mg/ml乙氧化鉿(IV)溶於EtOH，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在200℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇18 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖21顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　17.將iXsenic® S1201藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇52 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖22顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　18.將iXsenic® S1201藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：4的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇19 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖23顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　19.將iXsenic® S1201藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：8的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇6 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖24顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　20.將50 mg/ml iXsenic® S溶於1-甲氧基-2-丙醇，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇13 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖25顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　21.將16.67 mg/ml iXsenic® S溶於1-甲氧基-2-丙醇，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇20 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖26顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　22.將6.25 mg/ml iXsenic® S溶於1-甲氧基-2-丙醇，並藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在150℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇33 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖27顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　23.將iXsenic® S1201藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在130℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇45 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖28顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 　　24.將iXsenic® S1201藉助旋塗法在3000 rpm、3000 rpm/s、30 s下施加於先前沉積之有機犧牲層(1：2的PMMA之MEK原液)。在下一步驟中，在200℃下於加熱板上30分鐘產生在薄層系統上的外應力。就通道曝露而言，選擇30 s之MEK浸漬時間，然後用DI水清洗樣本10 s並用N2 乾燥。圖29顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 2.2) 施加遮蔽層-透過氧基金屬烷氧化物前驅物之抗濕潤法(實驗25)： 　　25.透過氧基金屬烷氧化物前驅物。 　　將具28重量% PMMA LP50/02的iXsenic® S1201藉助旋塗法在2000 rpm、2000 rpm/s、30 s下施加於先前沉積之有機犧牲層。在下一步驟中，在加熱板上將基板從150℃加熱到350℃。 　　圖30顯示AFM(原子力顯微鏡)測量(5 µm x 5 µm)。圖31顯示用平均裂縫寬度(RB)、模板高度(TH)、縱橫比(AV=TH/RB)與裂縫填充因子(FF)的參數評估樣本。 3) 根據個別層系統之層厚度與蝕刻速率移除通道內有機層(來自圖2d的方法步驟3)： 　　I) 透過浸塗法、狹縫式模具塗佈法，或選擇性藉助噴射方法(甲基乙基酮、苯甲酸乙酯、乙酸丁酯或丙酮)進行溶劑接觸， 　　II) 藉助在184.9 nm與253.7 nm範圍內的UV/臭氧處理， 　　III) 透過浸塗法、狹縫式模具塗佈法，或選擇性藉助噴射方法(KOH、NaOH、LiOH、NH4 OH、Na2 CO3 、RbOH、氫氧化四甲銨)進行濕式化學蝕刻接觸， 　　IV) 大面積或選擇性用遮罩進行乾式蝕刻， 　　V) O2 電漿灰化， 　　VI) CO2 雪花清洗方法。

Claims (14)

  1. 一種用於製造結構化層之方法，其包含依序之下列步驟： 　　i) 提供基板， 　　ii) 將聚合物犧牲層施加於該基板， 　　iii) 把無機或有機-無機遮蔽層施加於該犧牲層， 　　iv) 藉供應能量將該遮蔽層結構化， 　　v) 隨意地蝕刻該犧牲層。
  2. 如請求項1之方法，其中在步驟i)中的該基板是玻璃、聚合物膜或矽晶片(silicon wafer)。
  3. 如請求項1或2之方法，其中，在步驟ii)中，將聚合物(較佳為聚甲基丙烯酸甲酯或聚苯乙烯)的有機溶劑溶液施加於該基板，然後蒸發該溶劑，該有機溶劑較佳為甲基乙基酮、苯甲酸乙酯或乙酸丁酯。
  4. 如請求項1至3中任一項之方法，其中，在步驟iii)中，將金屬烷氧化物[較佳為乙氧化鈦(IV)或異丙氧化鋁(III)或乙氧化鉿(IV)]或氧基金屬烷氧化物(metal oxo alkoxide)[較佳地包含具C1-10 -烷基或烷氧基的多(多烷基銨)多(µ-烷氧基)-µ6 -氧橋-多面體-多(氯化金屬)多烷醇溶劑化物(poly(polyalkylammonium)poly(µ-alkoxy)-µ6 -oxido-polyhedro-poly(chloridometalate)polyalkanol solvate)，尤其是具C1-10 -烷基或烷氧基之雙(烷基銨)寡(µ-烷氧基)-µ6 -氧橋-多面體-陸(氯化金屬)(bis(alkylammonium)oligo(µ-alkoxy)-µ6 -oxido-polyhedro-hexakis(chloridometal))，其中之「金屬」(「metalate」或「metal」)是指金屬銦、鎵及/或鋅]的有機溶劑[較佳為乙酸、乙醇、丁氧基乙醇或乙醯丙酮]溶液施加於該犧牲層，然後蒸發該溶劑。
  5. 如請求項1至4中任一項之方法，其中，在步驟iv)中，將該遮蔽層加熱到高於該犧牲層內該聚合物之昇華溫度的溫度。
  6. 如請求項1至4中任一項之方法，其中，在步驟iv)中，將該遮蔽層加熱到低於該犧牲層內該聚合物之昇華溫度的溫度。
  7. 如請求項6之方法，其中，在步驟v)中，該犧牲層藉由與溶劑(較佳為甲基乙基酮或丙酮)接觸，與酸或鹼(較佳為草酸、氫氧化鉀、氫氧化鈉、氫氧化銨、氫氧化四甲銨、氫氧化鋰、氫氧化銣或碳酸鈉)接觸，或與UV輻射或臭氧/O3 接觸的方式蝕刻。
  8. 如請求項1至7中任一項之方法，其中利用捲對捲、捲對片、或片對片之塗佈法或利用印刷法來施加該犧牲層及/或該遮蔽層。
  9. 如請求項8之方法，其中該塗佈法係選自由下列所組成的群組：狹縫式模具(slot-die)塗佈法、噴塗法、浸塗法、旋塗法和棒塗法。
  10. 如請求項8之方法，其中該印刷法係選自由下列所組成的群組：噴墨印刷法、反向膠版印刷法、凹版轉印法、網版印刷法和微觸印刷法。
  11. 一種結構化層，其可藉請求項1至10中任一項之方法得到或係藉該方法得到。
  12. 一種用於製造經塗佈基板之方法，其包含如請求項1至10中任一項方法依序之步驟i)至v)。
  13. 一種經塗佈基板，其可藉請求項12之方法得到或係藉該方法得到。
  14. 一種如請求項11之結構化層的用途，其係作為對應結構化沉積金屬之模板。
TW107106090A 2017-02-28 2018-02-23 製造結構化層之方法 TW201843710A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17158423.8A EP3366639A1 (de) 2017-02-28 2017-02-28 Verfahren zur herstellung strukturierter schichten
??17158423.8 2017-02-28

Publications (1)

Publication Number Publication Date
TW201843710A true TW201843710A (zh) 2018-12-16

Family

ID=58360810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106090A TW201843710A (zh) 2017-02-28 2018-02-23 製造結構化層之方法

Country Status (3)

Country Link
EP (1) EP3366639A1 (zh)
TW (1) TW201843710A (zh)
WO (1) WO2018158037A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111071985B (zh) * 2019-12-30 2024-01-26 中国科学院半导体研究所 引入牺牲层的阳极氧化铝薄膜牢固金属纳米颗粒的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004051662B3 (de) 2004-10-22 2006-04-20 Christian-Albrechts-Universität Zu Kiel Verfahren zur Herstellung von Submikronstrukturen
WO2014136039A1 (en) 2013-03-05 2014-09-12 Jawaharlal Nehru Centre For Advanced Scientific Research Composition, substrates and methods thereof
US20150011031A1 (en) * 2013-07-02 2015-01-08 Electronics And Telecomunications Research Institute Method of manufacturing organic light emitting diode

Also Published As

Publication number Publication date
WO2018158037A1 (de) 2018-09-07
EP3366639A1 (de) 2018-08-29

Similar Documents

Publication Publication Date Title
TWI602950B (zh) 用於形成種晶層之組成物
TWI565379B (zh) 細線電路之製造方法
US20090074955A1 (en) Methods for patterning electronic elements and fabricating molds
TWI412081B (zh) 用以允許於基體上進行選擇性區域鍍敷之方法
JP2007083723A (ja) 同一表面上に異なる親水性及び親油性を呈する領域を有する基板の製造方法
JP2023139049A (ja) 導電性特徴をエッチングする方法、ならびに関連するデバイスおよびシステム
EP2948817B1 (en) Surface nanofabrication methods using self-assembled polymer nanomasks
TW200843569A (en) Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aero
US20140193656A1 (en) Method of manufacturing fine metal powder and fine metal powder manufactured by using the same
JP2006196879A5 (zh)
JP4407673B2 (ja) バンク構造、電子回路、及び電子デバイスの製造方法、並びにパターン形成方法
KR20140006981A (ko) 프라이머 박막을 포함하는 구조체 및 해당 구조체의 제조 방법
TW201843710A (zh) 製造結構化層之方法
JP4048877B2 (ja) 樹脂版およびその製造方法
US20140087090A1 (en) Method for manufacturing pattern structure
US20030194873A1 (en) Structure having recesses and projections, method of manufacturing structure, and functional device
CN113950872A (zh) 用于转移材料的方法
US20100101713A1 (en) Printing mold and manufacturing method thereof, and method of forming thin film pattern using the same
US20220399242A1 (en) Method of manufacturing a glass article to provide increased bonding of metal to a glass substrate via the generation of a metal oxide layer, and glass articles such as glass interposers including the metal oxide layer
JP7130631B2 (ja) 導体の製造方法、配線基板の製造方法及び導体形成用組成物の製造方法
JP6066484B2 (ja) 金属部品の製造方法並びにそれに用いられる鋳型および離型膜
JP6038748B2 (ja) 金属部品の製造方法
KR101248862B1 (ko) 액체 유동층을 매개로 하는 나노 전사 롤 투 롤 인쇄법을 이용한 미세 패턴 형성 방법
TWI819494B (zh) 蝕刻導電特徵之方法及相關裝置與系統
TWI523073B (zh) 氧化物薄膜的圖案化製程