TW201836282A - 資料編碼方法及其設備 - Google Patents

資料編碼方法及其設備 Download PDF

Info

Publication number
TW201836282A
TW201836282A TW107102522A TW107102522A TW201836282A TW 201836282 A TW201836282 A TW 201836282A TW 107102522 A TW107102522 A TW 107102522A TW 107102522 A TW107102522 A TW 107102522A TW 201836282 A TW201836282 A TW 201836282A
Authority
TW
Taiwan
Prior art keywords
bits
interleaver
data
modulation
patent application
Prior art date
Application number
TW107102522A
Other languages
English (en)
Other versions
TWI689173B (zh
Inventor
陳儒雅
徐誠羿
張晏碩
陳威任
邱茂清
傑費斯 提摩西 培林 費雪
李重佑
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201836282A publication Critical patent/TW201836282A/zh
Application granted granted Critical
Publication of TWI689173B publication Critical patent/TWI689173B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

本發明描述了與具有低密度奇偶檢查(LDPC)碼之交錯器之結構有關之概念和方案。設備之處理器編碼資料，以提供編碼資料。設備之收發器向無線網路之至少一個網路節點發送編碼資料。在對資料編碼以提供編碼資料時，處理器編碼資料，以使得編碼資料中之各碼塊包括相應之位元級交錯器。

Description

具有低密度奇偶檢查碼之交錯器結構 【交叉引用】
本發明要求如下優先權：2017年1月24日、2017年6月20日以及2017年8月11日分別提交之美國第62/449677號、第62/522149號以及第62/544115號臨時專利申請。上述美國臨時專利申請在此一併作為參考。
本發明係有關於一種資訊編碼技術。更具體地，本發明涉及一種具有低密度奇偶檢查(Low-Density Parity-Check，LDPC)碼之交錯器(interleaver)之結構。
除非本文另有說明，否則在本部分中描述之方法不作為針對下面列出之申請專利範圍之現有技術，不因包括在該部分中而被承認是現有技術。
在第5代(5G)新無線電(New Radio，NR)行動通信中，LDPC用於NR資料通道中。通常，LDPC由基礎矩陣(base matrix)和變位係數表(shift-coefficient table)組成。在基礎矩陣中，矩陣之行之權重可以彼此不同，並且行之行權重通常為基礎矩陣之該行中之總數“1”。通常行權重越大，加密之強度越強。換句話說，行權重越小，存在之對雜訊(例如，突發干擾)之敏感性(或易感性)越大。
由產生行權重1之對角擴展構造大多數奇偶可變節點塊。比如，各擴展之奇偶塊具有可變度一。對角擴展之奇偶塊和區塊可以具有對突發干擾之不同敏感性。此外，高階調製中之不同位元具有不同之可靠性。
以下發明內容僅僅是例示性的，並不意在以任何方式進行限制。即，提供如下發明內容來引入本文所述之新穎且非顯而易見之技術之概念、要點、益處以及優點。在下面之詳細描述中進一步描述選擇實現方式。因此，如下發明內容不是旨在標識所要求保護之主題之基本特徵，也不旨在用於確定所要求保護之主題之範圍。
本發明之目的是提出與具有LDPC碼之交錯器之結構有關之各種新型概念和方案，這些概念和方案可以在包括5G NR無線通訊之下一代通信(不管是有線的還是無線的)中實施。更具體地，在所提出之本發明之方案下，各碼塊之各發送可以包括位元級交錯器。
在一個方面中，一種方法可以涉及設備之處理器編碼資料，以提供編碼資料。該方法還可以涉及處理器向無線網路之網路節點發送編碼資料。在編碼資料以提供編碼資料時，處理器可以對資料進行編碼，以使得編碼資料中之各碼塊包括相應之位元級交錯器。
在一個方面中，一種設備可以包括收發器和耦接到收發器之處理器。收發器可以能夠與無線網路之至少一個網 路節點無線通訊。處理器可以能夠對資料編碼，以提供編碼資料。收發器可以能夠向無線網路之至少一個網路節點發送編碼資料。在對資料進行編碼以提供編碼資料時，處理器可以對資料進行編碼，以使得編碼資料中之各碼塊包括相應之位元級交錯器。
值得注意的是，儘管下面在5G NR無線通訊之背景下提供了對所提出方案和各種示例之描述，但所提出之概念、方案及其任何變型例/衍生例可以在根據實現方式適合之其它協定、標準以及規範之通信中實現。因此，所提議方案之範圍不限於本文所提供之描述。
100‧‧‧基礎矩陣
200‧‧‧架構
210、440‧‧‧LDPC編碼器
220、422‧‧‧循環緩衝器
230、424‧‧‧位元級交錯器
240、428‧‧‧調製映射器
310、320、330、340‧‧‧交錯器
400‧‧‧設備
410‧‧‧處理器
420‧‧‧編碼器
430‧‧‧解碼器
440‧‧‧收發器
432‧‧‧LDPC解碼器
434‧‧‧解速率匹配器
436‧‧‧位元級解交錯器
438‧‧‧調製解映射器
500‧‧‧進程
510、520‧‧‧塊
512、514‧‧‧子塊
附圖被包括進來以提供對本發明之進一步理解，並且被併入且構成本發明之一部分。附圖例示了本發明之實現方式，並與本詳細描述一起用於說明本發明之原理。可以理解的是，為了清楚地例示本發明之構思，一些元件可能被顯示為與實際實現方式中之尺寸不成比例，因此附圖不必按比例進行繪製。
第1圖係依據本發明實施方式之用於LDPC碼之示例基礎矩陣之示意圖。
第2圖係依據本發明實施方式之具有交錯器之LDPC碼之示例架構之示意圖。
第3圖係依據本發明實施方式之各種示例交錯器之示意圖。
第4圖係依據本發明實施方式之示例設備之框圖。
第5圖係依據本發明實施方式之示例進程之流程圖。
本文公開了要求保護之主題之詳細實施方式和實現方式。然而，應當明白，所公開之實施方式和實現方式僅僅是對可以以各種形式具體實施之所要求保護之主題之例示。然而，本發明可以按許多不同形式具體實施，而不應解釋為對本文所闡述之示例性實施方式和實現方式進行限制。相反，提供這些示例性實施方式和實現方式，以使本發明之描述透徹和完整，並且向本領域技術人員充分表達本發明之範圍。在下面之描述中，可以省略已知特徵和/或技術之細節以避免不必要地使所呈現之實施方式和實現方式模糊不清。
綜述
在依據本發明所提出概念和方案下，可以將具有更高可靠性之調製位元映射到具有更高行權重之LDPC位元位置，以提供更多保護。因為LDPC中之系統位元和/或資訊位元往往與更高行權重相關，所以例如可以將具有更高可靠性之調製位元映射到系統位元。由此，可以通過首先將具有更高可靠性之調製位元映射到LDPC系統位元之位置且然後映射到奇偶位元之位置來形成交錯器。
第1圖例示了依據本發明之實施方式之用於LDPC碼之示例性基礎矩陣100。如以上所提及的，在所提出之依據本發明之概念和方案下，具有更高可靠性之調製位元可以首先映射到位於在基礎矩陣100左側之若干行中之系統位元之位置，然後映射到位於在基礎矩陣100右側之大多數行中之奇偶 位元之位置。
第2圖例示了依據本發明之實施方式之具有交錯器之LDPC碼之示例架構200。參照第2圖，架構200可以包括LDPC編碼器210、循環緩衝器220、位元級交錯器230以及調製映射器240。LDPC編碼器210可以被配置、設計或以其他方式適於對輸入資料執行LDPC編碼，以提供編碼資料流程。循環緩衝器220可以被配置、設計或以其他方式適於從LDPC編碼器210接收編碼資料流程，並且緩衝編碼資料流程。位元級交錯器230可以被配置、設計或以其他方式適於從循環緩衝器220接收編碼資料流程，並且對編碼資料執行位元級交錯，以提供已交錯資料流程(例如，包括系統位元、資訊位元以及奇偶位元)。因此，資料可以被速率匹配，然後可以穿過位元級交錯器230。因為資料可以與合適之碼率(例如，相對較高碼率)速率匹配，所以接收器處之解碼器可以使用對應之碼率來解碼所接收之資料。有利地，具有編碼器架構200之解碼器之複雜度可以低於具有編碼器架構100之解碼器之複雜度。調製映射器240可以被配置、設計或以其他方式適於從位元級交錯器230接收已交錯資料流程，並且將已交錯資料流程中之調製位元映射到如上所述之基礎矩陣100。即，調製映射器240可以被配置、設計或以其他方式適於首先將具有更高可靠性之調製位元映射到LDPC系統位元之位置，然後映射到基礎矩陣100中之奇偶位元之位置。
在所提出之依據本發明之概念和方案下，交錯器可以為塊交錯器(block interleaver)。具體地，交錯器之列數 可以與調製階數(modulation order)相同。而且，交錯器之行數可以與進一法取整相同，該進一法取整是比將碼字長度除以調製階數之結果大之最小整數。在碼字長度是調製階數之整數倍之情況下，交錯器之行數可以等於碼字長度除以調製階數(例如，行數=碼字長度/調製階數)。依據本發明之交錯器可以逐列地寫入(例如，列式寫入)資料，並且可以逐行地讀取(例如，行式讀取)資料。因此，這可以實現用於冗餘版本0(RV0)之系統位元優先排序。此外，各行之位元可以構成相應之調製符號。換言之，位元a1至aJ(其中，J表示調製階數)可以形成調製符號。此外，碼塊中之已編碼位元之數量可以是調製階數之整數倍。
第3圖例示了依據本發明之實施方式之示例交錯器310、320、330以及340。參照第3圖，交錯器310、320、330以及340中之每一個可以為塊交錯器。交錯器310可以是用於256正交調幅(QAM)之交錯器。對於256-QAM，因為256=28，所以調製階數為8，由此，交錯器310中之列數可以為八。交錯器320可以為用於64-QAM之交錯器。對於64-QAM，因為64=26，所以調製階數為6，由此，交錯器320中之列數可以為六。交錯器330可以為用於16-QAM之交錯器。對於16-QAM，因為16=24，所以調製階數為4，由此，交錯器330中之列數可以為四。交錯器340可以為用於4-QAM之交錯器。對於4-QAM，因為4=22，所以調製階數為2，由此，交錯器340中之列數可以為二。
在交錯器310中，因為存在八列，所以各調製符 號包括八個位元(例如，第一調製符號包含位元a1~a8，第二調製符號包含位元b1~b8，第三調製符號包含位元c1~c8，以此類推)。在交錯器320中，因為存在六列，所以各調製符號包括六個位元(例如，第一調製符號包含位元a1~a6，第二調製符號包含位元b1~b6，第三調製符號包含位元c1~c6，以此類推)。在交錯器330中，因為存在四列，所以各調製符號包括四個位元(例如，第一調製符號包含位元a1~a4，第二調製符號包含位元b1~b4，第三調製符號包含位元c1~c4，以此類推)。在交錯器340中，因為存在兩列，所以各調製符號包括兩個位元(例如，第一調製符號包含位元a1和a2，第二調製符號包含位元b1和b2，第三調製符號包含位元c1和c2，以此類推)。
關於QAM星座，前兩位元具有更高之對數似然比(Log Likelihood Ratio，LLR)或可靠性，並且最後兩位元具有更低之LLR或可靠性。因此，4-QAM或正交相移鍵控(QPSK)具有一個可靠性等級，16-QAM具有兩個可靠性等級，64-QAM具有三個可靠性等級，並且256-QAM具有四個可靠性等級。
在所提出之依據本發明之概念和方案下，前兩位元是具有格雷編碼之給定調製符號中之最可靠位元。LDPC之系統位元可以首先填充在第一列中，然後填充在第二列中。也就是說，調製符號中具有更高可靠性之位元可以分配或以其他方式映射到LDPC系統位元之位置。
例示性實施方式
第4圖例示了依據本發明之實施方式之示例設備 400。設備400可以作為通信裝置執行各種功能，以實施這裡關於具有LDPC碼之交錯器之結構描述之概念、方案、技術、進程以及方法，包括以上關於第1圖~第3圖描述之內容以及以下所描述之進程500。
設備400可以為電子設備之一部分，該電子設備可以為通信裝置、計算設備、可擕式或行動設備、或可穿戴設備。比如，設備400可以被實施在使用者設備、基站、智慧型電話、智慧手錶、智慧手環、智慧項鍊、個人數位助理或計算裝置(諸如平板電腦、膝上型電腦、筆記本電腦、臺式電腦或伺服器)中。另選地，設備400可以被實施為一個或更多個積體電路(IC)晶片(諸如例如且不限於：一個或更多個單核處理器、一個或更多個多核處理器、或一個或更多個複雜指令集計算(CISC)處理器)之形式。
設備400可以包括第4圖所示之那些部件中之至少一些部件。比如，設備400可以包括至少一個處理器410。另外，設備400可以包括收發器440，該收發器被配置為通過與無線網路之至少一個網路節點無線地發送和接收資料來從事無線通訊(例如，按照一個或更多個4GPP和5G NR標準、協定、規範和/或任意適用無線協定和標準)。設備400還可以包括其他部件(例如，記憶體、電源系統、顯示裝置以及使用者介面裝置)，這些部件與所提出之本發明之方案不相關，由此為了簡單和簡潔起見，這些部件既不在第4圖中示出，也不在這裡描述。
在一個方面中，處理器410可以被實施為一個或 多個單核處理器、一個或多個多核處理器或一個或多個CISC處理器之形式。即，雖然單數術語“處理器”在這裡用於提及處理器410，但依據本發明，處理器410在一些實施方式中可以包括多個處理器，並且在其他實施方式中可以包括單個處理器。在另一個方面中，處理器410可以被實施為具有電子部件之硬體(可選地，韌體)之形式，這些電子部件例如且沒有限制地包括被配置並設置為實現依據本發明之具體目的之一個或多個電晶體、一個或多個二極體、一個或多個電容器、一個或多個電阻器、一個多個電感器、一個或多個億阻器和/或一個或多個變抗器。換言之，在至少一些實施方式中，處理器410是被專門設計、設置並配置為執行包括依據本發明之各種實施方式之具有LDPC碼之交錯器之結構之具體任務之專用機器。
處理器410作為專用機器可以包括被設計、設置並配置為執行與依據本發明之各種實施方式之具有LDPC碼之交錯器之結構之有關之具體任務之非通用和專門設計之硬體電路。在一個方面中，處理器410可以執行一組或多組代碼、程式和/或指令(例如，存儲在可由處理器410訪問之記憶體中)，以執行渲染依據本發明之各種實施方式之具有LDPC碼之交錯器之結構之各種操作。在另一個方面中，處理器410可以包括編碼器420和解碼器430，該編碼器和解碼器一起執行渲染依據本發明之各種實施方式之具有LDPC碼之交錯器之結構之具體任務和功能。在一些實施方式中，包括以上關於第1圖~第3圖描述之概念、方案、技術、進程以及方法之關於具有LDPC碼之交錯器之結構之概念、方案、技術、進程以及方 法可以被實施在編碼器420以及解碼器430中或由它們來實施。編碼器420和解碼器430中之每一個可以被實施為具有電子電路之硬體之形式。另選地，編碼器420和解碼器430中之每一個可以被實施為軟體之形式。仍然另選地，編碼器420和解碼器430中之每一個可以被實施為硬體和軟體之組合之形式。
在一些實施方式中，編碼器420可以包括LDPC編碼器422、循環緩衝器424、位元級交錯器426以及調製映射器428。編碼器420可以能夠編碼資料，以提供編碼資料，作為第一資料。即，編碼器420可以為架構200之示例實施方式，並且LDPC編碼器422、循環緩衝器424、位元級交錯器426以及調製映射器428可以分別為LDPC編碼器210、循環緩衝器220、位元級交錯器230以及調製映射器240之示例實施方式。由此，LDPC編碼器422可以被配置、設計或以其他方式適於對輸入資料執行LDPC編碼，以提供編碼資料流程。循環緩衝器424可以被配置、設計或以其他方式適於從LDPC編碼器422接收編碼資料流程，並且緩衝編碼資料流程。位元級交錯器426可以被配置、設計或以其他方式適於從循環緩衝器424接收編碼資料流程，並且對編碼資料執行位元級交錯，以提供已交錯資料流程(例如，包括系統位元、資訊位元以及奇偶位元)。調製映射器428可以被配置、設計或以其他方式適於從位元級交錯器426接收已交錯資料流程，並且將已交錯資料流程中之調製位元映射到如上所述之基礎矩陣(例如，基礎矩陣100)。即，調製映射器428可以被配置、設計或以其他 方式適於首先將具有更高可靠性之調製位元映射到LDPC系統位元之位置，然後映射到基礎矩陣中之奇偶位元之位置。
在一些實施方式中，解碼器430可以包括LDPC解碼器432、解速率匹配器434、位元級解交錯器436以及調製解映射器438。解碼器430可以能夠解碼作為從收發器440接收之編碼資料之第二資料，以提供已解碼資料。調製解映射器438可以對第二資料執行調製解映射，以向位元級解交錯器436提供已解映射資料。位元級解交錯器436可以解交錯已解映射資料，以向解速率匹配器434提供已解交錯資料。解速率匹配器434可以對已解交錯資料執行解速率匹配，以向LDPC解碼器432提供已解速率匹配資料。LDPC解碼器432可以對已解速率匹配資料執行LDPC解碼，以提供已解碼資料。
例示性進程
第5圖例示了依據本發明之實施方式之示例進程500。進程500可以表示實施諸如關於第1圖~第3圖描述之概念和方案之所提出概念和方案之一個方面。更具體地，進程500可以表示與具有LDPC碼之交錯器之結構有關之所提出概念和方案之一個方面。進程500可以包括如由塊510和520以及子塊512和514中之一個或多個例示之一個或多個操作、動作或功能。雖然被例示為離散塊，但進程500之各種塊可以取決於期望之實施方式而被分成另外之塊，組合成更少之塊或消除。而且，進程500之塊/子塊可以按第5圖所示之順序或另選地按不同順序來執行。進程500可以由設備400及其任意變體來實施。比如，進程500可以被實施在設備400中或由設備400 來實施。僅為了例示性目的且在不限制範圍之情況下，以下在設備400之背景下描述進程500。進程500可以在塊510處開始。
在510處，進程500可以涉及設備400之處理器410編碼資料，以提供編碼資料。在編碼資料以提供編碼資料時，進程500可以涉及處理器410編碼資料，以使得編碼資料中之各碼塊包括相應之位元級交錯器。進程500可以從510進行到520。
在520處，進程500可以涉及設備400之處理器410經由收發器440向無線網路之網路節點發送編碼資料。
關於編碼資料以提供編碼資料，進程500可以涉及處理器410執行如由子塊512和514表示之若干操作。
在512處，進程500可以涉及處理器410將具有更高可靠性之調製位元映射到具有更高行權重之LDPC位元之位置。進程500可以從512進行到514。
在514處，進程500可以涉及處理器410將具有更低可靠性之調製位元映射到具有更低行權重之LDPC位元之位置。
在一些實施方式中，具有更高行權重之LDPC位元可以包括系統位元、資訊位元或其組合。
在一些實施方式中，在編碼資料時，進程500可以涉及處理器410首先在到奇偶位元之位置之映射之前將具有更高可靠性之調製位元映射到LDPC系統位元之位置。
在一些實施方式中，各碼塊中之相應位元級交錯 器可以包括塊交錯器。在一些實施方式中，塊交錯器可以包括256-QAM交錯器、64-QAM交錯器、16-QAM交錯器或4-QAM交錯器。
在一些實施方式中，塊交錯器中之列之數量可以等於塊交錯器之調製階數。
在一些實施方式中，在碼字長度是調製階數之整數倍之情況下，塊交錯器中之行之數量可以等於將碼字長度除以調製階數之結果，或者在碼字長度不是調製階數之整數倍之情況下，可以等於比將碼字長度除以調製階數之結果大之最小整數。
在一些實施方式中，塊交錯器可以逐列寫入資料，並且可以逐行讀取資料。
在一些實施方式中，塊交錯器之各行中之位元可以形成相應之調製符號。
在一些實施方式中，各調製符號中之前兩位元可以比具有格雷編碼之相應調製符號中之其他位元更可靠。
在一些實施方式中，在編碼資料時，進程500可以涉及處理器410首先將LDPC編碼之系統位元填充在塊交錯器之第一列中，然後將這些系統位元填充在塊交錯器之第二列中。
其它注意事項
本文所述主題有時例示了包含在不同之其它元件內或與不同之其它元件相連接之不同元件。要理解的是，這樣描繪之架構僅僅是示例，而實際上，可以實現獲得相同功能之 許多其它架構。在概念上，用於獲得相同功能之元件之任何佈置都有效地“關聯”，從而獲得希望之功能。因而，在此為獲得特定功能而組合之任意兩個元件都可以被看作彼此“相關聯”，從而獲得希望之功能，而與架構或中間組件無關。同樣地，這樣關聯之任意兩個元件還可以被視為彼此“可操作地連接”，或“可操作地耦接”，以獲得希望之功能，並且能夠這樣關聯之任意兩個元件也可以被視為彼此“可操作地耦接”，以獲得希望之功能。可操作地耦接之具體示例包括但不限於，物理上可配對和/或物理上交互之元件和/或可無線地交互和/或無線地交互之元件和/或邏輯上交互和/或邏輯上可交互之元件。
而且，針對在此實質上使用之任何複數和/或單數術語，本領域技術人員可以針對上下文和/或應用在適當時候從複數轉變成單數和/或從單數轉變成複數。為清楚起見，各種單數/複數置換在此可以確切地闡述。
此外，本領域技術人員應當明白，一般來說，在此使用的，而且尤其是在所附申請專利範圍(例如，所附申請專利範圍之主體)中使用之術語通常旨在作為“開放式”術語，例如，術語“包括”應當解釋為“包括但不限於”，術語“具有”應當解釋為“至少具有”，術語“包含”應當解釋為“包含但不限於”等。本領域技術人員還應當明白，如果想要特定數量之介紹申請專利範圍列舉，則這種意圖將在該申請專利範圍中明確地陳述，並且在沒有這些陳述之情況下，不存在這種意圖。例如，為幫助理解，下面所附申請專利範圍可以包 含使用介紹性短語“至少一個”和“一個或複數個”來介紹申請專利範圍列舉。然而，使用這種短語不應被理解為，暗示由不定冠詞“一(a)”或“一個(an)”介紹之申請專利範圍列舉將包含這種介紹申請專利範圍列舉之任何特定申請專利範圍限制為只包含一個這種列舉之實現方式，即使在相同之申請專利範圍包括介紹性短語“一個或複數個”或“至少一個”以及諸如“一”或“一個”之不定冠詞(例如，“一”或“一個”)應被解釋為表示“至少一個”或“一個或複數個”；其對於介紹申請專利範圍列舉之定冠詞之使用同樣適用。另外，即使明確地陳述特定數量之介紹申請專利範圍列舉，本領域技術人員也將認識到，這種列舉應當被解釋成，表示至少所陳述之數量，例如，“兩個列舉”之裸列舉在沒有其它修飾語之情況下意指至少兩個列舉，或者兩個或複數個列舉。而且，在使用類似於“A、B以及C等中之至少一個”之慣例之那些例子中，一般來說，這種句法結構希望本領域技術人員應當理解這種慣例，例如，“具有A、B以及C中之至少一個之系統”應當包括但不限於具有單獨A、單獨B、單獨C、A和B一起、A和C一起、B和C一起，和/或A、B以及C一起等之系統。在使用類似於“A、B或C等中之至少一個”之慣例之那些例子中，一般來說，這種句法結構希望本領域技術人員應當理解這種慣例，例如，“具有A、B或C中之至少一個之系統”應當包括但不限於具有單獨A、單獨B、單獨C、A和B一起、A和C一起、B和C一起、和/或A、B以及C一起等之系統。本領域技術人員還將理解，實際上，呈現兩個或複數個另選術語之任何轉折 詞和/短語(無論在說明書、申請專利範圍、還是附圖中)應當被理解成設想包括這些術語中之一個、這些術語中之任一個或者兩個術語之可能性。例如，短語“A或B”應當被理解成，包括“A”或“B”或“A和B”之可能性。
根據前述內容，將理解，本發明之各個實現方式出於例示之目的而進行了描述，並且在不脫離本發明之範圍和精神之情況下，可以進行各種修改。因此，本文所述各個實現方式並非旨在進行限制，且真實範圍和精神通過下列申請專利範圍指示。

Claims (20)

  1. 一種方法，該方法包括以下步驟：由設備之處理器對資料進行編碼以提供編碼資料；以及由所述處理器向無線網路之網路節點發送所述編碼資料，其中，所述對所述資料進行編碼以提供所述編碼資料之步驟包括：對所述資料進行編碼以使得所述編碼資料中之各碼塊包括相應位元級交錯器。
  2. 如申請專利範圍第1項所述之方法，其中，所述對所述資料進行編碼之步驟包括：將具有高可靠性之調製位元映射到具有高行權重之低密度奇偶檢查(LDPC)位元之位置；以及將具有低可靠性之調製位元映射到具有低行權重之低密度奇偶檢查位元之位置。
  3. 如申請專利範圍第2項所述之方法，其中，具有高行權重之所述低密度奇偶檢查位元包括系統位元、資訊位元或二者之組合。
  4. 如申請專利範圍第1項所述之方法，其中，所述對所述資料進行編碼之步驟包括：在到奇偶位元之位置之映射之前首先將具有高可靠性之調製位元映射到低密度奇偶檢查(LDPC)系統位元之位置。
  5. 如申請專利範圍第1項所述之方法，其中，各碼塊中之所述相應位元級交錯器包括塊交錯器，並且其中，所述塊交錯器包括256正交調幅(QAM)交錯器、64正交調幅交錯器、16正交調幅交錯器或4正交調幅交錯器。
  6. 如申請專利範圍第5項所述之方法，其中，所述塊交錯器中之列之數量等於所述塊交錯器之調製階數。
  7. 如申請專利範圍第6項所述之方法，其中，所述塊交錯器中之行之數量在碼字長度是所述調製階數之整數倍之情況下等於將所述碼字長度除以所述調製階數之結果，或者在所述碼字長度不是所述調製階數之整數倍之情況下等於比將所述碼字長度除以所述調製階數之所述結果大之最小整數。
  8. 如申請專利範圍第5項所述之方法，其中，所述塊交錯器逐列寫入資料，並且逐行讀取資料。
  9. 如申請專利範圍第5項所述之方法，其中，所述塊交錯器之各行中之位元形成相應調製符號。
  10. 如申請專利範圍第9項所述之方法，其中，各調製符號中之前兩位元比具有格雷編碼之所述相應調製符號中之其他位元更可靠。
  11. 如申請專利範圍第5項所述之方法，其中，所述對所述資料進行編碼之步驟包含：首先將低密度奇偶檢查(LDPC)編碼之系統位元填充在所述塊交錯器之第一列中，然後將所述低密度奇偶檢查編碼之所述系統位元填充在所述塊交錯器之第二列中。
  12. 一種設備，該設備包括：收發器，該收發器能夠與無線網路之至少一個網路節點進行無線通訊；以及處理器，該處理器耦接到所述收發器， 其中，所述處理器能夠對資料進行編碼以提供編碼資料，其中，所述收發器能夠向所述無線網路之所述至少一個網路節點發送所述編碼資料，並且其中，在對所述資料進行編碼以提供所述編碼資料時，所述處理器對所述資料進行編碼以使得所述編碼資料中之各碼塊包括相應位元級交錯器。
  13. 如申請專利範圍第12項所述之設備，其中，在對所述資料進行編碼時，所述處理器執行包括以下各項之操作：將具有高可靠性之調製位元映射到具有高行權重之低密度奇偶檢查(LDPC)位元之位置；以及將具有低可靠性之調製位元映射到具有低行權重之低密度奇偶檢查位元之位置。
  14. 如申請專利範圍第13項所述之設備，其中，具有高行權重之所述低密度奇偶檢查位元包括系統位元、資訊位元或二者之組合。
  15. 如申請專利範圍第12項所述之設備，其中，在對所述資料進行編碼時，所述處理器在到奇偶位元之位置之映射之前首先將具有高可靠性之調製位元映射到低密度奇偶檢查(LDPC)系統位元之位置。
  16. 如申請專利範圍第12項所述之設備，其中，各碼塊中之所述相應位元級交錯器包括塊交錯器，並且其中，所述塊交錯器包括256正交調幅(QAM)交錯器、64正交調幅交錯器、16正交調幅交錯器或4正交調幅交錯器。
  17. 如申請專利範圍第16項所述之設備，其中，所述塊交錯器 中之列之數量等於所述塊交錯器之調製階數，其中，所述塊交錯器中之行之數量在碼字長度是所述調製階數之整數倍之情況下等於將所述碼字長度除以所述調製階數之結果，或者在所述碼字長度不是所述調製階數之整數倍之情況下等於比將所述碼字長度除以所述調製階數之所述結果大之最小整數。
  18. 如申請專利範圍第16項所述之設備，其中，所述塊交錯器逐列寫入資料，並且逐行讀取資料。
  19. 如申請專利範圍第16項所述之設備，其中，所述塊交錯器之各行中之位元形成相應調製符號，並且其中，各調製符號中之前兩位元比具有格雷編碼之所述相應調製符號中之其他位元更可靠。
  20. 如申請專利範圍第16項所述之設備，其中，在對所述資料進行編碼時，所述處理器首先將低密度奇偶檢查(LDPC)編碼之系統位元填充在所述塊交錯器之第一列中，然後將所述低密度奇偶檢查編碼之所述系統位元填充在所述塊交錯器之第二列中。
TW107102522A 2017-01-24 2018-01-24 資料編碼方法及其設備 TWI689173B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762449677P 2017-01-24 2017-01-24
US62/449,677 2017-01-24
US201762522149P 2017-06-20 2017-06-20
US62/522,149 2017-06-20
US201762544115P 2017-08-11 2017-08-11
US62/544,115 2017-08-11

Publications (2)

Publication Number Publication Date
TW201836282A true TW201836282A (zh) 2018-10-01
TWI689173B TWI689173B (zh) 2020-03-21

Family

ID=62906841

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102522A TWI689173B (zh) 2017-01-24 2018-01-24 資料編碼方法及其設備

Country Status (5)

Country Link
US (1) US10630319B2 (zh)
EP (1) EP3571771A4 (zh)
CN (2) CN108633324A (zh)
TW (1) TWI689173B (zh)
WO (1) WO2018137645A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075900B (zh) * 2016-04-12 2020-10-23 华为技术有限公司 用于信号扩频和复用的方法和设备
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
US10312939B2 (en) * 2017-06-10 2019-06-04 Qualcomm Incorporated Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code
CN109150199B (zh) 2017-06-17 2024-06-25 华为技术有限公司 一种极化Polar码的交织处理方法及装置
CN110663205B (zh) * 2017-06-16 2021-07-09 华为技术有限公司 一种数据处理方法及数据处理装置
US12476733B2 (en) 2017-06-19 2025-11-18 Qualcomm Incorporated Communication techniques with self-decodable redundancy versions (RVs) using systematic codes
KR102113450B1 (ko) 2017-07-07 2020-05-20 퀄컴 인코포레이티드 저밀도 패리티 체크 코드 베이스 그래프 선택을 적용한 통신 기술
US10972219B2 (en) * 2018-09-24 2021-04-06 Qualcomm Incorporated LDPC interleaver design for improved error floor performance
US11387932B2 (en) * 2018-10-19 2022-07-12 Qualcomm Incorporated Systematic bit priority mapping interleaving for layers with different modulation orders
CN112913146B (zh) * 2018-11-07 2024-03-15 瑞典爱立信有限公司 用于3gpp新空口的（解）交织和速率（去）匹配的优化实现方案
US11329789B2 (en) 2019-02-14 2022-05-10 Qualcomm Incorporated Transmission methods to handle vulnerable symbols
CN116349135A (zh) * 2020-10-23 2023-06-27 华为技术有限公司 用于无线通信系统中的多层传输的码字比特交织方案
CN116232538A (zh) * 2021-12-02 2023-06-06 华为技术有限公司 交织与调制方法、装置及系统
EP4195536B1 (en) * 2021-12-08 2024-10-09 Nokia Solutions and Networks Oy Method and apparatus for downstream transmission

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296490A3 (en) 2001-08-14 2004-04-14 Hewlett-Packard Company Message broker
US7339885B2 (en) 2003-06-05 2008-03-04 International Business Machines Corporation Method and apparatus for customizable surveillance of network interfaces
CN1943130A (zh) 2004-02-11 2007-04-04 阿瓦雷公司 通信信道容量估计
US8225173B2 (en) 2004-06-25 2012-07-17 Runcom Technologies Ltd Multi-rate LDPC code system and method
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946905B1 (ko) 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7631246B2 (en) 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
WO2007106366A2 (en) 2006-03-10 2007-09-20 Interdigital Technology Corporation Method and apparatus for scaling soft bits for decoding
CN101119178B (zh) 2006-08-01 2010-08-25 华为技术有限公司 信号发送、接收方法及信号发送、接收装置
US8566676B2 (en) * 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
TW201334425A (zh) 2007-01-24 2013-08-16 Qualcomm Inc 可變大小之封包的低密度同位檢查編碼與解碼
KR101455978B1 (ko) 2007-03-27 2014-11-04 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 부호화 방법
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US7890834B2 (en) 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
WO2009028886A2 (en) 2007-08-28 2009-03-05 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
CN101388743B (zh) 2007-09-13 2012-05-23 中兴通讯股份有限公司 一种正交频分复用系统的物理信道映射装置及其映射方法
TW200943757A (en) * 2008-04-08 2009-10-16 Ralink Technology Corp Iterative signal receiving method and related iterative receiver
CN101741527B (zh) 2008-11-27 2013-03-27 中兴通讯股份有限公司 速率匹配方法和装置
US8510358B2 (en) 2008-12-29 2013-08-13 Intel Corporation Partially random permutation sequence generator
US8433972B2 (en) 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
US8843799B2 (en) 2010-01-04 2014-09-23 Zte Corporation Serial processing method, parallel processing method of bit rate matching and device thereof
CN101841390B (zh) 2010-03-01 2014-03-05 联芯科技有限公司 传输信道编码及复用方法和比特级处理器
CN102237978B (zh) 2010-04-27 2013-12-04 华为技术有限公司 一种协作链路的建立和维护方法及相关设备
US9634693B2 (en) 2010-08-12 2017-04-25 Samsung Electronics Co., Ltd Apparatus and method for decoding LDPC codes in a communications system
US8595585B2 (en) 2010-08-20 2013-11-26 Nec Laboratories America, Inc. Reverse concatenated encoding and decoding
CN101951264B (zh) 2010-08-31 2014-03-12 宁波大学 一种多码率准循环低密度奇偶校验码解码器
JP5091996B2 (ja) 2010-09-09 2012-12-05 株式会社東芝 誤り訂正復号器、メモリコントローラ及び受信機
US8750358B2 (en) 2011-04-06 2014-06-10 Nec Laboratories America, Inc. Method for improving multiuser MIMO downlink transmissions
US9094841B2 (en) 2012-04-04 2015-07-28 Samsung Electronics Co., Ltd. Determination of channel quality information in advanced antenna systems
EP2879297B1 (en) 2012-07-27 2019-03-13 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
CN103873186B (zh) 2012-12-11 2018-07-13 中兴通讯股份有限公司 Td-scdma上行传输信道处理方法
KR101776275B1 (ko) * 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP6345949B2 (ja) 2014-03-04 2018-06-20 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局、無線通信方法及び無線通信システム
CN105471547B (zh) 2014-09-30 2019-06-07 安华高科技股份有限公司 通信设备及通过其执行的方法
KR102287620B1 (ko) * 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
CN104917588A (zh) 2015-04-13 2015-09-16 李焱 提高非视距毫米波室内通信系统传输可靠性信道编码方法
US9853771B2 (en) * 2015-05-19 2017-12-26 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10725860B2 (en) 2016-03-04 2020-07-28 Sandisk Technologies Llc Storage system and method for handling a burst of errors
EP3264611A1 (en) 2016-05-12 2018-01-03 MediaTek Inc. Qc-ldpc coding methods and apparatus
US10959233B2 (en) 2016-11-13 2021-03-23 Qualcomm Incorporated Method to enable iterative processing and perform closer to constrained capacity
US10778366B2 (en) 2017-03-31 2020-09-15 Qualcomm Incorporated Techniques for rate matching and interleaving in wireless communications

Also Published As

Publication number Publication date
US10630319B2 (en) 2020-04-21
TWI689173B (zh) 2020-03-21
EP3571771A4 (en) 2020-03-18
CN108633324A (zh) 2018-10-09
WO2018137645A1 (en) 2018-08-02
CN116366072A (zh) 2023-06-30
EP3571771A1 (en) 2019-11-27
US20180212628A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
TWI689173B (zh) 資料編碼方法及其設備
JP7017627B2 (ja) 通信システムにおける冗長バージョン設計ソリューション
US10425191B2 (en) Information processing method, apparatus, communications device, and communications system
US9209834B2 (en) Symbol mapping for binary coding
JP6871396B2 (ja) 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
CN108173621A (zh) 数据传输的方法、发送设备、接收设备和通信系统
US20180131392A1 (en) NR LDPC With Interleaver
CN101330351B (zh) 基于循环缓存速率匹配的比特优先映射方法
CN109428675B (zh) 数据传输方法及装置
US10958290B2 (en) Location of interleaver with LDPC code
CN107251440A (zh) 一种编码装置及方法
WO2018103638A1 (zh) 数据传输的方法、发送设备、接收设备和通信系统
WO2018141280A1 (zh) 数据处理方法和通信设备
US20190305885A1 (en) Data transmission method, data sending device, and data receiving device
US20250330247A1 (en) Coded modulation with two-stage decoding for improved four-dimensional geometric shaping
CN119945620A (zh) 交织方法和通信装置
CN120454940A (zh) 反馈方法和通信装置
WO2018233334A1 (zh) 信息处理方法、装置、通信设备和通信系统