TW201830899A - 電流平坦化電路、電流補償電路與其相關的控制方法 - Google Patents
電流平坦化電路、電流補償電路與其相關的控制方法 Download PDFInfo
- Publication number
- TW201830899A TW201830899A TW106104808A TW106104808A TW201830899A TW 201830899 A TW201830899 A TW 201830899A TW 106104808 A TW106104808 A TW 106104808A TW 106104808 A TW106104808 A TW 106104808A TW 201830899 A TW201830899 A TW 201830899A
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- circuit
- voltage
- core
- compensation
- Prior art date
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本發明提出一種電流平坦化電路、一種電流補償電路與其相關的控制方法。電流平坦化電路電連接於一核心節點,且電流平坦化電路包含一參考電壓調整器與電流補償電路。參考電壓調整器產生一參考電壓,其中參考電壓為恆定。電流補償電路電連接於核心節點與參考電壓調整器。電流補償電路根據參考電壓,以及與核心節點對應之核心電壓之間的電壓差而產生一補償電流。
Description
本發明是有關於一種電流平坦化電路、電流補償電路與其相關的控制方法,且特別是有關於一種可避免核心電路的功率消耗被用於分析之電流平坦化電路、電流補償電路與其相關的控制方法。
半導體被廣泛用於許多當前的電子產品,且安全性議題逐漸成為設計嵌入式系統的重要議題。
請參見第1圖,其係透過在電壓源與晶片間加入的電流計,進而偵測核心電路的操作之示意圖。晶片10的功率接腳自電壓源接收供應電壓(Vsrc)。晶片10可包含核心電路15,其中核心電路 15執行指令的順序,可能會被電流計 11的電流偵測結果洩漏。
因為核心電路 15消耗的功率會隨著核心電路15的操作不同而產生變化,且流經核心電路15的供應電流 Ivdd可能夾帶著與所進行之操作、被處理的資料相關的資訊。因此,現已發展出差分功率分析 (differential power analysis,簡稱為DPA)技術,其係依據核心電路15的瞬間功率消耗的情況,分析核心電路15所進行的操作。 因此,亟需發展能保護核心電路 15 的操作不被分析的相關技術。
本揭露係有關於一種電流平坦化電路、電流補償電路與其相關的控制方法。
根據本揭露之第一方面,提出一種電流平坦化電路。電流平坦化電路電連接於一核心節點,並包含:一參考電壓調整器與一電流補償電路。參考電壓調整器係產生一參考電壓,其中該參考電壓為恆定。電流補償電路電連接於該核心節點與該參考電壓調整器,其係根據該參考電壓以及與該核心節點對應之一核心電壓之間的一電壓差,產生一補償電流。
根據本揭露之第二方面,提出一種電流補償電路。電流補償電路電連接於一核心節點,其中該電流補償電路係包含:一電壓匹配電路以及一第一電流電路。電壓匹配電路係接收一參考電壓以及與該核心節點對應之一核心電壓,其中該電壓匹配電路的一輸出信號係隨著該參考電壓與該核心電壓間的一電壓差而改變。第一電流電路電連接於該核心節點與該電壓匹配電路,其中該第一電流電路係產生一補償電流。 根據本揭露之第三方面,提出一種應用於一電流平坦化電路的控制方法。控制方法包含以下步驟:產生一參考電壓;以及根據該參考電壓以及與該核心節點對應之一核心電壓間的一電壓差而產生一補償電流。其中該參考電壓係為恆定,且該補償電流係為該供應電流之一部分。
為了對本發明之上述及其他方面有更佳的瞭解,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下:
本揭露提出一種電流平坦化電路、一種電流補償電路,以及與其相關的控制方法。電流補償電路的使用,能使電流計所量測的電流變異量(deviation)維持相對穩定。
在本文中,為便於說明,將節點與節點上的電壓以相同的符號表示。例如,將接地電壓與接地電壓節點表示為 “Gnd”。
請參見第2圖,其係說明系統電路包含電流平坦化電路與核心電路之示意圖。系統電路20包含核心電路25與電流平坦化電路21,且系統電路20的功率接腳23電連接於提供供應電壓(Vsrc)的電壓源。電流計22與功率接腳23串接,並用於量測流經功率接腳23的供應電流(Ivdd),進而擷取核心電路25的操作。
電流平坦化電路21電連接於功率接腳23與核心電路25間。此處將電流平坦化電路21連接至功率接腳23的節點定義為供應電壓節點(Nvdd),以及將連接至核心電路25與電流平坦化電路21的節點定義為核心節點(Ncore)。其中,核心節點(Ncore)的電壓位準被定義為核心電壓(Vcore)。再者,核心電流(Icore)代表從核心節點(Ncore)流至核心電路25的電流,且核心電流(Icore)會隨著核心電路25的操作而改變。系統電路20可為系統單晶片(system-on-chip,簡稱為SOC)或是系統級封裝(system-on-package,簡稱為SOP),所以核心電流(Icore)通常無法被偵測而是偵測供應電流(Ivdd)。據此,本揭露提出多個能抑制供應電流(Ivdd)波動的實施例。
根據本揭露的一個實施例,電流平坦化電路21包含電流感測電路60與電流平衡電路40。電流感測電路60電連接於供應電壓節點(Nvdd)與核心節點(Ncore)。電流感測電路60可為一感測電阻Rs,流經電流感測電路60的電流則定義為感測電流(Is)。電流平衡電路40電連接於核心節點(Ncore)。
根據本揭露的構想,希望能使感測電流(Is)的電流值保持一致,且感測電流(Is)在大多數時候確實能保持一致。流經電流感測電路60的感測電流(Is)在核心節點(Ncore)分為兩個部分,一為核心電流(Icore),一為補償電流(Icmp)。因此,感測電流(Is)相當於(Icore)與補償電流(Icmp)的總和。基於此種加總關係,補償電流(Icmp)與核心電流(Icore)彼此為負相關,並能消除感測電流(Is)的波動。
流經功率接腳23的供應電流(Ivdd)在供應電壓節點(Nvdd)一分為二,即,感測電流(Is)與輔助電流(Iadd)。輔助電流(Iadd)不一定會產生。當輔助電流(Iadd)產生時,供應電流(Ivdd)相當於感測電流(Is)與輔助電流(Iadd)的加總。否則,供應電流(Ivdd)相當於感測電流(Is)。一般說來,輔助電流(Iadd)相對小於感測電流(Is)。
電流平衡電路40進一步包含彼此電連接的參考電壓調整器30與電流補償電路50。參考電壓調整器30提供參考電壓(Vref)至電流補償電路50,且將參考電壓(Vref)的電壓位準設計為恆定。
理論上,核心電壓(Vcore)可等於參考電壓(Vref)的倍數。為便於說明,此處假設核心電壓(Vcore)等於參考電壓(Vref)。電流平衡電路40基於核心電壓(Vcore)與參考電壓(Vref),動態地產生補償電流(Icmp)與輔助電流(Iadd)。一旦參考電壓(Vref)與核心電壓(Vcore)間存在電壓差,補償電流(Icmp)將產生變化,並能縮小該電壓差。
當核心電流(Icore)增加時,感測電流(Is)會隨著增加,連帶使感測電阻(Rs)兩端壓降增加,並使核心電壓(Vcore)減少。在此種情況下,參考電壓(Vref)將大於核心電壓(Vcore),且參考電壓(Vref)與核心電壓(Vcore)間的電壓差會使補償電流(Icmp)產生變化。亦即,補償電流(Icmp)將開始減少。隨著補償電流(Icmp)的減少,核心電壓(Vcore)將增加。其後,核心電壓(Vcore)將持續增加,直到核心電壓(Vcore)等於參考電壓(Vref)。據此,核心電壓(Vcore)可維持與參考電壓(Vref)大致相等。
承上,因為核心電壓(Vcore)的位準大致等於參考電壓(Vref)的緣故,可使感測電阻(Rs)兩端的壓降(即,(Vdd-Vcore))維持一致。依照歐姆定律,可以根據(Vdd-Vcore)/Rs計算出流經感測電阻(Rs)的感測電流(Is)。因為供應電壓(Vdd)、核心電壓(Vcore)與感測電組(Rs)的電阻值均維持一致的緣故,感測電流(Is)的波動可被減緩。
請參見第3圖,其係說明電流平坦化電路的操作如何使核心電壓保持一致之流程圖。首先,假設電流平坦化電路21與核心電路25處於一平衡狀態。當電流平坦化電路21與核心電路25處於平衡狀態時,核心電壓(Vcore)與參考電壓(Vref)相等,且流至核心電壓(Vcore)的感測電流(Is)保持一致(步驟S41)。電流感測電路60提供感測電流(Is)的一部分作為核心電流(Icore),並供應核心電流(Icore)至核心電路25(步驟S42)。
參考電壓調整器30持續產生參考電壓(Vref)(步驟S43)。在此同時,電流感測電路60根據對核心電壓(Vocre)的偵測結果而偵測感測電流(Is),且電流感測電路60將偵測到的核心電壓(Vcore)輸出至電流補償電路50(步驟S44)。從電流感測電路60接收核心電壓(Vcore)後,電流補償電路50判斷核心電壓(Vcore)是否改變(步驟S45)。若步驟S45的判斷結果為否定,則重複執行步驟S41。
若步驟S45的判斷結果為肯定,電流補償電路50調整補償電流(Icmp),其中作為感測電流(Is)之另一部分的補償電流(Icmp)係隨著核心電壓(Vcore)與參考電壓(Vref)間的電壓差而產生(步驟S47)。其後,核心電壓(Vcore)將基於補償電流(Icmp)的調整而改變(步驟S49)。此後,整個操作流程將重複執行。
如前所述,感測電流(Is)可分為兩個部分,核心電流(Icore)與補償電流(Icmp)。當核心電流(Icore)隨著核心電路25的操作而變化時,便以反向的方式調整補償電流(Icmp)。
以下分別說明參考電壓調整器與電流補償電路的不同實施例。下述的參考電壓調整器與電流補償電路可任意選擇並搭配使用。
請參見第4圖,其係參考電壓調整器的一個實施例之示意圖。參考電壓調整器30a從恆定電壓源32a接收恆定電壓(Vbg),並產生參考電壓(Vref)至參考電壓節點。舉例來說,恆定電壓源32a可為但不限於帶隙電壓(bandgap voltage)電路,並用於產生具有微小溫度係數(temperature coefficient)的帶隙電壓。在第4圖中,參考電壓調整器30a包含電壓提供電路301a、電壓轉電流電路303a、電流傳導電路305a以及電流轉電壓電路309c。
電壓提供電路301a包含來源操作放大器(OPs)。來源操作放大器(OPs)的反相輸入端點(-)從恆定電壓源32a接收恆定電壓(Vbg)。來源操作放大器(OPs)的非反相輸入端點(+)電連接於電壓轉電流電路303a。非反相輸入端點(+)與反相輸入端點(-)的電壓位準彼此相等,且來源操作放大器(Ops)的非反相輸入輸入端點(+)將準恆定電壓(Vbg’)傳送至電壓轉電流電路303a。來源操作放大器(OPs)的輸出端點電連接於電流傳導電路305a。來源操作放大器(OPs)對恆定電壓(Vbg)與準恆定電壓(Vbg’)之間的電壓差加以放大而產生輸出信號。恆定電壓(Vbg)與準恆定電壓(Vbg’)基本上彼此相等(Vbg=Vbg’)。
電壓轉電流電路303a包含第一電阻(R1),且電壓轉電流電路303電連接於電壓供應電路301與接地節點(Gnd)。如式(1)所示,來源電流(Isrc)可由恆定電壓(Vbg)與第一電阻(R1)所決定。 Is=Vbg’/R1=Vbg/R1……………………………………式(1)
第4圖的電流傳導電路305a包含PMOS電晶體(P)。PMOS電晶體(P)的閘極電連接於電壓提供電路301a的輸出端。PMOS電晶體(P)的源極電連接於電流轉電壓電路 309a。PMOS電晶體(P)的汲極電連接於電壓轉電流電路303a。
電流轉電壓電路309a包含第二電阻(R2)。如第4圖所示,第二電阻(R2)電連接於供應電壓節點(Vdd),且參考電流(Iref)流經第二電阻(R2)。根據參考電流(Iref),第二電阻R2兩端的壓降ΔVR2
可表示為式(2)。 ΔVR2
=Iref*R2=Vdd-Vref………………………………式(2)
PMOS電晶體(P)由來源操作放大器(OPs)的輸出信號(Vops)所控制。當PMOS電晶體(P)導通時,傳導電流(Icon)流經PMOS電晶體(P)。如第4圖所示,傳導電流(Icon)、參考電流(Iref)與來源電流(Isrc)共同形成一個電流路徑。因此,傳導電流(Icon)、來源電流(Isrc)與參考電流(Iref)的電流值彼此相等,亦即,Icon=Is=Iref。
由於來源電流(Isrc)與參考電流(Iref)彼此相等的緣故,式(2)的參考電流(Iref)可用來源電流(Isrc)代換。因此,式(2)可進一步推導為式(3)。 Vref=Vdd-Iref*R2=Vdd-Is*R2 =Vdd-(Vbg*R2)/R1…………………………………………式(3)
根據式(3),參考電壓(Vref)可由供應電壓(Vdd)、恆定電壓(Vbg)、電壓轉電流電路303a(第一電阻R1),以及電流轉電壓電路309a(第二電阻R2)得出,且供應電壓(Vdd)、恆定電壓(Vbg)、第一電阻R1,以及第二電阻R2的數值在設計與生產電壓參考調整器30a時均已確知。
請參見第5圖,其係參考電壓調整器的另一實施例之示意圖。參考電壓調整器30c從恆定電壓源32c接收恆定電壓(Vbg)並產生參考電壓(Vref)至電流補償電路(未繪式)。在第5圖中,參考電壓調整器30c包含電壓提供電路301c、電壓轉電流電路303c、電流傳導電路305c,以及電流轉電壓電路309c。電流傳導電路305c進一步包含第一電流鏡306a與第二電流鏡306b。
來源操作放大器301c與電壓轉電流電路303c的連接關係與操作方式均與第4圖相似,此處不詳述其細節。因此,第5圖的來源電流(Isrc)同樣可根據式(1)得出。
第一電流鏡306a包含第一PMOS電晶體(P1)與第二PMOS電晶體(P2)。第一PMOS電晶體(P1)與第二PMOS電晶體(P2)的閘極電連接於電壓提供電路301c的輸出端。第一PMOS電晶體(P1)與第二PMOS電晶體(P2)的源極均電連接於供應電壓節點(Vdd)。第一PMOS電晶體(P1)的汲極電連接於電壓轉電流電路303c,且第二PMOS電晶體(P2)的汲極電連接於第二電流鏡306b。
如第5圖所示,第一PMOS電晶體(P1)與第一電阻(R1)共同形成第一電流路徑,且第一鏡像輸入電流(Iin1)與來源電流(Isrc)均流經第一電流路徑。因此,第一鏡像輸入電流(Iin1)的電流值與來源電流(Isrc)的電流值相等。第一鏡像輸入電流(Iin1)流經第一PMOS電晶體(P1),且第一鏡像輸出電流(Iout1)流經第二PMOS電晶體(P2)。基於電流鏡的架構,第一鏡像輸入電流(Iin1)等於第一鏡像輸出電流(Iout1)。
第二電流鏡306b包含第一NMOS電晶體(N1)與第二NMOS電晶體(N2)。第一NMOS電晶體(N1)的閘極與第二NMOS電晶體(N2)的閘極電連接於第一電流鏡306a的輸出端。第一NMOS電晶體(N1)與第二NMOS電晶體(N2)的源極電連接於接地節點(Gnd)。第一NMOS電晶體(N1)的汲極電連接於第一電流鏡306a的輸出端,且第二NMOS電晶體(N2)的汲極電連接於電流轉電壓電路309c。
如第5圖所示,第二PMOS電晶體(P2)與第一NMOS電晶體(N1)共同形成第二電流路徑,且第一鏡像輸出(Iout1)與第二鏡像輸入電流(Iin2)均流經第二電流路徑。因此,第一鏡像輸出(Iout1)與第二鏡像輸入電流(Iin2)的電流值彼此相等。第二鏡像輸入電流(Iin2)流經第一NMOS電晶體(N1),且第二鏡像輸出電流(Iout2)流經第二NMOS電晶體(N2)。根據電流鏡的架構,第二鏡像輸入電流(Iin2)等於第二鏡像輸出電流(Iout2)。
電流轉電壓電路309c包含第二電阻(R2)。第4圖的電流轉電壓電路309a,以及第5圖的電流轉電壓電路309c,均連接於供應電壓節點(Vdd)與電流補償電路間,且電流轉電壓電路309a、309c的操作方式彼此相似。因為第4、5圖的第二電阻(R2)的連接關係與位置相似,第5圖的第二電阻(R2)兩端的壓降ΔVR2
,也可套用式(2)計算得出。
如第5圖所示,第二電阻(R2)與第二NMOS電晶體(N2)共同形成第三電流路徑,其中參考電流Iref與第二鏡像輸出電流(Iout2)均流經第三電流路徑。因此,參考電流Iref與第二鏡像輸出電流(Iout2)的電流值彼此相等。根據前述說明可以得知,來源電流(Isrc)、第一鏡像輸入電流(Iin1)、第一鏡像輸出電流(Iout1),第二鏡像輸入電流(Iin2),第二鏡像輸出電流(Iout2),以及參考電流(Iref)均假設為彼此相等。亦即,Isrc=Iin1=Iout=Iin2=Iout2=Iref。
然而,參考電壓(Vref)與恆定電壓(Vbg)之間的關係可自由定義而不需限定。是故,來源電流(Isrc)、第一鏡像輸入電流(Iin1)、第一鏡像輸出電流(Iout1)、第二鏡像輸入電流(Iin2)、第二鏡像輸出電流(Iout2),以及參考電流(Iref)間的電流轉換比率(current transfer ratio)可能不等於“1”。
因此,第一電流鏡306a與第二電流鏡306b的設計相當彈性,且其輸入電流(Iin1與Iin2)以及輸出電流(Iout1與Iout2)間的電流轉換比率不一定等於“1”。連帶的,第一鏡像輸入電流(Iin1)、第一鏡像輸出電流(Iout1)、第二鏡像輸入電流(Iin2)、第二鏡像輸出電流(Iout2),以及參考電流(Iref)可為來源電流(Isrc)的倍數。或者,參考電流(Iref)的電流值與來源電流(Isrc)的電流值成比例。關於電流轉換比率的設計變化,可以本案所屬技術領域中具有通常知識者任意代換或改變,此處不再詳述。
因為來源電流(Isrc)與參考電流(Iref)彼此相等的緣故,式(3)可以應用至第5圖的參考電壓(Vref)。由於供應電壓(Vdd)、恆定電壓(Vbg)、電壓轉電流電路303c(第一電阻R1)與電流轉電壓電路309a(第二電阻R2)都是在設計與製造電壓參考調整器30c時即已確定,參考電壓調整器30c所提供的參考電壓(Vref)將維持不變。
根據以上的實施例,參考電壓調整器30a, 30c內的電流傳導電路305a, 305c可用於橋接電壓轉電流電路303a, 303c與電流轉電壓電路309a, 309c。電流傳導電路305a, 305c將來源電流(Isrc)的預設的電流值傳送至電流轉電壓電路t 309a, 309c,進而讓電流轉電壓電路309a, 309c使用預設的電流值作為參考電流(Iref)的電流值。
換言之,電壓轉電流電路303a, 303c的設計將決定來源電流(Isrc)的電流值。來源電流(Isrc)的電流值提供至電流傳導電路305a, 305c,並據以決定傳導電流(Icon)的電流值。透過電流傳導電路305a, 305c的橋接,來源電流(Isrc)總是等於參考電流(Iref),且這些電流的電流值可維持在一個恆定的預設值。據此,電流轉電壓電路309c可以持續提供恆定電壓(即,參考電壓(Vref))至電流補償電路。
如第4、5圖所示,電流轉電壓電路309a、309c均設置於供應電壓節點(Vdd)與具有參考電壓(Vref)之參考電壓節點間,用以改善參考電壓調整器30a、30c的電源供應抑制比(power supply rejection ratio,簡稱為PSRR)。
因為參考電流(Iref)等於來源電流(Isrc)的緣故,當供應電壓(Vdd)發生干擾時,參考電流(Iref)仍相對保持穩定,亦即,Iref=Is=Vbg/R1。連帶地,參考電壓(Vref)可能會隨著供應電壓(Vdd)的變化而改變。當參考電壓(Vref)與供應電壓(Vdd)同時改變時,由參考電壓(Vref)決定的核心電壓(Vcore)也會隨著供應電壓(Vdd)的變化而改變。因為第二電阻(R2)連接在供應電壓節點(Vdd)與參考電壓節點(Vref)之間的緣故,來源電流(Isrc)較不會受到供應電壓(Vdd)的干擾。
根據本揭露的實施例,參考電壓調整器30持續接收恆定電壓(Vbg)並據以提供參考電壓(Vref)至電流補償電路50。電流補償電路50再利用參考電壓(Vref)作為核心電壓(Vcore)的比較基礎。基於參考電壓(Vref)與核心電壓(Vcore)的比較結果,電流補償電路50將動態調整補償電流(Icmp)的產生。以下說明電流補償電路50的操作。
請參見第6圖,其係電流補償電路的內部方塊之示意圖。電流補償電路50包含電壓匹配電路50a與第一電流電路50b。此外,電流補償電路50可進一步包含第二電流電路50c。第一電流電路50b與第二電流電路50c可分別由第一開關(sw1)與第二開關(sw2)導通或斷開。
電壓匹配電路50a電連接於核心節點(Ncore),且第一電流電路50b透過第一開關(sw1)的導通而電連接於核心節點(Ncore)。第二電流電路50c藉由第二開關(sw2)的導通而電連接於供應電壓節點(Nvdd)。與第一電流電路50b不同的是,電壓匹配電路50a並不會從核心節點(Ncore)導通電流至接地節點(Gnd),電壓匹配電路50a僅感測核心電壓(Vcore)。亦即,並無電流從核心節點(Ncore)導通至電壓匹配電路50a。
第一開關(sw1)與第二開關(sw2)可由核心電路(未繪式)控制而選擇性導通或斷開,且第一開關(sw1)與第二開關(sw2)可採用MOS電晶體實現。實際應用時,用於控制第一開關(sw1)與第二開關(sw2)之開關狀態的控制信號為彼此獨立,且這兩個開關(sw1與sw2)可同時或分別導通。用於控制相對應之開關的這兩個控制信號均可為隨機序列(random sequence)的控制信號或是一個維持在高位準的控制信號。為便於說明,本文假設兩個開關為同時導通的情形。
電壓匹配電路50a從參考電壓調整器30接收參考電壓(Vref),並從核心節點(Ncore)接收核心電壓(Vcore)。電壓匹配電路50a(Vopm)的輸出信號用於控制第一電流電路50b與第二電流電路50c,且電壓匹配電路50a(Vopm)的輸出信號係根據參考電壓(Vref)與核心電壓(Vcore)之間的電壓差產生。在本文中,以電壓形式表示電壓匹配電路50a分別從從參考電壓調整器30與核心節點(Ncore)擷取的信號,亦即,參考電壓(Vref)與核心電壓(Vcore)。實際應用時,由參考電壓調整器30與核心節點(Ncore)提供的信號亦可以電流表示。
根據電壓匹配電路50a的輸出信號(Vopm),第一電流電路50b與第二電流電路50c分別產生補償電流(Icmp)與輔助電流(Iadd)。輔助電流(Iadd)與補償電流(Icmp)成比例。補償電流(Icmp)輔助電流(Iadd)會在核心電流(Icore)減少時增加,反之亦然。
供應電流(Ivdd)在供應電壓節點(Nvdd)分為輔助電流(Iadd)與感測電流(Is)兩個部分,其中感測電流(Is)在核心節點(Ncore)進一步分為補償電流(Icmp)與核心電流(Icore)兩個部分。根據本揭露的實施例,感測電流(Is)較輔助電流(Iadd)大,且感測電流(Is)為供應電流(Ivdd)的主要部分。
表1所列為第2、6圖所定義的電流,在兩個時點(第一時點t1與第二時點t2)的改變。 表1
表1的第一列為核心電流(Icore)的變化。在第一時點(t1)與第二時點(t2)的核心電流分別表示為Icore(t1)與Icore(t2)。在兩個時點間的核心電流的變化量(ΔIcore),可以根據在第一時點(t1)與第二時點(t2)的核心電流(Icore)計算得出,亦即,ΔIcore=Icore(t2)-Icore(t1)。
表1的第二列為補償電流(Icmp)的變化。在第一時點(t1)與第二時點(t2)的補償電流分別表示為Icmp(t1)與Icmp(t2)。在兩個時點間的補償電流的變化量(ΔIcmp),可以根據第一時點(t1)與第二時點(t2)的補償電流(Icmp)計算得出,亦即,ΔIcmp=Icmp(t2)-Icmp(t1)。
表1的第三列為感測電流(Is)的變化。在第一時點 (t1)與第二時點(t2)的感測電流分別表示為Is(t1)與Is(t2)。在兩個時點間的感測電流的變化量(ΔIs),可以根據第一時點(t1)與第二時點(t2)的感測電流(Is)計算得出,亦即,ΔIs=Is(t2)-Is(t1)。
如前所述,感測電流(Is)等於核心電流(Icore)與補償電流(Icmp)的加總,亦即,Is=Icore+Icmp。因此,ΔIs=Is(t2)-Is(t1)可改寫為式(4)。 ΔIs=Is(t2)-Is(t1) =[Icore(t2)+Icmp(t2)]-[Icore(t1)+Icmp(t1)] =[Icore(t2)-Icore(t1)]+[Icmp(t2)+Icmp(t1)] =ΔIcore+ΔIcmp……………………………………………式(4)
理想狀況下,式(4)的加總結果會維持為“0”。實際應用時,式(4)的加總結果會因為一些極端情形而不等於 “0”,且式(4)的加總結果可能為正值或為負值。當核心電流(Icore)在短暫的瞬間顯著增加或顯著減少時,便可能發生這些極端情形。
當核心電流(Icore)在短暫的瞬間顯著增加時,因為補償電流(Icmp)減少速度較慢的緣故,導致補償電流(Icmp)減少的速度跟不上核心電流(Icore)增加的速度。連帶的,式(4)的加總結果為一正值,這代表當核心電流(Icore)在短暫的瞬間顯著增加時,感測電流(Is)可能會增加。
當核心電流(Icore)在短暫的瞬間顯著減少時,因為補償電流(Icmp)增加速度較慢的緣故,導致補償電流(Icmp)增加的速度跟不上核心電流(Icore)減少的速度。連帶的,式(4)的加總結果為一負值,這代表當核心電流(Icore)在短暫的瞬間顯著減少時,感測電流(Is)可能會減少。
換言之,在極端的情況下,感測電流(Is)的變化可能與核心電流(Icore)的變化呈現正相關的情況。為進一步減少感測電流(Is)與核心電流(Icore)在此類極端情況下的關聯性,本揭露進一步設置會在第二開關(sw2)導通時,提供輔助電流(Iadd)的第二電流電路50c,其中。輔助電流(Iadd)的產生可以調整,且輔助電流(Iadd)小於補償電流(Icmp)。
表1的第四列為輔助電流(Iadd)的改變。在第一時點 (t1)與第二時點(t2)的輔助電流分別表示為Iadd(t1)與Iadd(t2)。 輔助電流在這兩個時點間的改變量(ΔIadd),可根據在第一時點(t1)與第二時點(t2)的輔助電流(Iadd)計算得出,亦即,ΔIadd=Iadd(t2)-Iadd(t1)。根據本揭露的實施例,在這兩個時點間的輔助電流改變量(ΔIadd),小於補償電流在這兩個時點間的改變量(ΔIcmp),亦即,ΔIadd<ΔIcmp。
表1的第五列為供應電流(Ivdd)的改變。在第一時點 (t1)與第二時點(t2)的供應電流分別表示為Ivdd(t1)與Ivdd(t2)。供應電流在這兩個時點間的改變量(ΔIvdd)可根據在第一時點(t1)與第二時點Ivdd(t2)的供應電流(Ivdd)計算得出,亦即,ΔIvdd=Ivdd(t2)-Ivdd(t1)。因為供應電流(Ivdd)相當於感測電流(Is)與輔助電流(Iadd)的總和(亦即,Ivdd=Is+Iadd))的緣故,ΔIvdd=Ivdd(t2)-Ivdd(t1)可改寫為式(5)。 ΔIvdd=Ivdd(t2)-Ivdd(t1) =[Is(t2)+Iadd(t2)]-[Is(t1)+Iadd(t1)] =[Is(t2)-Is(t1)]+[Iadd(t2)-Iadd(t1)] =ΔIs+ΔIadd……………………………………………….式(5)
根據式(5),流經功率接腳23之供應電流(Ivdd)的改變量(ΔIvdd),取決於感測電流的改變量(ΔIs)以及輔助電流的改變量(ΔIadd)。根據式(4),可將式(5)進一步改寫為式(6)。 ΔIvdd=ΔIs+ΔIadd =(ΔIcore+ΔIcmp)+ΔIadd……………………………………式(6)
根據式(6),供應電流的改變量(ΔIvdd)共包含三個部分,核心電流的改變量(ΔIcore)、補償電流的改變量(ΔIcmp),以及輔助電流的改變量(ΔIadd)。根據式(6),當核心電流產生變化(產生ΔIcore)時,補償電流的改變量(ΔIcmp)與輔助電流的改變量(ΔIadd)可用於調整並減少供應電流的改變量(ΔIvdd),亦即,ΔIvdd≒0。因為補償電流(Icmp)與輔助電流(Iadd)均與核心電流(Icore)負相關的緣故,供應電流(Ivdd)的波動可被抑制。
簡言之,由第一電流電路50b產生的補償電流 (Icmp)可視為提供第一階段的波動抑制功能,且由第二電流電路50c產生的輔助電流(Iadd)可視為提供第二階段的波動抑制功能。再者,第一開關(sw1)與第二開關(sw2)可隨著彼此獨立的控制信號而選擇性導通或斷開,進而使電流計22量測到的供應電流(Ivdd)更難被預測。
當第一開關(sw1)導通時,第一電流電路50b將產生補償電流(Icmp),此時感測電流(Is)包含核心電流(Icore)與補償電流(Icmp)。當第二開關(sw2)導通時,第二電流電路50c產生輔助電流(Iadd),此時供應電流(Ivdd)將包含感測電流(Is)與與輔助電流(Iadd)。
在這些電流中,感測電流(Is)的一致性較核心電流(Icore)的一致性更高,且供應電流(Ivdd)主要部分為感測電流(Is),並可搭配輔助電流(Iadd)進行微幅調整。與感測電流(Is)相較,輔助電流(Idd)能使供應電流(Ivdd)在暫態響應的波動得以緩解。如第2圖所示,電流計22量測的是供應電流(Ivdd)而非核心電流(Icore)。根據本揭露的構想,供應電流(Ivdd)較核心電流(Icore)更能保持一致,因此,電流計22對供應電流(Ivdd)的量測並不會揭露核心電路25的操作。
請參見第7圖,其係說明電流補償電路的操作之流程圖。首先,電壓匹配電路50a分別接收核心電壓(Vcore)(步驟 S471)與參考電壓(Vref)(步驟S472)。其後,電壓匹配電路50a根據參考電壓(Vref)與核心電壓(Vcore)之間的電壓差,產生輸出信號(Vopm)(步驟S473)。虛線所框選的步驟S471、S472與S473代表電壓匹配電路50a的操作。
第一電流電路50b根據電壓匹配電路50a的輸出信號(Vopm)而產生並調整補償電流(Icmp)(步驟S474)。補償電流(Icmp)的改變會影響核心電壓(Vcore)。連帶的,核心電壓(Vcore)產生變化,並趨近於參考電壓(Vref)(步驟S477)。當第二開關(sw2)導通時,第二電流電路50c產生輔助電流(Iadd)(步驟S479)。第7圖所示的操作流程會持續進行,直到核心電壓(Vcore)與參考電壓(Vref)相等為止。
請參見第8圖,其係電流補償電路的一個實施例之示意圖。電流補償電路51包含電壓匹配電路51a、第一電流電路51b與第二電流電路51c。
電壓匹配電路51a包含匹配操作放大器(OPm’)。匹配操作放大器(OPm’)具有反相輸入端點(-)、非反相輸入端點(+)與輸出端點。匹配操作放大器(OPm’)的反相輸入端點(-)從參考電壓調整器30接收參考電壓(Vref),且匹配操作放大器(OPm’)的非反相輸入端點(+)電連接於核心節點(Ncore)與第一電流電路51b。匹配操作放大器51a的輸出端點電連接於第一電流電路51b與第二電流電路51c。
第一電流電路51b包含補償電晶體(Mb1’)(例如,第三NMOS電晶體);第二電流電路51c包含輔助電晶體(Mb2’)(例如,第四NMOS電晶體)。在設計電路時,輔助電晶體(Mb2’)的尺寸通常會為較補償電晶體(Mb1’)的尺寸更小。基於電晶體之間的尺寸關係,流經輔助電晶體(Mb2’)的輔助電流(Iadd’)會小於流經補償電晶體(Mb1’)的補償電流(Icmp’)。補償電晶體(Mb1’)與輔助電晶體(Mb2’)的控制端共同電連接於匹配操作放大器(OPm’)的輸出端點。因此,補償電晶體(Mb1’)與輔助電晶體(Mb2’)的導通會由匹配操作放大器(OPm’)的輸出信號(Vopm’)決定。
當匹配操作放大器(OPm’)的輸出信號(Vopm’)大於補償電晶體(Mb1’)與輔助電晶體(Mb2’)的臨限電壓時,補償電晶體(Mb1’)與輔助電晶體(Mb2’)將導通,並因而產生補償電流(Icmp’)與輔助電流(Iadd)。補償電流(Icmp’)從核心節點(Ncore)經由補償電晶體(Mb1’)流至接地節點(Gnd),輔助電流 (Iadd’)從供應電壓節點(Nvdd)經由輔助電晶體(Mb2’)流至接地節點(Gnd)。
若輔助電晶體(Mb2’)的尺寸小於補償電晶體(Mb1’)的尺寸,則輔助電晶體(Mb2)的導通速度較補償電晶體 (Mb1)的導通速度快。換言之,輔助電流(Iadd’)較補償電流 (Icmp’)更快產生。
第9圖,其係電流補償電路的另一實施例之示意圖。 電流補償電路53包含電壓匹配電路53a、第一電流電路53b與第二電流電路53c。
電壓匹配電路53a包含匹配操作放大器(OPm”)。 匹配操作放大器(OPm”)具有從參考電壓調整器30接收參考電壓(Vref)的非反相輸入端點(+)、電連接於核心節點(Ncore)與第一電流電路53b的反相輸入端點(-),以及電連接於第一電流電路53b與第二電流電路53c的輸出端點。
第一電流電路53b包含補償電晶體(Mb1”)(例如,第三PMOS電晶體);第二電流電路53c包含輔助電晶體(Mb2”) (例如,第四PMOS電晶體)。輔助電晶體(Mb2”)的尺寸通常小於補償電晶體(Mb1”)的尺寸。根據電晶體的尺寸關係,流經輔助電晶體(Mb2”)的輔助電流(Iadd”)會小於流經補償電晶體(Mb1”)的補償電流(Icmp”)。補償電晶體(Mb1”)與輔助電晶體(Mb2”)的控制端共同電連接於匹配操作放大器(OPm”)的輸出端點。
當核心電壓(Vcore)與參考電壓(Vref)間存在壓差,導致匹配操作放大器(OPm”)的輸出信號(Vopm”)大於補償電晶體(Mb1”)與輔助電晶體(Mb2”)的臨限電壓時,補償電晶體 (Mb1”)與輔助電晶體(Mb2”)將因此而導通,並分別產生補償電流(Icmp’)與輔助電流(Iadd”)。補償電流(Icmp”) 從核心節點(Ncore)經由補償電晶體(Mb1”)流至接地節點(Gnd),且輔助電流(Iadd”)從供應電壓節點(Vdd)經由輔助電晶體(Mb2”)流至接地節點(Gnd)。若輔助電晶體(Mb2”)的尺寸小於補償電晶體(Mb1”)的尺寸,輔助電晶體(Mb2”)的導通速度會比補償電晶體(Mb1”)的導通速度更快。也就是說,輔助電流(Iadd”)的產生會較補償電流(Icmp”)的產生更快。
本揭露提出的電流平坦化電路包含電流感測電路、電流補償電路與參考電壓調整器。參考電壓調整器提供參考電壓 (Vref)至電流補償電路。隨著流至核心電路的核心電流(Icore)的變化,由電流補償電路產生的補償電流(Icmp)也會跟著改變。一般說來,電流補償電流(Icmp)可使參考電壓(Vref)維持等於核心電壓(Vcore)。連帶的,流經電流感測電路的感測電流(Is)可以保持一致。如前所述,將輔助電流(Iadd)納入後,供應電流(Ivdd)的一致性更高。
綜上所述,雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧晶片
11、22‧‧‧電流計
15、25‧‧‧核心電路
21‧‧‧電流平坦化電路
23‧‧‧功率接腳
40‧‧‧電流平衡電路
30、30a、30c‧‧‧參考電壓調整器
50、51、53‧‧‧電流補償電路
60‧‧‧電流感測電路
20‧‧‧系統電路
S41、S42、S43、S44、S45、S47、S49、S471、S472、S473、S474、S477、S479‧‧‧步驟
32a、32c‧‧‧恆定電壓源
301a、301c‧‧‧電壓提供電路
303a、303c‧‧‧電壓轉電流電路
305a、305c‧‧‧電流傳導電路
309a、309c‧‧‧電流轉電壓電路
306a‧‧‧第一電流鏡
306b‧‧‧第二電流鏡
50a、51a、53a‧‧‧電壓匹配電路
50b、51b、42b‧‧‧第一電流電路
50c、51c、53c‧‧‧第二電流電路
11、22‧‧‧電流計
15、25‧‧‧核心電路
21‧‧‧電流平坦化電路
23‧‧‧功率接腳
40‧‧‧電流平衡電路
30、30a、30c‧‧‧參考電壓調整器
50、51、53‧‧‧電流補償電路
60‧‧‧電流感測電路
20‧‧‧系統電路
S41、S42、S43、S44、S45、S47、S49、S471、S472、S473、S474、S477、S479‧‧‧步驟
32a、32c‧‧‧恆定電壓源
301a、301c‧‧‧電壓提供電路
303a、303c‧‧‧電壓轉電流電路
305a、305c‧‧‧電流傳導電路
309a、309c‧‧‧電流轉電壓電路
306a‧‧‧第一電流鏡
306b‧‧‧第二電流鏡
50a、51a、53a‧‧‧電壓匹配電路
50b、51b、42b‧‧‧第一電流電路
50c、51c、53c‧‧‧第二電流電路
第1圖,其係透過在電壓源與晶片間加入的電流計,進而偵測核心電路的操作之示意圖。 第2圖,其係說明系統電路包含電流平坦化電路與核心電路之示意圖。 第3圖,其係說明電流平坦化電路的操作如何使核心電壓保持一致之流程圖。 第4圖,其係參考電壓調整器的一個實施例之示意圖。 第5圖,其係參考電壓調整器的另一實施例之示意圖。 第6圖,其係電流補償電路的內部方塊之示意圖。 第7圖,其係說明電流補償電路的操作之流程圖。 第8圖,其係電流補償電路的一個實施例之示意圖。 第9圖,其係電流補償電路的另一實施例之示意圖。
Claims (10)
- 一種電流平坦化電路,電連接於一核心節點,包含: 一參考電壓調整器,其係產生一參考電壓,其中該參考電壓為恆定;以及 一電流補償電路,電連接於該核心節點與該參考電壓調整器,其係根據該參考電壓以及與該核心節點對應之一核心電壓之間的一電壓差而產生一補償電流。
- 如申請專利範圍第1項所述之電流平坦化電路,其係補償一核心電流,其中該電流平坦化電路更包含: 一電流感測電路,在一供應電壓節點與該核心節點間傳導一感測電流,其中該電流感測電路係隨著該感測電流的改變而調整該核心電壓,且該感測電流等於該核心電流與該補償電流的總和。
- 如申請專利範圍第1項所述之電流平坦化電路,其中該參考電壓調整器係包含: 一電壓提供電路,其係接收一恆定電壓; 一電壓轉電流電路,電連接於該電壓提供電路,其係根據該恆定電壓而產生一來源電流; 一電流轉電壓電路,其係接收一供應電壓並根據該供應電壓與一參考電流而產生該參考電壓,其中該參考電流的電流值與該來源電流的電流值成比例;以及 一電流傳導電路,電連接於該電壓提供電路、該電壓轉電流電路與該電流轉電壓電路,其中該電流傳導電路係根據該來源電流而提供該參考電流。
- 如申請專利範圍第1項所述之電流平坦化電路,其中該電流補償電路係包含: 一電壓匹配電路,其係接收該參考電壓與該核心電壓,其中該電壓匹配電路的一輸出信號隨著該參考電壓與該核心電壓間的一電壓差而改變;以及 一第一電流電路,電連接於該核心節點與該電壓匹配電路,其中該第一電流電路係產生該補償電流。
- 一種電流補償電路,電連接於一核心節點,其中該電流補償電路係包含: 一電壓匹配電路,其係接收一參考電壓以及與該核心節點對應之一核心電壓,其中該電壓匹配電路的一輸出信號係隨著該參考電壓與該核心電壓間的一電壓差而改變;以及 一第一電流電路,電連接於該核心節點與該電壓匹配電路,其中該第一電流電路係產生一補償電流,其中當該核心電壓等於該參考電壓時,該補償電流趨於穩定。
- 如申請專利範圍第1項所述之電流平坦化電路或第5項所述之電流補償電路,其中該電流補償電路係補償一核心電流,且該核心電流與該補償電流的總和係保持一致。
- 如申請專利範圍第1項所述之電流平坦化電路或第5項所述之電流補償電路,其中該電流補償電路更包含: 一第二電流電路,電連接於該電壓匹配電路,其係根據該電壓匹配電路的該輸出信號而產生一輔助電流, 其中該輔助電流與該補償電流成比例。
- 如申請專利範圍第7項所述之電流平坦化電路或電流補償電路,其中該第二電流電路係根據一控制信號而隨機導通或斷開該輔助電流。
- 如申請專利範圍第1項所述之電流平坦化電路或第5項所述之電流補償電路,其中該電壓匹配電路係包含一匹配操作放大器,其中, 該匹配操作放大器的一第一輸入端點係自一參考電壓調整器接收該參考電壓; 該匹配操作放大器的一第二輸入端點係電連接於該核心節點與該第一電流電路;以及 該匹配操作放大器的一輸出端點係電連接於該第一電流電路。
- 一種控制方法,應用於一電流平坦化電路,其中該控制方法係包含以下步驟: 產生一參考電壓,其中該參考電壓係為恆定;以及 根據該參考電壓以及與該核心節點對應之一核心電壓間的一電壓差而產生一補償電流,其中該補償電流係為一供應電流之一部分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106104808A TWI646796B (zh) | 2017-02-14 | 2017-02-14 | 電流平坦化電路、電流補償電路與其相關的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106104808A TWI646796B (zh) | 2017-02-14 | 2017-02-14 | 電流平坦化電路、電流補償電路與其相關的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201830899A true TW201830899A (zh) | 2018-08-16 |
TWI646796B TWI646796B (zh) | 2019-01-01 |
Family
ID=63960636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106104808A TWI646796B (zh) | 2017-02-14 | 2017-02-14 | 電流平坦化電路、電流補償電路與其相關的控制方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI646796B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112947656A (zh) * | 2021-01-27 | 2021-06-11 | 浙江大学 | 具有动态优化电源抑制比的低静态电流无片外电容ldo |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003275274A1 (en) * | 2003-09-23 | 2005-05-11 | Semiconductor Components Industries L.L.C. | Negative current compensation method and circuit |
US7716502B2 (en) * | 2005-08-24 | 2010-05-11 | Radu Muresan | Current flattening and current sensing methods and devices |
US7456678B2 (en) * | 2006-10-10 | 2008-11-25 | Atmel Corporation | Apparatus and method for providing a temperature compensated reference current |
JP5554134B2 (ja) * | 2010-04-27 | 2014-07-23 | ローム株式会社 | 電流生成回路およびそれを用いた基準電圧回路 |
US20130043949A1 (en) * | 2011-08-17 | 2013-02-21 | Pierre Andre Genest | Method of forming a circuit having a voltage reference and structure therefor |
-
2017
- 2017-02-14 TW TW106104808A patent/TWI646796B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112947656A (zh) * | 2021-01-27 | 2021-06-11 | 浙江大学 | 具有动态优化电源抑制比的低静态电流无片外电容ldo |
Also Published As
Publication number | Publication date |
---|---|
TWI646796B (zh) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100608112B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법 | |
US7127368B2 (en) | On-chip temperature sensor for low voltage operation | |
US7893671B2 (en) | Regulator with improved load regulation | |
KR100780771B1 (ko) | 밴드-갭 기준 전압 발생 장치 | |
JP4937865B2 (ja) | 定電圧回路 | |
KR101243473B1 (ko) | 분압 회로 및 자기 센서 회로 | |
KR100888483B1 (ko) | 공정 변동을 보상하는 기준 바이어스 회로 | |
US10042380B1 (en) | Current flattening circuit, current compensation circuit and associated control method | |
KR101917187B1 (ko) | 기준전압 발생기 | |
KR20070115143A (ko) | 반도체 소자 | |
EP2454643A1 (en) | Low-dropout regulator | |
KR100816150B1 (ko) | 온도 감지 장치 | |
KR100766379B1 (ko) | 반도체 메모리 장치의 온도 감지 회로 | |
US9568929B2 (en) | Bandgap reference circuit with beta-compensation | |
KR100694985B1 (ko) | 저전압용 밴드 갭 기준 회로와 이를 포함하는 반도체 장치 | |
TWI646796B (zh) | 電流平坦化電路、電流補償電路與其相關的控制方法 | |
JP5981890B2 (ja) | ホール素子駆動回路 | |
JP5889586B2 (ja) | 基準電流生成回路、基準電圧生成回路、及び温度検出回路 | |
CN108415498B (zh) | 电流平坦化电路、电流补偿电路与其相关的控制方法 | |
KR100728572B1 (ko) | 반도체 메모리 장치 | |
US20200304085A1 (en) | Fully differential operational amplifier common mode current sensing feedback | |
JP2014026680A (ja) | 電流補償回路及び半導体記憶装置。 | |
JP5876807B2 (ja) | 低ドロップアウト電圧レギュレータ回路 | |
KR100702771B1 (ko) | 안정적인 내부 전압을 발생하는 반도체 메모리 장치의 내부전압 발생 회로 | |
JP2020087250A (ja) | 過熱保護回路及び半導体装置 |