TW201830614A - 三維整合之散熱增益型半導體組體及其製作方法 - Google Patents

三維整合之散熱增益型半導體組體及其製作方法 Download PDF

Info

Publication number
TW201830614A
TW201830614A TW106103420A TW106103420A TW201830614A TW 201830614 A TW201830614 A TW 201830614A TW 106103420 A TW106103420 A TW 106103420A TW 106103420 A TW106103420 A TW 106103420A TW 201830614 A TW201830614 A TW 201830614A
Authority
TW
Taiwan
Prior art keywords
routing circuit
face
assembly
routing
metal plate
Prior art date
Application number
TW106103420A
Other languages
English (en)
Other versions
TWI626719B (zh
Inventor
文強 林
王家忠
Original Assignee
鈺橋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺橋半導體股份有限公司 filed Critical 鈺橋半導體股份有限公司
Priority to TW106103420A priority Critical patent/TWI626719B/zh
Application granted granted Critical
Publication of TWI626719B publication Critical patent/TWI626719B/zh
Publication of TW201830614A publication Critical patent/TW201830614A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明之三維整合半導體組體包含有藉由接合線相互電性耦接之面朝面半導體次組體及散熱座。該面朝面半導體次組體包括頂部及底部裝置，其分別組接於第一路由電路之相反兩側上，而該散熱座包括金屬板及位於金屬板上之第二路由電路。該面朝面半導體次組體設置於散熱座中第二路由電路之貫穿開口中，且接合線提供第一及第二路由電路間之電性連接，以將面朝面地組裝於次組體中之裝置互連至散熱座之端子墊。

Description

三維整合之散熱增益型半導體組體及其製作方法
本發明是關於一種半導體組體及其製作方法，尤指一種三維整合之散熱增益型半導體組體，其藉由接合線，將面朝面半導體次組體電性連接至散熱座。
多媒體裝置之市場趨勢係傾向於更迅速且更薄型化之設計需求。其中一種方法是以面朝面(face-to-face)方式以互連兩裝置，俾使兩裝置間具有最短的路由距離。由於疊置之裝置間可直接相互傳輸，以降低延遲，故可大幅改善組體之信號完整度，並節省額外的耗能。因此，面朝面半導體組體可展現三維積體電路堆疊(3D IC stacking)幾乎所有之優點，且無需於堆疊晶片中形成成本高昂之矽穿孔(Through-Silicon Via)。然而，由於半導體裝置易於高操作溫度下發生效能劣化現象，因此若面朝面的堆疊式晶片未進行適當散熱，則會使裝置的熱環境變差，導致操作時可能出現立即失效的問題。
此外，美國專利案號8,008,121、8,519,537及8,558,395揭露各種具有中介層之組體結構，其係將中介層設於面朝面設置之晶片間。雖然其無需於堆疊晶片中形成矽穿孔(TSV)，但中介層中用於提供晶片間電性路由之矽穿孔會導致製程複雜、生產良率低及高成本。
為了上述理由及以下所述之其他理由，目前亟需發展一種新式的半導體組體，以達到高封裝密度、較佳信號完整度及高散熱性之要求。
本發明之目的係提供一種三維整合之半導體組體，其將面朝面半導體次組體電性連接至散熱座，並使該次組體與散熱座熱性導通。該散熱座包括一金屬板及一路由電路。該金屬板提供該次組體散熱途徑，而路由電路則藉由複數接合線以提供次組體電性扇出路由，因而有效改善組體之熱性及電性效能。
依據上述及其他目的，本發明提供一種半導體組體，其藉由接合線，使面朝面半導體次組體電性連接至散熱座。該面朝面半導體次組體包括一第一裝置、一第二裝置及一第一路由電路。該散熱座包括一金屬板及一第二路由電路。於一較佳實施例中，該第一裝置與金屬板熱性導通，並藉由第一路由電路與第二裝置相互隔開，且透過第一路由電路與第二裝置面朝面地電性連接；第一路由電路對第一裝置及第二裝置提供初級的扇出路由及最短的互連距離；第二路由電路設置於金屬板上，並側向環繞該次組體，且提供進一步的扇出路由；接合線接至該次組體及該散熱座，以電性連接第一路由電路及第二路由電路。
於另一態樣中，本發明提供一種半導體組體，其包含：一面朝面半導體次組體，其包括一第一裝置、一第二裝置及一第一路由電路，其中該第一裝置電性耦接至該第一路由電路之一第一表面，而該第二裝置電性耦接至該第一路由電路之一相反第二表面；一散熱座，其包括一金屬板及一第二路由電路，該第二路由電路設置於該金屬板之一表面上，其中該第二路由電路具有一貫穿開口，且該面朝面半導體次組體設置於該貫穿開口內，並使該第一裝置貼附至該散熱座，且該第一路由電路之該第二表面與該第二路由電路之一外表面朝同一方向；以及複數接合線，其藉由該第一路由電路及該第二路由電路，將該面朝面半導體次組體電性耦接至該散熱座。
於再一態樣中，本發明提供一種半導體組體之製作方法，其包括下述步驟：提供一面朝面半導體次組體，其包括一第一裝置、一第二裝置及一第一路由電路，其中該第一裝置電性耦接至該第一路由電路之一第一表面，而該第二裝置電性耦接至該第一路由電路之一相反第二表面；提供一散熱座，其包括一金屬板及一第二路由電路，該第二路由電路設置於該金屬板之一表面上且具有一貫穿開口；將該面朝面半導體次組體設置於該第二路由電路之該貫穿開口中；以及提供複數接合線，其電性耦接該面朝面半導體次組體及該散熱座。
除非特別描述或步驟間使用”接著”字詞，或者是必須依序發生之步驟，上述步驟之順序並無限制於以上所列，且可根據所需設計而變化或重新安排。
本發明之半導體組體及其製作方法具有許多優點。舉例來說，將第一裝置及第二裝置面朝面地電性耦接至第一路由電路之相反兩側，可提供第一裝置與第二裝置間之最短互連距離。將接合線接至該次組體及該散熱座之作法，可提供可靠的連接通道，以將組裝於次組體中之裝置互連至散熱座之端子墊。
本發明之上述及其他特徵與優點可藉由下述較佳實施例之詳細敘述更加清楚明瞭。
在下文中，將提供一實施例以詳細說明本發明之實施態樣。本發明之優點以及功效將藉由本發明所揭露之內容而更為顯著。在此說明所附之圖式係簡化過且做為例示用。圖式中所示之元件數量、形狀及尺寸可依據實際情況而進行修改，且元件的配置可能更為複雜。本發明中也可進行其他方面之實踐或應用，且不偏離本發明所定義之精神及範疇之條件下，可進行各種變化以及調整。
[實施例1]
圖1-13為本發明第一實施態樣中，一種半導體組體之製作方法圖，其包括一第一路由電路21、一第一裝置22、一模封材25、一第二裝置27、一散熱座30及接合線41、43。
圖1為犧牲載板10上形成路由線212之剖視圖。該犧牲載板10通常由銅、鋁、鐵、鎳、錫、不鏽鋼、矽或其他金屬或合金製成，但亦可使用任何其他導電或非導電材料製成。於本實施態樣中，該犧牲載板10係由含鐵材料所製成。路由線212通常由銅所製成，且可經由各種技術進行圖案化沉積，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合，或者藉由薄膜沉積而後進行金屬圖案化步驟而形成。就具導電性之犧牲載板10而言，一般是藉由金屬電鍍方式沉積，以形成路由線212。金屬圖案化技術包括濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出路由線212。
圖2為具有介電層215及盲孔216之剖視圖，其中介電層215位於犧牲載板10及路由線212上，而盲孔216於介電層215中。介電層215一般可藉由層壓或塗佈方式沉積而成，並接觸犧牲載板10及路由線212，且介電層215係由上方覆蓋並側向延伸於犧牲載板10及路由線212上。介電層215通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。於沉積介電層215後，可藉由各種技術形成盲孔216，如雷射鑽孔、電漿蝕刻、及微影技術，且通常具有50微米之直徑。可使用脈衝雷射提高雷射鑽孔效能。或者，可使用掃描雷射光束，並搭配金屬光罩。盲孔216係延伸穿過介電層215，並對準路由線212之選定部位。
參考圖3，藉由金屬沉積及金屬圖案化製程形成第一導線217於介電層215上。第一導線217自路由線212朝上延伸，並填滿盲孔216，以形成直接接觸路由線212之金屬化盲孔218，同時側向延伸於介電層215上。因此，第一導線217可提供X及Y方向的水平信號路由以及穿過盲孔216的垂直路由，以作為路由線212的電性連接。
第一導線217可藉由各種技術沉積為單層或多層，如電鍍、無電電鍍、蒸鍍、濺鍍或其組合。舉例來說，首先藉由將該結構浸入活化劑溶液中，使介電層215與無電鍍銅產生觸媒反應，接著以無電電鍍方式被覆一薄銅層作為晶種層，然後以電鍍方式將所需厚度之第二銅層形成於晶種層上。或者，於晶種層上沉積電鍍銅層前，該晶種層可藉由濺鍍方式形成如鈦/銅之晶種層薄膜。一旦達到所需之厚度，即可使用各種技術圖案化被覆層，以形成第一導線217，如濕蝕刻、電化學蝕刻、雷射輔助蝕刻及其組合，並使用蝕刻光罩(圖未示)，以定義出第一導線217。
此階段已完成於犧牲載板10上形成第一路由電路21之製程。於此圖中，第一路由電路21為多層增層電路，其包括路由線212、介電層215及第一導線217。
圖4為第一裝置22電性耦接至第一路由電路21之剖視圖。第一裝置22可藉由熱壓、迴焊、或熱超音波接合技術，經由第一凸塊223電性耦接至第一路由電路21之第一導線217，其中第一凸塊223接觸第一裝置22及第一路由電路21。於此實施態樣中，該第一裝置22繪示成半導體晶片。
圖5為形成模封材25於第一路由電路21上及第一裝置22周圍之剖視圖，其中該模封材25可藉由如樹脂-玻璃層壓、樹脂-玻璃塗佈或模製(molding)方式形成。該模封材25是由上方覆蓋第一路由電路21，且環繞、同形披覆並覆蓋第一裝置22之側壁。或者，也可省略形成該模封材25之步驟。
圖6為移除犧牲載板10之剖視圖。犧牲載板10可藉由各種方式移除，以由下方顯露第一路由電路21，如使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕式化學蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行化學蝕刻。於此實施態樣中，由含鐵材料所製成之犧牲載板10可藉由化學蝕刻溶液移除，其中化學蝕刻溶液於銅與鐵間具有選擇性，以避免移除犧牲載板10時導致銅路由線212遭蝕刻。
圖7為第二裝置27電性耦接至第一路由電路21之剖視圖。第二裝置27可藉由熱壓、迴焊、或熱超音波接合技術，經由第二凸塊273電性耦接至第一路由電路21之路由線212，其中第二凸塊273接觸第二裝置27及第一路由電路21。於此實施態樣中，該第二裝置27繪示成半導體晶片。然而，於某些實例中 ，該第二裝置27亦可為已封裝裝置或被動元件。
此階段已完成面朝面半導體次組體20之製作，其包括一第一路由電路21、一第一裝置22、一模封材25及一第二裝置27。第一裝置22及第二裝置27分別電性耦接至第一路由電路21之第一表面201及第二表面202，且該模封材25設置於第一表面201上，並環繞第一裝置22。
圖8為具有一金屬板321、金屬柱323、324、及一凸出座325之結構剖視圖。金屬板321、金屬柱323、324及凸出座325通常為一體成型，且可由銅、鋁、不鏽鋼、或其他金屬或合金材料製成。於此實施態樣中，金屬板321、金屬柱323、324及凸出座325之材料為銅。金屬柱323、324及凸出座325由金屬板321之一表面凸出，且通常是藉由微影及濕式蝕刻製程形成。
圖9至10為利用接合膜341將路由基板351層壓至金屬板321上之製程剖視圖。在此，將金屬柱323、324及凸出座325插入路由基板351之穿孔352及接合膜341之開孔342，以進行層壓製程。該些開孔342及穿孔352通常是分別藉由雷射切割貫穿接合膜341及路由基板351而形成，其也可藉由如沖壓或機械鑽孔知其他方式而形成。該接合膜341可由多種有機或無機之電絕緣材料所形成之各種介電膜或預浸料(prepregs)所構成。於此圖中，該路由基板351為一層板，其包括一絕緣層353、第二導線354、第三導線355及金屬化穿孔356。絕緣層353通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。第二導線354及第三導線355設置於絕緣層353之相反兩側上。金屬化穿孔356延伸穿過絕緣層353，並電性耦接至第二導線354及第三導線355。
於熱及壓力下，金屬板321與路由基板351間之接合膜341會呈熔融態，並流入金屬柱323、324與路由基板351間之空隙。據此，接合膜341會使金屬板321及金屬柱323、324與路由基板351隔開，而固化後之接合膜341可提供金屬板321與路由基板351間、及金屬柱323、324與路由基板351間的穩固機械性連結。
此階段已完成於金屬板321上形成第二路由電路33之製程，該第二路由電路33包括接合膜341及路由基板351。於此圖中，金屬柱323、324及凸出座325延伸穿過第二路由電路33，且皆具有一外露表面，其於下方與路由基板351之第三導線355外表面呈實質上共平面。
圖11為移除凸出座325之剖視圖，以由下方顯露金屬板321之一選定部位。凸出座325可藉由各種方式移除，以由第二路由電路33之貫穿開口335顯露金屬板321之選定部位，如使用酸性溶液(如氯化鐵、硫酸銅溶液)或鹼性溶液(如氨溶液)之濕式化學蝕刻、電化學蝕刻、或於機械方式(如鑽孔或端銑)後再進行化學蝕刻。
此階段已完成散熱座30之製作，其包括一金屬板321、一系列金屬柱323、324及一第二路由電路33。於此圖中，該金屬板321是由第二路由電路33之貫穿開口335部分顯露，且該些金屬柱323、324被第二路由電路33側向環繞。
圖12為圖7面朝面半導體次組體20貼附至圖11散熱座30之剖視圖。該面朝面半導體次組體20對準且設置於第二路由電路33之貫穿開口335中，並使第一裝置22貼附至散熱座30之金屬板321。該貫穿開口335之內部側壁側向環繞該面朝面半導體次組體20之外圍邊緣，並與該面朝面半導體次組體20之外圍邊緣保持距離。據此，面朝面半導體次組體20外圍邊緣與第二路由電路33內部側壁間留有位於貫穿開口335內之間隙336。間隙336側向圍繞該面朝面半導體次組體20，且第二路由電路33側向圍繞該間隙336。
圖13為接合線41、43接至面朝面半導體次組體20及散熱座30之剖視圖，其通常可藉由金或銅球形接合(ball bonding)或金或鋁楔型接合(wedge bonding)方式，以接置接合線41、43。接合線41接觸並電性耦接至第一路由電路21之路由線212及第二路由電路33之第三導線355，接合線43則接觸並電性耦接至第一路由電路21之路由線212及金屬柱323。據此，接合線41可將第一路由電路21電性耦接至第二路由電路33，以構成信號路由，而接合線43則將第一路由電路21電性耦接至金屬柱323，以構成接地連接。
據此，如圖13所示，已完成之半導體組體110包括有藉由接合線41、43相互電性連接之面朝面半導體次組體20及散熱座30。於此圖中，該面朝面半導體次組體20包括一第一路由電路21、一第一裝置22、一模封材25及一第二裝置27，而該散熱座30包括一金屬板321、金屬柱323、324及一第二路由電路33。
第一裝置22是由第一路由電路21之一側，以覆晶方式電性耦接至第一路由電路21，並被模封材25及金屬板321所包圍。第二裝置27則由第一路由電路21之另一側，以覆晶方式電性耦接至第一路由電路21，並藉由第一路由電路21與第一裝置22相互面朝面地連接。據此，第一路由電路21可提供初級扇出路由及第一裝置22與第二裝置27間之最短互連距離。散熱座30之金屬板321與第一裝置22熱性導通，並由上方覆蓋第一裝置22。金屬柱323、324自金屬板321之一表面凸出，並延伸穿過第二路由電路33。第二路由電路33設置於金屬板321之該表面上，並藉由接合線41，電性耦接至第一路由電路21，其中接合線41與第一路由電路21及第二路由電路33接觸。此外，金屬板321及金屬柱323、324則藉由接合線43，電性連接至第一路由電路21，以構成接地連接，其中接合線43與金屬柱323及第一路由電路21接觸。因此，金屬板321不僅可提供第一裝置22散熱途徑，其也可提供第一裝置22有效的電磁屏蔽作用。
圖14為半導體組體110更設有密封材51之剖視圖。該密封材51由下方覆蓋接合線41、43、面朝面半導體組體20及散熱座30之選定部位，且更進一步填充面朝面半導體組體20外圍邊緣與散熱座30內部側壁間之間隙336。
圖15為半導體組體110更設有焊球61之剖視圖。該些焊球61是接置於第二路由電路33及金屬柱324上，以用於外部連接。
圖16為本發明第一實施例中另一半導體組體態樣之剖視圖。該半導體組體120與圖13所示結構相似，惟不同處在於，該面朝面半導體組體20更包括一被動元件23，其電性耦接至第一路由電路21，且散熱座30未設有自金屬板321凸出之金屬柱。
圖17為本發明第一實施例中再一半導體組體態樣之剖視圖。該半導體組體130與圖13所示結構相似，惟不同處在於，該金屬板321具有一凹口326，其對準第二路由電路33之貫穿開口335，且面朝面半導體次組體20更延伸進入金屬板321之凹口326。
[實施例2]
圖18-20為本發明第二實施態樣中，一種第二路由電路電性耦接至金屬柱之半導體組體製作方法圖。
為了簡要說明之目的，上述實施例1中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖18為散熱座30之剖視圖。該散熱座30與圖11所示結構相似，惟不同處在於，該第二路由電路33更包括一增層絕緣層361及第四導線364，其中增層絕緣層361層壓/塗佈於路由基板351及金屬柱323、324上，而第四導線364沉積於增層絕緣層361上。增層絕緣層361接觸路由基板351及金屬柱323、324，並由下方覆蓋且側向延伸於路由基板351及金屬柱323、324上。增層絕緣層361通常具有50微米的厚度，且可由環氧樹脂、玻璃環氧樹脂、聚醯亞胺、或其類似物所製成。第四導線364是藉由金屬沉積及金屬圖案化製程沉積於增層絕緣層361上，其包括有接觸路由基板351第三導線355及金屬柱323、324之金屬化盲孔365，且該些金屬化盲孔365延伸穿過增層絕緣層361。
圖19為面朝面半導體次組體20貼附至圖18散熱座30之剖視圖。該面朝面半導體次組體20設置於散熱座30之凹穴305中，並貼附至散熱座30之金屬板321。於此圖中，該面朝面半導體次組體20與圖7所示相似，惟不同處在於，其更包括一被動元件23及一金屬柱24，該金屬柱24電性耦接至第一路由電路21，並被模封材25包圍。
圖20為接合線41接至面朝面半導體次組體20及散熱座30之剖視圖。接合線41接觸並電性耦接至第一路由電路21之路由線212及第二路由電路33之第四導線364。
據此，如圖20所示，已完成之半導體組體210包括有藉由接合線41相互電性連接之面朝面半導體次組體20及散熱座30。於此圖中，該面朝面半導體次組體20包括一第一路由電路21、一第一裝置22、一被動元件23、一金屬柱24、一模封材25及一第二裝置27，而該散熱座30包括一金屬板321、金屬柱323、324及一第二路由電路33。
第一裝置22/被動元件23及第二裝置27分別設置於第一路由電路21之相反兩側處，並藉由兩者間之第一路由電路21，面朝面地相互電性連接。據此，第一路由電路21可提供第一裝置22/被動元件23與第二裝置27間之最短互連距離，並對第一裝置22/被動元件23與第二裝置27提供第一級扇出路由。該金屬柱24電性耦接至第一路由電路21，並延伸穿過模封材25。該金屬板321電性連接至金屬柱24，以接地連接，並與第一裝置22熱性導通，以達成散熱。金屬柱323、324自金屬板321凸出，並電性耦接至金屬板321上之第二路由電路33，以接地連接。第二路由電路33藉由接合線41，電性耦接至第一路由電路21，以對第一路由電路21提供第二級扇出路由。
圖21為半導體組體210更設有密封材51之剖視圖。該密封材51由下方覆蓋接合線41、第二裝置27、第一路由電路21及第二路由電路33之選定部位，且更進一步填充面朝面半導體組體20外圍邊緣與散熱座30內部側壁間之間隙336。
圖22為半導體組體210更設有焊球61之剖視圖。該些焊球61是接置於第二路由電路33上，以用於外部連接。
圖23為本發明第二實施例中另一半導體組體態樣之剖視圖。該半導體組體220與圖21所示結構相似，惟不同處在於，該金屬板321具有一凹口326，其對準第二路由電路33之貫穿開口335，且面朝面半導體次組體20更延伸進入金屬板321之凹口326，並包括複數第二裝置27、28(繪示成被動元件)，其電性耦接至第一路由電路21。
[實施例3]
圖24-27為本發明第三實施態樣中，另一種半導體組體之製作方法圖，其金屬板具有穿口，且該穿口對準第二路由電路之貫穿開口。
為了簡要說明之目的，上述實施例中任何可作相同應用之敘述皆併於此，且無須再重複相同敘述。
圖24為面朝面半導體次組體20及散熱座30貼附至載膜70之剖視圖。該面朝面半導體次組體20與圖7所示結構相似，惟不同處在於，其更包括一被動元件23，且該被動元件23電性耦接至第一路由電路21，並被模封材25包圍。該散熱座30與圖11所示結構相似，惟不同處在於，散熱座30之金屬板321具有穿口327，其對準第二路由電路33之貫穿開口335。載膜70通常為一膠布，且可提供暫時的固定力，使面朝面半導體次組體20穩固地位於第二路由電路33之貫穿開335及金屬板321之穿口327中。於此圖中，該面朝面半導體次組體20及散熱座30是藉由載膜70之黏性而貼附於載膜70，且第一裝置22、模封材25及金屬板321接觸載膜70。或者，可塗佈額外的黏著劑，以使面朝面半導體次組體20及散熱座30貼附於載膜70。
圖25為接合線41、43接至面朝面半導體次組體20及散熱座30之剖視圖。接合線41接觸並電性耦接至第一路由電路21之路由線212及第二路由電路33之第三導線355，接合線43則接觸並電性耦接至第一路由電路21之路由線212及金屬柱323。
圖26為設置密封材51之剖視圖。該密封材51由下方覆蓋接合線41、43、面朝面半導體次組體20、及散熱座30之選定部位。此外，該密封材51更填滿面朝面半導體次組體20外圍邊緣與散熱座30內部側壁間之間隙306。據此，該密封材51可提供穩固的機械接合力，以使面朝面半導體次組體20之外圍邊緣貼附至散熱座30之內部側壁。或者，可於形成接合線41、43及密封材51前，塗佈額外黏著劑於間隙306中，以使面朝面半導體次組體20之外圍邊緣貼附至散熱座30之內部側壁。
圖27為移除載膜70後之剖視圖。將載膜70由面朝面半導體次組體20及散熱座30移除，以由上方顯露第一裝置22及金屬板321。據此，已完成之半導體組體310包括一面朝面半導體次組體20、一散熱座30、接合線41、43及一密封材51。於此圖中，該面朝面半導體次組體20包括一第一路由電路21、一第一裝置22、一被動元件23、一模封材25及一第二裝置27，而該散熱座30包括一金屬板321、金屬柱323、324及一第二路由電路33。
圖28為本發明第三實施例中另一半導體組體態樣之剖視圖。 為達有效散熱，通常可藉由導熱黏著劑91，進一步將一導熱板81貼附至面朝面半導體次組體20之第一裝置22及模封材25與散熱座30之金屬板321上。該導熱板81可由任何具有高導熱性之材料所製成，如銅、鋁、不鏽鋼、矽、陶瓷、石墨或其他金屬或合金。因此，第一裝置22所產生的熱可藉由導熱板81向外散逸。
圖29為半導體組體320更設有焊球61之剖視圖。該些焊球61是接置於第二路由電路33及金屬柱324上，以用於外部連接。
上述半導體組體僅為說明範例，本發明尚可透過其他多種實施例實現。此外，上述實施例可基於設計及可靠度之考量，彼此混合搭配使用或與其他實施例混合搭配使用。舉例來說，第二路由電路可包括排列成陣列形狀之多個貫穿開口，且每一面朝面半導體次組體容置於其對應之貫穿開口中。另外，散熱座之第二路由電路可包括額外導線，以連接額外面朝面半導體次組體。
如上實施態樣所示，本發明建構出一種獨特之半導體組體，其包括藉由接合線相互電性耦接之面朝面半導體次組體及散熱座。可選擇性地更包括一密封材，以覆蓋接合線。為方便下文描述，在此將第一路由電路之第一表面所面向的方向定義為第一方向，而第一路由電路之第二表面所面向的方向定義為第二方向。
該面朝面半導體次組體包括一第一裝置、一第二裝置、一第一路由電路及選擇性之模封材。該次組體可藉由下述步驟製成：將第一裝置電性耦接至第一路由電路之第一表面，其中第一路由電路係可拆分式地接置於一犧牲載板上；選擇性提供一模封材於第一路由電路上並環繞第一裝置；從第一路由電路移除犧牲載板；以及將第二裝置電性耦接至第一路由電路之第二表面。據此，分別設置於第一路由電路第一及第二表面上之第一及第二裝置，可藉由第一路由電路相互電性連接。
第一裝置可為半導體晶片，而第二裝置可為半導體晶片、已封裝裝置或被動元件。在此，第一裝置可利用習知覆晶接合製程，以主動面朝向第一路由電路之方式，藉由凸塊電性耦接至第一路由電路，且未有金屬化盲孔接觸第一裝置。同樣地，於移除犧牲載板後，主動面朝向第一路由電路之第二裝置亦可利用習知覆晶接合製程，藉由凸塊電性耦接至第一路由電路，且未有金屬化盲孔接觸第二裝置。
第一路由電路可為不具核心層之增層電路，以提供初步扇出路由/互連，以及第一及第二裝置間之最短互連距離。較佳為，該第一路由電路為多層增層電路，其可包括至少一介電層及導線，該些導線填滿介電層中之盲孔，並側向延伸於介電層上。介電層與導線係連續輪流形成，且需要的話可重覆形成。據此，第一路由電路於第一表面及第二表面處形成有電性接點，以供第一裝置從第一表面連接，以及供第二裝置或下一級連接件從第二表面連接。
該散熱座包括一金屬板、一第二路由電路於金屬板之一表面上、及一或多個選擇性金屬柱自金屬板之該表面凸出，且該第二路由電路側向環繞該金屬柱。較佳為，該金屬板與該些選擇性金屬柱一體成型。於本發明一態樣中，該面朝面半導體次組體是容置於第二路由電路之貫穿開口中，並貼附至金屬板之該表面，且面朝面半導體次組體外圍邊緣與貫穿開口內部側壁間留有間隙。或者，該金屬板可具有一凹口，其對準第二路由電路之貫穿開口，且設置於貫穿開口中之面朝面半導體次組體，同時亦插入金屬板之凹口中，並貼附至金屬板。據此，第一裝置與散熱座之金屬板熱性導通，且散熱座之內部側壁側向環繞第一路由電路之介電層外圍邊緣。於本發明另一態樣中，該金屬板具有一穿口，其對準貫穿開口，並延伸貫穿金屬板，且可使用載膜(通常為膠布)，以對面朝面半導體次組體及散熱座提供暫時的固定力。舉例說明，該載膜可暫時貼附於面朝面半導體次組體及散熱座之金屬板，以將面朝面半導體次組體固定於第二路由電路貫穿開口及金屬板穿口中；接著，提供密封材覆蓋接合線並填入面朝面半導體次組體外圍邊緣與貫穿開口及穿口內部側壁間之間隙後，再移除載膜。或者，可於移除載膜前，於面朝面半導體次組體外圍邊緣與貫穿開口及穿口內部側壁間之間隙塗佈黏著劑。據此，該黏著劑或密封材可提供穩固的機械接合力，以使面朝面半導體次組體之外圍邊緣貼附至散熱座之內部側壁。此外，於金屬板設有穿口之該態樣中，可將一導熱板貼附至散熱座之金屬板及散熱座穿口及貫穿開口內之次組體。據此，該導熱板可對貼附至導熱板之第一裝置提供散熱途徑。
第二路由電路可為包含有至少一絕緣層及導線之多層路由電路。絕緣層與導線係連續輪流形成，且需要的話可重覆形成。於一較佳實施態樣中，第二路由電路包括一接合膜及一路由基板。該路由基板較佳包括一絕緣層、導線及金屬化穿孔，其中導線位於絕緣層之相反兩側上，而金屬化穿孔延伸穿過絕緣層，以提供兩側導線間之電性連接。該接合膜可將該路由基板接合至散熱座之金屬板及選擇性金屬柱。更具體地說，該散熱座之選擇性金屬柱係設置於路由基板之穿孔中，而金屬板與路由基板間之接合膜會被部分擠進並填入選擇性金屬柱與路由基板間位於穿孔內之間隙。因此，接合膜可提供金屬板與路由基板間及選擇性金屬柱與路由基板間穩固的機械性連結。該第二路由電路可選擇性地更包括至少一增層絕緣層及額外導線，該些額外導線填滿增層絕緣層中之盲孔，並側向延伸於增層絕緣層上。為進行接地連接，該第二路由電路可電性耦接至金屬板及選擇性金屬柱。舉例說明，藉由接合線電性連接至第一路由電路之第二路由電路可包括金屬化盲孔，其位於增層絕緣層中，並接觸散熱座之選擇性金屬柱。或者，選擇性金屬柱可延伸穿過第二路由電路，並藉由接合線，電性連接至次組體之第一路由電路。據此，金屬板及選擇性金屬柱可電性耦接至第一路由電路。此外，第二路由電路最外層導線可容置導電接點，例如焊球，以與下一級組體或另一電子元件電性傳輸及機械性連接。
接合線提供次組體之第一路由電路與散熱座之第二路由電路間之電性連接。於一較佳實施態樣中，該些接合線接觸並接置於從第二路由電路貫穿開口顯露之第一路由電路第二表面及背向金屬板之第二路由電路外表面。據此，第一及第二裝置可藉由第一路由電路及接合線，電性連接至用於外部連接之第二路由電路。
「覆蓋」一詞意指於垂直及/或側面方向上不完全以及完全覆蓋。例如，於一較佳實施態樣中，導熱板係於第一方向覆蓋第一裝置，不論另一元件例如導熱黏著劑是否位於第一裝置與導熱板間。
「貼附於…上」及「接置於…上」一詞包括與單一或多個元件間之接觸與非接觸。例如，於一較佳實施態樣中，面朝面半導體次組體之外圍邊緣貼附至散熱座貫穿開口與穿口之內部側壁，不論次組體之外圍邊緣是否與散熱座之內部側壁以一黏著劑或密封材相隔。
「電性連接」、以及「電性耦接」之詞意指直接或間接電性連接。例如，於一較佳實施態樣中，接合線直接接觸並且電性連接至第二路由電路，而第一路由電路與第二路由電路保持距離，並且藉由接合線而電性連接至第二路由電路。
「第一方向」及「第二方向」並非取決於半導體組體之定向，凡熟悉此項技藝之人士即可輕易瞭解其實際所指之方向。例如，第一路由電路之第一表面係面朝第一方向，而第一路由電路之第二表面係面朝第二方向，此與半導體組體是否倒置無關。因此，該第一及第二方向係彼此相反且垂直於側面方向。再者，當第二路由電路外表面朝下時，第一方向係為向上方向，第二方向係為向下方向；第二路由電路外表面朝上時，第一方向係為向下方向，第二方向係為向上方向。
本發明之半導體組體具有許多優點。舉例來說，將第一及第二裝置接置於第一路由電路之相對兩側上，可於第一裝置與第二裝置間提供最短的互連距離。第一路由電路可對第一及第二裝置提供第一級的扇出路由/互連，而第二路由電路可提供第二級的扇出路由/互連。由於次組體之第一路由電路是藉由接合線，連接至散熱座之第二路由電路，而不是直接藉由增層製程進行連接，故此簡化的製程步驟可降低製作成本。散熱座可提供第一裝置之散熱、電磁屏蔽、以及濕氣阻障，並且提供組體之機械性支撐力。藉由此方法製備成的半導體組體係為可靠度高、價格低廉、且非常適合大量製造生產。
本發明之製作方法具有高度適用性，且係以獨特、進步之方式結合運用各種成熟之電性及機械性連接技術。此外，本發明之製作方法不需昂貴工具即可實施。因此，相較於傳統技術，此製作方法可大幅提升產量、良率、效能與成本效益。
在此所述之實施例係為例示之用，其中該些實施例可能會簡化或省略本技術領域已熟知之元件或步驟，以免模糊本發明之特點。同樣地，為使圖式清晰，圖式亦可能省略重覆或非必要之元件及元件符號。
110、120、130、210、220、310、320‧‧‧半導體組體
10‧‧‧犧牲載板
20‧‧‧面朝面半導體次組體
201‧‧‧第一表面
202‧‧‧第二表面
21‧‧‧第一路由電路
212‧‧‧路由線
215‧‧‧介電層
216‧‧‧盲孔
217‧‧‧第一導線
218、365‧‧‧金屬化盲孔
22‧‧‧第一裝置
223‧‧‧第一凸塊
23‧‧‧被動元件
24、323、324‧‧‧金屬柱
25‧‧‧模封材
27、28‧‧‧第二裝置
273‧‧‧第二凸塊
30‧‧‧散熱座
305‧‧‧凹穴
306、336‧‧‧間隙
321‧‧‧金屬板
325‧‧‧凸出座
326‧‧‧凹口
327‧‧‧穿口
33‧‧‧第二路由電路
335‧‧‧貫穿開口
341‧‧‧接合膜
342‧‧‧開孔
351‧‧‧路由基板
352‧‧‧穿孔
353‧‧‧絕緣層
354‧‧‧第二導線
355‧‧‧第三導線
356‧‧‧金屬化穿孔
361‧‧‧增層絕緣層
364‧‧‧第四導線
41、43‧‧‧接合線
51‧‧‧密封材
61‧‧‧焊球
70‧‧‧載膜
81‧‧‧導熱板
91‧‧‧導熱黏著劑
參考隨附圖式，本發明可藉由下述較佳實施例之詳細敘述更加清楚明瞭，其中： 圖1為本發明第一實施態樣中，於犧牲載板上形成路由線之剖視圖； 圖2為本發明第一實施態樣中，圖1結構上形成介電層及盲孔之剖視圖； 圖3為本發明第一實施態樣中，圖2結構上形成第一導線之剖視圖； 圖4為本發明第一實施態樣中，圖3結構上接置第一裝置之剖視圖； 圖5為本發明第一實施態樣中，圖4結構上形成模封材之剖視圖； 圖6為本發明第一實施態樣中，自圖5結構移除犧牲載板之剖視圖； 圖7為本發明第一實施態樣中，圖6結構上接置第二裝置以完成面朝面半導體次組體製作之剖視圖； 圖8為本發明第一實施態樣中，凸出座及金屬柱自金屬板凸起之剖視圖； 圖9為本發明第一實施態樣中，圖8結構上提供接合膜及路由基板之剖視圖； 圖10為本發明第一實施態樣中，圖9結構進行層壓製程後之剖視圖； 圖11為本發明第一實施態樣中，圖10結構形成凹穴以完成散熱座製作之剖視圖； 圖12為本發明第一實施態樣中，圖11結構上設置圖7面朝面半導體次組體之剖視圖； 圖13為本發明第一實施態樣中，圖12結構上接置接合線以完成半導體組體製作之剖視圖； 圖14為本發明第一實施態樣中，圖13結構上形成密封材之剖視圖； 圖15為本發明第一實施態樣中，圖14結構上接置焊球之剖視圖； 圖16為本發明第一實施態樣中，另一半導體組體態樣之剖視圖； 圖17為本發明第一實施態樣中，再一半導體組體態樣之剖視圖； 圖18為本發明第二實施態樣中，散熱座之剖視圖； 圖19為本發明第二實施態樣中，圖18結構上設置面朝面半導體次組體之剖視圖； 圖20為本發明第二實施態樣中，圖19結構上接置接合線以完成半導體組體製作之剖視圖； 圖21為本發明第二實施態樣中，圖20結構上形成密封材之剖視圖； 圖22為本發明第二實施態樣中，圖21結構上接置焊球之剖視圖； 圖23為本發明第二實施態樣中，另一半導體組體態樣之剖視圖； 圖24為本發明第三實施態樣中，面朝面半導體次組體及散熱座貼附至載膜上之剖視圖； 圖25為本發明第三實施態樣中，圖24結構上接置接合線之剖視圖； 圖26為本發明第三實施態樣中，圖25結構上形成密封材之剖視圖； 圖27為本發明第三實施態樣中，自圖26結構移除載膜以完成半導體組體製作之剖視圖； 圖28為本發明第三實施態樣中，圖27結構上接置導熱板之剖視圖； 圖29為本發明第三實施態樣中，圖28結構上接置焊球之剖視圖。

Claims (8)

  1. 一種三維整合之散熱增益型半導體組體，其包括： 一面朝面半導體次組體，其包括一第一裝置、一第二裝置及一第一路由電路，其中該第一裝置電性耦接至該第一路由電路之一第一表面，而該第二裝置電性耦接至該第一路由電路之一相反第二表面； 一散熱座，其包括一金屬板及一第二路由電路，該第二路由電路設置於該金屬板之一表面上，其中該第二路由電路具有一貫穿開口，且該面朝面半導體次組體設置於該貫穿開口內，並使該第一裝置貼附至該散熱座，且該第一路由電路之該第二表面與該第二路由電路之一外表面朝同一方向；以及 複數接合線，其藉由該第一路由電路及該第二路由電路，將該面朝面半導體次組體電性耦接至該散熱座。
  2. 如申請專利範圍第1項所述之半導體組體，其中，該散熱座更包括一金屬柱，其直接由該金屬板之該表面凸出。
  3. 如申請專利範圍第1項所述之半導體組體，其中，該金屬板具有一凹口或一穿口，其對準該第二路由電路之該貫穿開口。
  4. 如申請專利範圍第1項所述之半導體組體，更包括：一模封材，其環繞該第一裝置，並覆蓋該第一路由電路之該第一表面。
  5. 如申請專利範圍第1項所述之半導體組體，更包括：一密封材，其覆蓋該些接合線。
  6. 如申請專利範圍第1項所述之半導體組體，其中，該第一裝置為一半導體晶片，而該第二裝置為一半導體晶片、一已封裝裝置或一被動元件。
  7. 一種三維整合之散熱增益型半導體組體製作方法，其包括： 　　　　　　　提供一面朝面半導體次組體，其包括一第一裝置、一第二裝置及一第一路由電路，其中該第一裝置電性耦接至該第一路由電路之一第一表面，而該第二裝置電性耦接至該第一路由電路之一相反第二表面； 提供一散熱座，其包括一金屬板及一第二路由電路，該第二路由電路設置於該金屬板之一表面上且具有一貫穿開口； 將該面朝面半導體次組體設置於該第二路由電路之該貫穿開口中；以及 提供複數接合線，其電性耦接該面朝面半導體次組體及該散熱座。
  8. 如申請專利範圍第7項所述之製作方法，更包括：提供一密封材，其覆蓋該些接合線。
TW106103420A 2017-02-02 2017-02-02 三維整合之散熱增益型半導體組體及其製作方法 TWI626719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106103420A TWI626719B (zh) 2017-02-02 2017-02-02 三維整合之散熱增益型半導體組體及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106103420A TWI626719B (zh) 2017-02-02 2017-02-02 三維整合之散熱增益型半導體組體及其製作方法

Publications (2)

Publication Number Publication Date
TWI626719B TWI626719B (zh) 2018-06-11
TW201830614A true TW201830614A (zh) 2018-08-16

Family

ID=63255824

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106103420A TWI626719B (zh) 2017-02-02 2017-02-02 三維整合之散熱增益型半導體組體及其製作方法

Country Status (1)

Country Link
TW (1) TWI626719B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736488B (zh) 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186393A (ja) * 2011-03-07 2012-09-27 Fujitsu Ltd 電子装置、携帯型電子端末機、及び電子装置の製造方法
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same

Also Published As

Publication number Publication date
TWI626719B (zh) 2018-06-11

Similar Documents

Publication Publication Date Title
TWI656615B (zh) 三維整合之散熱增益型半導體組體及其製作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
TWI593076B (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
US10446526B2 (en) Face-to-face semiconductor assembly having semiconductor device in dielectric recess
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
TWI611534B (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板、其製作方法及垂直堆疊式半導體組體
US20170025393A1 (en) Thermally enhanced face-to-face semiconductor assembly with heat spreader and method of making the same
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
TW201523834A (zh) 具有堆疊式封裝能力之半導體封裝件及其製作方法
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
TW201917795A (zh) 適用於可堆疊式半導體組體之具有凹穴的互連基板及其製法
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
TWI614855B (zh) 具有電磁屏蔽及散熱特性之半導體組體及製作方法
TWI626719B (zh) 三維整合之散熱增益型半導體組體及其製作方法
US20170133352A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
TWI657555B (zh) 三維整合之半導體組體及其製作方法
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
TW201940026A (zh) 具有嵌埋式元件及加強層之線路板、其製法及其面朝面半導體組體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees