TW201820356A - 附電容器之半導體裝置 - Google Patents

附電容器之半導體裝置 Download PDF

Info

Publication number
TW201820356A
TW201820356A TW106127288A TW106127288A TW201820356A TW 201820356 A TW201820356 A TW 201820356A TW 106127288 A TW106127288 A TW 106127288A TW 106127288 A TW106127288 A TW 106127288A TW 201820356 A TW201820356 A TW 201820356A
Authority
TW
Taiwan
Prior art keywords
capacitor
semiconductor device
semiconductor element
layer
resin layer
Prior art date
Application number
TW106127288A
Other languages
English (en)
Other versions
TWI651741B (zh
Inventor
小林尚之
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW201820356A publication Critical patent/TW201820356A/zh
Application granted granted Critical
Publication of TWI651741B publication Critical patent/TWI651741B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Abstract

本發明提供一種即便發生溫度變化，仍可抑制彎曲、半導體元件破損、或連接不良等情形發生之附電容器之半導體裝置。
本發明具備：由Si所形成之至少1個Si半導體元件3、以及由Si所形成之至少1個Si電容器4；Si半導體元件3與Si電容器4分別藉由安裝於由Si所形成之1個Si中介板1而於平面方向上排列配置。

Description

附電容器之半導體裝置
本發明係關於附電容器之半導體裝置，詳細而言，係關於即便發生溫度變化，仍可抑制彎曲、半導體元件破損、或連接不良等情形發生之附電容器之半導體裝置。
於使用半導體元件之電子電路中，為了去除雜訊，或是將電源阻抗變小以抑制電壓變動，多於對半導體元件供應電源之電源配線與接地配線之間連接電容器(去耦電容器)。
專利文獻1(日本特開2001-223299號公報)揭示了於電源配線與接地配線之間連接有電容器之封裝基板。
於圖7表示專利文獻1所揭示之封裝基板1000。
於封裝基板1000中安裝有半導體元件(IC晶片)101。而且，於自電源至半導體元件101之電源端子101P之間連接有電源配線(電源線)102。再者，半導體元件101之接地端子101E自電源之間連接有接地配線(接地線)103。
於封裝基板1000中進一步安裝有電容器(晶片電容器)104、105。而且，電容器104、105分別於電源配線102與接地配線103之間連接。
成為傳輸損耗之迴路電感與自半導體元件101之電源端子101P經過電源配線102至電源之配線長、及自電源經過接地配線103至接地端子101E之配線長成正比，但是於封裝基板1000中，藉由連接電容器104、105可以縮 短決定迴路電感之迴路長成為圖中以實線表示之經由電容器104、105之配線長。另外，為了使迴路長變短，電容器104、105儘可能地連接於半導體元件101附近較佳。
封裝基板1000藉由使迴路電感變小，使電源阻抗變小而抑制電壓變動。再者，電容器104、105具有除去進出半導體元件101之雜訊之功能。
另外，於封裝基板1000中，雖連接有兩個電容器104、105，但是為了以較廣的頻率範圍使電源阻抗變小，亦有於電源配線與接地配線之間連接複數個種類不同之電容器(例如鋁電解電容器與積層陶瓷電容器等)之情形。
再者，雖於封裝基板1000中並無表示，亦有設置密封用樹脂層包覆半導體元件101或電容器104、105之情形。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2001-223299號公報。
現今，發展半導體元件(LSI元件等)之小型化，於平面方向、厚度方向之尺寸亦變為極小。伴隨此現象，有並非將半導體元件直接安裝於基板，而是透過中介板安裝於基板之情形。
再者，作為新的半導體封裝技術，所謂FO-WLP(fan out-Wafer Level Package)之手法正逐漸實用化。此FO-WLP係將晶圓從半導體元件切出，使半導體元件之功能面(端子面)側貼附膜後，於半導體元件之膜之相反側之面將樹脂成型，於成型後將膜除去之封裝方法。半導體元件使功能面(端子面)側對外部露出，埋設於樹脂層(保持用樹脂層)。然後，於樹脂層之半導體元件露出之面 形成再配線層。
於將小型化之脆弱的半導體元件安裝於中介板之情形、或藉由FO-WLP埋設於保持用樹脂層之情形時，使半導體元件之熱膨脹係數與中介板之熱膨脹係數盡量接近，且使半導體元件之熱膨脹係數與保持用樹脂層之熱膨脹係數盡量接近係重要的。因為若於熱膨脹係數存在差異，則有些許溫度變化使半導體元件破損、中介板或保持用樹脂層彎曲、半導體元件自中介板或保持用樹脂層剝離之虞。
所以，有例如藉由將由Si所形成之Si半導體元件安裝於由Si所形成之Si中介板而使半導體元件之熱膨脹係數與中介板之熱膨脹係數接近之情形。
再者，於FO-WLP中，在充分考慮欲埋設之半導體元件之熱膨脹係數或大小或形狀之前提下，慎重地選定保持用樹脂層之材質，即便有溫度變化，亦不使保持用樹脂層彎曲、半導體元件破損、半導體元件自保持用樹脂層剝離等情形發生。
另一方面，如上所述，於使用半導體元件之電子電路中，於為了抑制雜訊之進出或電壓變動，而在電源配線與接地配線之間連接電容器之情形時，盡量連接於半導體元件附近較佳。因此，例如使用中介板之情形時，於中介板安裝電容器較佳。又，使用FO-WLP之情形時，於保持用樹脂層埋設電容器較佳。
然而，於由Si所形成之Si中介板安裝鋁電解電容器或積層陶瓷電容器之情形，由於Si中介板之熱膨脹係數與電容器之熱膨脹係數之差過大，有些許溫度變化使Si中介板彎曲、電容器自Si中介板剝離、引起連接不良之虞。
再者，於考慮Si半導體元件之熱膨脹係數等而選定之FO-WLP之保持用樹脂層埋設鋁電解電容器或積層陶瓷電容器情形，由於保持用樹脂層 之熱膨脹係數與電容器之熱膨脹係數之差過大，有些許溫度變化使保持用樹脂層彎曲、電容器自保持用樹脂層剝離之虞。
本發明係為了解決上述習知課題而成者，而本發明之附電容器之半導體裝置作為該手段，具備：由Si所形成之至少1個Si半導體元件、及由Si所形成之至少1個Si電容器；Si半導體元件與Si電容器分別藉由安裝於由Si所形成之1個Si中介板、或使一方之主面露出且埋設於1個保持用樹脂層，於平面方向排列配置。
可設為Si半導體元件與Si電容器分別安裝於Si中介板，以包覆已安裝之Si半導體元件與Si電容器之方式於Si中介板之主面上形成密封用樹脂層。於此情形，由於Si中介板與已安裝之Si半導體元件與Si電容器之熱膨脹係數相近，即便產生溫度變化，不會有Si中介板彎曲、Si半導體元件或Si電容器自Si中介板剝離、引起連接不良之事。又，藉由密封用樹脂層自外部保護Si半導體元件與Si電容器。
再者，可設為Si半導體元件與Si電容器分別使一方之主面露出且埋設於保持用樹脂層，於露出有Si半導體元件與Si電容器之保持用樹脂層之主面上形成再配線層。於此情形，由於保持用樹脂層與埋設之Si半導體元件與Si電容器之熱膨脹係數相近，即便產生溫度變化，不會有保持用樹脂層彎曲、Si半導體元件或Si電容器自保持用樹脂層剝離之情形。
作為Si電容器，例如於由Si所形成之Si基體形成孔，可使用於孔形成之溝槽(trench)電容器。但是Si電容器並不限定於溝槽電容器，亦可為其他構造。
再者，亦可於Si電容器上形成有導體多孔體層、電介質層、導體層依序積層之薄膜高容量電容器，使Si電容器與薄膜高容量電容器並聯。於 此情形，能以Si電容器與薄膜高容量電容器於電源配線與接地配線之間形成所期望之必要的大容量。又，能以Si電容器主要使高頻段之電源阻抗變小，以薄膜高容量電容器主要使低頻段之電源阻抗變小，涵蓋廣泛頻率範圍使電源阻抗變小且抑制電壓變動。進而可去除各種頻率之雜訊。
再者，亦可於Si電容器安裝積層陶瓷電容器，使Si電容器與積層陶瓷電容器並聯。於此情形，能以Si電容器與積層陶瓷電容器於電源配線與接地配線之間形成所期望之必要的大容量。又，能以Si電容器主要使高頻段之電源阻抗變小，以積層陶瓷電容器主要使低頻段之電源阻抗變小，涵蓋廣泛頻率範圍使電源阻抗變小且抑制電壓變動。進而可去除各種頻率之雜訊。另外，若將積層陶瓷電容器直接安裝於Si中介板、埋設於保持用樹脂層，則有因溫度變化產生上述問題之虞，不過，若將積層陶瓷電容器安裝於Si電容器，由於Si電容器發揮作為緩衝材之功能，可避免該等問題。
再者，亦可於Si電容器之表面形成薄膜電阻，使Si電容器與薄膜電阻串聯。Si電容器之ESR(Equivalent Series Resistance)相對於電源配線之電感成分太小之情形時，雖有產生具有大峰值之反共振之情形，只要如上述將薄膜電阻與Si電容器串聯，即可抑制反共振之峰值。
本發明之附電容器之半導體裝置，係於半導體元件使用Si半導體元件，並且於電容器使用Si電容器，使Si半導體元件與Si電容器於平面方向排列，由於安裝於Si中介板或使一方之主面露出且埋設於保持用樹脂層，即便發生溫度變化，仍可抑制彎曲、半導體元件破損、半導體元件或Si電容器剝離、連接不良等情形發生。
1‧‧‧Si中介板
2、11、23‧‧‧凸塊
3、13‧‧‧Si半導體元件(LSI元件等)
4、14、24、34、44‧‧‧Si電容器
5‧‧‧Si基體
6‧‧‧孔
7、17‧‧‧絕緣層
8‧‧‧第1電極層
9‧‧‧電介質層
10‧‧‧第2電極層
12‧‧‧密封用樹脂層
15‧‧‧薄膜電阻
16‧‧‧薄膜高容量電容器
16a‧‧‧導體多孔體層
16b‧‧‧電介質層
16c‧‧‧導體層
18‧‧‧積層陶瓷電容器
20‧‧‧保持用樹脂層
21‧‧‧膜
22‧‧‧再配線層
圖1(A)係表示第1實施形態之附電容器之半導體裝置100之前視圖；圖1(B)係表示附電容器之半導體裝置100之Si電容器4之剖面圖。
圖2係表示第2實施形態之附電容器之半導體裝置200之說明圖(透視密封用樹脂層12之內部所表示之前視圖)。
圖3(A)係表示第3實施形態之附電容器之半導體裝置300之前視圖；圖3(B)係表示附電容器之半導體裝置300之Si電容器14之剖面圖。
圖4(A)係表示第4實施形態之附電容器之半導體裝置400之前視圖；圖4(B)係表示附電容器之半導體裝置400之Si電容器24之剖面圖。
圖5(A)係表示第5實施形態之附電容器之半導體裝置500之前視圖；圖5(B)係表示附電容器之半導體裝置500之Si電容器34之說明圖(一部分以剖面所示之前視圖)。
圖6(A)~(E)係分別表示於第6實施形態之附電容器之半導體裝置600之製造方法之一例中所實施之步驟之說明圖(透視保持用樹脂層20之內部所示之前視圖)。
圖7係表示專利文獻1所揭示之封裝基板1000之說明圖。
以下，對用以實施本發明之形態及圖式進行說明。
另外，各實施形態係示例地表示本發明之實施形態，本發明並非受限於實施形態之內容。再者，能組合實施於不同實施形態中所記載之內容，該情形之實施內容亦包含於本發明。又，圖式係用以助於對實施形態之理解，並非皆嚴謹描繪。例如，所描繪之構成要素至構成要素間之尺寸之比例有與說明書所記載之該等尺寸之比例不一致之情形。又，有說明書所記載之構成要素 於圖式中被省略之情形、或省略個數而描繪之情形。
[第1實施形態]
於圖1(A)、(B)表示第1實施形態之附電容器之半導體裝置100。而圖1(A)係表示附電容器之半導體裝置100之前視圖；圖1(B)係表示附電容器之半導體裝置100之Si電容器4之剖面圖。
附電容器之半導體裝置100具備由Si所形成之Si中介板1。雖未圖示，於Si中介板1之兩主面分別形成複數個電極，藉由表面配線、層間配線、通路導體等構成既定之電路。Si中介板1能以普遍實施之現存的中介板製造方法製造。
於Si中介板1之上側主面形成之電極，藉由Sn-3.5Ag、Cu、Sn-Pb等構成之凸塊2安裝有半導體元件(LSI元件等)3。
再者，於Si中介板之上側主面形成之另一電極，藉由凸塊2安裝有Si電容器4。
於圖1(B)表示Si電容器4之細節。於本實施形態中，作為Si電容器4，使用溝槽電容器。
Si電容器4具備由Si所形成之Si基體5。於Si基體5之一方主面(下側主面)形成有複數個孔6。
於孔6之內部形成有絕緣層7、第1電極層8、電介質層9、第2電極層10。於本實施形態中，藉由SiO2形成絕緣層7、藉由Si形成第1電極層8、藉由Ti2O3形成電介質層9、藉由TiN形成第2電極層10。
於Si基體5之表面分別拉出第1電極層8、第2電極層10，於所拉出的部分形成有凸塊2。
Si電容器能以普遍實施之現存的溝槽電容器之製造方法製造。
於Si中介板之下側主面形成之電極，形成有由Sn-3.5Ag、Cu、Sn-Pb等構成之凸塊11。
於附電容器之半導體裝置100中，Si電容器4連結於供應電力至Si半導體元件3之電源配線(未圖示)與接地配線(未圖示)之間。
由以上構造構成之附電容器之半導體裝置100由於將Si電容器4連接於電源配線與接地配線之間，電源阻抗小且抑制了電壓變動。又，藉由Si電容器4可去除雜訊。
再者，附電容器之半導體裝置100因為於彼此熱膨脹係數相近之Si中介板1安裝有Si半導體元件3與Si電容器4，即便發生溫度變化，不會有彎曲、Si半導體元件3破損、Si半導體元件3或Si電容器4自Si中介板1剝離而發生連接不良等情形。
再者，附電容器之半導體裝置100由於Si電容器4之高度尺寸相較於鋁電解電容器或積層陶瓷電容器等小，而成為低背化。
[第2實施形態]
於圖2表示第2實施形態之附電容器之半導體裝置200。而圖2係表示附電容器之半導體裝置200之說明圖(透視密封用樹脂層12之內部所表示之前視圖)。
附電容器之半導體裝置200對第1實施形態之附電容器之半導體裝置追加了密封用樹脂層12。具體而言，附電容器之半導體裝置200於Si中介板1之上側主面以包覆Si半導體元件3與Si電容器4之方式形成有密封用樹脂層12。
密封用樹脂層12係用以保護Si半導體元件3或Si電容器4，較佳為具備接近Si之熱膨脹係數、吸濕性低等特性。於密封用樹脂層12，例如可使用環氧樹脂、矽氧樹脂等。
密封用樹脂層12可藉由例如於安裝Si半導體元件3與Si電容器4之後，於Si中介板1之上側主面滴下液狀樹脂，加熱使其硬化而形成。
[第3實施形態]
於圖3(A)、(B)表示第3實施形態之附電容器之半導體裝置300。而圖3(A)係表示附電容器之半導體裝置300之前視圖；圖3(B)係表示附電容器之半導體裝置300之Si電容器14之剖面圖。
附電容器之半導體裝置300係將第1實施形態之附電容器之半導體裝置100之Si電容器4置換成於表面形成有薄膜電阻15之Si電容器14。並且，於Si中介板1安裝了Si半導體元件3與Si電容器14。
於圖3(B)表示Si電容器14之細節。
Si電容器14與Si電容器4同樣具備Si基體5，且於Si基體5形成有溝槽電容器。即，於Si基體5形成有複數個孔6，且孔6之內部形成有絕緣層7、第1電極層8、電介質層9、第2電極層10。
於Si電容器14中，進一步於Si基體5之下側主面形成有薄膜電阻15。薄膜電阻15例如由NiCr構成。薄膜電阻15係與溝槽電容器(第1電極層8、電介質層9、第2電極層10)串聯。
如上所述，於電源配線與接地配線之間連接之電容器之ESR相對於電源配線之電感成分過小時，有發生於電源阻抗具有較大峰值之反共振之情形。然而，於第3實施形態之附電容器之半導體裝置300中，由於溝槽電容器串聯薄膜電阻15，故可抑制反共振之峰值。
薄膜電阻15例如可藉由薄膜技術而形成。
[第4實施形態]
於圖4(A)、(B)表示第4實施形態之附電容器之半導體裝置400。而圖4(A)係表示附電容器之半導體裝置400之前視圖；圖4(B)係表示附電容器之半導體裝置400之Si電容器24之剖面圖。
附電容器之半導體裝置400係將第1實施形態之附電容器之半導體裝置100之Si電容器4置換成於上側主面形成有薄膜高容量電容器16之Si電容器24。並且，於Si中介板1安裝了Si半導體元件3與Si電容器24。
於圖4(B)表示Si電容器24之細節。
Si電容器24與Si電容器4同樣具備Si基體5，且於Si基體5形成有溝槽電容器。即，於Si基體5形成有複數個孔6，且孔6之內部形成有絕緣層7、第1電極層8、電介質層9、第2電極層10。
於Si電容器24中，進一步於Si基體5之上側主面形成有薄膜高容量電容器16。薄膜高容量電容器16具備導體多孔體層16a、電介質層16b、導體層16c依序積層而形成之構造。薄膜高容量電容器16因為於導體多孔體層16a上形成有電介質層16b，具備非常大的容量。
薄膜高容量電容器16例如可以下述方法形成。
首先，於Si基體5之形成薄膜高容量電容器16之區域形成例如由SiO2構成之絕緣層17。由SiO2構成之絕緣層17可藉由CVD(Chemical Vapor Deposition：化學氣相沉積)法等形成。
接著，於絕緣層17上藉由光蝕刻技術形成例如由Al構成之導體層(未圖示)。而導體層之材質並非限定為Al，亦可為其他金屬。
接著，例如於陽極氧化之後藉由侵蝕手法於導體層形成極多數個細孔而形成導體多孔體層16a。另外，細孔之形成並非限定為陽極氧化法，亦可藉由以印刷、噴墨或噴覆、熱噴塗等堆積金屬微粒子之手法等方法形成。
接著，於導體多孔體層16a上藉由原子層沉積法(ALD法：Atomic Layer Deposition)形成例如由AlOX(X為1.2以上)構成之電介質層16b。另外，亦可預先於導體多孔體層16a與電介質層16b之間形成例如由TiON等構成之擴散防止層。擴散防止層之形成亦可藉由ALD法進行。
接著，於電介質層16b上例如藉由ALD法形成例如由Al構成之導體層16c。另外，導體層16c之材質並非限定為Al，亦可為Cu、Ni等。又，亦可預先於電介質層16b與導體層16c之間形成例如由TiON等構成之擴散防止層。此擴散防止層之形成亦可藉由ALD法進行。
最後，利用光蝕刻技術對導體多孔體層16a、電介質層16b、導體層16c進行圖案化，完成薄膜高容量電容器16。
於附電容器之半導體裝置400中，將Si電容器24之溝槽電容器(第1電極層8、電介質層9、第2電極層10)與薄膜高容量電容器16藉由於Si基體5形成通路導體並聯。
附電容器之半導體裝置400能以溝槽電容器與薄膜高容量電容器於電源配線與接地配線之間形成所期望之必要的大容量。又，附電容器之半導體裝置400由於將種類不同之電容器並聯，可涵蓋廣泛頻率範圍使電源阻抗變小且抑制電壓變動。還可去除多種頻率之雜訊。
另外，附電容器之半導體裝置400亦可與第3實施形態之附電容器之半導體裝置300同樣地於Si基體5之表面形成薄膜電阻15，將Si電容器24之溝槽電容器(第1電極層8、電介質層9、第2電極層10)與薄膜電阻15串聯。
[第5實施形態]
於圖5(A)、(B)表示第5實施形態之附電容器之半導體裝置500。而圖5(A)係表示附電容器之半導體裝置500之前視圖；圖5(B)係表示附電容器之半導體 裝置500之Si電容器34之說明圖(一部分以剖面所示之前視圖)。
附電容器之半導體裝置500係將第1實施形態之附電容器之半導體裝置100之Si電容器4置換成於上側主面安裝有積層陶瓷電容器18之Si電容器34。並且，於Si中介板1安裝了Si半導體元件3與Si電容器34。
於圖5(B)表示Si電容器34之細節。
Si電容器34與Si電容器4同樣具備Si基體5，且於Si基體5形成有溝槽電容器。即，於Si基體5形成有複數個孔6，且孔6之內部形成有絕緣層7、第1電極層8、電介質層9、第2電極層10。
於Si電容器34中，進一步於Si基體5之上側主面使用接合材19而安裝有積層陶瓷電容器18。
於附電容器之半導體裝置400中，將Si電容器24之溝槽電容器(第1電極層8、電介質層9、第2電極層10)與積層陶瓷電容器18藉由於Si基體5形成通路導體並聯。
附電容器之半導體裝置400可藉由選擇容量大的積層陶瓷電容器18，以溝槽電容器與積層陶瓷電容器18於電源配線與接地配線之間形成所期望之必要的大容量。又，附電容器之半導體裝置400由於將種類不同之電容器並聯，可涵蓋廣泛頻率範圍使電源阻抗變小且抑制電壓變動。還可去除多種頻率之雜訊。
另外，附電容器之半導體裝置400雖使用與Si中介板1或Si半導體元件3之熱膨脹係數具有較大差異之積層陶瓷電容器18，在將積層陶瓷電容器18安裝於Si基體5之前提下，安裝於Si中介板1，由於Si基體5發揮作為一種緩衝材之功能，即便發生溫度變化，不會有彎曲、積層陶瓷電容器18剝離等情形。
另外，附電容器之半導體裝置400亦可與第3實施形態之附電容 器之半導體裝置300同樣地於Si基體5之表面形成薄膜電阻15，將Si電容器34之溝槽電容器(第1電極層8、電介質層9、第2電極層10)與薄膜電阻15串聯。
[第6實施形態]
於圖6(A)~(E)表示第6實施形態之附電容器之半導體裝置600。而圖6(A)~(E)係分別表示附電容器之半導體裝置600之製造方法之一例中所實施之步驟之說明圖(透視保持用樹脂層20之內部所示之前視圖)，圖6(E)表示完成之附電容器之半導體裝置600。
附電容器之半導體裝置600藉由FO-WLP(fan out-Wafer Level Package)將Si半導體元件13與Si電容器44保持於保持用樹脂層20。
以下，透過說明製造方法之一例，對附電容器之半導體裝置600之細節進行說明。
首先，準備Si半導體元件13與Si電容器44。作為Si半導體元件13，準備與於第1實施形態所使用之Si半導體元件3相同者。又，作為Si電容器44，準備與於第1實施形態所使用之Si電容器相同者。而，Si半導體元件13與Si電容器44於個別之下側主面沒有形成凸塊。
接著，如圖6(A)所示，將Si半導體元件13與Si電容器44個別之形成有端子之面與膜21對向，貼附膜21。另外，已預先使膜21之表面具有黏著性。
接者，如圖6(B)所示，以包覆Si半導體元件13與Si電容器44之方式於膜21上滴下液狀樹脂，然後加熱使樹脂硬化形成保持用樹脂層20。而構成保持用樹脂層20之樹脂，在充分考慮Si半導體元件13之熱膨脹係數或大小或形狀之前提下，必須選定具備即便有溫度變化，不使Si半導體元件13破損、 保持用樹脂層20彎曲、Si半導體元件13自保持用樹脂層20剝離之特性(線膨脹係數等)者。
接著，如圖6(C)所示，自埋設有Si半導體元件13與Si電容器44之保持用樹脂層20去除膜21。另外，圖6(C)~(E)係將圖6(A)、(B)與保持用樹脂層20之上下方向反轉而表示。於已去除膜21之保持用樹脂層20之表面上分別露出形成有Si半導體元件13之端子之面、形成有Si電容器44之端子之面。
接著，如圖6(D)所示，於保持用樹脂層20之Si半導體元件13與Si電容器44露出之面形成再配線層22。再配線層22係由複數個絕緣層(未圖示)積層者構成，藉由貫通絕緣層形成之通路導體或於層間形成之配線電極於兩主面間構成電路。又，再配線層22使Si半導體元件13與Si電容器44連接。再配線層22例如可使用普遍的絕緣材料、導電材料且使用光蝕刻技術形成。
最後，如圖6(D)所示，於再配線層22上形成凸塊23，完成附電容器之半導體裝置600。
於FO-WLP中，對於構成保持用樹脂層之樹脂，在充分考慮半導體元件之熱膨脹係數或大小或形狀之前提下，選定即便有溫度變化，亦不會使保持用樹脂層彎曲、半導體元件破損、半導體元件自保持用樹脂層剝離者。於附電容器之半導體裝置600中，由於使用與Si半導體元件13之熱膨脹係數相近之Si電容器44，即便有溫度變化，仍可抑制保持用樹脂層20彎曲、Si半導體元件13破損、Si半導體元件13或Si電容器44自保持用樹脂層剝離等情形。
以上，對第1實施形態~第6實施形態之附電容器之半導體裝置100~600進行了說明。然而，本發明並不限於上述內容，可沿發明的意旨進行多種變更。
例如，於附電容器之半導體裝置100~600中，雖然對Si電容器4、14、24、34、44使用溝槽電容器，Si電容器只要於基體使用Si即可，並無 限定溝槽電容器，亦可為其他種類。
再者，於使用了FO-WLP之第6實施形態之附電容器之半導體裝置600中，作為Si電容器，雖然將僅具備溝槽電容器之Si電容器44埋設於保持用樹脂層20，亦可替換成將於其他實施形態所使用之具備溝槽電容器與薄膜電阻15之Si電容器14、具備溝槽電容器與薄膜高容量電容器16之Si電容器24、具備溝槽電容器與積層陶瓷電容器18之Si電容器34等埋設於保持用樹脂層20。
再者，安裝於Si中介板1之Si電容器之個數、或埋設於保持用樹脂層20之Si電容器之個數係自由選擇，並不限定於圖式所描繪之個數。

Claims (7)

  1. 一種附電容器之半導體裝置，其具備：由Si所形成之至少1個Si半導體元件；及由Si所形成之至少1個Si電容器；上述Si半導體元件與上述Si電容器分別藉由安裝於由Si所形成之1個Si中介板、或使一方之主面露出且埋設於1個保持用樹脂層，於平面方向排列配置。
  2. 如申請專利範圍第1項之附電容器之半導體裝置，其中，上述Si半導體元件與上述Si電容器分別安裝於上述Si中介板；以包覆已安裝之上述Si半導體元件與上述Si電容器之方式於上述Si中介板之主面上形成密封用樹脂層。
  3. 如申請專利範圍第1項之附電容器之半導體裝置，其中，上述Si半導體元件與上述Si電容器分別使一方之主面露出且埋設於上述保持用樹脂層；於露出有上述Si半導體元件與上述Si電容器之上述保持用樹脂層之主面上形成再配線層。
  4. 如申請專利範圍第1至3項中任一項之附電容器之半導體裝置，其中，於由Si所形成之基體形成孔，上述Si電容器係於上述孔形成之溝槽電容器。
  5. 如申請專利範圍第1至3項中任一項之附電容器之半導體裝置，其中，於上述Si電容器上形成有導體多孔體層、電介質層、導體層依序積層之薄膜高容量電容器；上述Si電容器與上述薄膜高容量電容器並聯。
  6. 如申請專利範圍第1至3項中任一項之附電容器之半導體裝置，其中，於上述Si電容器，安裝有積層陶瓷電容器；上述Si電容器與上述積層陶瓷電容器並聯。
  7. 如申請專利範圍第4項之附電容器之半導體裝置，其中，於上述Si電容器之表面形成薄膜電阻；上述Si電容器與上述薄膜電阻串聯。
TW106127288A 2016-08-19 2017-08-11 附電容器之半導體裝置 TWI651741B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2016-161029 2016-08-19
JP2016161029 2016-08-19

Publications (2)

Publication Number Publication Date
TW201820356A true TW201820356A (zh) 2018-06-01
TWI651741B TWI651741B (zh) 2019-02-21

Family

ID=61197277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127288A TWI651741B (zh) 2016-08-19 2017-08-11 附電容器之半導體裝置

Country Status (2)

Country Link
TW (1) TWI651741B (zh)
WO (1) WO2018034067A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815530B (zh) * 2021-07-09 2023-09-11 新加坡商聯發科技（新加坡）私人有限公司 半導體封裝結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018206061A1 (de) * 2018-04-20 2019-10-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hochvolt-Kondensator zur Integration in elektrische Leistungsmodule sowie Verfahren zur Herstellung
JP7121922B2 (ja) 2018-07-06 2022-08-19 東芝ライテック株式会社 電源回路及び照明装置
JP7377181B2 (ja) 2020-09-11 2023-11-09 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538300B1 (en) * 2000-09-14 2003-03-25 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
JP2002190426A (ja) * 2000-12-21 2002-07-05 New Japan Radio Co Ltd コンデンサおよびその製造方法
JP4150552B2 (ja) * 2002-08-28 2008-09-17 富士通株式会社 複合キャパシタ
JP2007234843A (ja) * 2006-03-01 2007-09-13 Fujitsu Ltd 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法
US9236442B2 (en) * 2012-11-26 2016-01-12 Broadcom Corporation Integration of chips and silicon-based trench capacitors using low parasitic silicon-level connections
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
JP5994958B2 (ja) * 2014-09-30 2016-09-21 株式会社村田製作所 半導体パッケージおよびその実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815530B (zh) * 2021-07-09 2023-09-11 新加坡商聯發科技（新加坡）私人有限公司 半導體封裝結構

Also Published As

Publication number Publication date
WO2018034067A1 (ja) 2018-02-22
TWI651741B (zh) 2019-02-21

Similar Documents

Publication Publication Date Title
TWI475660B (zh) 在多晶片模組中用於電磁干擾屏蔽之方法及裝置
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP5576334B2 (ja) 半導体装置並びに配線基板及びその製造方法
CN105814687B (zh) 半导体封装及其安装结构
US11398341B2 (en) Electronic component
US7288728B2 (en) Electronic package and packaging method
TWI651741B (zh) 附電容器之半導體裝置
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP2011054979A (ja) 薄膜キャパシタ
JP6981537B2 (ja) 高周波モジュール
US9704747B2 (en) Semiconductor device and manufacturing method thereof
US8173907B2 (en) Interposer and method for manufacturing interposer
US11765826B2 (en) Method of fabricating contact pads for electronic substrates
TW201511624A (zh) 零件內建基板及其製造方法
JP4844392B2 (ja) 半導体装置及び配線基板
US20160126176A1 (en) Package substrate, package structure and fabrication method thereof
US20130271251A1 (en) Substrate-Less Electronic Component
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
KR101487082B1 (ko) 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법
JP2003347157A (ja) 薄膜電子部品
JP2008034694A (ja) 受動素子
JP2006339293A (ja) 回路モジュール
JP5119058B2 (ja) 薄膜キャパシタ
KR102156148B1 (ko) 대면적 반도체 다이들을 위한 낮은 열응력 패키지
US8556159B2 (en) Embedded electronic component