TW201803112A - 半導體構件，特別是功率電晶體 - Google Patents

半導體構件，特別是功率電晶體 Download PDF

Info

Publication number
TW201803112A
TW201803112A TW106107559A TW106107559A TW201803112A TW 201803112 A TW201803112 A TW 201803112A TW 106107559 A TW106107559 A TW 106107559A TW 106107559 A TW106107559 A TW 106107559A TW 201803112 A TW201803112 A TW 201803112A
Authority
TW
Taiwan
Prior art keywords
source
pad
drain
region
metallization
Prior art date
Application number
TW106107559A
Other languages
English (en)
Other versions
TWI732831B (zh
Inventor
賽巴斯汀 曼斯斐爾德
史堤方 史瓦格
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201803112A publication Critical patent/TW201803112A/zh
Application granted granted Critical
Publication of TWI732831B publication Critical patent/TWI732831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本發明揭露一種半導體構件(1)，特別是一種功率電晶體，其具有基板、包含至少一個源極區域(8)和至少一個汲極區域(10)的主動半導體區域以及具有源極襯墊(2)以覆蓋該基板的第一部份並且具有汲極襯墊(4)以覆蓋該基板的第二部份，其中實質上水平延伸的結構化金屬化平面(30)分別地配置在該源極襯墊(2)和該至少一個源極區域(8)之間以及在該汲極襯墊(4)和該至少一個汲極區域(10)之間，該源極襯墊(2)和該汲極襯墊(4)藉由實質上垂直延伸的金屬化(51、52)而連接至該金屬化平面(30)，並且該金屬化平面(30)藉由實質上垂直延伸的金屬化(53、54)而連接至該源極區域(8)並且連接至該汲極區域(10)。該金屬化平面(30)可覆蓋該主動半導體區域的面積的至少50%、至少70%或至少90%以允許低的整體電阻。

Description

半導體構件，特別是功率電晶體
本發明關於一種半導體構件，較佳地是一種功率電晶體，特別是一種氮化鎵功率電晶體。
用來評估半導體構件的特性的重要的參數就是在開啟狀態(on state)之下的整體電阻。對於電晶體或MOSFET(金屬氧化物半導體場效電晶體)而言，前述電阻通常稱之為RDSon。前述電阻的一部分是由源極和汲極的金屬化所形成的。在本發明中，就是想要達到使前述電阻是盡可能低的電阻。
從先前技術已知藉由複數層來構成半導體構件，特別是功率電晶體。在這種情況下，通常將主動半導體區域形成在基板中並且將水平延伸襯墊垂直地配置於其之上以作為源極和汲極。通常在半導體構件中有多重源極和汲極區域，它們具有薄長條的形狀。作為源極和汲極的該些襯墊通常覆蓋該些多重源極和汲極區域兩者。為了允許電流從汲極區域流至汲極襯墊，舉例來說，垂直延伸金屬化被引入作為該主動半導體區域和該些襯墊之間的連接。透過這些垂直連接，該電流可分別流出該汲極區域且流入該汲極襯墊以及從該源極襯墊流入該源極區域。在此情況下，特別是，一襯墊是平坦的或實質上歐姆接觸，藉由該襯墊該半導體構件可被外部連 接。
由於設計的原因，該源極襯墊和該汲極襯墊不可分別覆蓋該整個主動半導體區域，有一部分的電流必須要經由該半導體構件而被橫向地傳遞以到達對應的襯墊。在此情況中，橫向電流傳遞發生直到到達被對應的源極襯墊或汲極襯墊所覆蓋的一位置處。因此，經由該主動半導體區域和該對應的襯墊之間的垂直連接發生電流。在此情況中，該橫向電流傳遞可發生在該主動半導體區域中或在該源極和汲極區域的該些毆姆接觸中，這些接觸通常與對應的源極或汲極區域同時發生。
此設計的一個問題涉及將造成對於該橫向電流傳遞的相對高的電阻，其對於該半導體構件的該整體電阻有不利的貢獻。
本發明提供一半導體構件，特別是一功率電晶體，其具有其具有基板、包含至少一個源極區域和至少一個汲極區域的主動半導體區域以及具有源極襯墊以覆蓋該基板的第一部份並且具有汲極襯墊以覆蓋該基板的第二部份，其中實質上水平延伸的結構化金屬化平面分別地配置在該源極襯墊和該至少一個源極區域之間以及在該汲極襯墊和該至少一個汲極區域之間，該源極襯墊藉由至少一個第一實質上垂直延伸的金屬化而連接至該金屬化平面的至少第一部分，並且該汲極襯墊藉由至少一個第二實質上垂直延伸的金屬化而連接至該金屬化平面的至少第二部分，該金屬化平面的該至少第一部分藉由第三實質上垂直延伸的金屬化而連接至該至少一個源極區域，並且該金屬化平面的該至少第二部分藉由第四實質上垂直延伸的金屬化而連接至該至少一個汲極區域。“實質上垂直”連接在本發明 特別意欲指的是相對於水平而具有角度大於45度的連接，較佳地是大於75度。特別是較佳地，該連接正好就是垂直地延伸。術語“實質上水平”也意欲解釋為相似的意思。
本發明的優點
根據本發明的半導體構件具有的優點是可達到低和均勻的電阻。同時，可產生具有大於50A的高載流能力的半導體構件。在本發明中，金屬化平面特別是要代表並非只是幾何形狀的平面而是空間上的配置，其是由導電材料所組成，例如是金屬。該金屬化平面特別是金屬層，其相較於整個半導體裝置是薄的，該金屬化平面是二維結構化並且特徵在於可透過從垂直於平面的觀察方向指定材料存在的位置或區域。特別是，該金屬化平面具有大致上均勻的厚度，即其實質上是二維配置。
該金屬化平面是藉由兩個介電中間層而被絕緣，使得該個別的平面之間的電性連接僅在垂直金屬化處。本發明的一個特別的優點是該些源極區域和該些汲極區域中沒有區域是電流行進長距離而不具有傳遞到位於其上的金屬平面的可能性。藉由此效應而增加的電阻因而被有效地避免。
在一較佳的實施例中，該金屬化平面具有一結構，使得該主動半導體區域的面積的至少50%、較佳地是該主動半導體區域的面積的至少70%、並且特別較佳地是該主動半導體區域的面積的至少90%是被該金屬化平面覆蓋。被該金屬化平面所覆蓋的面積越大，則平均截面可得到的橫向電流傳遞越大。這樣改善上述電阻降低。
有利的是，該至少一個源極區域和該至少一個汲極區域可被 建構成多個平行的長條。這樣導致簡單的結構化佈局，其可整合到現有的製程中而不需要重大修改。
在本發明中，該金屬化平面可具有多個長條，其具有至少該源極和汲極區域的該些長條的寬度、該源極和汲極區域的該些長條的寬度的至少三倍或至少五倍的寬度。此測量也確保對於橫向電流傳遞可得到有足夠大的橫截面。該金屬化平面的多個長條的定向與該源極和汲極襯墊的定向為30度到150度的角度、特別是從80度到100度、且在特別情況中是90度。該電流接著可被特別有效地分佈在該半導體構件中。
在本發明的精進實施例中，該金屬化平面包含建構為梯形的多個長條。在此情況中，該梯形的窄邊可在有直接連接點的位置處，而該直接連接點在多個梯形與該些接觸襯墊之間可能是透過第一或第二垂直連接方式，該些梯形是該金屬化平面的一部份。此實施例的優點是有減少的整體電阻，而減少的整體電阻是由於該金屬化平面的較大的金屬體積的埋藏區域。
在另外的實施例中，有利的是，該金屬化平面具有方格狀或是網狀結構。該週期性可能是從該汲極區域到源極區域的分隔的至少兩倍，並且例如可落在10μm和1mm之間的範圍中。該些襯墊中的一個可環形地包封另外的襯墊。換句話說，該源極襯墊完全地包封該汲極襯墊，反之亦然。此實施例的優點是該源極襯墊和該汲極襯墊的同心配置。在該幾何描述中，該源極和汲極電位可互換而不會有功能上的損失。
在本發明的精細實施例中，該半導體構件包含在中間層中的金屬化，其藉由與構成該金屬化平面相同的方式來構成並且同樣實現電流 分布功能但是配置在該金屬化平面的下方或上方。因此可以互不影響地優化對於該源極區域/該源極襯墊和對於該汲極區域/該汲極襯墊的電流分佈，因為該源極電流和該汲極電流的通路在平面圖中所見甚至可以交叉。
該金屬平面同樣可能具有放置在不同電位之至少兩個區域，該至少兩個區域被結構化成以齒狀或城垛狀的方式彼此接合。在此方法中，藉由該額外的金屬平面的更小型化結構而可能達到減少整體電阻。
本發明的有利的精進實施例被分類在附屬項中並且被描述於本說明書中。
1‧‧‧半導體構件
2‧‧‧襯墊/源極襯墊
4‧‧‧襯墊/汲極襯墊
6‧‧‧縫隙
8‧‧‧源極區域
10‧‧‧汲極區域
10.1‧‧‧汲極區域
10.2‧‧‧汲極區域
12‧‧‧閘極區域
30‧‧‧金屬化平面
32‧‧‧長條/源極長條
34‧‧‧長條/汲極長條
51‧‧‧垂直連接/第一垂直連接
52‧‧‧垂直連接/第二垂直連接
53‧‧‧垂直連接/第三垂直連接
54‧‧‧垂直連接/第四垂直連接
100‧‧‧半導體構件
102‧‧‧襯墊/源極襯墊
104‧‧‧襯墊/汲極襯墊
106‧‧‧源極區域
108‧‧‧汲極區域
110‧‧‧閘極區域
112‧‧‧第一垂直連接
114‧‧‧第二垂直連接
本發明的範例性實施例將更詳細地概述而藉助於隨附圖式以及下文中的描述。
圖1顯示根據先前技術的半導體構件的平面圖以及橫截面圖； 圖2顯示根據本發明的第一範例性實施例的平面圖； 圖3顯示根據本發明的第二範例性實施例的平面圖； 圖4顯示根據本發明的第三範例性實施例的平面圖； 圖5顯示根據本發明的第四範例性實施例的平面圖； 圖6顯示根據本發明的第五範例性實施例的平面圖； 圖7顯示圖6中所示的範例性實施例的細節放大圖。
圖1顯示先前技術中習知的一半導體構件。該半導體構件100的平面圖顯示於圖中的上半部。該源極襯墊102和該汲極襯墊104可被看見，它們分別地從右到左水平地延伸並且形成該半導體構件100的最上 層。在此情況中，該半導體構件100可被外部地連接，從而被併入一電路中。可進一步看見，該源極區域106和汲極區域108分別地朝向垂直於襯墊102、104的延展方向延伸。該源極區域106和汲極區域108是該主動半導體區域的部份並且分別於表面上提供歐姆接觸。閘極區域110也是相同的表示方式(沒有進一步討論)。
該源極區域106藉由第一垂直連接112而被連接至該源極襯墊102。相同於該源極區域106的連接方式，該汲極區域108藉由第二垂直連接114而被連接至該汲極襯墊104。
該範例顯示用於產生氮化鎵功率電晶體(GaN電晶體)的佈局。圖1上方區域顯示遮罩平面的平面圖。這些代表各種金屬和介電質的橫向尺度。在該源極區域106所定義的區域中，電流被施加至該半導體中。在此情況中，該電流是代表電子的流動。這些區域包含歐姆接觸，該些歐姆接觸藉由第一垂直連接112而被連接到該源極襯墊102。在該汲極區域108所定義的區域中，電流(即電子的流動)離開該半導體。這些區域也包含歐姆接觸，該些歐姆接觸經由第二垂直連接114而被連接到該汲極襯墊104。
該閘極區域110代表金屬或半導體閘極電極，其被用於控制該電晶體。這些不在本發明的範圍內進一步考慮。在此，該些第一垂直連接112和第二垂直連接114是金屬通孔，它們被埋藏在絕緣材料的層中。
該電晶體可藉由該源極襯墊102和汲極襯墊104以及閘極襯墊(沒有顯示)而被連接至外圍設備。
該源極區域106和汲極區域108通常被配置為薄的，例如寬度從0.2μm到10μm的長條、例如長度從0.1mm到10mm且通常佔據整個 晶片的長度，具有相同間隔，例如從5μm到30μm，而交替的配置，使得電流在該晶圓的每個位置處透過該半導體行進相同距離。
在先前技術所顯示的範例中，接觸襯墊(即源極襯墊102和汲極襯墊104)相對於該源極區域106和汲極區域108的定向已被選定為90度。為了提供足夠的面積以作為外圍設備的連接，該些接觸襯墊具有的尺度約(0.1mm-10mm)×(0.1mm-10mm)。
問題是，被施加或是被取出的電流必定有時候會在該主動半導體區域和所對應的襯墊102、104之間行進長距離。舉例來說，在圖1中央的電子流經該源極區域106和該汲極區域108之間的通道必定先流進圖中的下部區域的半導體構件的部分為了要能夠經由汲極襯墊104離開該半導體構件。對於這些電流的電阻對於該半導體構件100的整體電阻有明顯的貢獻。此外，此效應亦會導致該半導體構件100的電阻的不均勻性。
在圖1的最下部區域可見該半導體構件100的橫截面圖。亦可看到該源極區域106、該汲極區域108、該閘極區域110和該第一垂直連接114。最後者連接該汲極區域108到該汲極襯墊104。
圖2顯示本發明的第一範例實施例的平面圖。除非有提到相反的教示，不然在圖1中所描述的該半導體構件中相同於圖2的實施例中的元件可被應用於圖2中。特別是，前文中所提到的該些襯墊、源極和汲極區域…等等的尺度以及該垂直連接的設計可以從其中被採用於圖2的實施例。
以相同於圖1的方式，可見源極區域8和汲極區域10，它們被構成為平行的長條並且被配置在共同平面中。亦可見閘極區域12位於 該源極區域8的旁邊。該源極襯墊2被指示在該圖中的左邊部分，且該汲極襯墊4被指示在該圖中的右邊部分。該兩個襯墊2、4相較於圖1中所對應的襯墊是被配置為旋轉90度，並且圖2中的襯墊是從上到下延伸而取代從右到左延伸。因此，襯墊2、4延伸平行於該源極區域8和該汲極區域10。再者，襯墊2、4的面積倍增加並且覆蓋該半導體構件1的大部分面積。實質上，襯墊2、4的尺度是對應於先前技術中所習知的。
該金屬化平面30被指示為相對於該源極區域8和該閘極區域10為直角的延伸。該金屬化平面由複數個長條32、34所組成，在此實施例中它們顯示為平行的，並且覆蓋該基板表面的主要部分。在該金屬化平面30中，該些個別的長條32、34彼此沒有導電性地連接至另外的長條32、34。每個長條32、34被指派給並且導電性地連接到源極區域8及汲極區域10中的一者。因此，長條32藉由該第三垂直連接53而被連接至該源極區域8，並且長條34藉由該第四垂直連接54而被連接至該汲極區域10。該金屬化平面30從而至少部份接至該源極區域8和該汲極區域10兩者以及連接至該源極襯墊2和汲極襯墊4。各別的分開區段(即在本實施例中所示的個別的長條32、34中的一個)都連接到該源極區域8和該源極襯墊2，而其他的區段則都連接到該汲極區域10和該汲極襯墊4。該些長條32因此被稱作該金屬化平面30的源極區段或源極長條，並且該些長條34被稱作該金屬化平面30的汲極區段或汲極長條。
該些源極長條32和該些汲極長條34縱向延伸於該晶片的寬度上(0.1mm-10mm)。該些長條的寬度沿著該晶片長度可在大約5μm和1mm之間變化。該些長條的間隔可例如為大約5μm到30μm。然而，較小的間 隔例如是大約1μm的範圍也是有可能的。藉由該些垂直連接51、52、53、54的配置所達到的效果是兩個鄰近的長條32、34具有不同的電位(源極和汲極)。在範例中，晶片中的用語“長度”和“寬度”可被任意的選擇並且可彼此互換。該“長度”和“寬度”也可被稱做是“第一側”和“第二側”。
在該些區域中，其中該些源極長條32和源極區域8、第三垂直連接53是被配置以允許在該些源極區域8和該些源極長條32之間的電流流動。與其相同的方式，第四垂直連接34是被配置於該些汲極長條34和該些汲極區域10之間。
在該金屬化平面30和該源極襯墊2之間以及和該汲極襯墊4之間的電連接是以相似的方式來提供。同樣地，該對應的重疊區域是用於放置垂直連接51、52。因此，第一垂直連接51被配置在該源極襯墊2和該源極長條32彼此重疊的區域中。第二垂直連接52被配置在該汲極襯墊4和該汲極長條34重疊的區域中。
該些垂直連接51、52、53、54可為簡單金屬化，它們被薄絕緣層所包封。在該實施例中，該些垂直連接分別地具有方形的截面(或者是圓形的截面)，並且可被等距地分布在對應的區域上。根據該重疊區域的幾何形狀，線性的配置可能適合的，如在此實施例中的第一和第二垂直連接51、52或是在二維方格狀配置的實施例中的第三和第四垂直連接53、54。
該金屬化平面30的某些長條32藉由該些第一垂直連接51而被連接至該源極襯墊2。該金屬化平面30的其他長條34藉由該些第二垂直連接52而被連接至該汲極襯墊4。
圖3顯示本發明的第二範例實施例的平面圖。實質上，該半 導體構件1的結構對應於圖2中所示的結構。因此，個別的元件分別具有與圖2相同的元件符號。實質上不同在於該金屬化平面30的結構。該些源極長條32和汲極長條34並非如圖2中由矩形地構成，而是梯形。換句話說，該些長條32、34不具有固定的寬度而是朝向側邊逐漸變窄，該側邊分別為該些長條藉由該些第一垂直連接51連接至源極襯墊2或藉由該些第二垂直連接52連接至汲極襯墊4的側邊。
這些梯型的相互平行的側邊的長度的比值大約是2比1。其他的比值範圍大約是10比1到1比1的範圍中也是可能的，例如1：1、5：1或10：1。舉例來說，該源極長條32的長邊被配置在該汲極襯墊4的下方。該長邊是與其平行的側邊的約兩倍長，該側邊於相對側界定該長條的邊界並且被配置於該源極襯墊2之下。因為這樣的構成，有特別低的電阻，由於在該金屬化平面30中的該區域中該金屬化平面30被連接到該主動半導體區域，即換句話說，分別連接到該源極區域8或該汲極區域10。此優點是由於在習知半導體構件中，在此區域中形成有相對高的電阻。
在相對的區域中，其中該些長條32、34被連接至該些襯墊2、4，雖然由於該些長條的寬度相較於圖2中的矩形長條的寬度是減少的而有稍微較高的電阻，然而設計為梯型的長條32、34的整體電阻相較於矩形長條是減少的。
圖4顯示本發明的第三範例實施例的平面圖。圖中所示的範例性實施例實質上對應於圖3中所示的範例性實施例。相同的元件符號同樣地是指具有相同名稱的元件。相較於圖3中所示的範例性實施例，然而本實施例中的源極襯墊2和汲極襯墊4以及源極長條32和汲極長條34是旋 轉90度。該些源極長條32和汲極長條34因此延伸平行於該些源極區域8和該些汲極區域10，而該些襯墊2、4相對於該些源極區域8和汲極區域10是呈直角的延伸。該些源極區域8和汲極區域10分別藉由第三和第四垂直連接53、54而分別地等距地以它們的整個長度連接到該些源極長條32和該些汲極長條34。
圖5顯示本發明的第四範例實施例的平面圖。由圖可見該汲極襯墊4被配置於中央並且完全地被該源極襯墊2所包封。在所示的實施例中，該金屬化平面30佔據該半導體構件1的主要面積並且僅具有少量的縫隙6，即在其中沒有材料是屬於在該汲極襯墊4和該主動半導體區域之間的金屬化平面30，特別是該源極區域8，在該汲極襯墊4之下。該源極襯墊2整個位在該主動半導體區域的外側，即沒有覆蓋該主動半導體區域。或者是，該主動半導體區域可接續在該源極襯墊2之下。
該些汲極區域10藉由第二垂直連接52和第四垂直連接54而被連接至該汲極襯墊4。在所示的範例性實施例中，該些第二垂直連接52以及該些第四垂直連接54是直接地配置在彼此之上。該些第二垂直連接52相較於該些第四垂直連接54而具有較大的橫截面。在功能上並不重要，但是在製造技術上面可提供優勢，由於該些第三和第四垂直連接53、54可因而利用與該些第一和第二垂直連接51、52相同的方式而被構成。
連接金屬化平面30到該源極襯墊2的該些第一垂直連接51被環形地配置圍繞該半導體構件1。如該範例性實施例所示，該些第一垂直連接被等距地配置成兩個平行的列，雖然它們也可被配置成其他圖案。
圖6顯示本發明的第五範例實施例的平面圖。同樣的，該汲 極襯墊4被配置於中央並且完全地被該源極襯墊2所包封。相較於圖5所示的範例性實施例，該源極襯墊2覆蓋該主動半導體區域的一部份。該金屬化平面被分成兩部分成為源極部分36和汲極部分38。該源極部分36大致具有“雙T結構”：在圖中的頂部和底部處，它延伸直到該半導體構件1的邊緣，並且在左側邊緣和在右側邊緣，該源極部分是被設定退到在約半導體構件1的寬度的四分之一處，使得該源極部分36覆蓋該半導體構件1的大約一半的寬度。在圖的左邊和右邊之該源極部分36沒有被延伸的區域中，該汲極部分38被配置。
在該源極部分36和該汲極部分38之間的交界區域中，它們是彼此“嚙合(meshing)”的。換句話說，該源極部分36和該汲極部分38兩者都具有城垛結構，該金屬化平面的一個部份的城垛是以對應於該金屬化平面的另一部份的城垛的方式構成並且於其中接合。然而，在此實施例中，每個情況中保持有小的水平間距，使得沒有電性接觸發生在該源極部分36和汲極部分38之間。代替該城垛構造，也可想像得到使用鋸齒狀。當然，在所呈現的所有的範例性實施例中，接觸該源極襯墊2之所有的金屬化部份是與該汲極襯墊4電性絕緣。
在圖中的該兩個中央汲極區域10.1和10.2藉由第二垂直連接52(見圖7)和第四垂直連接54(見圖7)而被連接到汲極襯墊4。另一方面，其他的汲極區域10也被連接到該金屬化平面，此處是以如同在其他範例實施例中所述的汲極區段38的形式經由該第四垂直連接54(見圖7)而連接到該金屬化平面。
圖7顯示根據圖6的半導體構件1的放大細節圖。該金屬化 平面的該源極部分36與該汲極部分38的嚙合以及該源極襯墊2和該汲極襯墊4的邊界可特別清楚的見於此。
所有所揭示的結構可根據需求而被重複多次於整個半導體構件之上，並且因此可以被視為個別的單元。同樣的，在不違背本發明的範疇之下，可以將具有源極功能的元件以及具有汲極功能的元件的幾何位置互換。通過此種方式，僅是電流方向相反。也有可能在所示的單位單元中，有更多的個別元件，例如更多的平行源極和汲極區域。為了清楚起見，只有相對少數的結構被分別地顯示於隨附圖式中。
1‧‧‧半導體構件
2‧‧‧襯墊/源極襯墊
4‧‧‧襯墊/汲極襯墊
8‧‧‧源極區域
10‧‧‧汲極區域
12‧‧‧閘極區域
30‧‧‧金屬化平面
32‧‧‧長條/源極長條
34‧‧‧長條/汲極長條
51‧‧‧垂直連接/第一垂直連接
52‧‧‧垂直連接/第二垂直連接
53‧‧‧垂直連接/第三垂直連接
54‧‧‧垂直連接/第四垂直連接

Claims (10)

  1. 一種半導體構件(1)，特別是功率電晶體，其具有基板、包含至少一個源極區域(8)和至少一個汲極區域(10)的主動半導體區域以及具有源極襯墊(2)以覆蓋該基板的第一部份並且具有汲極襯墊(4)以覆蓋該基板的第二部份，其中i.實質上水平延伸的結構化金屬化平面(30)分別地配置在該源極襯墊(2)和該至少一個源極區域(8)之間以及在該汲極襯墊(4)和該至少一個汲極區域(10)之間；ii.該源極襯墊(2)藉由至少一個第一實質上垂直延伸的金屬化(51)而連接至該金屬化平面(30)的至少第一部分，並且該汲極襯墊(4)藉由至少一個第二實質上垂直延伸的金屬化(52)而連接至該金屬化平面(30)的至少第二部分；iii.該金屬化平面(30)的該至少第一部分藉由第三實質上垂直延伸的金屬化(53)而連接至該至少一個源極區域(8)，並且該金屬化平面(30)的該至少第二部分藉由第四實質上垂直延伸的金屬化(54)而連接至該至少一個汲極區域(10)。
  2. 如申請專利範圍第1項所述之半導體構件(1)，其中該金屬化平面(30)具有一結構，使得該主動半導體區域的面積的至少50%，較佳的是至少70%，以及特別較佳的是該主動半導體區域的面積的至少90%，藉由該金屬化平面(30)所覆蓋。
  3. 如申請專利範圍第1或2項所述之半導體構件(1)，其中該至少一個源極區域(8)和該至少一個汲極區域(10)經建構為互相平行對準的多個長 條，該多個長條具有至少該源極和汲極區域(8、10)的該多個長條的寬度。
  4. 如申請專利範圍第1或2項所述之半導體構件(1)，其中該金屬化平面(30)包含建構為梯形的多個長條(32、34)。
  5. 如申請專利範圍第4項所述之半導體構件(1)，其中該金屬化平面(30)的該多個長條(32、34)的定向與該源極和汲極襯墊(2、4)的定向為30度到150度的角度，特別是90度。
  6. 如申請專利範圍第1或2項所述之半導體構件(1)，其中該金屬化平面(30)具有方格狀或是網狀結構。
  7. 如申請專利範圍第1或2項所述之半導體構件(1)，其中該源極襯墊(2)環形地或盒狀地包封該汲極襯墊(4)，或者是該汲極襯墊(4)環形地或盒狀地包封該源極襯墊(2)。
  8. 如申請專利範圍第1或2項所述之半導體構件(1)，其中該半導體構件(1)具有額外的金屬化在中間層中，該額外的金屬化藉由與構成該金屬化平面(30)相同的方式來構成，該額外的金屬化實現電流分布功能並且配置在該金屬化平面(30)的下方或上方。
  9. 如申請專利範圍第1或2項所述之半導體構件(1)，其中該金屬化平面(30)具有在共同平面中之不同電位的至少兩個區域(36、38)，該至少兩個區域被結構化成以齒狀或城垛狀的方式彼此接合。
  10. 一種用於機動車的控制裝置，其包含根據申請專利範圍第1-9項中任一項的至少一個半導體構件(1)。
TW106107559A 2016-03-10 2017-03-08 半導體構件，特別是功率電晶體 TWI732831B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016203906.7A DE102016203906A1 (de) 2016-03-10 2016-03-10 Halbleiterbauelement, insbesondere Leistungstransistor
??102016203906.7 2016-03-10
DE102016203906.7 2016-03-10

Publications (2)

Publication Number Publication Date
TW201803112A true TW201803112A (zh) 2018-01-16
TWI732831B TWI732831B (zh) 2021-07-11

Family

ID=59814549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107559A TWI732831B (zh) 2016-03-10 2017-03-08 半導體構件，特別是功率電晶體

Country Status (3)

Country Link
CN (1) CN107180859A (zh)
DE (1) DE102016203906A1 (zh)
TW (1) TWI732831B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112670280A (zh) * 2019-10-16 2021-04-16 珠海零边界集成电路有限公司 一种电源线结构、功率芯片及供电模块
CN112951788A (zh) * 2019-12-10 2021-06-11 圣邦微电子（北京）股份有限公司 功率管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744843A (en) * 1996-08-28 1998-04-28 Texas Instruments Incorporated CMOS power device and method of construction and layout
JP3144330B2 (ja) * 1996-12-26 2001-03-12 日本電気株式会社 半導体装置
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
DE102006050087A1 (de) * 2006-10-24 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Entwurf eines Halbleiterkörpers mit einer Anschlussleitung
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
TWI370537B (en) * 2009-09-24 2012-08-11 Green Solution Tech Co Ltd Mosfet transistor layout and method of making the same
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance
FR3004057B1 (fr) * 2013-03-26 2017-02-17 Valeo Systemes Thermiques Module de commande d'un appareil electrique

Also Published As

Publication number Publication date
DE102016203906A1 (de) 2017-09-28
CN107180859A (zh) 2017-09-19
TWI732831B (zh) 2021-07-11

Similar Documents

Publication Publication Date Title
US11367738B2 (en) Semiconductor device
JP3136885B2 (ja) パワーｍｏｓｆｅｔ
TWI402960B (zh) 用於半導體之接地屏蔽
JP6512025B2 (ja) 半導体素子及び半導体素子の製造方法
JP6507609B2 (ja) 半導体装置
JP6348703B2 (ja) 半導体装置及びその製造方法
JP7234713B2 (ja) 半導体装置
US20160043213A1 (en) Semiconductor device
US20080230810A1 (en) Insulated gate semiconductor device
CN104241207B (zh) 半导体及其制造方法
JP2006303220A (ja) 半導体装置
JP4396200B2 (ja) 半導体装置
TW200532765A (en) Multi-layer wiring structure with dummy patterns for improving surface flatness
JP2022168307A (ja) 半導体装置
US20190296116A1 (en) Semiconductor device
TW201803112A (zh) 半導體構件，特別是功率電晶體
JP2009540620A (ja) 高性能分路キャパシタを有するｒｆパワートランジスタデバイスとその使用方法
JP2013016708A (ja) 半導体装置及びその製造方法
JP5066928B2 (ja) 半導体装置
JP5304195B2 (ja) 半導体装置
TW201935568A (zh) 半導體裝置
US20230402445A1 (en) Semiconductor device and its manufacturing method
TW201238031A (en) Semiconductor device
JP2009176980A (ja) パワーｍｏｓトランジスタ
JP2023046021A (ja) 半導体装置