TW201801579A - 傳輸線結構 - Google Patents

傳輸線結構 Download PDF

Info

Publication number
TW201801579A
TW201801579A TW105119242A TW105119242A TW201801579A TW 201801579 A TW201801579 A TW 201801579A TW 105119242 A TW105119242 A TW 105119242A TW 105119242 A TW105119242 A TW 105119242A TW 201801579 A TW201801579 A TW 201801579A
Authority
TW
Taiwan
Prior art keywords
signal
layer
transmission line
diameter
signal transmission
Prior art date
Application number
TW105119242A
Other languages
English (en)
Other versions
TWI578861B (zh
Inventor
薛光華
Original Assignee
中原大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中原大學 filed Critical 中原大學
Priority to TW105119242A priority Critical patent/TWI578861B/zh
Priority to US15/293,225 priority patent/US10123407B2/en
Application granted granted Critical
Publication of TWI578861B publication Critical patent/TWI578861B/zh
Publication of TW201801579A publication Critical patent/TW201801579A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20381—Special shape resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/04—Lines formed as Lecher wire pairs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P9/00—Delay lines of the waveguide type
    • H01P9/003—Delay equalizers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種傳輸線結構包含第一傳輸線、第二傳輸線及層間連通柱。第一傳輸線包含第一走線部、第二走線部及第一信號連通柱。第二傳輸線包含第三走線部、第四走線部及第二信號連通柱。第一走線部與第三走線部均設置於第一信號傳輸層中且沿第一方向沿伸。第二走線部與第四走線部均設置於第二信號傳輸層中且沿第二方向沿伸。第一信號連通柱連接第一走線部與第二走線部。第二信號連通柱連接第三走線部與第四走線部。層間連通柱鄰接於第一走線部或第三走線部，與第一信號連通柱的距離為一預定距離且垂直連接第一信號傳輸層與第二信號傳輸層。

Description

傳輸線結構
本發明係關於一種傳輸線結構，特別是一種具有多個信號傳輸層及連通柱的傳輸線結構。
隨著高數位信號通信時代的來臨，高速數位信號的傳輸扮演重要的角色。除了對信號工作的頻率與頻寬的要求提高，科技產品的精密化的趨勢也使得印刷電路板線路佈局也愈趨緊密。伴隨而來的是信號的傳輸過程中，所產生的信號完整性、電磁干擾、電磁相容或是電原完整性等相關的問題。而在眾多信號傳輸的相關問題當中，印刷電路板緊密的線路佈局所產生的共模雜訊的影響係為嚴重的問題。
本發明提供一種傳輸線結構，可以降低傳輸線在轉折角所產生的共模雜訊以及阻抗不匹配的影響，進而改善信號傳輸的品質。
依據本發明之一實施例所揭露的傳輸線結構，適於基板，基板具有本體、第一信號傳輸層及第二信號傳輸層。第一信號傳輸層與該第二信號傳輸層彼此平行且絕緣。傳輸線結構包含第一傳輸線、第二傳輸線及連通柱。第一傳輸線包含第一走線部、第二走線部及第一信號連通柱。第一走線部設置於第一信號傳輸層中且沿第一方向沿伸。第二走線部設置於第二信號傳輸層中且沿第二方向沿伸，第一方向垂直於第二方向。第一信號連通柱設置於本體，垂直於第一信號傳輸層並連接第一走線部與第二走線部。第二傳輸線包含第三走線部、第四走線部及第二信號連通柱。第三走線部設置於第一信號傳輸層中且沿第一方向沿伸，第二走線部於第一信號傳輸層的正投影部分重疊於第三走線部。第四走線部設置於第二信號傳輸層中且沿第二方向沿伸。第二信號連通柱設置於本體，垂直於第一信號傳輸層並連接第三走線部與第四走線部。層間連通柱鄰接於第一走線部或第三走線部，與第一信號連通柱的距離為一預定距離且垂直連接第一信號傳輸層與第二信號傳輸層。
本發明所揭露的傳輸線結構係利用第一信號連通柱與第二信號連通柱連接第一信號傳輸層與第二信號傳輸層，使信號可以通過第一信號連通柱與第二信號連通柱，於第一信號傳輸層與第二信號傳輸層之間傳輸。利用信號在第一信號傳輸層與第二信號傳輸層之間傳輸速度的差異來調整傳輸距離，以降低信號在傳輸線的轉折角所產生的共模雜訊，進而改善信號傳輸的品質。本發明所揭露的傳輸線結構更透過層間連通柱的設置，可以改善信號通過第一信號連通柱與第二信號連通柱所產生的阻抗不匹配的問題。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。
請一併參照圖1與圖2，圖1係依據本發明之一實施例所繪示之傳輸線結構的俯視圖，圖2係依據本發明之圖1的實施例所繪示之傳輸線結構的剖面圖，其對應圖1的剖面線AA。如圖所示，傳輸線1設置於基板2，基板2具有本體20、第一信號傳輸層21與第二信號傳輸層22。於此實施例中，第一信號傳輸層21位於基板2上方，第二信號傳輸層22位於基板2中。於另一實施例中，第一信號傳輸層21與第二信號傳輸層22均位於基板2中。傳輸線結構1包含第一傳輸線10、第二傳輸線11及多個層間連通柱VR1、VR2。第一傳輸線10包含第一走線部L1、第二走線部L2及第一信號連通柱VS1。第一走線部L1設置於第一信號傳輸層21中且沿第一方向(平行於X軸)沿伸。第二走線部L2設置於第二信號傳輸層22中且沿第二方向(平行於Y軸)沿伸，第一方向垂直於第二方向。第一信號連通柱VS1設置於本體20，垂直於第一信號傳輸層21並連接第一走線部L1與第二走線部L2。
第二傳輸線11包含第三走線部L3、第四走線部L4及第二信號連通柱VS2。第三走線部L3設置於第一信號傳輸層21中且沿第一方向沿伸，第二走線部L2於第一信號傳輸層21的正投影部分重疊於第三走線部L3。於一實施例中，第四走線部L4於第一信號傳輸層21的正投影未重疊於第一走線部L1。請一併參照圖1、圖2與圖3，圖3係依據本發明之圖1的實施例所繪示之傳輸線結構的剖面圖，其對應圖1的剖面線BB。如圖所示，第四走線部L4設置於第二信號傳輸層22中且沿第二方向沿伸。第二信號連通柱VS2設置於本體20，垂直於第一信號傳輸層21並連接第三走線部L3與第四走線部L4。於一個例子中，第一信號連通柱VS1與第二信號連通柱VS2係由可傳輸信號的材質所組成，例如金屬。
層間連通柱VR1鄰接於第一走線部L1，與第一信號連通柱VS1的距離為距離D1。距離D1小於預定距離Dp。於一實施例中，層間連通柱VR2鄰接於第一走線部L1。層間連通柱VR2與第一信號連通柱VS1的距離為距離D2。距離D2小於預定距離Dp。舉例來說，假設預定距離Dp為18密耳(mil)，則距離D1與距離D2小於18密耳(mil)。具體來說，層間連通柱VR1、VR2與第一信號連通柱VS1的距離接近(也就是小於預定距離Dp)，且層間連通柱VR1、VR2被設置於靠近第一走線部L1與第二走線部L2的轉折處。層間連通柱VR1、VR2均垂直連接第一信號傳輸層21與第二信號傳輸層22。
於一個例子中，如圖1所示，距離D1為層間連通柱VR1的圓心至第一信號連通柱VS1的圓心的距離。距離D2為層間連通柱VR2的圓心至第一信號連通柱VS1的圓心的距離。於另一實施例中，層間連通柱VR3鄰接於第三走線部L3，與第二信號連通柱VS2的距離為距離D3。距離D3小於預定距離Dp。前述的第一信號傳輸層21與第二信號傳輸層22均被設置於本體20中，本體20具有第一介電係數。第一信號傳輸層21與該第二信號傳輸層22彼此平行且絕緣。於一實施例中，本體20係由絕緣材質所構成，用來隔絕各導電層，避免信號傳輸時發生錯誤。
於一實施例中，層間連通柱VR1具有第二介電係數，第二介電係數小於第一介電係數。舉例來說，層間連通柱VR1所具有的第二介電係數為3.2，而本體20所具有的第一介電係數為4.4。於另一實施例中，層間連通柱VR1為空氣柱體，其第二介電係數為1。上述實施例的介電係數的值僅係作為舉例說明，只要層間連通柱VR1的組成材料的第二介電係數小於本體20所具有的第一介電係數，皆屬於本發明的保護範圍。於一實施例中，第一信號連通柱VS1具有第一直徑R1，第二信號連通柱VS2具有第二直徑R2，層間連通柱VR1具有第三直徑R3，第一直徑R1與第二直徑R2小於第三直徑R3。於一實施例中，第一直徑R1與第二直徑R2為該第三直徑R3的三分之一。舉例來說，當第一直徑R1與第二直徑R2皆為3密耳(mil)時，第三直徑R3為9密耳(mil)。然而，本發明不以上述實施例為限。
於本發明之一實施例中，如圖2與圖3所示，基板2更具有第一接地層23及第二接地層24。第一接地層23介於第一信號傳輸層21與第二信號傳輸層22之間，第二接地層24位於第二信號傳輸層VS2下方。於一實施例中，傳輸線結構1更包含接地連通柱VG1~VG2垂直連接於第一接地層23及第二接地層24。於一個例子中，第一接地層23可以將第一信號傳輸層21與第二信號傳輸層22隔離，以避免第一信號傳輸層21的走線部與第二信號傳輸層22的走線部之間產生電容耦合效應而影響信號的傳輸。如圖1所示，第一接地層23具有對應於第一信號連通柱VS1的第一貫孔H1及對應於第二信號連通柱VS2的第二貫孔H2。也就是說，第一信號連通柱VS1係設置於第一貫孔H1中，而第二信號連通柱VS2係設置於第二貫孔H2中。
於一實施例中，第一貫孔H1具有第四直徑R4，第二貫孔H2具有第五直徑R5。第四直徑R4大於第一信號連通柱VS1的第一直徑R1，第五直徑R5大於第二信號連通柱VS2的第二直徑R2。藉由第一貫孔H1與第二貫孔H2的設置，第一信號連通柱VS1不會與第一接地層23接觸，且第二信號連通柱VS2不會與第二接地層24 接觸。於一實施例中，第一貫孔H1的第四直徑R4為第一信號連通柱VS1的第一直徑R1的四倍，且第二貫孔H2的第五直徑R5為第二信號連通柱VS2的第二直徑R2的四倍。舉例來說，假設第一貫孔H1的第四直徑R4與第二貫孔H2的第五直徑R5均為12密耳(mil)，則第一信號連通柱VS1的第一直徑R1與第二信號連通柱VS2的第二直徑R2均為3密耳(mil)。然而，上述的實施例僅係作為舉例說明，本發明不以上述實施例中的直徑為限。
於一實施例中，如圖1所示，第一傳輸線10更包含第六走線部L6及第四信號連通柱VS4。第二傳輸線11更包含第五走線部L5及第三信號連通柱VS3。第五走線部L5與第六走線部L6均設置於第一信號傳輸層21中且沿第一方向沿伸。第三信號連通柱VS3設置於本體20，垂直於第一信號傳輸層21並連接第四走線部L4與第五走線部L5。第四信號連通柱VS4設置於本體20，垂直於第一信號傳輸層21並連接第二走線部L2與第六走線部L6。層間連通柱VR4鄰接於第五走線部L5。層間連通柱VR5鄰接於第五走線部L5與第六走線部L6。層間連通柱VR6鄰接於第六走線部L6。層間連通柱VR4~VR6與第三信號連通柱VS3及第四信號連通柱VS4之間的距離與相對位置，與上述層間連通柱VR1~VR3與第一信號連通柱VS1及第二信號連通柱VS2之間的距離與相對位置係為相同且對稱，在此不另贅述。
一般而言，在印刷電路板上，基於實際佈線的需求，差模信號傳輸線對會具有轉折角。當信號通過傳輸線對的轉折角時，由於內外轉折角的路徑長短的不同，使得接收信號的時序產生差異而造成共模雜訊。在本發明的傳輸線結構1中，通過第一信號連通柱VS1與第二信號連通柱VS2的設置，第一走線部L1、第二走線部L2及第六走線部L6相連接形成一信號路徑。通過第二信號連通柱VS2與第三信號連通柱VS3的設置，第三走線部L3、第四走線部L4及第五走線部L5相連接形成另一信號路徑。當第一傳輸線10與第二傳輸線11接收信號時，信號可以藉由不同傳輸層(第一信號傳輸層21與第二信號傳輸層22)之間的轉換，降低共模雜訊的影響。
以一個實際的例子來說，當設置於第一信號傳輸層21中的第一走線部L1與第二走線部L2接收一組信號時，分別通過垂直的第一信號連通柱VS1與第二信號連通柱VS2，而進入至第二信號傳輸層22中的第二走線部L2與第四走線部L4。該組信號進一步通過垂直的第三信號連通柱VS3與第四信號連通柱VS4，回到第一信號傳輸層21中的第五走線部L5與第六走線部L6。由於第一走線部L1、第三走線部L3、第五走線部L5及第六走線部L6係為微帶線，而第二走線部L2與第四走線部L4係為帶線。信號在微帶線中的傳輸速度高於在帶線中的傳輸速度，因此藉由微帶線與帶線的傳輸速度差，來補償信號通過轉折角的時序差異而使得共模雜訊得以降低。
然而第一信號連通柱VS1與第二信號連通柱VS2因具有電容性的效應，因此相較於其他走線部的阻抗，第一信號連通柱VS1與第二信號連通柱VS2的阻抗較低。因此，導致第一信號連通柱VS1及第二信號連通柱VS2，與其他走線部之間的阻抗不匹配。在信號傳輸過程中，阻抗不匹配會造成信號的反射現象而使信號傳輸效率降低。藉由本發明的傳輸線結構1的層間連通柱VR1~VR6的設置，可以使第一信號連通柱VS1、第二信號連通柱VS2、第三信號連通柱VS3及第四信號連通柱VS4的電容性降低而提升阻抗，進而使阻抗匹配。
舉例來說，假設傳輸線結構1未設置層間連通柱VR1~VR6之前，第一信號連通柱VS1與第二信號連通柱VS2的阻抗為26歐姆(ohms, Ω)。在傳輸線結構1設置層間連通柱VR1~VR6之後，第一信號連通柱VS1與第二信號連通柱VS2的阻抗提升為50歐姆。此時第一信號連通柱VS1與第二信號連通柱VS2的阻抗就接近於其他走線部，而達到阻抗的匹配。於一實施例中，層間連通柱VR1~VR6以其他形狀呈現，例如多邊形。於一個實際的例子中，除了層間連通柱VR1~VR6以外，傳輸線結構1包含更多層間連通柱，鄰接第一走線部L1、第二走線部L2、第五走線部L5及第六走線部L6，使阻抗匹配的效果更顯著。
請參照圖4，圖4係依據本發明之一實施例所繪示之時域反射儀所偵測到的波形圖。圖4的橫軸標示時間，而縱軸標示時域反射儀的信號電壓，用以表示信號在傳輸線中的反射狀況。時域反射儀(Time Domain Reflectometer, TDR)係透過量測信號在傳輸線的時域反射狀況，進而判斷傳輸線特性阻抗的技術。圖4的曲線可以反應出傳輸線上寄生電容所引起的阻抗不連續性。也就是說，當傳輸線的阻抗不匹配時，時域反射儀所偵測到的波形上下起伏較為明顯。而當傳輸線的阻抗匹配時，時域反射儀所偵測到的波形較微平穩。圖4中的曲線P1係為信號在圖1的傳輸線結構(未設置層間連通柱VR1~VR6)中的時域反射狀況。曲線P2係為信號在本案的傳輸線結構1(設置有層間連通柱VR1~VR6)的時域反射狀況。由圖4可以看出，曲線P1的波形明顯地上下起伏，表示傳輸線的阻抗不匹配。具體來說，信號連通柱的設置使得傳輸線的阻抗不匹配，進而導致曲線P1在0.2奈秒至0.45奈秒之間具有明顯的波形下凹現象。而曲線P2的波形明顯地維持穩定的狀態，表示傳輸線的阻抗匹配。也就是說，在本案的傳輸線結構1中所設置的層間連通柱，可以提升阻抗來抑制傳輸線的阻抗不匹配的效應。
請一併參照圖1與圖6，圖6係依據本發明之一實施例所繪示的頻域混模波形圖。於圖6中，橫軸標示頻率，縱軸標示頻域混模參數Sc2d1，其計算公式為
Figure TW201801579AD00001
。電壓Vd1係為第一傳輸線10與第二傳輸線11所接收的輸入電壓，電壓Vc2係為第一傳輸線10與第二傳輸線11所產生的共模電壓。由所述的計算公式可以得知，在電壓Vd1不變的情形下，電壓Vc2越大，頻域混模參數Sc2d1的值越大，曲線越靠近上方。請一併參照圖5，圖5係依據現行技術所繪示的傳輸線結構。如圖5所示，第三傳輸線13與第四傳輸線14均設置於基板3上，第三傳輸線13與第四傳輸線14不具有多個信號傳輸層，而是藉由轉折角來進行佈線。曲線P3係依據圖5的現行傳輸線結構所繪示的頻域混模參數Sc2d1變化量。曲線P4係依據圖1的傳輸線結構1所繪示的頻域混模參數Sc2d1變化量。如圖6所示，曲線P4係位於曲線P3下方，由此可知圖1的傳輸線結構1具有降低共模信號的產生。也就是說，相較於圖5的現行傳輸線結構(不具有多個信號傳輸層)，圖1的傳輸線結構1透過信號在微帶線與帶線的傳輸速度差異，以及傳輸路徑的長短，使得信號可以達到時序同步，進而降低共模信號的產生。
綜合以上所述，本發明所揭露的傳輸線結構，係依據信號在第一信號傳輸層的走線步與第二信號傳輸層的走線步的傳輸速度差異，調整信號在不同信號傳輸層的傳輸距離。藉此達到信號的時序同步，進而將低共模雜訊。傳輸線結構所具有的層間連通柱的設置，可以改善信號在信號傳輸層與信號連通柱之間傳輸時所產生的阻抗不匹配的效應。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
1‧‧‧傳輸線結構
2、3‧‧‧基板
10‧‧‧第一傳輸線
11‧‧‧第二傳輸線
13‧‧‧第三傳輸線
14‧‧‧第四傳輸線
20‧‧‧本體
21‧‧‧第一信號傳輸層
22‧‧‧第二信號傳輸層
23‧‧‧第一接地層
24‧‧‧第二接地層
L1‧‧‧第一走線部
L2‧‧‧第二走線部
L3‧‧‧第三走線部
L4‧‧‧第四走線部
L5‧‧‧第五走線部
L6‧‧‧第六走線部
VS1‧‧‧第一信號連通柱
VS2‧‧‧第二信號連通柱
VS3‧‧‧第三信號連通柱
VS4‧‧‧第四信號連通柱
VR1~VR6‧‧‧層間連通柱
VG1~VG3‧‧‧接地連通柱
H1‧‧‧第一貫孔
H2‧‧‧第二貫孔
P1~P4‧‧‧曲線
R1‧‧‧第一直徑
R2‧‧‧第二直徑
R3‧‧‧第三直徑
R4‧‧‧第四直徑
R5‧‧‧第五直徑
Sc2d1‧‧‧頻域混模參數
D1、D2、D3‧‧‧距離
AA、BB‧‧‧剖面線
圖1係依據本發明之一實施例所繪示之傳輸線結構的俯視圖。 圖2係依據本發明之圖1的實施例所繪示之傳輸線結構的剖面圖。 圖3係依據本發明之圖1的實施例所繪示之傳輸線結構的剖面圖。 圖4係依據本發明之一實施例所繪示之時域反射儀所偵測到的波形圖。 圖5係依據現行技術所繪示的傳輸線結構。 圖6係依據本發明之一實施例所繪示的頻域混模波形圖。
1‧‧‧傳輸線結構
2‧‧‧基板
10‧‧‧第一傳輸線
11‧‧‧第二傳輸線
L1‧‧‧第一走線部
L2‧‧‧第二走線部
L3‧‧‧第三走線部
L4‧‧‧第四走線部
L5‧‧‧第五走線部
L6‧‧‧第六走線部
R1‧‧‧第一直徑
R2‧‧‧第二直徑
R3‧‧‧第三直徑
R4‧‧‧第四直徑
R5‧‧‧第五直徑
D1、D2、D3‧‧‧距離
VS1‧‧‧第一信號連通柱
VS2‧‧‧第二信號連通柱
VS3‧‧‧第三信號連通柱
VS4‧‧‧第四信號連通柱
VR1~VR6‧‧‧層間連通柱
VG1~VG3‧‧‧接地連通柱
H1‧‧‧第一貫孔
H2‧‧‧第二貫孔
AA、BB‧‧‧剖面線

Claims (9)

  1. 一種傳輸線結構，適於一基板，該基板具有一本體、一第一信號傳輸層、一第二信號傳輸層，該第一信號傳輸層與該第二信號傳輸層彼此平行且絕緣，該傳輸線結構包含：一第一傳輸線，包含：一第一走線部，設置於該第一信號傳輸層中且沿一第一方向沿伸； 一第二走線部，設置於該第二信號傳輸層中且沿一第二方向沿伸，該第一方向垂直於該第二方向；以及一第一信號連通柱，設置於該本體，垂直於該第一信號傳輸層並連接該第一走線部與該第二走線部； 一第二傳輸線，包含：一第三走線部，設置於該第一信號傳輸層中且沿該第一方向沿伸，該第二走線部於該第一信號傳輸層的正投影部分重疊於該第三走線部； 一第四走線部，設置於該第二信號傳輸層中且沿該第二方向沿伸；以及一第二信號連通柱，設置於該本體，垂直於該第一信號傳輸層並連接該第三走線部與該第四走線部；以及至少一層間連通柱，鄰接於該第一走線部或該第三走線部，與該第一信號連通柱的距離小於一預定距離且垂直連接該第一信號傳輸層與該第二信號傳輸層；其中該第一信號傳輸層與該第二信號傳輸層均被設置於該本體中，該本體具有一第一介電係數。
  2. 如請求項1所述的傳輸線結構，其中該至少一層間連通柱具有一第二介電係數，該第二介電係數小於該第一介電係數。
  3. 如請求項2所述的傳輸線結構，其中該至少一層間連通柱為一空氣柱體。
  4. 如請求項1所述的傳輸線結構，其中該第一信號連通柱具有一第一直徑，該第二信號連通柱具有一第二直徑，該至少一層間連通柱具有一第三直徑，該第一直徑與該第二直徑小於該第三直徑。
  5. 如請求項4所述的傳輸線結構，其中該第一直徑與該第二直徑為該第三直徑的三分之一。
  6. 如請求項4所述的傳輸線結構，其中該基板更具有一第一接地層及一第二接地層，該第一接地層介於該第一信號傳輸層與該第二信號傳輸層之間，該第一接地層具有對應於該第一信號連通柱的一第一貫孔及對應於該第二信號連通柱的一第二貫孔，該第二接地層位於該第二信號傳輸層下方。
  7. 如請求項6所述的傳輸線結構，其中該第一貫孔具有一第四直徑，該第二貫孔具有一第五直徑，該第四直徑為該第一直徑的四倍，該第五直徑為該第二直徑的四倍。
  8. 如請求項6所述的傳輸線結構，更包含多個接地連通柱，垂直連接於該第一接地層與該第二接地層之間。
  9. 如請求項1所述的傳輸線結構，其中該第四走線部於該第一信號傳輸層的正投影未重疊於該第一走線部。
TW105119242A 2016-06-17 2016-06-17 傳輸線結構 TWI578861B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105119242A TWI578861B (zh) 2016-06-17 2016-06-17 傳輸線結構
US15/293,225 US10123407B2 (en) 2016-06-17 2016-10-13 Transmission line structure having orthogonally oriented transmission line segments connected by vias extending through a substrate body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105119242A TWI578861B (zh) 2016-06-17 2016-06-17 傳輸線結構

Publications (2)

Publication Number Publication Date
TWI578861B TWI578861B (zh) 2017-04-11
TW201801579A true TW201801579A (zh) 2018-01-01

Family

ID=59241011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105119242A TWI578861B (zh) 2016-06-17 2016-06-17 傳輸線結構

Country Status (2)

Country Link
US (1) US10123407B2 (zh)
TW (1) TWI578861B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684245B (zh) * 2018-08-29 2020-02-01 財團法人工業技術研究院 差動訊號傳輸電路板
TWI770488B (zh) * 2020-03-26 2022-07-11 創意電子股份有限公司 訊號傳輸裝置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101824644B1 (ko) * 2017-05-08 2018-02-01 주식회사 기가레인 선폭 축소형 연성회로기판 및 그 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201032381A (en) * 2009-02-23 2010-09-01 Asustek Comp Inc Filter
JP5352881B2 (ja) * 2009-09-25 2013-11-27 松江エルメック株式会社 コモンモードフィルタ
CN102291931B (zh) * 2011-03-23 2013-12-18 威盛电子股份有限公司 差动对信号传输结构、线路板及电子模块
TW201315010A (zh) * 2011-09-21 2013-04-01 Univ Nat Taiwan 平衡不平衡轉換器
TWI530093B (zh) * 2014-05-02 2016-04-11 國立臺灣大學 共模雜訊抑制電路
TWI536733B (zh) * 2014-05-30 2016-06-01 國立臺灣大學 共模雜訊抑制裝置
TWI565375B (zh) * 2014-06-25 2017-01-01 中原大學 傳輸線佈線結構

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684245B (zh) * 2018-08-29 2020-02-01 財團法人工業技術研究院 差動訊號傳輸電路板
CN110876229A (zh) * 2018-08-29 2020-03-10 财团法人工业技术研究院 差动信号传输电路板
TWI770488B (zh) * 2020-03-26 2022-07-11 創意電子股份有限公司 訊號傳輸裝置

Also Published As

Publication number Publication date
US20170365905A1 (en) 2017-12-21
US10123407B2 (en) 2018-11-06
TWI578861B (zh) 2017-04-11

Similar Documents

Publication Publication Date Title
US8058956B2 (en) High frequency and wide band impedance matching via
JP4518103B2 (ja) コモンモードチョークコイル
JP6302871B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
US9125304B2 (en) Circuit board having via and manufacturing method thereof
US7441222B2 (en) Differential pair connection arrangement, and method and computer program product for making same
TWI578861B (zh) 傳輸線結構
US9560758B2 (en) Uniform impedance circuit board
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
US20160088724A1 (en) Grounding pattern structure for high-frequency connection pad of circuit board
US9918379B2 (en) Circuit board
TWI605736B (zh) Loss-resistance structure of a high-frequency signal connection pad of a plug-in assembly
US20160205768A1 (en) Printed board and method for mounting on printed board
JP6464898B2 (ja) 差動ビアを含む回路及びその形成方法
US9590288B2 (en) Multilayer circuit substrate
US9706642B2 (en) Method and device for differential signal channel length compensation in electronic system
TWI565375B (zh) 傳輸線佈線結構
JP2011077581A (ja) コモンモードチョークコイル実装構造及びコモンモードチョークコイル実装方法
US20200267833A1 (en) Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
TWI661437B (zh) 傳輸線結構
US9526165B2 (en) Multilayer circuit substrate
TWI687136B (zh) 可選擇對應接地層的電路板結構
US9236645B2 (en) Serpentine delay line structure
KR20150125532A (ko) 배선 기판
US10952313B1 (en) Via impedance matching
JP6841034B2 (ja) 電子部品及びパルストランス

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees