TW201801191A - 蝕刻鰭片核心以提供加倍鰭片 - Google Patents

蝕刻鰭片核心以提供加倍鰭片 Download PDF

Info

Publication number
TW201801191A
TW201801191A TW106105774A TW106105774A TW201801191A TW 201801191 A TW201801191 A TW 201801191A TW 106105774 A TW106105774 A TW 106105774A TW 106105774 A TW106105774 A TW 106105774A TW 201801191 A TW201801191 A TW 201801191A
Authority
TW
Taiwan
Prior art keywords
fin
layer
rich
fins
sub
Prior art date
Application number
TW106105774A
Other languages
English (en)
Other versions
TWI706476B (zh
Inventor
錢德拉 莫哈帕拉
格倫 葛萊斯
阿南德 穆爾蒂
卡希克 強普納森
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201801191A publication Critical patent/TW201801191A/zh
Application granted granted Critical
Publication of TWI706476B publication Critical patent/TWI706476B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Abstract

置換鰭片層係沉積在由在基板上之絕緣層隔離之溝槽中的子鰭片層上。置換鰭片層具有富含第一成分側部分及富含第二成分核心部分。富含第二成分核心部分被蝕刻以產生包含富含第一成分鰭片之雙鰭片結構。

Description

蝕刻鰭片核心以提供加倍鰭片
文中所述之實施例係關於電子裝置製造領域，並且特別是有關於製造基於鰭片之電子裝置。
通常，III-V材料相對於傳統的矽具有較高的電子移動率。III-V材料可用於在積體電路製造中的高性能電子裝置。基於III-V材料的裝置可被用於晶片上系統(「SoC」)應用，例如用於功率管理積體電路(「IC」)及射頻(「RF」)功率放大器。基於III-V材料的電晶體可被用於高壓和高頻應用。
一般而言，相比於平面電晶體，基於鰭片的電晶體用於改善通道上的靜電控制、減低洩漏電流以及克服其它短通道效應。然而，由於III-V材料和矽的不同性質，將III-V材料鰭片沉積在矽基板上是一個巨大的挑戰。III-V材料和矽之間較大的晶格失配通常導致成長在Si上的III-V材料中有高缺陷密度。III-V材料和Si之間較大的熱膨脹係數失配通常導致成長在Si上的III-N材料上有表面裂 縫。這些缺陷顯著地減少在III-V材料中的載子(例如，電子、電洞或兩者)移動率以及降低電晶體性能。
100、1000‧‧‧透視圖
101‧‧‧基板
102、103‧‧‧本質鰭片
104‧‧‧絕緣層
105、106、201‧‧‧溝槽
107‧‧‧子鰭片
108‧‧‧置換鰭片層
109‧‧‧核心部分
111、112‧‧‧邊緣部分
113、803‧‧‧深度
114、115‧‧‧間隔
116‧‧‧閘極電極層
117‧‧‧間隔物層
119‧‧‧源極區
121‧‧‧汲極區
122‧‧‧空隙
135‧‧‧閘極絕緣層
200、300、500、600、700、800、900、1300、1400‧‧‧視圖
202‧‧‧高度
203‧‧‧寬度
204‧‧‧長度
301‧‧‧底部部分
303、304‧‧‧側壁
305、306‧‧‧{111}刻面
400‧‧‧橫斷面視圖
701‧‧‧部分
801、802‧‧‧鰭片
1100、1200‧‧‧電子裝置結構
1116‧‧‧閘極電極
1301、1302、1303、1304‧‧‧影像
1402‧‧‧成分含量
1403、1405‧‧‧曲線
1500‧‧‧插入器
1502‧‧‧第一基板
1504‧‧‧第二基板
1506‧‧‧球柵陣列
1508‧‧‧金屬接觸
1510‧‧‧通孔
1512‧‧‧穿越矽通孔
1514‧‧‧嵌入式裝置
1600‧‧‧計算裝置
1602‧‧‧積體電路晶粒
1604‧‧‧CPU
1606‧‧‧晶粒上記憶體
1608‧‧‧通訊晶片
1610‧‧‧揮發性記憶體
1612‧‧‧非揮發性記憶體
1614‧‧‧圖形處理單元
1616‧‧‧數位訊號處理器
1620‧‧‧晶片組
1622‧‧‧天線
1624‧‧‧觸控螢幕顯示器
1626‧‧‧觸控螢幕控制器
1644‧‧‧全球定位系統(GPS)裝置
1628‧‧‧電池
1632‧‧‧動作共處理器或感測器
1634‧‧‧揚聲器
1636‧‧‧相機
1638‧‧‧使用者輸入裝置
1640‧‧‧大量儲存裝置
1642‧‧‧加密處理器
藉由參考用於說明本發明實施例的以下敘述以及附圖可以最好地理解本發明之實施例。在圖式中：圖1根據一實施例示出電子裝置結構之一部分的透視圖。
圖2為類似於圖1的視圖，其根據一實施例在絕緣層沉積到基板上的溝槽中並且被平坦化之後。
圖3為類似於圖2的視圖，其根據一實施例在本質鰭片被凹陷之後。
圖4為圖3中所示之視圖沿著軸A-A’的橫斷面視圖，其根據一實施例在子鰭片層被沉積之後。
圖5為類似於圖4的視圖，其根據一實施例在置換鰭片層被沉積之後。
圖6為類似於圖5的視圖，其根據一實施例在核心部分被蝕刻之後。
圖7為類似於圖5的視圖，其根據一實施例在核心部分被蝕刻之後。
圖8為類似於圖7的視圖，其根據一實施例在絕緣層被凹陷之後。
圖9為類似於圖8的視圖，其根據一實施例在閘極電極層形成在雙鰭片結構上之閘極絕緣層上之後。
圖10為根據一實施例之圖8中所顯示的電子裝置結構之一部分的透視圖。
圖11為電子裝置結構之一部分的透視圖，其根據一實施例在間隔物層被沉積在閘極電極上以及源極和汲極區被形成之後。
圖12為根據另一實施例之電子裝置結構之一部分的透視圖。
圖13為根據一實施例顯示掃描穿透式電子顯微鏡(STEM)組成分析影像的視圖。
圖14為根據一實施例顯示成分含量相對於沿著鰭片寬度距離之圖的視圖。
圖15示出包括本發明之一或多個實施例的插入器。
圖16根據本發明之一實施例示出計算裝置。
【發明內容與實施方式】
敘述了用以提供鰭片加倍之蝕刻置換鰭片之核心的方法和設備。於一實施例中置換鰭片層選擇性地沉積在由在基板上之絕緣層隔離之溝槽中的子鰭片層上。置換鰭片層具有富含第一成分側部分及富含第二成分核心部分。富含第二成分核心部分被蝕刻以產生包含富含第一成分鰭片之雙鰭片結構。於一實施例中選擇性地蝕刻置換鰭片核心增加載子移動率並且相比於習知技術增進基於鰭片的三閘或環繞式閘極(GAA)裝置之性能。
通常，沉積在III-V緩衝器上之溝槽內的砷化銦鎵 (InGaAs)層為非均質成分層。銦(In)濃度大於鎵(「富含In部分」)之InGaAs層的一部分沉積在鰭片的邊緣處，以及鎵(Ga)濃度大於 的銦(「富含鎵部分」)之InGaAs層的一部分沉積在鰭片的中心(核心)。
通常，相對於富含鎵InGaAs材料，富含銦InGaAs材料具有較低的能隙以及較高的移動率。典型地，InGaAs鰭片中的富含銦的部分控制在稍後製程中製造的電晶體之互導(trans-conductance)和移動率。典型地，為了對抗短通道效應並增進靜電控制，在邊緣之電晶體鰭片被修整以使鰭片本體變窄。因為在高寬比捕獲(ART)溝槽中III-V緩衝上之InGaAs自然地成長著一個富含Ga的核心和富含In側，在鰭片之富含In邊緣的修整會導致缺乏In的鰭片。此種缺乏銦InGaAs鰭片將導致移動率和電晶體性能的降低。
於一實施例中，與製造均勻的富含銦InGaAs鰭片所需要的複雜的磊晶成長製程顯影相比，使用了一種簡單的方法來選擇性地蝕刻鰭片之富含鎵核心，以產生兩個實質上均勻的富含銦InGaAs鰭片。使用文中所述之實施例製造的電晶體相對於使用習知技術製造的成長非均質InGaAs鰭片具有改善的互導及增加的移動率。
於一實施例中，鰭片加倍方法涉及在成長的InGaAs鰭片中蝕刻富含鎵核心。於一實施例中，InGaAs鰭片之富含鎵中央部分相對於InGaAs鰭片之富含銦邊緣部分被 選擇性地蝕刻，以在原始InGaAs鰭片之未蝕刻之富含銦側建立兩個富含銦鰭片，如下面進一步詳細描述的。
於一實施例中，與需要複雜且嚴格的磊晶製程顯影的均勻單個InGaAs鰭片電晶體的方法相比，使用相對於富含銦InGaAs之富含鎵InGaAs的蝕刻選擇性從InGaAs鰭片蝕刻掉富含鎵核心以提供鰭片加倍，其導致了高執行電晶體。
在下面敘述中，說明性實施方式之各種態樣將使用由本領域技術人員在他們的工作的實質傳達給本領域技術人員通常使用的術語來描述。然而，對於本領域技術人員顯而易見的是本發明可以在僅一些描述的態樣下實施。為了說明的目的，闡述了具體的數字、材料和配置，以提供對說明性實現的透徹理解。然而，對於本領域技術人員顯而易見的是，本發明可以在沒有這些具體細節的情況下實施。在其他情況下，省略或簡化眾所周知的特徵以免模糊說明性實現。
各種操作將被描述為多個離散操作，其依次以對於理解本發明最有幫助的方式描述；然而，描述的順序不應被解釋為暗示這些操作必然為順序相依的。特別地，這些操作不需要按照呈現的順序執行。
雖然在附圖中描述和示出了某些示例性實施例，但是應當理解，這樣的實施例僅僅是說明性的而不是限制性的，並且實施例不限於所示出和描述的具體結構和配置，因為本領域具通常知識者可以進行修改。
遍及本說明書所提到的「一實施例」、「其它實施例」或「實施例」意味連同實施例說明的特別特徵、結構或特性被包括在至少一實施例中。因此，詞彙諸如「一實施例」及「實施例」於遍及本說明書各種地方之出現並不必然全參照至相同的實施例。再者，特定特徵、結構或特性可以任何合適的方式結合在一或多個實施例中。
此外，發明性形態在於比單一所揭露實施例之所有特徵更少的特徵中。因此，接續著實施方式之申請專利範圍於此被清楚地併入此實施方式中，以各項申請專利範圍本身可獨立成為一分離的實施例。雖然示例性實施例已經在本文敘述，那些熟悉此技藝人士將理解到這些示例性實施例可以如本文所述的修改和改變來實施。敘述因此被視為說明性而非限制性的。
圖1根據一實施例示出電子裝置結構之一部分的透視圖100。如圖1所示，複數個本質鰭片(諸如，本質鰭片102和本質鰭片103)形成在基板101上。在一非限制實施例中，鰭片之高度202為約100奈米(nm)至約500nm。在一非限制實施例中，鰭片之寬度203為約5nm至約100nm。在一非限制實施例中，鰭片之長度204為約100nm至100微米(μm)。在替代實施例中，鰭片的尺寸係由設計判定。
於一實施例中，基板101包括半導體材料(例如，單晶矽(「Si」)、鍺(「Ge」)、鍺化矽(「SiGe」))、基於III-V材料的基板、基於II-VI材 料的基板或任何它們的組合。
於一實施例中，基板101為沿著預定晶體取向排列的基板。通常地，結晶取向(例如，(100)、(111)、(110)以及其它結晶取向)對於微電子裝置製造領域的普通技術人員是已知的。於一實施例中，基板101為包括沿著預定晶體取向(例如<100>晶體取向)排列的大塊較低基板、中間絕緣層和頂部單晶層的絕緣體上半導體(SOI)基板。頂部單晶層可包含任何上面所列之材料，例如矽、鍺。於一實施例中，基板101為矽基板、絕緣體上矽(SOI)基板、空上矽(SON)基板、鍺基板、絕緣體上鍺(GOI)基板、空上鍺(GON)基板或任何它們的組合。
於一實施例中，基板101為單晶Si基板。於另一實施例中，基板101為多晶矽基板。於又一實施例中，基板101為非晶矽基板。於一實施例中，基板101代表先前的互連層。
在各種實施方式中，基板可為例如有機、陶瓷、玻璃或半導體基板。在一實施方式中，半導體基板可以為使用塊狀矽或絕緣體上矽子結構形成的結晶性基板。在其他實施方式中，半導體基板可以使用或可以不與矽組合的替代材料形成，其包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、銦鎵砷化物、銻化鎵或III-V族、IV族或II-VI族材料的其他組合。儘管這裡描述了可以形成基板的材料的幾個範例，可以作為基礎的任何材料可以 被構建為可以構建被動和主動電子裝置(例如，電晶體、記憶體、電容器、電感器、電阻器、開關、積體電路、放大器、光電子裝置或任何其它電子裝置)皆落入本發明的精神和範圍內。
於一實施例中，形成本質鰭片102和103包括去除由沉積在其上的圖案化硬遮罩層(未示出)露出的基板101的部分，以形成多個溝槽，諸如溝槽201。於一實施例中，溝槽201為淺溝槽凹部。如圖1所示，每個本質鰭片103和102從基板101之頂部表面垂質地延伸。在至少一些實施例中，每個本質鰭片102和103為矽鰭片、鍺鰭片、III-V鰭片或任何其他材料鰭片。在至少一些實施例中，由圖案化硬遮罩層露出的基板101之一部分使用在微電子裝置製造領域中具通常知識者已知的一或多個蝕刻技術去除，諸如但不限制於乾式蝕刻、濕式蝕刻或兩者。在至少一些實施例中，由圖案化硬遮罩層露出的基板101之一部分使用在微電子裝置製造領域中具通常知識者已知的各向異性蝕刻技術去除。
圖2為類似於圖1之視圖200，在根據一實施例在絕緣層104沉積到基板101上的溝槽中並且被平坦化以使絕緣層頂表面水平於鰭片的頂表面之後。如圖2所示，絕緣層104沉積在本質鰭片102和2103之側壁上以及在基板101之露出的部分上而填充溝槽，諸如溝槽201。於一實施例中，絕緣層使用研磨製程平坦化，例如微電子裝置製造領域中具通常知識者已知的化學機械平坦化 (「CMP」)。
絕緣層104可為適合於電性絕緣鄰近裝置和防止洩漏的任何材料。於一實施例中，絕緣層104為淺溝槽隔離(STI)層以提供將基板101上一裝置與其他裝置隔離的場隔離區。於一實施例中，絕緣層104為氧化物層，例如氧化矽、氧化鋁層、氮化物層(例如，氮化矽、氮氧化矽)、其它氧化物/氮化物層、由電子裝置設計判定之任何其它電絕緣層或任何它們的組合。於一實施例中，絕緣層104包含層間介電質(ILD)，例如二氧化矽。於一實施例中，絕緣層111可包括聚醯亞胺、環氧樹脂、光可定義材料(諸如，苯環丁烯(BCB)、WPR系列材料)或旋塗式玻璃(spin-on-glass)。在一些實施例中，絕緣層104為低k ILD層。典型地，低k指的是具有介電質常數(k)低於二氧化矽者之介電質。
於一實施例中，絕緣層104使用一或多個沉積技術被毯式沉積，諸如但不限制於化學氣相沈積(CVD)、物理氣相沈積(PVD)、分子束磊晶(「MBE」)、金屬氧化物化學氣相沉積(「MOCVD」)、原子層沈積(「ALD」)或微電子裝置製造領域中具通常知識者已知的其它絕緣層沉積技術。
圖3為類似於圖2的視圖300，其根據一實施例在本質鰭片被凹陷之後。如圖3所示，本質鰭片102和103被凹陷以形成溝槽105和106。於一實施例中，本質鰭片被移除到深度，該深度判定了在一個製程中稍後沉積替換材 料的高度。於一實施例中，溝槽105和106之形狀由本質鰭片102和103之形狀控制。於一實施例中每一個溝槽105和106的尺寸由相應的本質鰭片的尺寸控制。於一實施例中，溝槽105和106為高寬比捕獲(aspect ratio trapping；ART)溝槽。通常地，高寬比捕獲通常指的是導致缺陷在非結晶(例如，介電質側壁，其中側壁相對於溝槽之寬度足夠高(至少2倍))中止的一或多個技術。其結果，成長在此種溝槽之薄膜的頂部是裝置級且不含缺陷。
如圖3所示，在絕緣層104中之溝槽105具有底部部分301及相對側壁303和304。於一實施例中，底部部分301具有{111}刻面的V形。於一實施例中，蝕刻本質鰭片102和103以在溝槽105和106的底部提供{111}刻面，以便稍後在製程中成長III-V材料。如圖3所示，V形底部301具有沿著基板101的(111)結晶面平行排列的{111}刻面305和{111}刻面306，使得溝槽具有{111}刻面的底部。於另一實施例中，每個溝槽105和106之底部為實質上平坦的且沿著基板101的(100)結晶面平行排列，使得溝槽具有{100}刻面底部。於又一實施例中，每個溝槽105和106之底部具有圓形或任何其它形狀。於一實施例中，本質鰭片使用微電子裝置製造領域中具通常知識者已知的一或多個蝕刻技術被選擇性地凹陷至絕緣層104，諸如但不限制於濕式蝕刻、乾式蝕刻或它們的組合。
圖4為圖3中所示之視圖300沿著軸A-A’的橫斷面視圖400，其根據一實施例在子鰭片層107被沉積在溝槽之後。如圖4所示，子鰭片層107被沉積在溝槽105和106之底部部分上。於一實施例中，子鰭片層107作為基板101之材料和稍後製程中在其上沉積的置換鰭片材料之間的緩衝層。在一個非限制性實施例中，子鰭片層107的厚度為約100nm至約200nm。於一實施例中，子鰭片層107具有能隙大於稍後製程中在其上沉積的化合物材料層，以防止從電晶體之源極到汲極的寄生漏電流。於一實施例中，子鰭片層107為GaAs、InP、Ge、InAlAs、GaP、InGaP、含鋁III-V層(諸如InAlAs，GaAlAs)、含有III-V族材料的氮化物、其它III-V材料層、GaSb、AlGaSb或其任何組合。於一實施例中，子鰭片層107被沉積以填充溝槽深度的約40%至約70%。於一實施例中，因為晶格失配在基板101和子鰭片層107之間的介面處產生的缺陷經由ART技術被絕緣層溝槽之側壁終止。
於一實施例中，子鰭片層107使用磊晶成長技術之一者沉積，諸如但不限制於化學氣相沈積(CVD)、物理氣相沈積(PVD)、分子束磊晶(「MBE」)、金屬氧化物化學氣相沉積(「MOCVD」)、原子層沈積(「ALD」)或微電子裝置製造領域中具通常知識者已知的其它單晶沉積技術。
圖5為類似於圖4的視圖500，其根據一實施例在置換鰭片層108被選擇性沉積在溝槽中的子鰭片層107上之 後。於一實施例中，置換鰭片層原位地成長在子鰭片層上，如上面相對於圖4所述。在這實施例中，子鰭片層107被成長在由絕緣層104隔離之溝槽之中的預定高度，以及置換層108原位地沉積在子鰭片層上。於另一實施例中，置換鰭片層在凹陷和再成長製程中非原位地成長在子鰭片層上。在這實施例中，子鰭片層107使用子鰭片層沉積技術中的一者沉積在溝槽中以及在絕緣層之頂部表面上。在絕緣層之頂部表面上的子鰭片層之一部分使用例如研磨技術(例如，化學機械平坦化(CMP))去除。在溝槽中的子鰭片層使用例如蝕刻技術之一者被凹陷至預定深度，且接著置換鰭片層108使用置換鰭片層沉積技術之一者被沉積在凹陷的子鰭片層上。如圖5所示，置換鰭片層108包含在溝槽105之側壁303之邊緣部分111及側壁304之邊緣部分112。置換鰭片層108在邊緣部分111和邊緣部分112之間的溝槽105之中間部分具有核心部分109。
於一實施例中，置換鰭片層108為具有至少三元素之三元化合物材料層。於一實施例中，置換鰭片層108之至少兩元素為III族元素(例如，鋁(「Al」)、鎵(「Ga」)、銦(「In」))，以及置換鰭片層108的至少一元素是週期表的V族元素(例如，氮「N」)、磷(「P」)、砷(「As」)、銻(「Sb」))或其任何組合。於一實施例中，置換鰭片層108為InGaAs、InGaP、InGaSb或其它含銦和鎵的三元化合物材料層。於一實施 例中，置換鰭片層108為至少具有週期表包括銦和鎵的至少兩個III族元素以及週期表的至少一個V族元素的四元III-V族材料層。於一實施例中，置換鰭片層108為InAlGaAs、InGaAsSb或其它含銦和鎵的四元化合物材料層。
於一實施例中，置換鰭片層108在溝槽中具有不均勻的成分含量，使得部分111和112中的每一者的第一成分含量大於部分109中的第一成分含量，以及部分109中的第二成分含量大於部分111和112中的第二成分含量。於一實施例中，置換鰭片層108為InGaAs層，並且部分111和112中的每一者具有銦含量比在部分109中的銦含量更大，以及部分109具有鎵含量比在部分111和112中的每一者的鎵含量大。在更具體的實施例中，部分111和112具有約60%至80%的銦含量，約20%至40%的鎵含量；其中砷含量為100%。在更具體的實施例中，部分109具有約60%至80%的鎵含量，以及約20%至40%的銦含量；其中砷含量為100%。
於一實施例中，溝槽寬度在大約8nm至50nm的範圍內，並且溝槽深度在100nm至300nm的近似範圍內。於一實施例中，部分111和112之各者的寬度在大約3nm至15nm的範圍內，以及且部分109之寬度在大約2nm至44nm的近似範圍內。
於一實施例中，置換鰭片層108係沉積在子鰭片層107上以填充剩餘的溝槽。於一實施例中，置換鰭片層 108填充溝槽深度的約20%至50%。在一個非限制性實施例中，置換鰭片層108的厚度為約20nm至約80nm。於一實施例中，置換鰭片層108過度成長至絕緣層104之頂部表面之上，以及接著用絕緣層104的頂部表面平坦化以均勻地排出置換鰭片層108的頂部表面。
於一實施例中，置換鰭片層使用磊晶成長技術之一者沉積在溝槽中的緩衝層上，諸如但不限制於化學氣相沈積(CVD)、物理氣相沈積(PVD)、分子束磊晶(「MBE」)、金屬氧化物化學氣相沉積(「MOCVD」)、原子層沈積(「ALD」)或微電子裝置製造領域中具通常知識者已知的其它單晶沉積技術。於一實施例中，置換鰭片層108使用微電子裝置製造領域中具通常知識者已知的CMP技術之一者平坦化。
圖13為根據一實施例顯示沉積在絕緣層中之溝槽中的置換鰭片材料之掃描穿透式電子顯微鏡(STEM)組成分析影像的視圖1300。影像1301顯示InGaAs鰭片。影像1302顯示銦含量的分佈，影像1303顯示鎵含量之分佈以及影像1304顯示在影像1301之鰭片中砷含量之分佈。InGaAs的組成梯度在這些影像中清晰可見。如影像1302所示，在鰭片之邊緣部分之銦含量大於在鰭片之中間(核心)部分。如影像1303所示，在核心部分之鎵含量大於在鰭片之邊緣部分。
圖14為根據一實施例顯示成分含量1402(百分比)相對於沿著鰭片寬度(任意單位)距離之圖的視圖 1400。曲線1403顯示Ga含量之百分比分佈，曲線1404顯示In含量之百分比分佈，以及曲線1405顯示沿著圖13中顯示之InGaAs鰭片的寬度之砷含量之百分比分佈。如圖13和14所示，沉積的InGaAs鰭片具有富含銦側和富含鎵核心。
圖6類似於圖5的視圖600，其根據一實施例在核心部分109被蝕刻之後。如圖6所示，核心部分109被蝕刻到子鰭片層107以在邊緣部分111和112之間形成間隔114，從而產生雙鰭片結構。於一實施例中，雙鰭片結構包含由從子鰭片層107延伸的邊緣部分111和112表示的兩個相對的鰭片。於一實施例中，富含鎵的InGaAs之核心部分109相對於邊緣部分111和112使用基於氫氧化物的化學物質(例如，氫氧化鉀(KOH)、氫氧化銨(NH4OH)、氫氧化鈉(NaOH)或其它基於氫氧化物的化學物質)被選擇性地蝕刻。
於一實施例中，核心部分109使用微電子裝置製造領域中具通常知識者已知的一蝕刻技術被蝕刻，諸如但不限制於濕式蝕刻、乾式蝕刻或它們的組合。於一實施例中，核心部分109使用濕式化學物質(例如，KOH溶液)蝕刻。
於一實施例中，雙鰭片結構隨後用於在常規製程流程中場效電晶體(FET)、三閘MOS電晶體中的通道區，其可以包括閘極氧化物、閘極電極、源極/汲極處理(其可包括額外的InAs層和/或接觸電阻降低金屬和接觸)， 如下面進一步詳細描述的。
圖7類似於圖5的視圖700，其根據一實施例在核心部分109被蝕刻之後。圖7與圖6不同之處為核心部分109被蝕刻至預定的深度113使得核心部分109之一部分701保留在子鰭片層107上。如圖7所示，邊緣部分111和112由間隔115分離。於一實施例中，核心部分109使用上述有關於圖6之核心部分蝕刻技術之一者被蝕刻至預定深度。
圖8為類似於圖7的視圖800，其根據一實施例在絕緣層104被凹陷之後。圖10為根據一實施例之圖8中所顯示的電子裝置結構之一部分的透視圖1000。視圖800為圖10中沿著軸B-B’所顯示之電子裝置結構之一部分的橫斷面視圖。
如圖8和10所示，絕緣層104被凹陷到預定深度803以露出部分111和112的側壁而形成雙鰭片結構，其包括由從核心部分701延伸的間隔115分開的兩個相對的鰭片801和802。每一個鰭片801和802的寬度小於沉積在溝槽105中原始置換鰭片之寬度。如圖8所示，深度803定義滲出在凹陷的絕緣層104之頂部表面之上雙鰭片801和802的高度。於一實施例中，絕緣層104被凹陷至子鰭片層107之頂部表面，使得凹陷的絕緣層104之頂部表面在子鰭片層107之頂部表面的水平。
於一實施例中，絕緣層104使用微電子裝置製造領域中具通常知識者已知的一蝕刻技術被凹陷，諸如但不限制 於濕式蝕刻、乾式蝕刻或它們的組合。於一實施例中，氧化矽之絕緣層104使用濕式化學物質(例如氫氟酸(「HF」)溶液)或乾化學物質(例如鹵素電漿蝕刻)進行蝕刻。
於一實施例中，鰭片加倍涉及使用KOH為基的化學物質在成長的InGaAs鰭片中相對於富含In的邊緣部分選擇性地蝕刻掉富含鎵的核心部分，使得在原始InGaAs鰭片之未蝕刻之富含銦側處建立兩個富含銦的單獨的鰭片。
於一實施例中，每個單獨富含銦鰭片在側邊被修整以減少基於鰭片電晶體本體之寬度。當每個單獨鰭片801和802中的銦含量實質上均勻，修整不會導致在單獨鰭片中銦含量之流失。亦即，在這些單獨鰭片中的InGaAs的成分為均勻的，在鰭片側邊之修整不會減少與修整前實質上相同的銦含量。
圖9為類似於圖8的視圖900，其根據一實施例在閘極電極層116形成在雙鰭片結構上之閘極絕緣層135上之後。如圖9所示，閘極介電質層135係沉積在雙鰭片801和802之各者的頂部和相對側壁上。閘極電極層116係沉積在閘極介電質層135上。於一實施例中，閘極介電質層135為氧化層，例如氧化矽層、氧化鋁、含有鉿氧化物或任何它們的組合。於一實施例中，閘極介電質層135為高k介電質材料，例如氧化鉿，氧化矽鉿(hafnium silicon oxide)、氧化鋯鉿(HfxZryOz)、氧化鑭(La2O3)、鋁酸鑭(lanthanum aluminum oxide)、氧化鋯、氧化矽 鋯、氧化鉭、矽酸鉭(TaSiOx)、氧化鈦、鋇鍶鈦氧化物(barium strontium titanium oxide)、鋇鈦氧化物(barium titanium oxide)、氧化鍶鈦(strontium titanium oxide)、氧化釔、氧化鋁(例如，Al2O3)、鉛鈧鈦氧化物(lead scandium tantalum oxide)以及鈮鋅酸鉛(lead zinc niobate)，或其它高k介電質材料。於一實施例中，閘極介電質層之厚度是從約2埃(Å)到約20Å。
在替代實施例中，閘極介電質層使用沉積技術之一者沉積，諸如但不限制於化學氣相沈積(「CVD」)(例如，電漿增強化學氣相沉積(「PECVD」))、物理氣相沈積(PVD)、分子束磊晶(「MBE」)、金屬氧化物化學氣相沉積(「MOCVD」)、原子層沈積(「ALD」)旋轉、或微電子裝置製造領域中具通常知識者已知的其它沉積技術。閘極介電質層使用微電子裝置製造領域中具通常知識者已知的一或多個閘極介電質層圖案化和蝕刻技術被圖案化及蝕刻。
閘極電極層116可由任何合適的閘極電極材料形成。閘極電極可包含含有金屬的材料，例如Pt/Au、Ti/Au、Ti/Pt/Au或一材料或多材料。在各個實施例中，閘極電極層116之材料或多材料可以選擇以提供期望的功函數或適當地摻雜以促進歐姆接觸。於一實施例中，閘極電極層116可以是金屬閘極電極層，例如但不限於鎢、鉭、鈦及它們的氮化物。應當理解，閘極電極層不一定是單一材料，並且可以是薄膜的複合堆疊，例如但不限於多晶矽/ 金屬電極或金屬/多晶矽電極。閘極介電質層116可使用微電子裝置製造領域中具通常知識者已知的閘極電極層沉積技術之一者被沉積。
圖11為電子裝置結構之一部分的透視圖1100，其根據一實施例在間隔物層被沉積在閘極電極上以及形成源極和汲極區在閘極電極之相對側之後。沿著軸C-C’之沒有間隔物層的橫斷面視圖顯示於圖9。如圖11所示，間隔物層117使用微電子裝置製造領域中具通常知識者已知的間隔物沉積技術之一者沉積在閘極電極1116上。
於一實施例中，形成閘極電極1116涉及使用微電子裝置製造領域中具通常知識者已知的一或多個閘極電極圖案化和蝕刻技術圖案化及蝕刻閘極電極層116。源極和汲極區(諸如源極區119和汲極區121)形成在閘極電極1116之相對側之雙鰭片上，如圖11所示。於一實施例中，形成源極和汲極區涉及去除包含在閘極電極1116之相對側之雙鰭片801和802的雙鰭片結構之一部分以形成凹陷(例如藉由蝕刻)，以及使用源極/汲極材料沉積技術之一者沉積源極/汲極料料至凹陷中。於另一實施例中，形成源極和汲極區涉及直接地沉積源極/汲極材料在包含在閘極電極1116之相對側之雙鰭片801和802的雙鰭片結構之一部分上。於又一實施例中，源極區119和汲極區121環繞包括在閘極電極1116之相對側之雙鰭片801和802的雙鰭片結構之一部分。於一實施例中，源極區119和汲極區121如圖11所示形成為刻面的過度成長 區。
於一實施例中，間隔物層使用微電子裝置製造領域中具通常知識者已知的圖案化和蝕刻技術被圖案化和蝕刻而形成間隔物。於一實施例中，間隔物為氮化物間隔物(例如，氮化矽)、氧化物間隔物、碳化物間隔物(例如，碳化矽)或其它間隔物。於一實施例中，源極/汲極區使用電子裝置製造領域中具通常知識者已知的源極/汲極形成技術形成在由在閘極電極1116之相對側的間隔物定義之蝕刻的雙鰭片801和802之區域上。
於另一實施例中，偽(犧牲)閘極電極在最終閘極電極層之沉積之前沉積在雙鰭片801和802上之介電質層上。於一實施例中，偽閘極電極或偽電極以及下面的偽介電質被去除並且在後面的製程中形成源極/汲極區之後以最終閘極電極堆疊取代。雖然任何合適的偽/犧牲閘極介電質和/或電極材料可被使用，範例偽閘極介電質材料包括二氧化矽，以及範例偽閘極電極材料包括多晶矽。於一實施例中，間隔物形成在偽閘極電極堆疊之相對側壁上。於一實施例中，如電子裝置製造領域中具通常知識者已知的，源極/汲極區成長在由在偽閘極電極之相對側之間隔物定義之雙鰭片801和802的區域上，並且接著偽閘極電極由最終閘極電極取代。
於一實施例中，電子裝置結構1100為非平面電晶體結構，以及每一對雙鰭片(諸如雙鰭片801和802)係配置用於非平面電晶體(例如，三閘極電晶體、環繞式閘極 電晶體或其它非平面電晶體)。於一實施例中，每一個雙鰭片(諸如，鰭片801和802)具有三側，其包括配置用於三閘極電晶體之頂側和相對側壁。於另一實施例中，每一個雙鰭片(諸如，鰭片801和802)包括用於奈米線電晶體之奈米線。於又一實施例中，每一個雙鰭片(諸如，鰭片801和802)包括用於奈米帶電晶體之奈米帶。
於一實施例中，源極/汲極區具有在約1×1019至約1×1021原子/立方公分的近似範圍內的摻雜濃度。源極和汲極區119和121之間的閘極電極1116之下的雙鰭片801和802之部分定義電晶體之通道區。通道區也可以被定義為由閘極電極1116環繞的雙鰭片801和802之區域。然而，有時源極/汲極區可以透過例如擴散稍微延伸到閘極電極下方，以定義稍小於閘極電極長度(Lg)的通道區。於一實施例中，鰭片之通道區為本質的或未摻雜的。於一實施例中，通道區被輕摻雜到與源極區和汲極區相反的導電類型約1×1017個原子/cc。例如，當源極和汲極區119和121為n型摻雜的，雙鰭片801和802之通道區為非常輕微地p型摻雜至約1×1017原子/cc。
在一個實施例中，將源極區119電性耦合到源極接墊(landing pad)(未示出)，以及汲極區121電性耦合到汲極接墊(未示出)。可替代地，源極/汲極區可耦合至用於將積體電路之各個組件電性互連到功能電路中的金屬化之更高層(例如，金屬1、金屬2、金屬3等等)。
圖12為根據另一實施例之電子裝置結構1200之一部 分的透視圖。圖12與圖11不同之處在於子鰭片層107被去除以在置換鰭片層108之雙鰭片結構之下建立空隙122。於一實施例中，子鰭片層107使用濕式蝕刻、乾式蝕刻或兩種技術選擇性地去除置換材料層108。於一實施例中，基於砷的緩衝層使用基於氫氧化物的化學物質選擇性地蝕刻去除以產生用於GAA製程的空隙122。於另一實施例中，基於膦之緩衝層藉由使用鹵化物(例如氟化物、氯化物、溴化物或其它鹵化物)的化學物質蝕刻被去除以建立用於GAA製程的空隙122。
於一實施例中，在最終(實際)閘極被沉積之前，子鰭片層107於置換金屬閘極(RMG)製程中被蝕刻掉。於一實施例中，在RMG位置處，源極和汲極區由被允許緩衝層之蝕刻的絕緣體層保護。於一實施例中，為了存取子鰭片層107，絕緣層104被額外凹陷以提供有效的蝕刻動作。
於一實施例中，在建立空隙122之後，所述製程以習知GAA製程流程繼續。於一實施例中，空隙122係用於減少相鄰電晶體之間的電容耦合。於一實施例中，絕緣層(未顯示)係沉積至空隙122中以藉由頓化STI側壁減少電容耦合。於一實施例中，沉積在空隙122中的絕緣層為低k介電質層。在替代實施例中，沉積在空隙內之絕緣層為上面相對於絕緣層104敘述的一或多個絕緣層。
於一實施例中，電子裝置結構1200包括形成在上述之雙鰭片結構之n-MOS電晶體。
圖15示出包括本發明之一或多個實施例的插入器1500。插入器1500為插入基板，用以橋接第一基板1502至第二基板1504。第一基板1502可為例如積體電路晶粒。第二基板1504可為例如記憶體模組、電腦主機板、或另一積體電路晶粒。通常，插入器1500之用途是延展連接至更寬間距，或改程連接至不同連接。例如，插入器1500可耦接積體電路晶粒至球柵陣列(BGA)1506，其後續可耦接至第二基板1504。在一些實施例中，第一及第二基板1502/1504附接至插入器1500之相對側。在其他實施例中，第一及第二基板1502/1504係附接至插入器1500之相同側。並且在進一步實施例中，三或更多個基板藉由插入器1500互連。
插入器1500可以環氧樹脂、玻璃纖維增強環氧樹脂、陶瓷材料、或諸如聚醯亞胺之聚合物材料形成。在進一步實施中，插入器可以替代的剛性或可撓材料形成，其可包括以上所描述用於半導體基板之相同材料，諸如矽、鍺及其他III-V族及IV族材料。
插入器可包括金屬金屬互連1508、通孔1510，包括但不限制於穿越矽通孔(TSV)1512以及一或多個無遮罩氣隙以防止如上所述的通孔沖孔。插入器1500可進一步包括嵌入裝置1514，包括被動及主動裝置。此種裝置包括但不限制於本文所述之雙鰭片結構、電容器、解耦電容器、電阻器、電感器、熔絲、二極體、變壓器、感測器、及靜電放電(ESD)裝置。諸如射頻(RF)裝置、功率放 大器、電力管理裝置、天線、陣列、感測器、及MEMS裝置之更複雜的裝置亦可形成於插入器1500上。根據本發明實施例，本文中揭露的設備或製程可用於插入器1500之製造。
圖16根據本發明之一實施例示出計算裝置1600。計算裝置1600可包括數個組件。在一實施例中，這些組件附接至一或多個主機板。在替代實施例中，這些組件係製造於單一系統晶片(SoC)晶粒上而非主機板上。計算裝置1600中之組件包括但不限制於積體電路晶粒1602及至少一通訊晶片1608。在一些實施中，通訊晶片1608被製造作為積體電路晶粒1602之一部分。積體電路晶粒1602可包括諸如中央處理單元(CPU)之處理器1604以及晶粒上記憶體1606，通常用作快取記憶體，其可由諸如嵌入式DRAM(eDRAM)或自旋轉移力矩記憶體(STTM或STTM-RAM)的技術提供。
計算裝置1600可包括其他組件，其可或不可物理地和電性地耦接至主機板或製造於SoC晶粒內。這些其他組件包括但不限制於揮發性記憶體1610(例如，DRAM)、非揮發性記憶體1612(例如，ROM或快閃記憶體)、圖形處理單元1614(GPU)、數位訊號處理器1616(DSP)、加密處理器1642(專用處理器，其執行硬體內密碼演算法)、晶片組1620、天線1622、顯示器或觸控螢幕顯示器1624、觸控螢幕控制器1626、電池1628或其他電源、全球定位系統(GPS)裝置1644、功率放大器 (PA)、羅盤、動作共處理器或感測器1632(其可包括加速計、陀螺儀、及羅盤)、揚聲器1634、相機1636、使用者輸入裝置1638(諸如鍵盤、滑鼠、觸控筆、及觸控墊)、及大量儲存裝置1640(諸如硬碟、光碟(CD)、數位影音光碟(DVD)等)。
通訊晶片1608致能無線通訊，用於將資料轉移至計算裝置1600及從計算裝置1600轉移資料。術語「無線」及其衍生字可用以描述可藉由使用調諧電磁輻射經由非固態介質而通訊資料之電路、裝置、系統、方法、技術、通訊通道等等。該用語並非暗示相關裝置不包含任何線路，儘管在一些實施例中它們可能不包含任何線路。通訊晶片1608可實施任何數目之無線標準或協定實現無線通訊，包括但不限制於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長程演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生、以及任何其它被指定為3G、4G、5G、及之外的無線協定。計算裝置1600可包括複數個通訊晶片1608。例如，第一通訊晶片1608可專用於短距離無線通訊諸如Wi-Fi及藍芽，及第二通訊晶片1608可專用於長距離無線通訊諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
術語「處理器」可指處理來自暫存器和/或記憶體之電子資料而將電子資料轉變為可儲存於暫存器及/或記憶 體中之任何裝置或部分裝置的其它電子資料。一或多個組件(例如，積體電路晶粒1602、通訊晶片1608、GPU1614、密碼處理器1642、DSP1616、晶片組1620以及其它組件)可被包括在根據本發明實施例形成的一或多個雙鰭片結構。在進一步實施例中，容置在計算裝置1600的另一組件可含有一或多雙鰭片結構，其根據本發明實施例形成。
在各個實施例中，計算裝置1600可為膝上型電腦、輕省筆電、筆記型電腦、超輕薄筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超薄行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在進一步實施中，計算裝置1600可為處理資料之任何其他電子裝置。
本發明所示實施方式的上述敘述，包括摘要中敘述的內容，不旨在是窮盡的或將本發明限制於所公開的精確形式。雖然為了說明的目的在此敘述了本發明的具體實施方式和範例，但是如本領域具通常知識者將認識到的，在本發明的範圍內的各種等效修改是可能的。
這些對於本發明之修改可以根據上述詳細敘述進行。在申請專利範圍中使用的術語不應被解釋為將本發明限制於說明書和申請專利範圍中公開的具體實施方式。相反，本發明的範圍完全由申請專利範圍判定，所述申請專利範圍將根據所確立的申請專利範圍解釋的原則來解釋。
下面的範例涉及到進一步的實施例。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層(例如，如上所述之STI或其它絕緣層)隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中各個富含第一成分側部分為III族材料富含部分之元素。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層(例如，STI或其它絕緣層)隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該核心部分為III族材料富含部分之元素。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；在該些本質鰭片之間沉積絕緣層(例如，STI或其它絕緣層)以隔離本質鰭片；凹陷該些本質鰭片以建立該些溝槽；選擇性地沉積置換鰭片層在由 基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層(例如，STI或其它絕緣層)隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該子鰭片層具有能隙，該能隙大於該置換鰭片層的能隙。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層(例如，STI或其它絕緣層)隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中在該子鰭片層上之該置換鰭片層係原位地成長。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層(例如，STI或其它絕緣層)隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中在該子鰭片層上之該置換鰭片 層在凹陷和再成長的兩階段處理中非原位地成長。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該些溝槽中的至少一者具有{111}刻面的底部。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該些溝槽中的至少一者具有{100}刻面的底部。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該些溝槽中的至少一者具有圓形底部。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該 富含第二成分核心部分係藉由使用基於氫氧化物的化學物質進行選擇性地蝕刻。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構；凹陷該絕緣層；在該富含第一成份鰭片上沉積閘極結構；以及在該閘極結構之相對側的該富含第一成分鰭片上形成源極/汲極區。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該子鰭片層被沉積以填充該些溝槽之深度的約50%至約70%。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該鰭片層被沉積以填充該些溝槽之深度的約30%至約50%。
於一實施例中，一種用以製造電子裝置的方法包含選 擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該核心部分被蝕刻並且在該子鰭片層處停止。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構，其中該核心部分被蝕刻到該子鰭片層上方的預定深度。
於一實施例中，一種用以製造電子裝置的方法包含選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構；以及去除該子鰭片層以建立空隙。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積絕緣層以隔離該些本質鰭片；凹陷該些本質鰭片以建立溝槽，選擇性地沉積子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料側部分及富含第二III族材料核心部分；以及去除該富含第二III族材料核心部分以形成包含富含第一III族材料鰭 片之雙鰭片結構。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積分離該些本質鰭片的絕緣層(例如，STI或其它絕緣層)；凹陷該些本質鰭片以建立溝槽，選擇性地沉積子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料側部分及富含第二III族材料核心部分；以及去除該富含第二III族材料核心部分以形成包含富含第一III族材料鰭片之雙鰭片結構，其中該子鰭片層包含GaAs、InP、Ge、InAlAs、GaP、InGaP、InAlAs、GaAlAs、基於氮化物的化合物半導體材料或它們的任何組合。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積分離該些本質鰭片的絕緣層(STI)；凹陷該些本質鰭片以建立溝槽，選擇性地沉積子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料側部分及富含第二III族材料核心部分；以及去除該富含第二III族材料核心部分以形成包含富含第一III族材料鰭片之雙鰭片結構，其中該些溝槽中的至少一者具有{111}刻面的底部。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積分離該些本質鰭片的絕緣層(STI)；凹陷該些本質鰭片以建立溝槽，選擇性地沉積 子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料側部分及富含第二III族材料核心部分；以及去除該富含第二III族材料核心部分以形成包含富含第一III族材料鰭片之雙鰭片結構，其中該些溝槽中的至少一者具有{100}刻面的底部。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積分離該些本質鰭片的絕緣層(STI)；凹陷該些本質鰭片以建立溝槽，選擇性地沉積子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料側部分及富含第二III族材料核心部分；以及去除該富含第二III族材料核心部分以形成包含富含第一III族材料鰭片之雙鰭片結構，其中該些溝槽中的至少一者具有圓形底部。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積分離該些本質鰭片的絕緣層(STI或其它絕緣層)；凹陷該些本質鰭片以建立溝槽，選擇性地沉積子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料部分及富含第二III族材料部分；以及去除該富含第二III族材料部分以形成包含富含第一III族材料鰭片之雙鰭片結構，其中該富含第二III族材料部分係藉由使用基於氫氧化物的化學物質進行蝕刻去除。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積分離該些本質鰭片的絕緣層；凹陷該些本質鰭片以建立溝槽，選擇性地沉積子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料部分及富含第二III族材料部分；以及去除該富含第二III族材料部分以形成包含富含第一III族材料鰭片之雙鰭片結構；凹陷該絕緣層；沉積閘極結構在該雙鰭片結構上；以及在該閘極結構之相對側的該雙鰭片結構上形成源極/汲極區。
於一實施例中，一種用以製造電子裝置的方法包含在該基板上形成本質鰭片；沉積分離該些本質鰭片的絕緣層；凹陷該些本質鰭片以建立溝槽，選擇性地沉積子鰭片層至該些溝槽之中；選擇性地沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料部分及富含第二III族材料部分；去除該富含第二III族材料部分以形成包含富含第一III族材料鰭片之雙鰭片結構；以及去除該子鰭片層以建立空隙。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片。
於一實施例中，一種電子裝置包含在由基板上之絕緣 層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該第一材料成分為第一III族材料成分以及該第二材料成分為第二III族材料成分。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該基板和該子鰭片層之間的介面具有{111}結晶取向。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該基板和該子鰭片層之間的介面具有{100}結晶取向。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的 第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該基板和該子鰭片層之間的介面具有圓形底部。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該子鰭片層具有能隙，該能隙大於該置換鰭片層的能隙。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片；在該複數個雙鰭片結構上之閘極結構；以及在該閘極結構之相對側的該雙鰭片結構上的源極/汲極區。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該子鰭片層為絕緣層。
於一實施例中，一種電子裝置包含在由基板上之絕緣層隔離之溝槽中的子鰭片層；以及包含在該子鰭片層上的 第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該複數個富含第一材料成分鰭片在該置換鰭片層之一部分上。
於一實施例中，一種電子裝置包含在基板上之絕緣層上的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該複數個富含第一材料成分鰭片在該子鰭片層上。
於一實施例中，一種電子裝置包含在基板上之絕緣層上的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該雙鰭片結構為三閘極電晶體之一部分。
於一實施例中，一種電子裝置包含在基板上之絕緣層上的子鰭片層；以及包含在該子鰭片層上的第一材料成分及第二材料成分的置換鰭片層，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片，其中該子鰭片層被釋放以在雙鰭片結構下方建立空隙以形成環繞式閘極(GAA)電晶體。
在前述的說明書中，已經參照本發明的具體示例性實施例描述了方法和裝置。將明白的是，各種修改可在不悖離如在所附申請專利範圍中提出之本發明的較寬廣的精神 及範圍下對之完成。據此，以闡述的方式(而非以限制的方式)來理解本說明書及圖式。
102‧‧‧本質鰭片
104‧‧‧絕緣層
107‧‧‧子鰭片
108‧‧‧置換鰭片層
117‧‧‧間隔物層
119‧‧‧源極區
121‧‧‧汲極區
801、802‧‧‧鰭片
1100‧‧‧電子裝置結構
1116‧‧‧閘極電極

Claims (20)

  1. 一種用以製造電子裝置的方法，包含：選擇性地沉積置換鰭片層在由基板上之絕緣層隔離之溝槽中的子鰭片層上，該置換鰭片層具有富含第一成分側部分及富含第二成分核心部分；以及蝕刻該富含第二成分核心部分以產生包含該富含第一成分鰭片之雙鰭片結構。
  2. 如申請專利範圍第1項所述之方法，其中各個富含第一成分側部分為富含第一III族材料部分。
  3. 如申請專利範圍第1項所述之方法，其中該核心部分為富含第二III族材料部分。
  4. 如申請專利範圍第1項所述之方法，其中該置換鰭片層為至少三元III-V材料層。
  5. 如申請專利範圍第1項所述之方法，更包含：在該基板上形成本質鰭片；在該些本質鰭片之間沉積該絕緣層；以及凹陷該些本質鰭片以建立該些溝槽。
  6. 如申請專利範圍第1項所述之方法，其中該子鰭片層具有能隙，該能隙大於該置換鰭片層的能隙。
  7. 如申請專利範圍第1項所述之方法，其中該富含第二成分核心部分係基於氫氧化物的化學物質進行選擇性蝕刻。
  8. 一種用以製造電子裝置的方法，包含：在基板上形成本質鰭片； 在該些本質鰭片之間沉積絕緣層；凹陷該些本質鰭片以建立溝槽；沉積子鰭片層至該些溝槽之中；沉積III-V材料層在該子鰭片層上，該III-V材料鰭片層具有富含第一III族材料部分及富含第二III族材料部分；以及去除該富含第二III族材料部分以形成包含富含第一III族材料鰭片之雙鰭片結構。
  9. 如申請專利範圍第8項所述之方法，其中該置換鰭片層包含InGaAs層。
  10. 如申請專利範圍第8項所述之方法，其中該子鰭片層包含GaAs、InP、Ge、InAlAs、GaP、InGaP、InAlAs、GaAlAs、基於氮化物的化合物半導體材料或它們的任何組合。
  11. 如申請專利範圍第8項所述之方法，其中該些溝槽之至少一者具有{111}刻面的底部、{100}刻面的底部或圓形底部中的一者。
  12. 如申請專利範圍第8項所述之方法，其中該富含第二III族材料部分係藉由使用基於氫氧化物的化學物質進行蝕刻去除。
  13. 如申請專利範圍第8項所述之方法，更包含：凹陷該絕緣層；在該雙鰭片結構上沉積閘極結構；以及在該閘極結構之相對側的該雙鰭片結構上形成源極/ 汲極區。
  14. 如申請專利範圍第8項所述之方法，更包含：去除該子鰭片層以建立空隙。
  15. 一種電子裝置，包含：子鰭片層，其在由基板上之絕緣層隔離之溝槽中；以及置換鰭片層，其包含在該子鰭片層上的第一材料成分及第二材料成分，其中該置換鰭片層包含雙鰭片結構，該雙鰭片結構包含複數個該富含第一材料成分鰭片。
  16. 如申請專利範圍第15項所述之電子裝置，其中該第一材料成分為第一III族材料成分以及該第二材料成分為第二III族材料成分。
  17. 如申請專利範圍第15項所述之電子裝置，其中該置換鰭片層為III-V材料層。
  18. 如申請專利範圍第15項所述之電子裝置，更包含：溝槽，其在該絕緣層中，其中該子鰭片層係沉積在該溝槽之中。
  19. 如申請專利範圍第15項所述之電子裝置，更包含：閘極結構，其在該複數個雙鰭片結構上；以及源極/汲極區，其在該閘極結構之相對側的該雙鰭片結構上。
  20. 如申請專利範圍第15項所述之電子裝置，其中 該複數個富含第一材料成分鰭片係在該置換鰭片層之一部分上。
TW106105774A 2016-03-30 2017-02-21 蝕刻鰭片核心以提供加倍鰭片 TWI706476B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US16/25076 2016-03-30
PCT/US2016/025076 WO2017171761A1 (en) 2016-03-30 2016-03-30 Etching fin core to provide fin doubling
WOPCT/US16/25076 2016-03-30

Publications (2)

Publication Number Publication Date
TW201801191A true TW201801191A (zh) 2018-01-01
TWI706476B TWI706476B (zh) 2020-10-01

Family

ID=59965053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105774A TWI706476B (zh) 2016-03-30 2017-02-21 蝕刻鰭片核心以提供加倍鰭片

Country Status (4)

Country Link
US (1) US11024737B2 (zh)
DE (1) DE112016006664T5 (zh)
TW (1) TWI706476B (zh)
WO (1) WO2017171761A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971604B2 (en) 2017-12-12 2021-04-06 International Business Machines Corporation Gate all around fin field effect transistor
US10553535B1 (en) * 2018-07-20 2020-02-04 International Business Machines Corporation Formation of semiconductor devices including electrically programmable fuses
KR102655419B1 (ko) * 2019-05-14 2024-04-05 삼성전자주식회사 반도체 장치
US11594597B2 (en) * 2019-10-25 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Selective polysilicon growth for deep trench polysilicon isolation structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US9112052B2 (en) 2009-10-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Voids in STI regions for forming bulk FinFETs
US9105660B2 (en) * 2011-08-17 2015-08-11 United Microelectronics Corp. Fin-FET and method of forming the same
US8871575B2 (en) * 2011-10-31 2014-10-28 United Microelectronics Corp. Method of fabricating field effect transistor with fin structure
US9728464B2 (en) * 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
US9496397B2 (en) * 2013-08-20 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFet device with channel epitaxial region
KR20150054497A (ko) 2013-11-12 2015-05-20 삼성전자주식회사 반도체 장치 제조 방법
KR102145881B1 (ko) * 2013-12-23 2020-08-19 인텔 코포레이션 이동도 개선된 ｎ-ｍｏｓ를 위한 인장 소스 드레인 ⅲ-ⅴ 트랜지스터들
KR102168969B1 (ko) * 2014-02-28 2020-10-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
FR3023058B1 (fr) * 2014-06-30 2017-09-29 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique
US9147616B1 (en) 2014-08-28 2015-09-29 Globalfoundries Inc. Methods of forming isolated fins for a FinFET semiconductor device with alternative channel materials
US9484439B1 (en) * 2015-09-21 2016-11-01 International Business Machines Corporation III-V fin on insulator
US10615161B2 (en) * 2016-02-08 2020-04-07 International Business Machines Corporation III-V fins by aspect ratio trapping and self-aligned etch to remove rough epitaxy surface
US9941302B2 (en) * 2016-04-20 2018-04-10 International Business Machines Corporation Structure and method to form defect free high-mobility semiconductor fins on insulator

Also Published As

Publication number Publication date
US20190035926A1 (en) 2019-01-31
TWI706476B (zh) 2020-10-01
DE112016006664T5 (de) 2018-12-20
US11024737B2 (en) 2021-06-01
WO2017171761A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
TWI789352B (zh) 積體電路及形成其之方法
TWI682498B (zh) 用於致能深寬比捕獲（ＡＲＴ）溝槽中的III-V閘極全環繞（ＧＡＡ）的ＩｎＧａＡｓ磊晶結構及溼蝕刻製程
TWI775732B (zh) 具有降低的閘極引發汲極漏電流（ｇｉｄｌ）的低能帶隙半導體裝置及其製造方法
TWI541867B (zh) 選擇磊晶成長iii-v族材料爲主的裝置
TWI715583B (zh) 用於環繞式閘極電晶體之ＧａＡｓ上的擬晶式ＩｎＧａＡｓ
US11121040B2 (en) Multi voltage threshold transistors through process and design-induced multiple work functions
KR102475832B1 (ko) 서브핀 층을 갖는 트랜지스터
TWI706476B (zh) 蝕刻鰭片核心以提供加倍鰭片
US11916106B2 (en) Source/drain regions in integrated circuit structures
TW201801192A (zh) 用以抑制摻雜原子擴散的源極／汲極摻雜擴散屏障
US11640961B2 (en) III-V source/drain in top NMOS transistors for low temperature stacked transistor contacts
US20240006483A1 (en) Integrated circuit structures having raised epitaxy on channel transistor
US20200066855A1 (en) An indium-containing fin of a transistor device with an indium-rich core
US20240162289A1 (en) Source/drain regions in integrated circuit structures
US20240006317A1 (en) Integrated circuit structures having vertical keeper or power gate for backside power delivery
US20240006412A1 (en) Integrated circuit structures having recessed channel transistor
US20230420507A1 (en) Gate all around transistors on alternate substrate orientation
TWI783934B (zh) 減少漏洩之寬帶隙第四族子鰭部
TW202326941A (zh) 具有溝槽接點跨接結構的積體電路結構