TW201740487A - 設置有天線的積體電路封裝裝置及其製造方法 - Google Patents

設置有天線的積體電路封裝裝置及其製造方法 Download PDF

Info

Publication number
TW201740487A
TW201740487A TW106101865A TW106101865A TW201740487A TW 201740487 A TW201740487 A TW 201740487A TW 106101865 A TW106101865 A TW 106101865A TW 106101865 A TW106101865 A TW 106101865A TW 201740487 A TW201740487 A TW 201740487A
Authority
TW
Taiwan
Prior art keywords
antenna
ground plane
wafer
package substrate
disposed
Prior art date
Application number
TW106101865A
Other languages
English (en)
Other versions
TWI618175B (zh
Inventor
陳特偉
劉國文
Original Assignee
華為技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華為技術有限公司 filed Critical 華為技術有限公司
Publication of TW201740487A publication Critical patent/TW201740487A/zh
Application granted granted Critical
Publication of TWI618175B publication Critical patent/TWI618175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)
  • Waveguide Aerials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開了一種設置有天線的積體電路封裝裝置及其製造方法，屬於積體電路的封裝領域。積體電路封裝裝置包括：封裝基板、天線、晶片和連接電路，封裝基板包括至少一個接地平面，天線設置在封裝基板一側的外表面且位於至少一個接地平面的一側，晶片和連接電路設置在至少一個接地平面的另一側，以將天線透過至少一個接地平面與晶片和連接電路進行隔離，天線透過封裝基板的厚度方向上的第一金屬通孔和連接電路連接至晶片。本發明提高了天線和包括晶片和連接電路的非天線電路之間的隔離度，提高了積體電路封裝裝置的可靠性和穩定性。

Description

設置有天線的積體電路封裝裝置及其製造方法
本發明關於積體電路的封裝領域，特別關於一種設置有天線的積體電路封裝裝置及其製造方法。
隨著科學技術的發展，電子設備日益普及，且電子設備的功能也越來越多。在電子設備中，積體電路以體積小、重量輕、可靠性高、便於大規模生產等優勢得到了廣泛應用。積體電路封裝裝置能夠將具有一定功能的電路所需的元件全部集成在一塊晶片上，該元件可以包括半導體、電阻、電容等元件和它們之間的連接導線等，然後將該晶片封裝在封裝基板上。如果該晶片需要接收或者發射訊號，該積體電路封裝裝置更可以設置有天線。
相關技術中，如第1圖所示，設置有天線的積體電路封裝裝置包括封裝基板11、晶片12、天線13、塑封體14和連接電路15，該晶片12設置在該封裝基板11的一側，並與該封裝基板11上的連接電路15連接；該塑封體14覆蓋在該封裝基板11設置有晶片12的一側，且該塑封體14表面設置有天線13，透過該塑封體14包裹該晶片12，以將該晶片12與天線13進行隔離，且該天線13透過金屬通孔16與該封裝基板11上的連接電路15連接。
在實現本發明的過程中，發明人發現習知技術至少存在以下問題：首先，塑封體對天線的電磁能量損耗比較大，導致天線輻射效率下降，同時由於電磁能量的損耗較大，導致天線輻射距離減小，天線接收訊號的靈敏度也會下降；其次，天線與晶片、天線與連接電路之間的隔離度很差，彼此之間的訊號容易相互干擾，影響該晶片的性能。
為了解決習知技術的問題，本發明實施例提供了一種設置有天線的積體電路封裝裝置及其製造方法。所述技術手段如下：
第一方面，提供了一種設置有天線的積體電路封裝裝置，所述積體電路封裝裝置包括：封裝基板、天線、晶片和連接電路；
所述封裝基板包括至少一個接地平面，所述天線設置在所述封裝基板一側的外表面且位於所述至少一個接地平面的一側，所述晶片和連接電路設置在所述至少一個接地平面的另一側，以透過所述至少一個接地平面將所述天線與所述晶片和所述連接電路隔離，所述天線透過所述封裝基板的厚度方向上的第一金屬通孔和所述連接電路連接至所述晶片。
其中，該積體電路封裝裝置省去了塑封體，並且該天線設置在該封裝基板一側的外表面，避免了該塑封體對該天線的發出或接收的天線訊號的電性能損耗，提高了該天線的工作效率，同時也節省了成本。 同時，該積體電路封裝裝置透過該至少一個接地平面將該天線和包括該晶片和該連接電路的非天線電路進行隔離，避免了該天線和非天線電路之間的訊號相互干擾，提高了該積體電路封裝裝置的可靠性和穩定性。
需要說明的是，設置有天線的積體電路封裝裝置中通常包括天線、包含晶片和連接電路的非天線電路，為了避免該天線發出或接收的天線訊號與該非天線電路的電訊號相互干擾，可以透過該至少一個接地平面將該天線與包括該晶片和該連接電路的非天線電路隔離。
還需要說明的是，該至少一個接地平面可以只包括一個接地平面，也可以包括複數個接地平面，而當該複數個接地平面的數目越多時，該至少一個接地平面隔離該天線和非天線電路的效果越好。
結合第一方面，在上述第一方面的第一種可能的實現方式中，所述至少一個接地平面均在所述第一金屬通孔處設置有隔離盤，所述隔離盤環繞所述第一金屬通孔，所述隔離盤用於在所述至少一個接地平面與所述第一金屬通孔之間形成間隙，以對所述至少一個接地平面與所述第一金屬通孔進行絕緣。
需要說明的是，由於當該第一金屬通孔和該至少一個接地平面的連接時，會造成該天線短路，影響該積體電路封裝裝置的正常使用，因此，該至少一個接地平面均在該第一金屬通孔處設置有隔離盤，以對該至少一個接地平面和該第一金屬通孔進行絕緣，進而將該至少一個接地平面和該天線進行絕緣。
結合第一方面的第一種可能的實現方式，在上述第一方面的第二種可能的實現方式中，當所述至少一個接地平面包括複數個接地平面時，所述複數個接地平面中相鄰的兩個接地平面之間透過該封裝基板的厚度方向上的第二金屬通孔進行連接。
需要說明的是，當該至少一個接地平面包括複數個接地平面，且該積體電路封裝裝置對該天線與非天線電路的隔離度要求較高時，該複數個接地平面相鄰的兩個接地平面之間可以透過該第二金屬通孔連接；當該積體電路封裝裝置對該天線與非天線電路的隔離度要求較低，或者需要降低製作該積體電路封裝裝置製程的複雜度時，該複數個接地平面相鄰的兩個接地平面之間也可以不連接。
結合第一方面，在上述第一方面的另一種可能的實現方式中，所述晶片設置在所述封裝基板內。
其中，當將該晶片設置該封裝基板內時，該封裝基板可以對該晶片進行保護。
結合第一方面，在上述第一方面的另一種可能的實現方式中，所述晶片設置在所述封裝基板另一側的外表面。
其中，當將該晶片設置該封裝基板另一側的外表面時，能夠降低製作該積體電路封裝裝置製程的複雜度。
需要說明的是，該封裝基板的另一側指該封裝基板沒有設置該天線的一側。
還需要說明的是，在實際應用中，該晶片也可以設置在該封裝基板的其它位置，進而確保該天線與包括該晶片的非天線電路能夠透過該至少一個接地平面進行隔離。
結合第一方面，在上述第一方面的第三種可能的實現方式中，所述封裝基板上設置有所述天線一側的外表面設置有接地覆銅，所述接地覆銅與所述天線間留有空間。
其中，該接地覆銅能夠改善和調節覆蓋封裝基板的翹曲，提高了該積體電路封裝裝置的可靠性和可焊接性。
結合第一方面，在上述第一方面的第四種可能的實現方式中，所述天線、所述晶片和所述連接電路在所述封裝基板的厚度方向上的投影區域位於所述至少一個接地平面內。
其中，當該天線和包括該晶片和該連接電路的非天線電路在該封裝基板的厚度方向上的投影位於該至少一個接地平面內時，確保該至少一個接地平面能夠較好地對該天線與非天線電路進行隔離，即提高該天線與非天線電路之間的隔離度，進而提高該積體電路封裝裝置的可靠性和穩定性
需要說明的是，該至少一個接地平面中的每一個接地平面的形狀可以相同也可以不同。
還需要說明的是，對於該至少一個接地平面中的每一個接地平面，該接地平面可以是一個完整的平面，即只包括該隔離盤，也可以是不完整的平面，即該接地平面可以網狀平面，或者，該接地平面在包括該隔離盤的同時，更包括其它空洞或者缺口。而當該接地平面越完整時，該至少一個接地平面對該天線和非天線電路的隔離效果也越好，即該天線和非天線電路的隔離度越高。
第二方面，提供了一種製造積體電路封裝裝置的方法，所述方法包括：
在封裝基板內設置至少一個接地平面和連接電路，所述連接電路設置在所述至少一個接地平面的一側；
在設置有所述至少一個接地平面和所述連接電路的封裝基板一側的外表面設置晶片，且所述連接電路和所述晶片連接，所述晶片與所述連接電路位於所述至少一個接地平面的同一側；
在設置有所述晶片的封裝基板的厚度方向上設置第一金屬通孔，且所述第一金屬通孔和所述連接電路連接；
在設置有所述第一金屬通孔的封裝基板另一側的外表面設置天線，且所述天線透過所述第一金屬通孔和所述連接電路連接至所述晶片，所述至少一個接地平面將所述天線與所述晶片和所述連接電路隔離。
結合第二方面，在上述第二方面的第一種可能的實現方式中，所述在封裝基板內設置至少一個接地平面和連接電路之前，更包括：
在所述至少一個接地平面中的每個接地平面上設置隔離盤，且所述隔離盤環繞所述第一金屬通孔，並在所述至少一個接地平面與所述第一金屬通孔之間形成間隙，以對所述至少一個接地平面與所述第一金屬通孔進行絕緣。
結合第二方面的第一種可能的實現方式，在上述第二方面的第二種可能的實現方式中，所述方法更包括：
當所述至少一個接地平面包括複數個接地平面時，在所述複數個接地平面中相鄰的兩個接地平面之間設置所述封裝基板的厚度方向上的第二金屬通孔，以連接所述複數個接地平面中相鄰的兩個接地平面。
結合第二方面，在上述第二方面的第三種可能的實現方式中，所述在設置有所述第一金屬通孔的封裝基板另一側的外表面設置天線之後，更包括：
在設置有所述天線的封裝基板另一側的外表面設置接地覆銅，所述接地覆銅與所述天線間留有空間。
協力廠商面，提供了一種製造積體電路封裝裝置的方法，所述方法包括：
在封裝基板內設置至少一個接地平面、連接電路和晶片，且所述連接電路和所述晶片連接，所述連接電路和所述晶片位於在所述至少一個接地平面的同一側；
在設置有所述至少一個接地平面、所述連接電路和所述晶片的封裝基板的厚度方向上設置第一金屬通孔，且所述第一金屬通孔和所述連接電路連接；
在設置有所述第一金屬通孔的封裝基板遠離所述連接電路和所述晶片的一側的外表面設置天線，且所述天線透過所述第一金屬通孔和所述連接電路連接至所述晶片，所述至少一個接地平面將所述天線與所述晶片和所述連接電路隔離。
結合協力廠商面，在上述協力廠商面的第一種可能的實現方式中，所述在封裝基板內設置至少一個接地平面、連接電路和晶片之前，更包括：
在所述至少一個接地平面中的每個接地平面上設置隔離盤，且所述隔離盤環繞所述第一金屬通孔，並在所述至少一個接地平面與所述第一金屬通孔之間形成間隙，以對所述至少一個接地平面與所述第一金屬通孔進行絕緣。
結合協力廠商面的第一種可能的實現方式，在上述協力廠商面的第二種可能的實現方式中，所述方法更包括：
當所述至少一個接地平面包括複數個接地平面時，在所述複數個接地平面中相鄰的兩個接地平面之間設置所述封裝基板的厚度方向上的第二金屬通孔，以連接所述複數個接地平面中相鄰的兩個接地平面。
結合協力廠商面，在上述協力廠商面的第三種可能的實現方式中，所述在設置有所述第一金屬通孔的封裝基板遠離所述連接電路和所述晶片的一側的外表面設置天線之後，更包括：
在設置有所述天線的封裝基板設置有所述天線的一側的外表面設置接地覆銅，所述接地覆銅與所述天線間留有空間。
本發明實施例提供的技術手段帶來的有益效果是：該積體電路封裝裝置包括封裝基板、天線、晶片和連接電路，首先，該封裝基板包括至少一個接地平面，該天線設置在該封裝基板一側的外表面，且該積體電路封裝裝置不包括塑封體，因此，該天線的天線訊號損耗較小，提高了該天線的靈敏度和發射效率；其次，該天線位於該至少一個接地平面的一側，該晶片和連接電路設置在該至少一個接地平面的另一側，以將該天線透過該至少一個接地平面與該晶片和該連接電路進行隔離，該天線透過所述封裝基板的厚度方向上的第一金屬通孔和該連接電路連接至該晶片，該晶片和該連接電路為非天線電路，當透過該至少一個接地平面將該天線與包括該晶片和該連接電路進行隔離，避免了該天線和非天線電路之間的訊號相互干擾，提高了該積體電路封裝裝置的可靠性和穩定性。
為使本發明的目的、技術手段和優點更加清楚，下面將結合圖式對本發明實施方式作進一步地詳細描述。
第2圖是本發明實施例提供的一種設置有天線23的積體電路封裝裝置的剖視圖，參見第2圖，積體電路封裝裝置包括：封裝基板22、天線23、晶片24和連接電路25。封裝基22包括至少一個接地平面21，天線23設置在封裝基板22一側的外表面且位於至少一個接地平面21的一側，晶片24和連接電路25設置在至少一個接地平面21的另一側，以透過至少一個接地平面21將天線23與晶片24和連接電路25隔離，天線23透過封裝基板22的厚度方向上的第一金屬通孔26和連接電路25連接至晶片24。
其中，設置有天線23的積體電路封裝裝置中通常包括天線23和非天線電路，非天線電路可以包括晶片24和連接電路25，天線23能夠發出或者接收訊號，晶片24和連接電路25能夠發出或者接收電訊號，當天線23沒有與非天線電路進行隔離時，天線23發出或者接收的天線訊號和非天線電路的電訊號會互相干擾，從而降低積體電路封裝裝置的工作效率，甚至影響積體電路封裝裝置的正常使用，因此，為了避免天線23與非天線電路之間的訊號相互干擾，提高積體電路封裝裝置的工作效率和穩定性，可以將天線23設置在封裝基板22一側的外表面且位於至少一個接地平面21的一側，將晶片24和連接電路25等非天線電路設置在至少一個接地平面21的另一側，由於至少一個接地平面21是接地的導體，因此，至少一個接地平面21能夠遮罩天線訊號和電訊號，從而對天線23與非天線電路進行隔離。
需要說明的是，當將天線23設置在封裝基板22一側的外表面時，可以透過蝕刻製程將天線23設置封裝基板22一側的外表面。
還需要說明的是，天線23的形狀和大小可以根據實際應用需要確定，本發明實施例對此不做具體限定。
其中，當天線23透過蝕刻製程設置在封裝基板22一側的外表面時，由於積體電路封裝裝置不包括塑封體，因此天線23的天線訊號不會被塑封體損耗，提高了天線23的靈敏度和發射效率。另外，透過蝕刻製程設置的天線精度比透過電鍍製程設置的天線精度高，避免了由天線精度誤差過大引起的頻偏，也避免了由電鍍製程引起的天線阻抗控制困難、導致天線68的阻抗與積體電路封裝裝置的阻抗失配的問題，並且由於天線23位於至少一個接地平面21的一側，至少一個接地平面21可以作為天線23的參考平面和反射平面，進一步降低了控制天線23的阻抗的難度，也即是提高了天線23的工作效率。
還需要說明的是，連接電路25指將晶片24與積體電路封裝裝置中其它電路元件連接的電路，其它電路元件可以是金屬通孔，也可以是封裝管腳等，本發明實施例對此不做具體限定。
其中，當積體電路封裝裝置更包括封裝管腳時，封裝管腳可以設置在封裝基板22設置有天線23一側的外表面，也可以設置在封裝基板22另一側的外表面，當然，封裝管腳更可以根據實際應用需要設置在封裝基板22的其它位置，本發明實施例對此不做具體限定。
另外，在實際應用中，當積體電路封裝裝置更包括其它非天線電路時，其它非天線電路也可以設置在至少一個接地平面21的另一側，進而將其它非天線電路與天線23進行隔離。
其中，其它非天線電路可以根據實際應用的需要添加，本發明對此不做具體限定。
進一步地，如第3和4圖所示，至少一個接地平面21均在第一金屬通孔26處設置有隔離盤211，隔離盤211環繞第一金屬通孔26，隔離盤211用於在至少一個接地平面21與第一金屬通孔26之間形成間隙，以對至少一個接地平面21與第一金屬通孔26進行絕緣。
其中，由於第一金屬通孔26的作用是將天線23和連接電路25相連接，進而透過連接電路25將天線23和晶片24相連接，因此，當第一金屬通孔26和至少一個接地平面21相連接時，會造成天線23短路，進而造成積體電路封裝裝置故障，所以，至少一個接地平面21均在第一金屬通孔26處設置有隔離盤211，以在至少一個接地平面21的與第一金屬通孔26之間形成間隙，進而將至少一個接地平面21與第一金屬通孔26進行絕緣。
需要說明的是，本發明實施例對隔離盤211的大小、形狀和數目均不做具體限定。
進一步地，對於至少一個接地平面21中的每一個接地平面，接地平面可以是一個完整的平面，即接地平面只包括隔離盤211。當然，接地平面也可以是不完整的平面，即接地平面包括隔離盤211的同時更包括孔洞，孔洞中間中空，四周為接地平面，如第5圖所示；或者，接地平面也可以是網狀平面，網狀平面包括複數個網孔，對於複數個網孔中每個網孔，網孔中間中空，四周為接地平面，如第6圖所示，本發明實施例對接地平面的形狀不做具體限定。
其中，當接地平面上的孔洞越少時，接地平面就越完整，至少一個接地平面21隔離天線23與非天線電路的效果也就越好，天線23與非天線電路之間的隔離度越高。
需要說明的是，由於封裝基板22可由複數個銅箔層和複數個絕緣層交替黏合而成，因此，在設置至少一個接地平面21時，可以將至少一個銅箔層接地，以形成至少一個接地平面21。
需要說明的是，在實際應用中，至少一個接地平面21更可以是其它材料，本發明實施例對此不做具體限定。
進一步地，至少一個接地平面21可以只包括一個接地平面，也可以如第7圖所示，包括複數個接地平面。
其中，當至少一個接地平面21只包括一個平面時，在節省材料的同時，也節省了積體電路封裝裝置的空間，提高了積體電路封裝裝置的空間的利用率，節省了成本。當至少一個接地平面21包括複數個接地平面時，複數個接地平面能夠同時對天線23與非天線電路進行隔離，提高隔離天線23與非天線電路的效果，進而提高積體電路封裝裝置的可靠性和穩定性。
需要說明的是，當至少一個接地平面21包括複數個接地平面時，複數個接地平面的數目可以根據實際需要進行設置，且複數個接地平面在封裝基板22的厚度方向上的投影可以相同也可以不同，也即是，複數個接地平面的尺寸和形狀可以相同，也可以不同，本發明實施例對此不做具體限定。
還需要說明的是，當至少一個接地平面21包括複數個接地平面時，複數個接地平面中相鄰的兩個接地平面之間透過封裝基板22的厚度方向上的第二金屬通孔27進行連接。
其中，當至少一個接地平面21包括複數個接地平面，且複數個接地平面透過第二金屬通孔27相連接時，第二金屬通孔27能夠將複數個接地平面連接為一體，如果複數個接地平面中的某個接地平面為不完整的接地平面，由於不完整的接地平面與複數個接地平面中的其它接地平面連接為一體，因此，能夠避免不完整的接地平面隔離天線23與非天線電路的效果差的情況，也即是能夠提高隔離天線23與非天線電路的隔離度，進而提高積體電路封裝裝置的穩定性。
進一步地，當複數個接地平面中相鄰的兩個接地平面之間透過封裝基板22的厚度方向上的第二金屬通孔27進行連接時，複數個接地平面可以透過一個第二金屬通孔27進行連接，也可以透過複數個第二金屬通孔27進行連接，如第8圖所示，本發明實施例對第二金屬通孔27的位置和數目不做具體限定。
另外，如第9圖所示，當至少一個接地平面21包括複數個接地平面時，複數個接地平面也可以不透過第二金屬通孔27連接。
其中，當至少一個接地平面21包括複數個接地平面，且複數個接地平面不透過第二金屬通孔27連接時，複數個接地平面之間相互獨立，即複數個接地平面分別接地，一方面省去了在複數個接地平面上設置第二金屬通孔27的操作，降低了製作積體電路封裝裝置的製程的複雜度，另一方面，由於複數個接地平面之間相互獨立，且分別接地，因此，當複數個接地平面中的某個接地平面因損壞或其它原因而無法起到接地作用時，複數個接地平面中的其它接地平面仍可以對天線23和非天線電路進行隔離，即提高了對天線23和非天線電路隔離的可靠性。
進一步地，晶片24也包括下述兩種設置方式：
第一種設置方式，如第10圖所示，晶片24設置在封裝基板22內。
其中，當晶片24設置在封裝基板22內時，封裝基板22可以對晶片24進行保護。
第二種設置方式，晶片24設置在封裝基板22另一側的外表面，如第2圖所示。
其中，當晶片24設置封裝基板22另一側的外表面時，降低了製作積體電路封裝裝置的製程的複雜度，易於實現。
另外，在實際應用中，晶片24更可以根據應用需要，透過其它方式進行設置，進而確保包括晶片24的非天線電路與天線23能夠透過至少一個接地平面21隔離，本發明實施例對此不做具體限定。
進一步地，如第11圖所示，封裝基板22上設置有天線23一側的外表面設置有接地覆銅28，接地覆銅28與天線23間留有空間。
其中，當封裝基板22設置天線23一側的外表面只設置了天線23時，由於天線23通常佔用封裝基板22外表面的區域較大，導致封裝基板22設置天線23一側的外表面含銅量較少，當積體電路封裝裝置工作時，封裝基板22可能因為含銅量分佈不均而產生基板翹曲等現象，進而造成積體電路封裝裝置中焊點可靠性下降甚至出現虛焊或者開焊，降低了積體電路封裝裝置的穩定性。因此，可以在封裝基板22設置天線23一側的外表面設置接地覆銅28，確保封裝基板22含銅量均勻分佈，提高封裝基板22的穩定性，進而提高積體電路封裝裝置的穩定性。
進一步地，天線23、晶片24和連接電路25在封裝基板22的厚度方向上的投影區域位於至少一個接地平面21內。
其中，當天線23、晶片24和連接電路25在封裝基板22的厚度方向上的投影區域位於至少一個接地平面21內時，能夠提高至少一個接地平面21對天線23與非天線電路的隔離效果，即提高了天線23與非天線電路的隔離度，進而提高積體電路封裝裝置的可靠性和穩定性。
需要說明的是，由前述可知，至少一個接地平面21中的複數個接地平面在封裝基板22的厚度方向上的投影可以相同也可以不同，因此，當天線23、晶片24和連接電路25在封裝基板22的厚度方向上的投影區域位於至少一個接地平面21的投影區域內時，即確定天線23、晶片24和連接電路25在封裝基板22的厚度方向上的投影區域位於至少一個接地平面21內。
還需要說明的是，當積體電路封裝裝置更包括其它非天線電路時，其它非天線電路的投影在封裝基板22的厚度方向上的投影區域也位於至少一個接地平面21內。
在本發明實施例中，積體電路封裝裝置包括封裝基板22、天線23、晶片24和連接電路25。首先，封裝基板22包括至少一個接地平面21，天線23透過蝕刻製程設置在封裝基板22一側的外表面，提高了天線23的靈敏度、精度和工作效率。其次，天線23位於至少一個接地平面21的一側，而晶片24和連接電路25等非天線電路設置在至少一個接地平面21的另一側，以將天線23透過至少一個接地平面21與非天線電路進行隔離，提高了天線23與非天線電路之間的隔離度，因此，天線23和非天線電路之間的訊號不會相互干擾，提高了積體電路封裝裝置的可靠性和穩定性，且至少一個接地平面21也降低了控制天線阻抗的難度，進一步提高了積體電路封裝裝置的穩定性。最後，天線23透過封裝基板22的厚度方向上的第一金屬通孔26以及連接電路25與晶片24連接，且封裝基板22上設置有天線23一側的外表面設置有接地覆銅28，避免了封裝基板22工作時，因為含銅量分佈不均而產生基板翹曲等問題，進一步提高了積體電路封裝裝置的穩定性。
第12圖是本發明實施例提供的一種製造積體電路封裝裝置的方法的流程圖，參見第12圖，方法包括：
步驟1201：在封裝基板內設置至少一個接地平面和連接電路，連接電路設置在至少一個接地平面的一側。
其中，由於封裝基板通常是由複數個銅箔層和複數個絕緣層交替黏合而成，因此，在設置至少一個接地平面時，可以將至少一個銅箔層接地，以形成至少一個接地平面。在設置連接電路時，可以透過蝕刻製程，在接地的至少一個銅箔層一側的任一銅箔層形成所需的連接電路。
進一步地，在至少一個接地平面中的每個接地平面上設置隔離盤，且隔離盤環繞第一金屬通孔，並在至少一個接地平面與第一金屬通孔之間形成間隙，以對至少一個接地平面與第一金屬通孔進行絕緣。
由於第一金屬通孔與天線連接，當至少一個接地平面與第一金屬通孔連接時，會造成天線短路，進而降低積體電路封裝裝置的穩定性，因此，可以在至少一個接地平面中的每個接地平面上設置隔離盤，以對至少一個接地平面與第一金屬通孔進行絕緣。
其中，可以在至少一個接地平面中的每個接地平面上鑽孔，設置隔離盤。
進一步地，當至少一個接地平面包括複數個接地平面時，在複數個接地平面中相鄰的兩個接地平面之間設置封裝基板的厚度方向上的第二金屬通孔，以連接複數個接地平面中相鄰的兩個接地平面。
當透過第二金屬通孔將複數個接地平面連接為一體時，如果複數個接地平面中存在某個接地平面為不完整的接地平面，由於不完整的接地平面與複數個接地平面中的其它接地平面連接為一體，因此，能夠避免不完整的接地平面隔離天線與非天線電路的效果差的情況，能夠提高隔離天線與非天線電路的隔離度，進而提高積體電路封裝裝置的穩定性。
其中，當設置第二金屬通孔時，可以先在複數個接地平面中相鄰的兩個接地平面之間鑽孔，以形成通孔，然後在通孔透過電鍍製程形成第二金屬通孔。
需要說明的是，設置第二金屬通孔的方法，更可以參考相關技術，本發明實施例對此不做具體限定。
步驟1202：在設置有至少一個接地平面和連接電路的封裝基板一側的外表面設置晶片，且連接電路和晶片連接，晶片與連接電路位於至少一個接地平面的同一側。
其中，第一種可能的方式，可以將晶片透過焊接的方式設置在設置有至少一個接地平面和連接電路的封裝基板一側的外表面，第二種可能的方式，在設置有至少一個接地平面和連接電路的封裝基板一側的外表面設置插槽，將晶片插入插槽中。
需要說明的是，當透過第一種可能的方式設置晶片時，透過焊接保證了晶片和封裝基板連接的可靠性，能夠提高晶片和設置有至少一個接地平面和連接電路的封裝基板的連接的穩定性，進而提高積體電路封裝裝置的穩定性。當透過第二種可能的方式設置晶片時，便於在晶片損壞時對晶片進行更換，而不必更換整個積體電路封裝裝置，降低了成本。
步驟1203：在設置有晶片的封裝基板的厚度方向上設置第一金屬通孔，且第一金屬通孔和連接電路連接。
其中，可以先在設置有晶片的封裝基板的厚度方向上鑽孔，以形成通孔，然後在通孔透過電鍍製程形成第一金屬通孔。
需要說明的是，形成第一金屬通孔的方法更可以參考相關技術，本發明實施例對此不做具體限定。
步驟1204：在設置有第一金屬通孔的封裝基板另一側的外表面設置天線，且天線透過第一金屬通孔和連接電路連接至晶片，至少一個接地平面將天線與晶片和連接電路隔離。
當在設置有第一金屬通孔的封裝基板另一側的外表面設置天線時，可以透過蝕刻製程或者電鍍製程在設置有第一金屬通孔的封裝基板另一側的外表面上形成天線。
其中，透過蝕刻製程設置的天線精度比透過電鍍製程設置的天線精度高，避免了由天線精度誤差過大引起的頻偏，也避免了由電鍍製程引起的天線阻抗控制困難、導致天線的阻抗與積體電路封裝裝置的阻抗失配的問題。
需要說明的是，由於至少一個接地平面將天線與晶片和連接電路隔離，因此避免了天線與包括連接電路和晶片的非天線電路之間的訊號互相干擾，提高了積體電路封裝裝置的工作效率和穩定性。
進一步地，在設置有天線的封裝基板另一側的外表面設置接地覆銅，接地覆銅與天線間留有空間。
其中，可以透過蝕刻或者電鍍製程，在設置有天線的封裝基板的另一側的外表面，形成接地覆銅。
需要說明的是，設置接地覆銅的方法更可以參考相關技術，本發明實施例對此不做具體限定。
還需要說明的是，在設置有天線的封裝基板的另一側的外表面設置接地覆銅，可以確保設置有天線的封裝基板的含銅量均勻分佈，避免了設置有天線的封裝基板因含銅量分佈不均而產生基板翹曲等現象，提高了積體電路封裝裝置的穩定性。
進一步地，可以透過焊接製程，在設置有天線的封裝基板設置有晶片的一側設置封裝管腳。
需要說明的是，在設置封裝管腳時，更可以根據實際需要，將封裝管腳設置在設置有天線的封裝基板的其它位置，本發明實施例對此不做具體限定。
在本發明實施例中，可以在封裝基板內設置至少一個接地平面和連接電路，在設置有至少一個接地平面和連接電路的封裝基板一側的外表面設置晶片，然後在設置有晶片的封裝基板的厚度方向上設置第一金屬通孔，最後在設置有第一金屬通孔的封裝基板另一側的外表面設置天線。由於連接電路和晶片等非天線電路位於至少一個接地平面的同一側，天線位於至少一個接地平面的另一側，因此，至少一個接地平面將天線與包括晶片和連接電路的非天線電路隔離，避免了天線與非天線電路之間的訊號互相干擾，提高了積體電路封裝裝置的工作效率和穩定性。另外，可以在至少一個接地平面中的每個接地平面上設置隔離盤，從而在至少一個接地平面與第一金屬通孔之間形成間隙，以對至少一個接地平面與第一金屬通孔進行絕緣，避免了天線與至少一個接地平面連接而造成天線短路，提高了積體電路封裝裝置的穩定性。
第13圖是本發明實施例提供的一種製造積體電路封裝裝置的方法的流程圖，參見第13圖，方法包括：
步驟1301：在封裝基板內設置至少一個接地平面、連接電路和晶片，且連接電路和晶片連接，連接電路和晶片位於在至少一個接地平面的同一側。
其中，當在封裝基板內設置晶片時，可以在封裝基板內設置凹槽，將晶片嵌入凹槽中，並將晶片和連接電路連接。
需要說明的是，在封裝基板內設置至少一個接地平面和連接電路的方法，可以與步驟1201中在封裝基板內設置至少一個接地平面和連接電路的方法相同。
進一步地，在至少一個接地平面中的每個接地平面上設置隔離盤，且隔離盤環繞第一金屬通孔，並在至少一個接地平面與第一金屬通孔之間形成間隙，以對至少一個接地平面與第一金屬通孔進行絕緣。
其中，在至少一個接地平面中的每個接地平面上設置隔離盤的方法，可以和步驟1201之後在至少一個接地平面中的每個接地平面上設置隔離盤的方法相同。
進一步地，當至少一個接地平面包括複數個接地平面時，在複數個接地平面中相鄰的兩個接地平面之間設置封裝基板的厚度方向上的第二金屬通孔，以連接複數個接地平面中相鄰的兩個接地平面。
其中，在複數個接地平面中相鄰的兩個接地平面之間設置封裝基板的厚度方向上的第二金屬通孔方法，可以和步驟1201之後在複數個接地平面中相鄰的兩個接地平面之間設置封裝基板的厚度方向上的第二金屬通孔的方法相同。
步驟1302：在設置有至少一個接地平面、連接電路和晶片的封裝基板的厚度方向上設置第一金屬通孔，且第一金屬通孔和連接電路連接。
其中，設置第一金屬通孔的方法，可以和步驟1203中設置第一金屬通孔的方法相同。
步驟1303：在設置有第一金屬通孔的封裝基板遠離連接電路和晶片的一側的外表面設置天線，且天線透過第一金屬通孔和連接電路連接至晶片，至少一個接地平面將天線與晶片和連接電路隔離。
其中，設置天線的方法可以和步驟1204中設置天線的方法相同。
進一步地，在設置有天線的封裝基板設置有天線的一側的外表面設置接地覆銅，接地覆銅與天線間留有空間。
其中，設置接地覆銅的方法，可以和步驟1204之後設置接地覆銅的方法相同。
在本發明實施例中，在封裝基板內設置至少一個接地平面、連接電路和晶片，在設置有至少一個接地平面、連接電路和晶片的封裝基板的厚度方向上設置第一金屬通孔，在設置有第一金屬通孔的封裝基板遠離連接電路和晶片的一側的外表面設置天線。由於連接電路和晶片等非天線電路位於至少一個接地平面的同一側，天線位於至少一個接地平面的另一側，因此，至少一個接地平面將天線與包括晶片和連接電路的非天線電路隔離，避免了天線與非天線電路之間的訊號互相干擾，提高了積體電路封裝裝置的工作效率和穩定性。另外，由於晶片設置封裝基板內，因此，封裝基板可以為晶片提供保護，提高了晶片的穩定性，進而提高了積體電路封裝裝置的穩定性。最後，可以在至少一個接地平面中的每個接地平面上設置隔離盤，從而在至少一個接地平面與第一金屬通孔之間形成間隙，以對至少一個接地平面與第一金屬通孔進行絕緣，避免了天線與至少一個接地平面連接而造成天線短路，提高了積體電路封裝裝置的穩定性。
本領域普通技術人員可以理解實現上述實施例的全部或部分步驟可以透過硬體來完成，也可以透過程式來指令相關的硬體完成，所述的程式可以存儲於一種電腦可讀存儲介質中，上述提到的存儲介質可以是唯讀記憶體，磁片或光碟等。
以上所述僅為本發明的較佳實施例，並不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
11‧‧‧封裝基板
12‧‧‧晶片
13‧‧‧天線
14‧‧‧塑封體
15‧‧‧連接電路
16‧‧‧金屬通孔
21‧‧‧至少一個接地平面
22‧‧‧封裝基板
23‧‧‧天線
24‧‧‧晶片
25‧‧‧連接電路
26‧‧‧第一金屬通孔
27‧‧‧第二金屬通孔
28‧‧‧接地覆銅
211‧‧‧隔離盤
為了更清楚地說明本發明實施例中的技術手段，下面將對實施例描述中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅是本發明的一些實施例，對於本發明所屬技術領域中具有通常知識者，在不付出創造性勞動的前提下，更可以根據這些圖式獲得其他的圖式。
第1圖是習知技術提供的一種積體電路封裝裝置的剖視圖。
第2圖是本發明實施例提供的一種積體電路封裝裝置的剖視圖。
第3圖是本發明實施例提供的一種至少一個接地平面的俯視圖。
第4圖是本發明實施例提供的另一種積體電路封裝裝置的剖視圖。
第5圖是本發明實施例提供的另一種至少一個接地平面的俯視圖。
第6圖是本發明實施例提供的又一種至少一個接地平面的俯視圖。
第7圖是本發明實施例提供的另一種積體電路封裝裝置的剖視圖。
第8圖是本發明實施例提供的一種至少一個接地平面的側視圖。
第9圖是本發明實施例提供的又一種積體電路封裝裝置的剖視圖。
第10圖是本發明實施例提供的又一種積體電路封裝裝置的剖視圖。
第11圖是本發明實施例提供的又一種積體電路封裝裝置的剖視圖。
第12圖是本發明實施例提供的一種製造設置有天線的積體電路封裝裝置的方法的流程圖。
第13圖是本發明實施例提供的又一種製造設置有天線的積體電路封裝裝置的方法的流程圖。
21‧‧‧至少一個接地平面
22‧‧‧封裝基板
23‧‧‧天線
24‧‧‧晶片
25‧‧‧連接電路
26‧‧‧第一金屬通孔

Claims (13)

  1. 一種設置有天線的積體電路封裝裝置，其該積體電路封裝裝置包括： 一封裝基板； 一天線； 一晶片；以及 一連接電路， 該封裝基板包括至少一個接地平面，該天線設置在該封裝基板一側的外表面且位於該至少一個接地平面的一側，該晶片和該連接電路設置在該至少一個接地平面的另一側，以透過該至少一個接地平面將該天線與該晶片和該連接電路隔離，該天線透過該封裝基板的厚度方向上的一第一金屬通孔和該連接電路連接至該晶片。
  2. 如申請專利範圍第1項所述之積體電路封裝裝置，其中該至少一個接地平面均在該第一金屬通孔處設置有一隔離盤，該隔離盤環繞該第一金屬通孔，該隔離盤用於在該至少一個接地平面與該第一金屬通孔之間形成一間隙，以對該至少一個接地平面與該第一金屬通孔進行絕緣。
  3. 如申請專利範圍第2項所述之積體電路封裝裝置，其中當該至少一個接地平面包括複數個接地平面時，該複數個接地平面中相鄰的兩個該接地平面之間透過該封裝基板的厚度方向上的一第二金屬通孔進行連接。
  4. 如申請專利範圍第1項所述之積體電路封裝裝置，其中該封裝基板上設置有該天線一側的外表面設置有一接地覆銅，該接地覆銅與該天線間留有空間。
  5. 如申請專利範圍第1項所述之積體電路封裝裝置，其中該天線、該晶片和該連接電路在該封裝基板的厚度方向上的投影區域位於該至少一個接地平面內。
  6. 一種製造積體電路封裝裝置的方法，其方法包括： 在一封裝基板內設置至少一個接地平面和一連接電路，該連接電路設置在該至少一個接地平面的一側； 在設置有該至少一個接地平面和該連接電路的該封裝基板一側的外表面設置一晶片，且該連接電路和該晶片連接，該晶片與該連接電路位於該至少一個接地平面的同一側； 在設置有該晶片的該封裝基板的厚度方向上設置一第一金屬通孔，且該第一金屬通孔和該連接電路連接； 在設置有該第一金屬通孔的該封裝基板另一側的外表面設置一天線，且該天線透過該第一金屬通孔和該連接電路連接至該晶片，該至少一個接地平面將該天線與該晶片和該連接電路隔離。
  7. 如申請專利範圍第6項所述之方法，其中在該封裝基板內設置至少一個接地平面和一連接電路之前，更包括在該至少一個接地平面中的每個接地平面上設置一隔離盤，且該隔離盤環繞該第一金屬通孔，並在該至少一個接地平面與該第一金屬通孔之間形成間隙，以對該至少一個接地平面與該第一金屬通孔進行絕緣。
  8. 如申請專利範圍第7項所述之方法，其中該方法更包括當該至少一個接地平面包括複數個接地平面時，在該複數個接地平面中相鄰的兩個該接地平面之間設置該封裝基板的厚度方向上的一第二金屬通孔，以連接該複數個接地平面中相鄰的兩個該接地平面。
  9. 如申請專利範圍第6項所述之方法，其中在設置有該第一金屬通孔的該封裝基板另一側的外表面設置該天線之後，更包括在設置有該天線的該封裝基板另一側的外表面設置一接地覆銅，該接地覆銅與該天線間留有空間。
  10. 一種製造積體電路封裝裝置的方法，其中該方法包括： 在一封裝基板內設置至少一個接地平面、一連接電路和一晶片，且該連接電路和該晶片連接，該連接電路和該晶片位於在該至少一個接地平面的同一側； 在設置有該至少一個接地平面、該連接電路和該晶片的該封裝基板的厚度方向上設置一第一金屬通孔，且該第一金屬通孔和該連接電路連接； 在設置有該第一金屬通孔的該封裝基板遠離該連接電路和該晶片的一側的外表面設置一天線，且該天線透過該第一金屬通孔和該連接電路連接至該晶片，該至少一個接地平面將該天線與該晶片和該連接電路隔離。
  11. 如申請專利範圍第10項所述之方法，其中該在封裝基板內設置該至少一個接地平面、該連接電路和該晶片之前，更包括在該至少一個接地平面中的每個該接地平面上設置一隔離盤，且該隔離盤環繞該第一金屬通孔，並在該至少一個接地平面與該第一金屬通孔之間形成間隙，以對該至少一個接地平面與該第一金屬通孔進行絕緣。
  12. 如申請專利範圍第11項所述之方法，其中該方法還更包括當該至少一個接地平面包括複數個接地平面時，在該複數個接地平面中相鄰的兩個該接地平面之間設置該封裝基板的厚度方向上的一第二金屬通孔，以連接該複數個接地平面中相鄰的兩個接地平面。
  13. 如申請專利範圍第10項所述之方法，其中該在設置有該第一金屬通孔的該封裝基板遠離該連接電路和該晶片的一側的外表面設置該天線之後，更包括在設置有該天線的該封裝基板設置有該天線的一側的外表面設置一接地覆銅，該接地覆銅與該天線間留有空間。
TW106101865A 2016-05-13 2017-01-19 設置有天線的積體電路封裝裝置及其製造方法 TWI618175B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610318942.3A CN107369673B (zh) 2016-05-13 2016-05-13 设置有天线的集成电路封装装置及其制造方法

Publications (2)

Publication Number Publication Date
TW201740487A true TW201740487A (zh) 2017-11-16
TWI618175B TWI618175B (zh) 2018-03-11

Family

ID=60266245

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101865A TWI618175B (zh) 2016-05-13 2017-01-19 設置有天線的積體電路封裝裝置及其製造方法

Country Status (6)

Country Link
US (1) US11049823B2 (zh)
EP (1) EP3432355A4 (zh)
KR (1) KR20180131613A (zh)
CN (1) CN107369673B (zh)
TW (1) TWI618175B (zh)
WO (1) WO2017193592A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938090B2 (en) 2018-07-03 2021-03-02 Samsung Electronics Co., Ltd. Antenna module
TWI726815B (zh) * 2019-12-12 2021-05-01 友達光電股份有限公司 天線裝置及其製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017200127A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit eingebetteten Komponenten und einer integrierten Antenne, Vorrichtung mit Modulanordnungen und Verfahren zur Herstellung
DE102017200126A1 (de) 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Modulanordnung mit integrierter Antenne und eingebetteten Komponenten sowie Verfahren zur Herstellung einer Modulanordnung
TWI700802B (zh) 2018-12-19 2020-08-01 財團法人工業技術研究院 射頻電子整合封裝結構及其製法
CN111276788B (zh) * 2020-02-04 2022-01-25 Oppo广东移动通信有限公司 双频毫米波天线模组和电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849936B1 (en) * 2002-09-25 2005-02-01 Lsi Logic Corporation System and method for using film deposition techniques to provide an antenna within an integrated circuit package
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
US7253504B1 (en) * 2004-12-13 2007-08-07 Advanced Micro Devices, Inc. Integrated circuit package and method
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
US7728774B2 (en) * 2008-07-07 2010-06-01 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages having characteristics suitable for mass production
CN102299142B (zh) * 2010-06-23 2013-06-12 环旭电子股份有限公司 具有天线的封装结构及其制作方法
US9386688B2 (en) * 2010-11-12 2016-07-05 Freescale Semiconductor, Inc. Integrated antenna package
US8988299B2 (en) * 2011-02-17 2015-03-24 International Business Machines Corporation Integrated antenna for RFIC package applications
KR101780024B1 (ko) * 2011-10-19 2017-09-20 삼성전자주식회사 안테나-회로기판 패키지
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
CN103022014A (zh) * 2012-11-06 2013-04-03 日月光半导体制造股份有限公司 具有天线的封装模块构造及其制造方法
CN103367269B (zh) * 2013-07-15 2016-03-02 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
CN103531903A (zh) * 2013-11-04 2014-01-22 镇江中安通信科技有限公司 一种小型化多频北斗天线
US9129981B2 (en) * 2013-11-26 2015-09-08 Freescale Semiconductor Inc. Methods for the production of microelectronic packages having radiofrequency stand-off layers
WO2015088486A1 (en) * 2013-12-09 2015-06-18 Intel Corporation Antenna on ceramics for a packaged die
US9331030B1 (en) * 2014-12-15 2016-05-03 Industrial Technology Research Institute Integrated antenna package and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938090B2 (en) 2018-07-03 2021-03-02 Samsung Electronics Co., Ltd. Antenna module
TWI732183B (zh) * 2018-07-03 2021-07-01 南韓商三星電子股份有限公司 天線模組
TWI726815B (zh) * 2019-12-12 2021-05-01 友達光電股份有限公司 天線裝置及其製造方法

Also Published As

Publication number Publication date
EP3432355A4 (en) 2019-03-27
KR20180131613A (ko) 2018-12-10
US11049823B2 (en) 2021-06-29
TWI618175B (zh) 2018-03-11
CN107369673A (zh) 2017-11-21
US20190081013A1 (en) 2019-03-14
EP3432355A1 (en) 2019-01-23
WO2017193592A1 (zh) 2017-11-16
CN107369673B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
TW201740487A (zh) 設置有天線的積體電路封裝裝置及其製造方法
JP6964381B2 (ja) 集積アンテナ・アレーを有するワイヤレス通信パッケージ
KR101657622B1 (ko) 전자기 간섭 인클로저를 갖는 무선 주파수 멀티-칩 집적 회로 패키지 및 패키지를 제조하기 위한 방법
JP5740048B2 (ja) 高性能ガラスベースの６０ＧＨｚ／ＭＭ波フェーズドアレイアンテナおよびその製造方法
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
JP6097837B2 (ja) コアレス基板内に埋め込みｒｆダイを有するシステムインパッケージ
TWI668831B (zh) 電子裝置與電子封裝件
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US9713259B2 (en) Communication module
CN103650132A (zh) 无线模块
US7015574B2 (en) Electronic device carrier adapted for transmitting high frequency signals
TWI738896B (zh) 具有用於天線陣列之封裝架構的設備、系統及其製造方法
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
US20110222224A1 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
WO2016202152A1 (zh) 芯片封装载板、芯片和电路板
JP2010109243A (ja) 配線基板
KR102460079B1 (ko) 솔리드 스테이트 드라이브의 미디어 서버 모듈
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
TWI741574B (zh) 內埋線路板及其製造方法
JP2007005477A (ja) アンダーフィルによるノイズ除去方法
TWI768947B (zh) 天線封裝體的製作方法以及天線封裝體
WO2023070488A1 (zh) 一种封装结构、封装方法以及功率放大器
US20230395968A1 (en) A multi-layered structure having antipad formations
WO2023024573A1 (zh) 电子设备及芯片封装方法