TW201727899A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201727899A
TW201727899A TW105138812A TW105138812A TW201727899A TW 201727899 A TW201727899 A TW 201727899A TW 105138812 A TW105138812 A TW 105138812A TW 105138812 A TW105138812 A TW 105138812A TW 201727899 A TW201727899 A TW 201727899A
Authority
TW
Taiwan
Prior art keywords
spacer layer
region
gate stack
fin
over
Prior art date
Application number
TW105138812A
Other languages
English (en)
Inventor
Yu-Lien Huang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201727899A publication Critical patent/TW201727899A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體裝置的製造方法包含形成鰭特徵部件於基底上方，基底具有第一區和第二區，形成閘極堆疊於第一區中的鰭特徵部件上方，以及形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方。間隔層分別沿著閘極堆疊的側壁和鰭特徵部件的側壁設置。此方法也包含在不移除沿著第一區中的閘極堆疊的側壁的間隔層的情況下，將沿著第二區中的鰭特徵部件的側壁的間隔層移除。

Description

半導體裝置的製造方法
本揭露係有關於半導體技術，且特別是有關於半導體裝置的製造方法。
半導體積體電路(integrated circuit，IC)工業已經歷了快速成長。在積體電路發展的過程中，功能密度(即每一晶片區之互連裝置的數目)通常會增加，且幾何尺寸(即使用製造製程所能產生的最小組件(或線路))縮小。此元件尺寸微縮化的製程一般來說具有增加生產效率與降低相關費用的益處。
元件尺寸微縮化也增加了處理與製造積體電路(IC)的複雜性。為實現這些進展，在積體電路處理和製造上需要類似的發展。舉例來說，已經引入例如鰭式場效電晶體(fin-type field-effect transistor，FinFET)的三維電晶體來取代平面電晶體。雖然目前的鰭式場效電晶體及製造鰭式場效電晶體的方法已經足以實現預期的目的，但是它們並非在各方面都完全令人滿意。舉例來說，需要改善在鰭式場效電晶體中形成閘極間隔物的製程。
在一些實施例中，提供半導體裝置的製造方法， 其包含形成鰭特徵部件於基底上方，基底具有第一區和第二區。形成閘極堆疊於第一區中的鰭特徵部件上方，形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方，其中間隔層分別沿著閘極堆疊的側壁和鰭特徵部件的側壁設置，以及在不移除沿著第一區中的閘極堆疊的側壁的間隔層的情況下，將沿著第二區中的鰭特徵部件的側壁的間隔層移除。
在一些其他實施例中，提供半導體裝置的製造方法，其包含形成鰭特徵部件於基底上方，基底具有第一區和第二區。形成閘極堆疊於第一區中的鰭特徵部件上方，形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方，其中間隔層沿著閘極堆疊的側壁和鰭特徵部件的側壁設置，以及實施角度電漿蝕刻，以在不移除沿著第一區中的閘極堆疊的側壁的間隔層的情況下，將沿著第二區中的鰭特徵部件的側壁的間隔層移除。
在另外一些實施例中，提供半導體裝置的製造方法，其包含形成鰭特徵部件於基底上方，基底具有第一區和第二區。形成閘極堆疊於第一區中的鰭特徵部件上方，形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方，其中間隔層沿著閘極堆疊的側壁和鰭特徵部件的側壁設置，將沿著第二區中的鰭特徵部件的側壁的間隔層改質，使其具有與沿著第一區中的閘極堆疊的側壁的間隔層不同的蝕刻選擇性，以及選擇性地移除沿著鰭特徵部件的側壁的改質的間隔層。
100、500‧‧‧方法
102、104、106、502、504、506、508‧‧‧步驟
200‧‧‧半導體裝置
205‧‧‧初始結構
210‧‧‧基底
220‧‧‧鰭特徵部件
230‧‧‧隔離特徵部件
232‧‧‧源極/汲極區
234‧‧‧閘極區
240‧‧‧閘極堆疊(虛設閘極堆疊)
244‧‧‧電極層
246‧‧‧閘極硬遮罩
247‧‧‧氧化物層
248‧‧‧氮化物層
310‧‧‧間隔層
310FS、310FT、310GS、310GT、310I‧‧‧間隔層部分
320‧‧‧閘極間隙壁
410‧‧‧電漿流
420‧‧‧偏折機構
610‧‧‧離子佈植
1250FS、1250FT、1250GT、1250I‧‧‧改質的間隔層部分
θ‧‧‧入射角
α‧‧‧傾斜角
根據以下的詳細說明並配合所附圖式可以更加理解本揭露的概念。應注意的是，根據本產業的標準慣例，圖示中的各種特徵部件並未必按照比例繪製。事實上，可能任意的放大或縮小各種特徵部件的尺寸，以做清楚的說明。
第1圖顯示依據一些實施例之製造半導體裝置的例示性的方法的流程圖。
第2A圖顯示依據一些實施例之例示性的半導體裝置的初始結構的圖解透視圖。
第2B圖顯示依據一些實施例，沿第2A圖的線A-A，初始結構的範例的剖面示意圖。
第2C圖顯示依據一些實施例，沿第2A圖的線B-B，初始結構的範例的剖面示意圖。
第3A圖顯示依據一些實施例之例示性的半導體裝置的圖解透視圖。
第3B圖顯示依據一些實施例，沿第3A圖的線A-A，例示性的裝置的剖面示意圖。
第3C圖顯示依據一些實施例，沿第3A圖的線B-B，例示性的裝置的剖面示意圖。
第4A圖顯示依據一些實施例之例示性的半導體裝置的圖解透視圖。
第4B、4C、4D和4E圖顯示依據一些實施例，沿第4A圖的線A-A，例示性的裝置的剖面示意圖。
第4F圖顯示依據一些實施例，沿第4A圖的線B-B，例示性的裝置的剖面示意圖。
第4G和4H圖顯示依據一些實施例之例示性的蝕刻製程的圖解透視圖。
第5圖顯示依據一些實施例之製造半導體裝置的另一個例示性的方法的流程圖。
第6A圖顯示依據一些實施例之例示性的半導體裝置的圖解透視圖。
第6B、6C、6D和6E圖顯示依據一些實施例，沿第6A圖的線A-A，例示性的裝置的剖面示意圖。
第6F圖顯示依據一些實施例，沿第6A圖的線B-B，例示性的裝置的剖面示意圖。
第7A圖顯示依據一些實施例，沿第6A圖的線A-A，例示性的裝置的剖面示意圖。
第7B圖顯示依據一些實施例，沿第6A圖的線B-B，例示性的裝置的剖面示意圖。
要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本揭露的不同特徵部件。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化本揭露的說明。當然，這些僅為範例並非用以限定本揭露。例如，本說明書以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述 第二特徵部件可能未直接接觸的實施例。另外，本揭露的說明中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或特徵部件與另一(複數)元件或(複數)特徵部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語涵蓋使用或操作中的裝置的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
第1圖顯示依據一些實施例之製造一個或多個半導體裝置的方法100的流程圖。後續將參考第2A、2B和2C圖所示的半導體裝置200的初始結構205和第3A到4G圖所示的半導體裝置200詳細討論方法100。半導體裝置200可為積體電路(integrated circuit，IC)或積體電路的一部分，其可包括靜態隨機存取記憶體(static random-access memory，SRAM)及/或其他邏輯電路、被動元件例如電阻器、電容器和電感器、主動元件例如p型場效電晶體(p-type field effect transistor，PFET)、n型場效電晶體(n-type FET，NFET)、金屬氧化物半導體場效電晶體(metal-oxide semiconductor field effect transistor，MOSFET)、互補式金屬氧化物半導體(complementary metal-oxide semiconductor，CMOS)電晶體、雙極性電晶體、高電壓電晶體、高頻率電晶體、其他記憶體單元及/或前述之 組合。半導體裝置200可包含三維裝置和多閘極裝置，例如雙閘極場效電晶體(double gate FET)、鰭式場效電晶體(FinFET)、三閘極電晶體(tri-gate FET)、奧米加電晶體(omega FET)和閘極環繞(gate-all-around，GAA)裝置，閘極環繞裝置包含垂直式閘極環繞裝置和水平式閘極環繞裝置。
請參照第1、2A、2B和2C圖，方法100從步驟102開始，步驟102係接收半導體裝置200的初始結構205。初始結構205包含基底210，基底210可為塊狀(bulk)矽基底。或者，基底210可包括元素半導體，例如晶體結構中的矽或鍺；化合物半導體，例如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；或前述之組合。可能的基底210也包含絕緣層上覆矽(silicon-on-insulator，SOI)基底，透過使用植氧分離(separation by implantation of oxygen，SIMOX)、晶圓接合及/或其他合適的方法製造絕緣層上覆矽基底。
一些例示性的基底210也包含絕緣層。絕緣層包括任何合適的材料，包含氧化矽、藍寶石及/或前述之組合。例示性的絕緣層可為埋置氧化層(buried oxide，BOX)。絕緣層透過任何合適的製程形成，例如佈植(例如植氧分離(SIMOX))、氧化、沉積及/或其他合適的製程。在一些例示性的初始結構205中，絕緣層為絕緣層上覆矽基底的組件(例如層)。
基底210也可包含各種摻雜區，摻雜區可以摻雜p型摻雜物例如硼或BF2、n型摻雜物例如磷或砷及/或前述之組合。摻雜區可直接形成於基底210上、p型井結構中、n型井結構中、雙井(dual-well)結構中及/或使用增高結構。基底210可 更包含各種主動區，例如配置為n型金屬氧化物半導體電晶體裝置的區域和配置為p型金屬氧化物半導體電晶體裝置的區域。
初始結構205也包含複數個鰭(fin)特徵部件220形成於基底210上方。鰭特徵部件220透過任何合適的製程包含各種沉積製程、光微影製程及/或蝕刻製程形成。例示性的光微影製程包含形成光阻層(光阻)覆蓋基底(例如矽層)、將光阻曝光至一圖案、實施曝光後烘烤製程，以及將光阻顯影，以形成包含光阻的遮罩元件。接著，使用遮罩元件在基底210內蝕刻出鰭特徵部件220。沒有被遮罩元件保護的區域透過反應性離子蝕刻(reactive ion etching，RIE)製程及/或其他合適的製程蝕刻。在一例子中，鰭特徵部件220透過將基底210的一部分圖案化和蝕刻形成。在另外一例子中，鰭特徵部件220透過將絕緣層上覆矽(SOI)基底之沉積於絕緣層上方的矽層(舉例來說，矽-絕緣層-矽堆疊的上部矽層)圖案化和蝕刻形成。
初始結構205也可包含各種隔離特徵部件230。隔離特徵部件230隔開基底210中的各種裝置區。隔離特徵部件230包含透過使用不同製程技術形成的不同結構。舉例來說，隔離特徵部件230可包含淺溝槽隔離(shallow trench isolation，STI)特徵部件。淺溝槽隔離(STI)特徵部件的形成可包含在基底210內蝕刻出溝槽，並將例如氧化矽、氮化矽及/或氮氧化矽的絕緣材料填入溝槽中。填充的溝槽可具有多層結構，例如熱氧化物襯墊層和氮化矽填入溝槽的。可實施化學機械研磨(chemical mechanical polishing，CMP)以回磨(polish back)多餘的絕緣材料，並將隔離特徵部件230的頂表面平坦化。
在一些實施例中，基底210具有源極/汲極(source/drain，S/D)區232和閘極區234。在一些實施例中，一個源極/汲極區232為源極區，且另一個源極/汲極區232為汲極區。源極/汲極區232透過閘極區234分開。
初始結構205也包含一個或多個閘極堆疊240形成於基底210中的閘極區234上方，閘極堆疊240包含包裹於鰭特徵部件220的一部分上方。在一些實施例中，閘極堆疊240為虛設(dummy)(犧牲)閘極堆疊，且最終的閘極堆疊將於半導體裝置200之後續的製程階段取代虛設閘極堆疊240。特別來說，高介電常數(high-k，HK)介電層和金屬閘極(metal gate，MG)電極可於之後的製程階段取代虛設閘極堆疊240。在一些實施例中，虛設閘極堆疊240包含虛設介電層(未繪示)、電極層244和閘極硬遮罩246，閘極硬遮罩246可包含多層(例如氧化物層247和氮化物層248)。在一些實施例中，虛設閘極堆疊240不包含虛設介電層。舉例來說，在虛設閘極堆疊240的沉積之前，將虛設介電層移除。在一些實施例中，除了虛設介電層之外或代替虛設介電層，虛設閘極堆疊240包含額外的虛設閘極介電層。
在一些實施例中，虛設閘極堆疊240透過各種製程步驟例如層沉積、圖案化、蝕刻和其他合適的製程步驟形成。例示性的層沉積製程包含化學氣相沉積(chemical vapor deposition，CVD)，化學氣相沉積包含低壓化學氣相沉積和電漿增強化學氣相沉積、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、熱氧化、電子束蒸鍍及/或其他合適的沉積技術或前述之組合。以形成虛設閘極堆疊240的例子來說，圖案化製程包含微影製程(例如光微影或電子束微影)，微影製程可更包含光阻塗佈(例如旋轉(spin-on)塗佈)、軟烤、光罩對準、曝光、曝光後烘烤、光阻顯影、清洗、乾燥(例如旋轉乾燥及/或硬烤)、其他合適的微影技術及/或前述之組合。在一些實施例中，蝕刻製程可包含乾蝕刻(例如反應性離子蝕刻(RIE))、濕蝕刻及/或其他蝕刻方法。
如前所示，虛設閘極堆疊240可包含額外的閘極介電層。舉例來說，虛設閘極堆疊240可包含氧化矽，或者或另外地，虛設閘極堆疊240的閘極介電層可包含氮化矽、高介電常數介電材料或其他合適的材料。在一些實施例中，電極層244可包含多晶矽(polycrystalline silicon，polysilicon)。在一些實施例中，閘極硬遮罩246包含氧化物層247，例如可包含氧化矽的墊氧化物層。在一些實施例中，閘極硬遮罩246包含氮化物層248，例如可包含氮化矽(Si3N4)、氮氧化矽及/或碳化矽的墊氮化物層。
請參照第1、3A和3B圖，當接收初始結構205之後，方法100進行至步驟104，步驟104係形成間隔層310於基底210上方。間隔層310可為順應性的介電層形成於源極/汲極區232和閘極區234上方。間隔層310可形成間隔元件於虛設閘極堆疊240的側壁上。間隔層310可包含介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、SiCN膜、碳氧化矽、SiOCN膜及/或 前述之組合。在一些實施例中，間隔層310包含多層，例如主要間隔牆、襯墊層和類似層。間隔層310可透過化學機械研磨(CVD)、次常壓化學氣相沉積(subatmospheric CVD，SACVD)、流動式(flowable)化學氣相沉積、原子層沉積(ALD)、物理氣相沉積(PVD)及/或其他合適的製程形成。
因此，間隔層310包裹於源極/汲極區232中的鰭特徵部件220上方，使間隔層310沿著鰭特徵部件220的側壁(標示為間隔層部分310FS)、在鰭特徵部件220的頂部上(標示為間隔層部分310FT)和在隔離特徵部件230上方(標示為間隔層部分310I)。此外，間隔層310包裹於閘極區234中的虛設閘極堆疊240上方，使間隔層310沿著虛設閘極堆疊240的側壁(標示為間隔層部分310GS)和在虛設閘極堆疊240的頂部上(標示為間隔層部分310GT)。可以注意的是，間隔層部分310FS是沿著YZ平面，間隔層部分310GS是沿著XZ平面，XZ平面大致垂直於YZ平面。間隔層部分310FT、310GT和310I是沿著XY平面。
一般來說，設計將間隔層部分310FS和310FT移除，以暴露出鰭特徵部件220，用於在源極/汲極區232中的鰭特徵部件220上方的後續源極/汲極特徵部件的形成，其提供許多裝置效能上的優點，例如增加源極/汲極體積，以提高用於通道移動率提升的源極/汲極應力效應。在大致不蝕刻間隔層部分310GS的情況下移除間隔層部分310FS和310FT是個挑戰，特別是當間隔層部分310FS、310FT和310GS在製程中透過相同的間隔層形成，間隔層部分310GS將作為閘極間隙壁。閘極間隙壁的損失或部分厚度損失可能導致暴露出閘極堆疊240 的一些部分，並在後續源極/汲極形成期間，在閘極堆疊240上造成長出磊晶蘑結形缺陷(epitaxial mushroom defect)。為了解決這個問題，本揭露提供在大致不蝕刻閘極區234中沿著閘極堆疊240的側壁的間隔層310的情況下，移除源極/汲極區232中沿著鰭特徵部件220的側壁的間隔層310的方法。
請參照第1、4A、4B和4C圖，方法100進行至步驟106，步驟106係實施角度電漿(angle-plasma)蝕刻，以在大致不蝕刻間隔層部分310GS的情況下移除間隔層部分310FS、310FT和310I，並且也蝕刻間隔層部分310GT。在角度電漿蝕刻製程中，適當的氣體混合物之輝光放電(電漿)的高速流，電漿流(plasma flux)410，以相對於XY平面的法線C-C的入射角θ指向基底210。在本實施例中，電漿流410係指向平行於間隔層部分310GS設置的平面(XZ平面)，因此電漿流410大致不蝕刻間隔層部分310GS。在角度電漿蝕刻製程期間，相對於入射角θ等於0的中心處，控制入射角θ的角度使其在-A度至+A度的範圍內改變。此處符號「-」和符號「+」代表相對於中心的兩相對方向。舉例來說，入射角θ在從-45度至+45度的範圍內改變。在一些實施例中，角度電漿蝕刻製程可包含三個步驟：第一步驟為有著入射角θ的角度電漿蝕刻製程，使電漿流410朝向間隔層部分310FS的右側(如第4B圖所示)，第二步驟為有著入射角θ為0的另一個角度電漿蝕刻製程(如第4C圖所示)，使電漿流410朝向間隔層部分310FT、310GT和310I，且第三步驟為有著入射角θ的角度電漿蝕刻製程，使電漿流410朝向間隔層部分310FS的左側(如第4D圖所示)。
在一些實施例中，如第4G圖所示，入射角θ透過使用偏折機構(deflecting mechanism)420將電漿流410偏折而誘發產生。偏折機構420可包含準直器(collimator)、磁場、電場及/或前述之組合。或者，如第4H圖所示，入射角θ透過將基底210從線D-D傾斜了入射角θ的角度而誘發產生，此處線D-D垂直於電漿流410的方向。
角度電漿蝕刻製程可採用含氟氣體(例如NF3、CF4、SF6、CH2F2、CHF3、CH3F及/或C2F6)、含氯氣體(例如Cl2或BCl3)、含溴氣體(例如HBr及/或CHBr3)、含碘氣體、其他合適的氣體及/或電漿及/或前述之組合實施。
因此，如第4E和4F圖所示，將間隔層部分310FS、310FT、310GT和310I移除，而間隔層部分310GS保持完好。也就是說，暴露出源極/汲極區232中的鰭特徵部件220，而沿著虛設閘極堆疊240的側壁的間隔層部分310GS保持完好，間隔層部分310GS也被稱為閘極間隙壁320。
可提供額外的步驟於方法100之前、方法100期間和方法100之後，且在方法100的額外實施例中，可取代、消除或移動前述的一些步驟。
第5圖為製造半導體裝置200之另一例示性的方法500的流程圖。步驟502和504相似於前述方法100的步驟102和104。因此，前述關於步驟102和104的討論可分別應用於步驟502和504。本揭露在各種實施例中重複參考符號及/或用字。此重複係為了簡化與清晰的目的，除非另有說明，重複的參考符號及/或用字指出各種實施例中相似的特徵部件。
請參照第5、6A、6B和6C圖，方法500進行至步驟506，步驟506係實施離子佈植610以將間隔層部分310FS、310FT和310I分別改質為改質的間隔層部分1250FS、1250FT和1250I，而間隔層部分310GS保持完好。間隔層部分310GT也被改質，稱為改質的間隔層部分1250GT。離子佈植製程將離子種類導入間隔層部分310FS、310FT、310GT和310I，其在以下討論之後續的蝕刻中，相較於間隔層部分310GS，增加間隔層部分310FS、310FT、310GT和310I的蝕刻速率。在一實施例中，實施使用氮種類的離子佈植將間隔層部分310FS、310FT、310GT和310I改質。或者，佈植的種類可包含例如氧、氟、硼及/或其他種類。
在本實施例中，離子佈植610的離子種類的流動指向平行於XZ平面，其中間隔層部分310GS設置於XZ平面，因此離子佈植610不會將間隔層部分310GS改質。在一些實施例中，離子佈植610為相對於XY平面的法線C-C具有傾斜角α之傾斜的離子佈植。傾斜角α在從0度(相對於法線C-C)至約90度(在法線C-C的兩側上)的範圍內。設計離子佈植610的傾斜角α，以將間隔層部分310FS、310FT、310GT和310I改質。在一些實施例中，離子佈植製程可包含三個步驟：第一步驟為有著傾斜角α的離子佈植610，使離子束朝向間隔層部分310FS的右側(如第6B圖所示)，第二步驟為有著傾斜角α為0的另一離子佈植610(如第6C圖所示)，使離子束朝向間隔層部分310FT、310GT和310I，且第三步驟為有著傾斜角α的離子佈植610，使離子束朝向間隔層部分310FS的左側(如第6D圖所示)。
請參照第5、7A和7B圖，方法500進行至步驟508，步驟508係將改質的間隔層部分1250FS、1250FT、1250I和1250GT移除。如前所提及，在本實施例中，改質的間隔層部分1250FS、1250FT、1250I和1250GT相較於間隔層部分310GS具有大致上不同的蝕刻選擇性。因此，在大致不蝕刻間隔層部分310GS的情況下，將改質的間隔層部分1250FS、1250FT、1250I和1250GT移除。在一實施例中，蝕刻製程為有著相應蝕刻劑的濕蝕刻，蝕刻劑可包含磷酸(H3PO4)、氫氧化銨(NH4OH)、氫氟酸(HF)、稀釋氫氟酸溶液、氫氯酸(HCl)及/或其他合適的濕蝕刻溶液及/或前述之組合。
可提供額外的步驟於方法100和500之前、方法100和500期間和方法100和500之後，且在方法100和500的額外實施例中，可取代、消除或移動前述的一些步驟。舉例來說，在鰭特徵部件220暴露於源極/汲極區232之後，源極/汲極特徵部件形成於暴露的鰭特徵部件220上方，且透過虛設閘極堆疊240(包含閘極間隙壁320)隔開。源極/汲極特徵部件可包含鍺(Ge)、矽(Si)、砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、矽鍺(SiGe)、磷砷化鎵(GaAsP)、銻化鎵(GaSb)、銻化銦(InSb)、砷化銦鎵(InGaAs)、砷化銦(InAs)或其他合適的材料。在一些實施例中，使鰭特徵部件220的一部分凹陷，以形成源極/汲極凹口，接著源極/汲極特徵部件透過例如化學氣相沉積(CVD)、氣相磊晶(vapor-phase epitaxy，VPE)及/或超高真空化學氣相沉積(ultra-high vacuum CVD，UHV-CVD)、分子束磊晶及/或其他合適製程的磊晶成長製程形成於源極/汲極凹口上方。可實施 一個或多個退火製程來活化摻雜物，退火製程包括快速熱退火(rapid thermal annealing，RTA)及/或雷射退火製程。
舉另一例子來說，在形成源極/汲極特徵部件之後，高介電常數介電層/金屬閘極(HK/MG)取代虛設閘極堆疊240。在一些實施例中，先將虛設閘極堆疊240移除，以形成閘極溝槽，且鰭特徵部件220的一部分暴露於閘極溝槽中。蝕刻製程可包含選擇性的濕蝕刻、選擇性的乾蝕刻及/或前述之組合。接著，高介電常數介電層/金屬閘極形成於閘極溝槽上方，並且包含包裹於暴露的鰭特徵部件220上方。高介電常數介電層/金屬閘極可包含高介電常數介電層和金屬閘極電極。高介電常數介電層可包含LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物(SiON)或其他合適的材料。金屬閘極電極可包含Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Re、I、Co、Ni、其他合適的材料或前述之組合。高介電常數介電層/金屬閘極可透過例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其他技術的製程形成。
半導體裝置200可包含額外的特徵部件，其可透過後續的製程形成。舉例來說，各種導通孔/導線和多層互連特徵部件(例如金屬層和層間介電質)形成於基底210上方。舉例來說，多層互連包含例如傳統導通孔或接點的垂直互連和例如金屬線的水平互連。各種互連特徵部件可使用包含銅、鎢及/或 矽化物的各種導電材料。在一例子中，使用鑲嵌及/或雙鑲嵌製程以形成與銅相關的多層互連結構。
基於前述，可以看到本揭露提供在大致不蝕刻沿著閘極堆疊的側壁的間隔層部分的情況下，移除部分間隔層以暴露出在源極/汲極區中的鰭特徵部件的方法。此方法採用角度電漿蝕刻，以選擇性地移除在源極/汲極區中的鰭特徵部件上方的間隔層部分。此方法也採用改變鰭特徵部件上方的間隔層部分的蝕刻選擇性，以達到選擇性蝕刻，將在源極/汲極區中的鰭特徵部件上方之改質的間隔層部分移除。
本揭露提供製造半導體裝置的許多不同的實施例，其相較於現有方法提供一或更多改善。在一實施例中，半導體裝置的製造方法包含形成鰭特徵部件於基底上方，基底具有第一區和第二區。形成閘極堆疊於第一區中的鰭特徵部件上方，並形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方，間隔層分別沿著閘極堆疊的側壁和鰭特徵部件的側壁設置。此方法也包含在不移除沿著第一區中的閘極堆疊的側壁的間隔層的情況下，將沿著第二區中的鰭特徵部件的側壁的間隔層移除。
在一些其他實施例中，其中移除沿著第二區中的鰭特徵部件的側壁的間隔層是透過角度電漿(angle-plasma)蝕刻移除。
在一些其他實施例中，其中角度電漿蝕刻的電漿流係指向平行於第一區中的閘極堆疊的側壁的平面。
在一些其他實施例中，其中在不移除沿著閘極堆 疊的側壁的間隔層的情況下，將沿著第二區中的鰭特徵部件的側壁的間隔層移除的步驟包含將沿著第二區中的鰭特徵部件的側壁的間隔層改質，以及選擇性地蝕刻改質的間隔層。
在一些其他實施例中，其中將沿著第二區中的鰭特徵部件的側壁的間隔層改質的步驟包含實施離子佈植製程於第二區中的鰭特徵部件的側壁上。
在一些其他實施例中，其中離子佈植係指向平行於第一區中的閘極堆疊的側壁的平面。
在一些其他實施例中，其中離子佈植包含傾斜的離子佈植。
在一些其他實施例中，其中形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方的步驟包含形成間隔層分別於鰭特徵部件的頂表面和閘極堆疊的頂表面上方。
在一些其他實施例中，其中將沿著第二區中的鰭特徵部件的側壁的間隔層移除的步驟包含將鰭特徵部件的頂表面和閘極堆疊的頂表面上方的間隔層移除。
在另一實施例中，半導體裝置的製造方法包含形成鰭特徵部件於基底上方，基底具有第一區和第二區。形成閘極堆疊於第一區中的鰭特徵部件上方，並形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方，間隔層沿著閘極堆疊的側壁和鰭特徵部件的側壁設置。此方法也包含實施角度電漿蝕刻，以在不移除沿著第一區中的閘極堆疊的側壁的間隔層的情況下，將沿著第二區中的鰭特徵部件的側壁的間隔 層移除。
在一些其他實施例中，其中實施角度電漿蝕刻以移除沿著第二區中的鰭特徵部件的側壁的間隔層的步驟包含將角度電漿蝕刻的電漿流指向平行於第一區中的閘極堆疊的側壁的平面。
在一些其他實施例中，其中形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方的步驟包含形成間隔層於鰭特徵部件的頂表面和閘極堆疊的頂表面上方。
在一些其他實施例中，其中實施角度電漿蝕刻以移除沿著第二區中的鰭特徵部件的側壁的間隔層的步驟包含將鰭特徵部件的頂表面和閘極堆疊的頂表面上方的間隔層移除。
在另一實施例中，半導體裝置的製造方法包含形成鰭特徵部件於基底上方，基底具有第一區和第二區。形成閘極堆疊於第一區中的鰭特徵部件上方，並形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方，間隔層沿著閘極堆疊的側壁和鰭特徵部件的側壁設置。此方法也包含將沿著第二區中的鰭特徵部件的側壁的間隔層改質，使其具有與沿著第一區中的閘極堆疊的側壁的間隔層不同的蝕刻選擇性，此方法也包含選擇性地移除沿著鰭特徵部件的側壁的改質的間隔層。
在一些其他實施例中，其中將沿著第二區中的鰭特徵部件的側壁的間隔層改質的步驟包含實施離子佈植於沿著第二區中的鰭特徵部件的側壁的間隔層上。
在一些其他實施例中，其中離子佈植係指向平行於閘極堆疊的側壁的平面。
在一些其他實施例中，其中離子佈植包含傾斜的離子佈植。
在一些其他實施例中，其中形成間隔層於第一區中的閘極堆疊上方和第二區中的鰭特徵部件上方的步驟包含形成間隔層於鰭特徵部件的頂表面和閘極堆疊的頂表面上方。
在一些其他實施例中，其中將沿著第二區中的鰭特徵部件的側壁的間隔層改質的步驟包含將鰭特徵部件的頂表面和閘極堆疊的頂表面上方的間隔層改質。
在一些其他實施例中，其中選擇性地移除沿著鰭特徵部件的側壁的改質的間隔層的步驟包含將鰭特徵部件的頂表面和閘極堆疊的頂表面上方的改質的間隔層移除。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
200‧‧‧半導體裝置
210‧‧‧基底
220‧‧‧鰭特徵部件
230‧‧‧隔離特徵部件
232‧‧‧源極/汲極區
234‧‧‧閘極區
240‧‧‧閘極堆疊(虛設閘極堆疊)
244‧‧‧電極層
246‧‧‧閘極硬遮罩
247‧‧‧氧化物層
248‧‧‧氮化物層
310‧‧‧間隔層
310FS、310FT、310GS、310GT、310I‧‧‧間隔層部分
410‧‧‧電漿流
θ‧‧‧入射角

Claims (1)

  1. 一種半導體裝置的製造方法，包括：形成一鰭特徵部件於一基底上方，該基底具有一第一區和一第二區；形成一閘極堆疊於該第一區中的該鰭特徵部件上方；形成一間隔層於該第一區中的該閘極堆疊上方和該第二區中的該鰭特徵部件上方，其中該間隔層分別沿著該閘極堆疊的側壁和該鰭特徵部件的側壁設置；以及在不移除沿著該第一區中的該閘極堆疊的側壁的該間隔層的情況下，將沿著該第二區中的該鰭特徵部件的側壁的該間隔層移除。
TW105138812A 2016-01-15 2016-11-25 半導體裝置的製造方法 TW201727899A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/996,843 US9876098B2 (en) 2016-01-15 2016-01-15 Method of forming a gate spacer

Publications (1)

Publication Number Publication Date
TW201727899A true TW201727899A (zh) 2017-08-01

Family

ID=59314732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105138812A TW201727899A (zh) 2016-01-15 2016-11-25 半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US9876098B2 (zh)
CN (1) CN107068568A (zh)
TW (1) TW201727899A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749639B (zh) * 2019-07-18 2021-12-11 台灣積體電路製造股份有限公司 製造半導體元件的方法及半導體元件
US11309319B2 (en) 2019-03-07 2022-04-19 Globalfoundries U.S. Inc. Structures and SRAM bit cells integrating complementary field-effect transistors

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211318B2 (en) 2016-11-29 2019-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10109722B2 (en) * 2017-03-02 2018-10-23 Globalfoundries Inc. Etch-resistant spacer formation on gate structure
US10332803B1 (en) 2018-05-08 2019-06-25 Globalfoundaries Inc. Hybrid gate-all-around (GAA) field effect transistor (FET) structure and method of forming
US11355615B2 (en) * 2020-01-17 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having fluorine-doped gate sidewall spacers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8776734B1 (en) 2008-05-19 2014-07-15 Innovative Environmental Solutions, Llc Remedial system: a pollution control device for utilizing and abating volatile organic compounds
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8716797B2 (en) * 2009-11-03 2014-05-06 International Business Machines Corporation FinFET spacer formation by oriented implantation
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8609518B2 (en) 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US8742509B2 (en) 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8633516B1 (en) 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US8497177B1 (en) 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
FR3013895B1 (fr) * 2013-11-25 2017-04-14 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309319B2 (en) 2019-03-07 2022-04-19 Globalfoundries U.S. Inc. Structures and SRAM bit cells integrating complementary field-effect transistors
TWI749639B (zh) * 2019-07-18 2021-12-11 台灣積體電路製造股份有限公司 製造半導體元件的方法及半導體元件
US11222980B2 (en) 2019-07-18 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US12021144B2 (en) 2019-07-18 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Also Published As

Publication number Publication date
US9876098B2 (en) 2018-01-23
CN107068568A (zh) 2017-08-18
US20170207324A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
US11862734B2 (en) Self-aligned spacers for multi-gate devices and method of fabrication thereof
TWI572035B (zh) 半導體裝置及其製造方法
US9520482B1 (en) Method of cutting metal gate
TWI579904B (zh) 製造ｆｉｎｆｅｔ裝置的方法
US9620633B2 (en) Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
US10164051B2 (en) Method of cutting metal gate
TWI725332B (zh) 閘極切割方法與積體電路裝置
US9570557B2 (en) Tilt implantation for STI formation in FinFET structures
US11011641B2 (en) Flat STI surface for gate oxide uniformity in Fin FET devices
US11830928B2 (en) Inner spacer formation in multi-gate transistors
US12021132B2 (en) Gate patterning process for multi-gate devices
KR101682774B1 (ko) 게이트 산화물 층을 구비하는 finfet 디바이스 및 이를 형성하는 방법
TWI567981B (zh) 鰭部件的結構及其製造方法
KR20150119814A (ko) Finfet 디바이스를 위한 방법 및 구조체
US9876098B2 (en) Method of forming a gate spacer
TW201541645A (zh) 鰭式場效電晶體裝置之結構及其方法
KR101656151B1 (ko) ＦｉｎＦＥＴ 디바이스를 위한 구조물 및 방법
US11923358B2 (en) Semiconductor device and manufacturing method thereof
KR20150123691A (ko) Ｓｒａｍ ｆｉｎｆｅｔ 소자에 대한 구조물 및 방법
TWI555067B (zh) 積體電路裝置及其製造方法
US11282942B2 (en) Semiconductor device structure with uniform threshold voltage distribution and method of forming the same
TW202211327A (zh) 半導體裝置及其形成方法
US20170365691A1 (en) Method of Forming a Contact