TW201721845A

TW201721845A - 半導體元件

Info

Publication number: TW201721845A
Application number: TW105115124A
Authority: TW
Inventors: 王泰瑞; 張祖強; 鍾育華; 陳韋翰; 姚曉強
Original assignee: 財團法人工業技術研究院
Priority date: 2015-12-10
Filing date: 2016-05-17
Publication date: 2017-06-16
Also published as: TWI578505B

Abstract

一種半導體元件，包括可撓式基板、阻隔層、絕熱層、元件層、介電材料層以及應力吸收層。阻隔層配置於可撓式基板上。絕熱層配置於阻隔層上，其中絕熱層的導熱係數小於20W/mK。元件層配置於絕熱層上。介電材料層配置於元件層上，且介電材料層以及絕熱層中包括至少一溝渠。應力吸收層配置於介電材料層上，且應力吸收層填入所述至少一溝渠中。

Description

半導體元件

本揭露是有關於一種半導體元件，且特別是一種耐撓曲性較佳的半導體元件。

隨著顯示技術的進步，顯示面板已朝向薄型化及可撓式發展，其中又以軟性顯示面板（可撓性顯示器）逐漸成為顯示面板往後發展的主要方向。利用可撓性基板取代傳統硬質基板來製作軟性顯示面板，其可捲曲、方便攜帶、符合安全性及產品應用廣。然而，為了因應未來產品需求及開發，需要製造出更小撓曲曲率半徑的面板。就現有技術來說，目前市場上的面板結構仍然存在著耐撓曲性不佳之問題。

一般而言，傳統的可撓性面板的應力會集中在薄膜電晶體上。由於應力的分佈問題，其耐撓曲性不佳而容易造成面板的膜層破裂，進而使薄膜電晶體及電容特性會飄移及劣化。為了解決應力之分佈問題，一般是將重要元件放置於應力中性軸區域。然而，由於面板組成太過複雜，因此，應力中性軸位置有可能在設計與實作上有偏差而導致效果降低。據此，如何解決現有的應力分佈、面板耐撓曲性不佳之問題為目前所欲研究的主題。

本揭露提供一種半導體元件，可解決傳統面板應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性。

本文所提出的半導體元件，包括可撓式基板、阻隔層、絕熱層、元件層、介電材料層以及應力吸收層。阻隔層配置於可撓式基板上。絕熱層配置於阻隔層上，其中絕熱層的導熱係數小於20 W/mK。元件層配置於絕熱層上。介電材料層配置於元件層上，其中，介電材料層以及絕熱層中包括至少一溝渠。應力吸收層配置於介電材料層上，且應力吸收層填入所述至少一溝渠中。

基於上述，由於本揭露的半導體元件的介電材料層以及絕熱層中包括至少一溝渠，且應力吸收層填入所述至少一溝渠中。因此，本揭露的半導體元件可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性。

為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本揭露一實施例半導體元件的剖面示意圖。參考圖1，本實施例的半導體元件包括可撓式基板110、阻隔層120、絕熱層130、元件層140、介電材料層150以及應力吸收層160。可撓式基板110可包括聚亞醯胺(polyimide, PI)等有機材料，且其可耐受的溫度小於500℃。阻隔層120配置於可撓式基板110上，且阻隔層120的水氣穿透率小於10^-5 g/m² /day，而其厚度小於500 nm。阻隔層120為無機材料且可用以阻水阻氧。阻隔層120包括多層交替堆疊的氧化材料層以及氮化材料層，其中，氮化材料層位於阻隔層120的最上方。絕熱層130配置於阻隔層120上，其中，絕熱層130為良好的阻熱材料，且其導熱係數小於20 W/mK。絕熱層130的材料例如包括矽的氧化物或氮化物、金屬氧化物或其氮化物。另外，阻隔層120之氮化材料層與絕熱層130接觸。

元件層140配置於絕熱層130上。在本實施例中，元件層140包括多個主動元件(圖式僅繪示一個為例說明)，其中各主動元件包括多晶矽層142、閘極絕緣層144以及閘極146。多晶矽層142包括源極區142SR、汲極區142DR以及位於源極區142SR以及汲極區142DR之間之通道區142C。閘極絕緣層144配置於多晶矽層142的上方，且閘極146配置於閘極絕緣層144的上方。

介電材料層150配置於元件層140上，其中，介電材料層150、閘極絕緣層144以及絕熱層130中包括至少一溝渠T。所述至少一溝渠T貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面。應力吸收層160配置於介電材料層150上，且應力吸收層160填入至少一溝渠T中。應力吸收層160例如為有機材料。在本實施例之半導體元件更包括源極電極172以及汲極電極174。源極電極172透過第一開口OP1與源極區142SR連接，第一開口OP1貫穿應力吸收層160、介電材料層150以及閘極絕緣層144。汲極電極174透過第二開口OP2與汲極區142DR連接，第二開口OP2貫穿應力吸收層160、介電材料層150以及閘極絕緣層144。

在本實施例中，由於介電材料層150、閘極絕緣層144以及多晶矽層142下方之絕熱層130經過圖案化而具有所述至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。所述彈性形變區包之定義含了非線性形變區與線性形變區(滿足虎克定律)。基本上，操作在彈性形變區的物體，其因受力產生之形變皆可復原。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖2A為本揭露另一實施例半導體元件的剖面示意圖。圖2A與圖1的半導體元件類似，因此，相同元件以相同標號表示，且不予贅述。圖2A與圖1的差異在於，圖2A的半導體元件更包括蝕刻終止層125。蝕刻終止層125位於阻隔層120與絕熱層130之間，且所述至少一溝渠T暴露出蝕刻終止層125。蝕刻終止層125為單一層金屬、陶瓷或是陶瓷/金屬的堆疊結構之組合，且蝕刻終止層125可用以控制絕熱層130的蝕刻深度。

相同地，圖2A之半導體元件之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述之至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150、閘極絕緣層144以及絕熱層130的溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖2B為本揭露另一實施例半導體元件的剖面示意圖。圖2B與圖2A的半導體元件類似，因此，相同元件以相同標號表示，且不予贅述。圖2B與圖2A的差異在於，圖2B的蝕刻終止層125為經圖案化的蝕刻終止層125，且至少一溝渠T暴露出蝕刻終止層125。另外，蝕刻終止層125與元件層140之閘極146不重疊設置，因此，可達到降低寄生電容之效應。

相同地，圖2B之半導體元件之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述之至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖2C為本揭露另一實施例半導體元件的剖面示意圖。圖2C與圖2B的半導體元件類似，因此，相同元件以相同標號表示，且不予贅述。圖2C與圖2B的差異在於，圖2C的蝕刻終止層125與元件層140之多晶矽層142不重疊設置，因此，可進一步達到降低寄生電容之效應。

相同地，圖2C之半導體元件之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述之至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150、閘極絕緣層144以及絕熱層130的溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

於上述的實施例中，主要是說明介電材料層150、閘極絕緣層144及絕熱層130中具有所述之至少一溝渠T。在下文中，將針對上述至少一溝渠T所設置的位置的各種實施例進行詳細說明。

圖3為本揭露第一實施例半導體元件的上視示意圖。圖4A為圖3延剖線A-A’的剖面示意圖。圖4B為圖3延剖線B-B’的剖面示意圖。請同時參照圖3、圖4A及圖4B。本實施例之半導體元件100A與圖1之半導體元件類似，因此，相同元件以相同標號表示，且不予贅述。圖3的半導體元件100A與圖1之半導體元件差異在於至少一溝渠的位置的不同。於本實施例中，所述至少一溝渠包括第一溝渠T1以及第二溝渠T2。第一溝渠T1以及第二溝渠T2位於多晶矽層142的兩側，且第一溝渠T1與閘極146不重疊設置，且第二溝渠T2與閘極146重疊設置。換言之，第一溝渠T1貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面，而第二溝渠T2進一步暴露出閘極146的上表面。

相同地，圖4A及圖4B之半導體元件100A之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述第一溝渠T1以及第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的第一溝渠T1以及第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖5為圖3延剖線B-B’ 的另一實施例之剖面示意圖。圖5的實施例與圖4B的實施例類似，因此相同元件以相同標號表示，且不予贅述。圖5的半導體元件100B與圖4B的半導體元件100A的差異在於，圖4B的第一溝渠T1是貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面。相對來說，於圖5的實施例中，第一溝渠T1是貫穿介電材料層150並延伸至絕熱層130中，但並未貫穿絕熱層130。也就是說，本實施例之第一溝渠T1是暴露出絕熱層130，而第二溝渠T2進一步暴露出閘極146的上表面。

相同地，圖5之半導體元件100B之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述第一溝渠T1以及第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的第一溝渠T1以及第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖6為本揭露第二實施例半導體元件的上視示意圖。圖7為圖6延剖線C-C’的剖面示意圖。請同時參考圖6及圖7。本實施例之半導體元件200A與圖3之半導體元件100A類似，因此，相同元件以相同標號表示，且不予贅述。圖6的半導體元件200A與圖3之半導體元件100A差異在於至少一溝渠的位置的不同。於本實施例中，所述至少一溝渠包括第一溝渠T1以及第二溝渠T2。第一溝渠T1以及第二溝渠T2位於多晶矽層142的兩側，且第一溝渠T1以及第二溝渠T2與閘極146重疊設置。換言之，第一溝渠T1以及第二溝渠T2貫穿介電材料層150、閘極絕緣層144以及絕熱層130並暴露出阻隔層120的上表面，但亦同時暴露出閘極146之上表面。

相同地，圖7之半導體元件200A之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述第一溝渠T1以及第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的第一溝渠T1以及第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖8為圖6延剖線C-C’的的另一實施例之剖面示意圖。圖8的實施例與圖7的實施例類似，因此相同元件以相同標號表示，且不予贅述。圖8的半導體元件200B與圖7的半導體元件200A的差異在於，圖8的第一溝渠T1以及第二溝渠T2是貫穿介電材料層150、閘極絕緣層144以及絕熱層130並暴露出阻隔層120的上表面。相對來說，於圖8的實施例中，第一溝渠T1以及第二溝渠T2是貫穿介電材料層150並延伸至絕熱層130中，但並未貫穿絕熱層130。也就是說，本實施例之第一溝渠T1及第二溝渠T2是暴露出絕熱層130，但亦同時暴露出閘極146之上表面。

相同地，圖8之半導體元件200B之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述第一溝渠T1以及第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150、閘極絕緣層144以及絕熱層130的第一溝渠T1以及第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖9為本揭露第三實施例半導體元件的上視示意圖。圖10為圖9延剖線D-D’的剖面示意圖。請同時參照圖9及圖10。本實施例之半導體元件300A與圖3之半導體元件100A類似，因此，相同元件以相同標號表示，且不予贅述。圖9的半導體元件300A與圖3之半導體元件100A差異在於至少一溝渠的位置的不同。於本實施例中，所述至少一溝渠包括第一溝渠T1以及第二溝渠T2。第一溝渠T1以及第二溝渠T2位於閘極146的兩側，且第一溝渠T1以及第二溝渠T2與多晶矽層142重疊設置。換言之，第一溝渠T1以及第二溝渠T2貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面，但亦同時暴露出多晶矽層142之上表面。

相同地，圖10之半導體元件300A之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有所述第一溝渠T1以及第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150、閘極絕緣層144以及絕熱層130的第一溝渠T1以及第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖11為圖9延剖線D-D’的另一實施例之剖面示意圖。圖11的實施例與圖10的實施例類似，因此相同元件以相同標號表示，且不予贅述。圖11的半導體元件300B與圖10的半導體元件300A的差異在於，圖10的第一溝渠T1以及第二溝渠T2是貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面。相對來說，於圖11的實施例中，第一溝渠T1以及第二溝渠T2是貫穿介電材料層150並延伸至絕熱層130中，但並未貫穿絕熱層130。也就是說，本實施例之第一溝渠T1及第二溝渠T2是暴露出絕熱層130，但亦同時暴露出多晶矽層142之上表面。

相同地，圖11之半導體元件300B之介電材料層150及絕熱層130經過圖案化而具有所述第一溝渠T1以及第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的第一溝渠T1以及第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖12為本揭露第四實施例半導體元件的上視示意圖。圖13為圖12延剖線E-E’的剖面示意圖。請同時參照圖12及圖13。本實施例之半導體元件400A與圖3之半導體元件100A類似，因此，相同元件以相同標號表示，且不予贅述。圖12的半導體元件300A與圖3之半導體元件100A差異在於至少一溝渠的位置的不同。於本實施例中，所述至少一溝渠T環繞閘極146，且至少一溝渠T與多晶矽層142重疊設置。換言之，至少一溝渠T貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面，但亦同時暴露出多晶矽層142之上表面。

相同地，圖13之半導體元件400A之介電材料層150及絕熱層130經過圖案化而具有所述至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的至少一溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖14為圖12延剖線E-E’的一實施例之剖面示意圖。圖14的實施例與圖13的實施例類似，因此相同元件以相同標號表示，且不予贅述。圖14的半導體元件400B與圖13的半導體元件400A的差異在於，圖13的至少一溝渠T是貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面。相對來說，於圖14的實施例中，所述至少一溝渠T是貫穿介電材料層150並延伸至絕熱層130中，但並未貫穿絕熱層130。也就是說，本實施例之至少一溝渠T是暴露出絕熱層130，但亦同時暴露出多晶矽層142之上表面。

相同地，圖14之半導體元件400B之介電材料層150及絕熱層130經過圖案化而具有所述至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的至少一溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖15為本揭露第五實施例半導體元件的上視示意圖。圖16A為圖15延剖線F-F’的剖面示意圖。圖16B為圖15延剖線G-G’的剖面示意圖。本實施例之半導體元件500A與圖3之半導體元件100A類似，因此，相同元件以相同標號表示，且不予贅述。圖15的半導體元件500A與圖3之半導體元件100A差異在於至少一溝渠的位置的不同。於本實施例中，至少一溝渠T環繞多晶矽層142之通道區142C，且至少一溝渠T與閘極146以及多晶矽層142重疊設置。換言之，至少一溝渠T貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面，但亦同時暴露出閘極146以及多晶矽層142之上表面。

相同地，圖16A及圖16B之半導體元件500A之介電材料層150及絕熱層130經過圖案化而具有所述至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的至少一溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖17A為圖15延剖線F-F’的另一實施例之剖面示意圖。圖17B為圖15延剖線G-G’的另一實施例之剖面示意圖。圖17A及圖17B的實施例與圖16A及圖16B的實施例類似，因此相同元件以相同標號表示，且不予贅述。圖17A及圖17B的半導體元件500B與圖16A及圖16B的半導體元件500A的差異在於，圖16A及圖16B的至少一溝渠T是貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面。相對來說，於圖17A及圖17B的實施例中，所述至少一溝渠T是貫穿介電材料層150並延伸至絕熱層130中，但並未貫穿絕熱層130。也就是說，本實施例之至少一溝渠T是暴露出絕熱層130，但亦同時暴露出閘極146以及多晶矽層142之上表面。

相同地，圖17A及圖17B之半導體元件500B之介電材料層150及絕熱層130經過圖案化而具有所述至少一溝渠T，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的至少一溝渠T中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖18為本揭露第六實施例半導體元件的上視示意圖。圖19A為圖18延剖線H-H’的剖面示意圖。圖19B為圖18延剖線I-I’的剖面示意圖。圖18、圖19A及圖19B的半導體元件600A之實施例與圖1的半導體元件類似，因此相同的元件以相同標號表示，且不予贅述。圖18、圖19A及圖19B的半導體元件600A與圖1的半導體元件差異在於，元件層140包括多條資料線102、多條掃瞄線104以及多個主動元件106，且主動元件106與畫素電極108電性連接。另外，所述至少一溝渠與資料線102或掃瞄線104相鄰設置，其中，至少一溝渠包括第一溝渠T1以及第二溝渠T2。第一溝渠T1是設置於資料線102周邊，而第二溝渠T2是設置於掃瞄線104周邊。雖然本實施例僅繪示一個第一溝渠T1以及一個第二溝渠T2，但本揭露不以此為限。舉例來說，在其它實施例中，位於任一條資料線102與下一條相鄰資料線102之間可以選擇性的設置與掃瞄線104平行之第一溝渠T1，且位於任一條掃瞄線104與下一條相鄰掃瞄線104之間可以選擇性的設置與資料線102平行之第二溝渠T2。也就是說，可以選擇性的組合設置第一溝渠T1與第二溝渠T2於資料線102以及掃瞄線104的周邊。

相同地，圖19A及圖19B之半導體元件600A之介電材料層150及絕熱層130經過圖案化而具有所述第一溝渠T1與第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的第一溝渠T1與第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

另外，在圖18、圖19A及圖19B的實施例中，並未特別針對主動元件106周邊的溝渠設置進行說明。然而，值得注意的是，於圖18的主動元件106中可參考上述圖1至圖17B的實施例將多個溝渠設置在主動元件106的一側、兩側、或是環繞主動元件106。舉例來說，可參考圖3或圖6的實施例將溝渠設置在圖18主動元件106之多晶矽層(未繪示)的兩側使溝渠與閘極(未繪示)重疊或不重疊。相同地，可參考圖9的實施例將溝渠設置在圖18主動元件106之閘極的兩側使溝渠與多晶矽層重疊。另外，可參考圖12的實施例將溝渠設置為環繞圖18主動元件106之閘極的三邊。又或者是，可參考圖15的實施例將溝渠設置為環繞圖18主動元件106之多晶矽層的通道區。據此，應當理解的是，主動元件106旁的溝渠設置並無特別限制，而可依據需求將溝渠設置在理想的位置上。

圖20A為圖18延剖線H-H’的另一實施例剖面示意圖。圖20B為圖18延剖線I-I’的另一實施例剖面示意圖。圖20A及圖20B的半導體元件600B與圖19A及圖19B的半導體元件600A纇似，因此，相同元件以相同標號表示，且不予贅述。差異在於，圖19A及圖19B的第一溝渠T1與第二溝渠T2是貫穿介電材料層150以及絕熱層130並暴露出阻隔層120的上表面。相對來說，於圖20A及圖20B的實施例中，第一溝渠T1與第二溝渠T2是貫穿介電材料層150並延伸至絕熱層130中，但並未貫穿絕熱層130。也就是說，本實施例之第一溝渠T1與第二溝渠T2是暴露出絕熱層130。

相同地，圖20A及圖20B之半導體元件600B之介電材料層150及絕熱層130經過圖案化而具有第一溝渠T1與第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的第一溝渠T1與第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

圖21為本揭露第七實施例半導體元件的上視示意圖。圖22A為圖21延剖線J-J’的剖面示意圖。圖22B為圖21延剖線K-K’的剖面示意圖。圖22A及圖22B的半導體元件700A之實施例與圖19A及圖19B的半導體元件類似，因此相同的元件以相同標號表示，且不予贅述。圖22A及圖22B的半導體元件700A與圖19A及圖19B的半導體元件600A差異在於，圖22A及圖22B的半導體元件700A之元件層140包括多條資料線102、多條掃瞄線104、多條電源線103、多條訊號線105以及多個主動元件106，且主動元件106與發光二極體180電性連接。所述至少一溝渠包括第一溝渠T1與第二溝渠T2。第一溝渠T1位於電源線103與資料線102之間。第二溝渠T2位於訊號線105以及掃瞄線104之間。雖然本實施例僅繪示一個第一溝渠T1以及一個第二溝渠T2，但本揭露不限於此。舉例來說，在其它實施例中，位於任一條電源線103與下一條相鄰資料線102之間可以選擇性的設置與資料線102平行之第一溝渠T1，且位於任一條訊號線105與下一條相鄰掃瞄線104之間可以選擇性的設置與掃瞄線104平行之第二溝渠T2。也就是說，可以選擇性的組合設置第一溝渠T1與第二溝渠T2於電源線103與資料線102之間以及訊號線105以及掃瞄線104之間。

相同地，圖22A及圖22B之半導體元件700A之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有第一溝渠T1與第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150、閘極絕緣層144以及絕熱層130的第一溝渠T1與第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。

另外，在圖21、圖22A及圖22B的實施例中，並未特別針對主動元件106周邊的溝渠設置進行說明。然而，值得注意的是，於圖21的主動元件106中可參考上述圖1至圖17B的實施例將多個溝渠設置在主動元件106的一側、兩側、或是環繞主動元件106。舉例來說，可參考圖3或圖6的實施例將溝渠設置在圖21主動元件106之多晶矽層(未繪示)的兩側使溝渠與閘極(未繪示)重疊或不重疊。相同地，可參考圖9的實施例將溝渠設置在圖21主動元件106之閘極的兩側使溝渠與多晶矽層重疊。另外，可參考圖12的實施例將溝渠設置為環繞圖21主動元件106之閘極的三邊。又或者是，可參考圖15的實施例將溝渠設置為環繞圖21主動元件106之多晶矽層的通道區。據此，應當理解的是，主動元件106旁的溝渠設置並無特別限制，而可依據需求將溝渠設置在理想的位置上。

圖23A為圖21延剖線J-J’的另一實施例之剖面示意圖。圖23B為圖21延剖線K-K’的另一實施例之剖面示意圖。圖23A及圖23B的半導體元件700B與圖22A及圖22B的半導體元件700A纇似，因此，相同元件以相同標號表示，且不予贅述。差異在於，圖22A及圖2B的第一溝渠T1與第二溝渠T2是貫穿介電材料層150、閘極絕緣層144以及絕熱層130並暴露出阻隔層120的上表面。相對來說，於圖23A及圖23B的實施例中，第一溝渠T1與第二溝渠T2是貫穿介電材料層150、閘極絕緣層144並延伸至絕熱層130中，但並未貫穿絕熱層130。也就是說，本實施例之第一溝渠T1與第二溝渠T2是暴露出絕熱層130。

相同地，圖23A及圖23B之半導體元件700B之介電材料層150、閘極絕緣層144及絕熱層130經過圖案化而具有第一溝渠T1與第二溝渠T2，因此，可將應力吸收層160填充至介電材料層150以及絕熱層130的第一溝渠T1與第二溝渠T2中。據此，具有上述結構之半導體元件的產品在撓曲過程中，可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。實驗例

為了證明本揭露的半導體元件可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性，特別以下列比較例以及實驗例作為說明。比較例 X1

本揭露比較例X1之半導體元件與本文圖1實施例的半導體元件類似。差異在於比較例X1之半導體元件的介電材料層及絕熱層並未包括至少一溝渠，且並未包括使用應力吸收層。實驗例 E1

本揭露實驗例E1之半導體元件與本文圖1實施例的半導體元件類似。差異在於，實驗例E1的半導體元件之介電材料層及絕熱層具有至少一溝渠T，但未包括使用應力吸收層，以使應力吸收層填入所述至少一溝渠T中。實驗例 E2

本揭露實驗例E2之半導體元件為參考本案圖1之半導體元件。於本實驗例E2中，半導體元件之介電材料層及絕熱層中包括有至少一溝渠T，且應力吸收層填入所述至少一溝渠中。

以下將針對比較例X1、實驗例E1及實驗例E2之半導體元件中的多晶矽層(poly-Si)受撓曲時的應力分佈模擬分析。實驗結果如圖24所示。

圖24為本揭露一實驗例之多晶矽層的應力分佈比較圖。參考圖24，比較例X1的半導體元件在受撓曲時，其多晶矽層的周邊所受的應力最高，而中間部位所受的應力最低。換言之，比較例X1之半導體元件之應力分佈不佳。當半導體元件於介電材料層及絕熱層中包括有至少一溝渠時，則如實驗例E1所示，多晶矽層的周邊所受的應力可被降低，以使應力分佈較為平均。更特別的是，當半導體元件於介電材料層及絕熱層中包括有至少一溝渠，且應力吸收層填入所述至少一溝渠中時，則如實驗例E2所示，多晶矽層的周邊所受的應力可進一步被降低，且應力分佈更加平均。經由上述實驗結果可得知，具有本揭露半導體元件的產品在撓曲過程中可使其盡可能於彈性形變區內，甚至於線性形變區內變動。換言之，上述結構可用以解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性。

綜上所述，本揭露半導體元件的介電材料層以及絕熱層中包括至少一溝渠，且應力吸收層填入所述至少一溝渠中。因此，本揭露的半導體元件在撓曲時，可解決應力分佈不佳之問題，並且可增加半導體元件之耐撓曲性而可保護半導體元件。也就是說，本揭露半導體元件可用以避免面板撓曲時的膜層破裂，且避免薄膜電晶體及電容特性飄移及劣化之問題。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

100A、100B、200A、200B、300A、300B、400A、400B、500A、500B、600A、600B、700A、700B‧‧‧半導體元件
102‧‧‧資料線
103‧‧‧電源線
104‧‧‧掃瞄線
105‧‧‧訊號線
106‧‧‧主動元件
108‧‧‧畫素電極
110‧‧‧可撓式基板
120‧‧‧阻隔層
125‧‧‧蝕刻終止層
130‧‧‧絕熱層
140‧‧‧元件層
142‧‧‧多晶矽層
142SR‧‧‧源極區
142C‧‧‧通道區
142DR‧‧‧汲極區
144‧‧‧閘極絕緣層
146‧‧‧閘極
150‧‧‧介電材料層
160‧‧‧應力吸收層
172‧‧‧源極電極
174‧‧‧汲極電極
180‧‧‧發光二極體
T‧‧‧溝渠
T1‧‧‧第一溝渠
T2‧‧‧第二溝渠
OP1‧‧‧第一開口
OP2‧‧‧第二開口

圖1為本揭露一實施例半導體元件的剖面示意圖。圖2A為本揭露另一實施例半導體元件的剖面示意圖。圖2B為本揭露另一實施例半導體元件的剖面示意圖。圖2C為本揭露另一實施例半導體元件的剖面示意圖。圖3為本揭露第一實施例半導體元件的上視示意圖。圖4A為圖3延剖線A-A’的剖面示意圖。圖4B為圖3延剖線B-B’的剖面示意圖。圖5為圖3延剖線B-B’ 的另一實施例之剖面示意圖。圖6為本揭露第二實施例半導體元件的上視示意圖。圖7為圖6延剖線C-C’的剖面示意圖。圖8為圖6延剖線C-C’的的另一實施例之剖面示意圖。圖9為本揭露第三實施例半導體元件的上視示意圖。圖10為圖9延剖線D-D’的剖面示意圖。圖11為圖9延剖線D-D’的另一實施例之剖面示意圖。圖12為本揭露第四實施例半導體元件的上視示意圖。圖13為圖12延剖線E-E’的剖面示意圖。圖14為圖12延剖線E-E’的一實施例之剖面示意圖。圖15為本揭露第五實施例半導體元件的上視示意圖。圖16A為圖15延剖線F-F’的剖面示意圖。圖16B為圖15延剖線G-G’的剖面示意圖。圖17A為圖15延剖線F-F’的另一實施例之剖面示意圖。圖17B為圖15延剖線G-G’的另一實施例之剖面示意圖。圖18為本揭露第六實施例半導體元件的上視示意圖。圖19A為圖18延剖線H-H’的剖面示意圖。圖19B為圖18延剖線I-I’的剖面示意圖。圖20A為圖18延剖線H-H’的另一實施例剖面示意圖。圖20B為圖18延剖線I-I’的另一實施例剖面示意圖。圖21為本揭露第七實施例半導體元件的上視示意圖。圖22A為圖21延剖線J-J’的剖面示意圖。圖22B為圖21延剖線K-K’的剖面示意圖。圖23A為圖21延剖線J-J’的另一實施例之剖面示意圖。圖23B為圖21延剖線K-K’的另一實施例之剖面示意圖。圖24為本揭露一實驗例之多晶矽層的應力分佈比較圖。

110‧‧‧可撓式基板

120‧‧‧阻隔層

130‧‧‧絕熱層

140‧‧‧元件層

142‧‧‧多晶矽層

142SR‧‧‧源極區

142C‧‧‧通道區

142DR‧‧‧汲極區

144‧‧‧閘極絕緣層

146‧‧‧閘極

150‧‧‧介電材料層

160‧‧‧應力吸收層

172‧‧‧源極電極

174‧‧‧汲極電極

T‧‧‧溝渠

OP1‧‧‧第一開口

OP2‧‧‧第二開口

Claims

一種半導體元件，包括：一可撓式基板；一阻隔層，配置於該可撓式基板上；一絕熱層，配置於該阻隔層上，其中該絕熱層的導熱係數小於20W/mK；一元件層，配置於該絕熱層上；一介電材料層，配置於該元件層上，其中該介電材料層以及該絕熱層中包括至少一溝渠；以及一應力吸收層，配置於該介電材料層上，且該應力吸收層填入該至少一溝渠中。
如申請專利範圍第1項所述的半導體元件，其中該元件層包括多個主動元件，其中各該主動元件包括：一多晶矽層，該多晶矽層包括一源極區、一汲極區以及位於源極區以及汲極區之間之一通道區；一閘極絕緣層，配置於該多晶矽層的上方；以及一閘極，配置於該閘極絕緣層的上方。
如申請專利範圍第2項所述的半導體元件，更包括一源極電極以及一汲極電極，其中該源極電極透過一貫穿該應力吸收層、該介電材料層以及該閘極絕緣層的第一開口與該源極區連接，且該汲極電極透過一貫穿該應力吸收層、該介電材料層以及該閘極絕緣層的第二開口與該汲極區連接。
如申請專利範圍第2項所述的半導體元件，其中該至少一溝渠包括一第一溝渠以及一第二溝渠，該第一溝渠以及該第二溝渠位於該多晶矽層的兩側，該第一溝渠與該閘極不重疊設置，且該第二溝渠與該閘極重疊設置。
如申請專利範圍第2項所述的半導體元件，其中該至少一溝渠包括一第一溝渠以及一第二溝渠，該第一溝渠以及該第二溝渠位於該多晶矽層的兩側，且該第一溝渠以及該第二溝渠與該閘極重疊設置。
如申請專利範圍第2項所述的半導體元件，其中該至少一溝渠包括一第一溝渠以及一第二溝渠，該第一溝渠以及該第二溝渠位於該閘極的兩側，且該第一溝渠以及該第二溝渠與該多晶矽層重疊設置。
如申請專利範圍第2項所述的半導體元件，其中該至少一溝渠環繞該閘極，且該至少一溝渠與該多晶矽層重疊設置。
如申請專利範圍第2項所述的半導體元件，其中該至少一溝渠環繞該多晶矽層之該通道區，且該至少一溝渠與該閘極以及該多晶矽層重疊設置。
如申請專利範圍第1項所述的半導體元件，其中該元件層包括多條資料線、多條掃瞄線以及多個主動元件，且該至少一溝渠與該些資料線或該些掃瞄線相鄰設置。
如申請專利範圍第9項所述的半導體元件，其中該至少一溝渠更位於該些主動元件的兩側。
如申請專利範圍第1項所述的半導體元件，其中該元件層包括多條資料線、多條掃瞄線、多條電源線、多條訊號線以及多個主動元件，且該至少一溝渠位於該些電源線與該些資料線之間，或該至少一溝渠位於該訊號線以及該些掃瞄線之間。
如申請專利範圍第1項所述的半導體元件，其中該至少一溝渠貫穿該介電材料層以及該絕熱層並暴露出該阻隔層的上表面。
如申請專利範圍第1項所述的半導體元件，其中該至少一溝渠貫穿該介電材料層並延伸至該絕熱層中，且未貫穿該絕熱層。
如申請專利範圍第1項所述的半導體元件，其中該可撓式基板為有機材料，且可耐受的溫度小於500^o C。
如申請專利範圍第1項所述的半導體元件，其中該阻隔層包括多層交替堆疊的一氧化材料層以及一氮化材料層，且該氮化材料層位於該阻隔層的最上方。
如申請專利範圍第15項所述的半導體元件，其中該氮化材料層與該絕熱層接觸。
如申請專利範圍第1項所述的半導體元件，其中該阻隔層的水氣穿透率小於10^-5 g/m² /day，且厚度小於500 nm。
如申請專利範圍第1項所述的半導體元件，更包括一蝕刻終止層，其中該蝕刻終止層位於該阻隔層與該絕熱層之間，且該至少一溝渠暴露出該蝕刻終止層。
如申請專利範圍第1項所述的半導體元件，更包括一圖案化蝕刻終止層，其中該圖案化蝕刻終止層位於該阻隔層上，且該絕熱層覆蓋該圖案化蝕刻終止層，該至少一溝渠暴露出該蝕刻終止層，且該蝕刻終止層與該元件層之一閘極不重疊設置。
如申請專利範圍第1項所述的半導體元件，更包括一圖案化蝕刻終止層，其中該圖案化蝕刻終止層位於該阻隔層上，且該絕熱層覆蓋該圖案化蝕刻終止層，該至少一溝渠暴露出該蝕刻終止層，且該蝕刻終止層與該元件層之一多晶矽層不重疊設置。