TW201719376A - 資料接收晶片 - Google Patents

資料接收晶片 Download PDF

Info

Publication number
TW201719376A
TW201719376A TW104142218A TW104142218A TW201719376A TW 201719376 A TW201719376 A TW 201719376A TW 104142218 A TW104142218 A TW 104142218A TW 104142218 A TW104142218 A TW 104142218A TW 201719376 A TW201719376 A TW 201719376A
Authority
TW
Taiwan
Prior art keywords
module
data
data receiving
receiving chip
reference voltage
Prior art date
Application number
TW104142218A
Other languages
English (en)
Other versions
TWI573072B (zh
Inventor
孫宏全
Original Assignee
上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海兆芯集成電路有限公司 filed Critical 上海兆芯集成電路有限公司
Application granted granted Critical
Publication of TWI573072B publication Critical patent/TWI573072B/zh
Publication of TW201719376A publication Critical patent/TW201719376A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種資料接收晶片，耦接一外部記憶體。外部記憶體具有一第一輸入輸出接腳，用以輸出一第一資料。資料接收晶片包括一比較模組、一電壓產生模組、一邏輯單元、一偵測模組以及一開關模組。比較模組耦接第一輸入輸出接腳，用以接收第一資料，並將第一資料與一第一參考電壓作比較，用以識別第一資料的值。電壓產生模組用以產生第一參考電壓。邏輯單元耦接比較模組與電壓產生模組，並輸出至少一切換信號。偵測模組偵測邏輯單元，用以產生至少一偵測信號。開關模組根據切換信號，將偵測信號傳送至一測試接腳。

Description

資料接收晶片
本發明係有關於一種資料接收晶片，特別是關於一種可產生參考電壓的資料接收晶片。
記憶體一般可分為唯讀記憶體(Read Only Memory：ROM)以及隨機存取記憶體(Random Access Memory：RAM)。常見的唯讀記憶體包括，可程式化唯讀記憶體(Programmable ROM：PROM)、可抹除可程式化唯讀記憶體(Erasable PROM：EPROM)、電子式可抹除程式化唯讀記憶體(Electrically EPROM：EEPROM)以及快閃記憶體(Flash memory)。常見的隨機存取記憶體包括，靜態隨機存取記憶體(Static RAM：SRAM)以及動態隨機存取記憶體(Dynamic RAM：DRAM)。
記憶體的存取通常是由一資料接收晶片所進行。然而，當資料接收晶片讀取記憶體時，若使用外部信號，則很容易受到外部雜訊的干擾，因而影響資料的準確性。
本發明提供一種資料接收晶片，耦接一外部記憶體。外部記憶體具有一第一輸入輸出接腳，用以輸出一第一資料。資料接收晶片包括一比較模組、一電壓產生模組、一邏輯單元、一偵測模組以及一開關模組。比較模組耦接第一輸入輸 出接腳，用以接收第一資料，並將第一資料與一第一參考電壓作比較，用以識別第一資料的值。電壓產生模組用以產生第一參考電壓。邏輯單元耦接比較模組與電壓產生模組，並輸出至少一切換信號。偵測模組偵測邏輯單元，用以產生至少一偵測信號。開關模組根據切換信號，將偵測信號傳送至一測試接腳。
本發明提供的資料接收晶片所產生的參考電壓能夠跟蹤接收信號的電壓變化，從而降低誤碼率，並且在不同的應用中能夠減少接腳的數量。
為讓本發明的特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100A、100B‧‧‧控制系統
110‧‧‧外部記憶體
530‧‧‧開關模組
Rodt‧‧‧終端電阻
IO0~IO7‧‧‧輸入輸出接腳
R1、R2、R1~RN‧‧‧電阻
DQ<0>~DQ<7>‧‧‧資料
C0~C5‧‧‧電容
VPP、VSS‧‧‧操作電壓
310‧‧‧選擇單元
121A、121B、510‧‧‧比較模組
320‧‧‧處理模組
Out0~Out7‧‧‧比較結果
V1~VN‧‧‧分壓結果
330‧‧‧補償模組
S411~S415‧‧‧步驟
540‧‧‧偵測模組
550‧‧‧邏輯電路
560‧‧‧測試接腳
540、SW1~SWN‧‧‧開關
DT1~DTN‧‧‧偵測信號
120A、120B、500‧‧‧資料接收晶片
122、130~137、200A~200D、300A~300D、520、530‧‧‧電壓產生模組
CMA0~CMA7、CMB0~CMB7‧‧‧比較器
VREF、VREF0~VREF7‧‧‧參考電壓
第1A和1B圖為本發明的控制系統的示意圖。
第2A~2D、3A~3D圖為本發明的電壓產生模組的實施例。
第4圖為第3C圖所示的電壓產生模組的操作流程圖。
第5圖為本發明的資料接收晶片的示意圖。
第1A圖為本發明的控制系統的示意圖。控制系統100A包括外部記憶體110以及資料接收晶片120A。外部記憶體110可以是揮發性記憶體或是非揮發性記憶體。在一個實施例中，外部記憶體110是動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)，但並非用以限制本發明。如圖所示，外部記憶體110具有輸入輸出接腳IO0~IO7，但並非用以限制本 發明。在其它實施例中，外部記憶體110具有其它數量的輸入輸出接腳。輸入輸出接腳IO0~IO7分別傳送資料DQ<0>~DQ<7>。
資料接收晶片120A耦接外部記憶體110，並根據操作電壓VPP以及VSS而操作。在一個實施例中，資料接收晶片120A為記憶體控制器(memory controller)。在本實施例中，資料接收晶片120A包括比較模組121A以及電壓產生模組122。比較模組121A包括比較器CMA0~CMA7，但並非用以限制本發明。在其它實施例中，比較模組121具有其它數量的比較器。比較器CMA0~CMA7分別耦接輸入輸出接腳IO0~IO7，用以接收資料DQ<0>~DQ<7>，比較模組121與操作電壓VPP相耦合，資料DQ<0>~DQ<7>經過操作電壓VPP的處理，並將資料DQ<0>~DQ<7>與參考電壓VREF作比較，用以識別資料DQ<0>~DQ<7>的值。舉例而言，當資料DQ<0>大於參考電壓VREF，表示資料DQ<0>為1；相反地，當資料DQ<0>小於參考電壓VREF，表示資料DQ<0>為0。
在本實施例中，比較器CMA0~CMA7是接收同一參考電壓VREF，但並非用以限制本發明。在其它實施例中，比較器CMA0~CMA7中至少有一個比較器所接收的參考電壓的電位不同於比較器CMA0~CMA7中的另一個。
為了補償比較模組121A與輸入輸出接腳IO0~IO7之間的傳輸線的等效阻抗，在本實施例中，資料接收晶片120A具有多個終端電阻。每一終端電阻耦接一個比較器，並接收操作電壓VPP。為方便說明，第1A圖僅顯示單一終端電阻Rodt。 終端電阻Rodt耦接比較器CMA0的第一輸入端，其中比較器CMA0的第一輸入端接收資料DQ<0>。在其它實施例中，為了節省成本，可省略終端電阻。
電壓產生模組122接收操作電壓VPP與VSS，並根據操作電壓VPP與VSS產生參考電壓VREF。由於電壓產生模組122整合在資料接收晶片120A中，故不會將外部雜訊引入資料接收晶片120A。再者，資料接收晶片120A不需利用額外的接收接腳，去接收參考電壓VREF，故減少資料接收晶片120A的尺寸和接腳數量。
在本實施例中，比較器CMA0~CMA7接收同一電壓產生模組，如122，所產生的參考電壓VREF，但並非用以限制本發明。第1B圖為本發明的控制系統的另一示意圖。第1B圖與第1A圖相似，不同之處在於，第1B圖中的資料接收晶片120B具有電壓產生模組130~137。電壓產生模組130~137分別產生參考電壓VREF0~VREF7。比較器CMB0~CMB7分別接收參考電壓VREF0~VREF7。
本發明並不限定電壓產生模組的數量。在其它實施例中，資料接收晶片120B可以具有其它數量的電壓產生模組。在一個實施例中，電壓產生模組的數量等於比較器的數量。在另一個實施例中，電壓產生模組的數量少於比較器的數量。在此實施例中，電壓產生模組可以提供參考電壓予多個比較器。在一些實施例中，參考電壓VREF0~VREF7中至少一個與另一者不同。在此實施例中，兩不同的參考電壓僅具有些微的電位差異，如0.5mV。上述實施例所產生的參考電壓是在晶片內部， 並且其與晶片內部的操作電壓VPP高度同步。比較模組也透過操作電壓VPP對接收信號進行處理。從而，上述實施例所產生的參考電壓能夠很好地追蹤接收信號的變化，從而使接收信號與參考電壓的差保持恒定，能夠更好地判斷接收信號的值，降低誤碼率。在一可能實施例中，比較模組121A的操作電壓係為操作電壓VPP。當操作電壓VPP變動時，將影響比較模組121A的比較結果。然而，由於參考電壓VREF追蹤操作電壓VPP的變動，故可補償變動的操作電壓VPP。
第2A~2D圖為本發明的電壓產生模組的實施例。在第2A圖中，電壓產生模組200A包括電阻R1與R2。電阻R1串聯電阻R2。電阻R1與R2對操作電壓VPP進行分壓，用以產生參考電壓VREF。在第2B圖中，電壓產生模組200B包括電阻R1~R2以及電容C0。電阻R1與R2串聯於操作電壓VPP與VSS之間。電容C0用以濾除操作電壓VPP的雜訊。在本實施例中，電容C0並聯電阻R2，用以濾除高頻雜訊。在第2C圖中，電壓產生模組200C包括電容C1與電阻R1~R2。電阻R1與R2串聯於操作電壓VPP與VSS之間。電容C1用以濾除操作電壓VSS的雜訊。在本實施例中，電容C1並聯電阻R1，用以濾除高頻雜訊。在第2D圖中，電壓產生模組200D包括電容C2~C3與電阻R1~R2。電阻R1與R2串聯於操作電壓VPP與VSS之間，用以產生參考電壓VREF。電容C2~C3令參考電壓VREF跟蹤(tracking)操作電壓VPP的雜訊。具體地說，參考電壓VREF具有直流成分和交流成分。其中直流成分透過電阻R1與R2對操作電壓VPP進行分壓後便可獲得。交流成分只有在電路的雜訊頻率較高的時候存在， 當電路的雜訊頻率較低時，交流成分為零。在電路雜訊頻率較高時，交流成分可由電容C2~C3對操作電壓VPP進行分壓後獲得。因此，在此實施例中，當電路的雜訊頻率較低時，參考電壓VREF由電阻R1與R2對操作電壓VPP進行分壓後獲得。當電路中的雜訊頻率較高時，電阻R1與R2對操作電壓VPP進行分壓獲得參考電壓VREF的直流成分，並由C2~C3對操作電壓VPP進行分壓後獲得參考電壓VREF的交流成分，參考電壓VREF的值由直流成分和交流成分相加後獲得。
第3A~3D圖為本發明的電壓產生模組的其它可能實施例。在第3A圖中，電壓產生模組300A包括電阻R1~RN以及選擇單元310。電阻R1~RN串聯在操作電壓VPP與VSS之間，並對操作電壓VPP進行分壓，用以產生分壓結果V1~VN。選擇單元310根據控制信號SC從分壓結果V1~VN中選擇一個作為參考電壓VREF。本發明並不限定電阻R1~RN的阻值。在一個實施例中，電阻R1~RN具有相同的阻值。在另一可能實施例中，電阻R1~RN中的至少一個的阻值不同於另一個。
在第3B圖中，電壓產生模組300B相似電壓產生模組300A，不同之處在於電壓產生模組300B多了電容C4與C5。電容C4與C5用以讓參考電壓VREF跟蹤操作電壓VPP的雜訊。如圖所示，電容C4耦接在操作電壓VPP與參考電壓VREF之間。電容C5耦接在操作電壓VSS與參考電壓VREF之間。具體地說，參考電壓VREF具有直流成分和交流成分。其中直流成分可透過電阻對操作電壓VPP進行分壓後獲得。交流成分只有在電路的雜訊頻率較高的時候存在，當電路的雜訊頻率較低時，交流 成分為零。在電路的雜訊頻率較高時，交流成分由電容C4~C5對操作電壓VPP進行分壓後獲得。因此，在此實施例中，當電路的雜訊頻率較低時，參考電壓VREF由電阻對操作電壓VPP進行分壓後獲得。當電路中的雜訊頻率較高時，電阻對操作電壓VPP進行分壓獲得參考電壓VREF的直流成分，並由C4~C5對操作電壓VPP進行分壓後獲得參考電壓VREF的交流成分，參考電壓VREF的值由直流成分和交流成分相加後獲得。
在第3C圖中，電壓產生模組300C相似電壓產生模組300A，不同之處在於電壓產生模組300C多了處理模組320。處理模組320將來自第1A圖或第1B圖的比較模組121A、121B的比較結果Out0~Out7與預設資料進行比較，用以判斷比較模組，如121A、121B，所接收到的資料是否正確，再根據判斷結果產生控制信號SC，用以調整參考電壓VREF。在一個實施例中，控制信號SC為數位信號。
第4圖為第3C圖所示的電壓產生模組300C的流程圖。首先，將參考電壓VREF設定成一初始值(步驟S411)。在一個實施例中，處理模組320輸出一預設的控制信號SC。選擇單元310根據預設的控制信號SC從分壓結果V1~VN中選擇一個最大值或是一個最小值作為參考電壓VREF的初始值。
接收外部資料，並將外部資料與參考電壓VREF作比較(步驟S412)。以第1A圖為例，比較器CMA0接收資料DQ<0>，並將資料DQ<0>與參考電壓VREF作比較，用以判斷資料DQ<0>的值。
處理模組320判斷比較器CMA0的比較結果，如 Out0，是否等於預設資料(步驟S413)。當處理模組320判斷出比較器CMA0的比較結果不等於預設資料時，表示參考電壓VREF不適合。因此，處理模組320透過控制信號SC調整，增加或減少，參考電壓VREF(步驟S414)，並回到步驟S412，繼續比較資料DQ<0>與調整後的參考電壓VREF。
當比較器CMA0的比較結果仍不等於預設資料時，處理模組320再繼續透過控制信號SC調整參考電壓VREF，直到比較器CMA0的比較結果等於預設資料。當比較器CMA0的比較結果等於預設資料時，處理模組320進行特定操作(步驟S415)。在一個實施例中，該特定操作是命令選擇單元310固定參考電壓VREF。在另一可能實施例中，該特定操作是執行步驟S414，繼續調整參考電壓VREF，並繼續比較資料DQ<0>與調整後的參考電壓VREF。在此例中，處理模組320得知分壓結果V1~VN是否為適合的參考電壓VREF。
舉例而言，假設，當參考電壓VREF等於0.5mV~0.8mV時，比較器CMA0的比較結果等於預設資料。在一個實施例中，處理模組320透過控制信號SC，將參考電壓VREF固定在0.5mV~0.8mV內。在其它實施例中，處理模組320計算求出一個平均值，如(0.5+0.8)/2，再透過控制信號SC，將參考電壓VREF固定在0.65mV，但並非用以限制本發明。在一些實施例中，處理模組320利用其它不同的計算方式，定義出最適合的參考電壓VREF。
在其它實施例中，當處理模組320判斷比較器CMA0的比較結果是否等於預設資料時，處理模組320記錄每次 的判斷結果，最後再根據所有的判斷結果，定義出最適合的參考電壓VREF，也就是可讓比較模組正確地判斷出資料DQ<0>~DQ<7>的值。在一些實施例中，處理模組320透過控制信號SC逐漸遞增或遞減參考電壓VREF，用以找出適合的參考電壓VREF。
第3D圖與第3C圖相似，不同之處在於電壓產生模組300D多了一個補償模組330。補償模組330根據操作電壓VPP的變化、資料接收晶片，如第1A圖或第1B圖的120A、120B，的溫度以及資料接收晶片的操作時間中的至少一個，透過處理模組320調整控制信號SC。在其它實施例中，處理模組320可被省略，改由補償模組330產生控制信號SC。在一些實施例中，補償模組330被整合在處理模組320中。在一個實施例中，補償模組330用以跟蹤進程(process)、電壓(voltage)、溫度(temperature)的變化及器件老化特性的變化。
第5圖為本發明的資料接收晶片的示意圖。如圖所示，資料接收晶片500包括比較模組510、電壓產生模組520、開關模組530、監測模組540以及邏輯單元550。在一個實施例中，資料接收晶片500為一記憶體控制器，用以存取外部記憶體，如第三代雙倍數據率同步動態隨機存取記憶體(Double-Data-Rate Three Synchronous Dynamic Random Access Memory；DDR3 SDRAM)或是第四代雙倍數據率同步動態隨機存取記憶體(DDR4 SDRAM)。
比較模組510接收資料DQ<0>~DQ<7>，並將資料DQ<0>~DQ<7>與參考電壓VREF作比較。在一個實施例中，參 考電壓VREF由資料接收晶片500內部的電壓產生模組520所產生。在另一可能實施例中，參考電壓VREF由資料接收晶片500外部的電壓產生模組570所產生。在此實施例中，電壓產生模組570透過測試接腳560向比較模組510提供參考電壓VREF。測試接腳560為用於對資料接收晶片500進行測試的接腳。在一個實施例中，電壓產生模組520與570同時存在。在另一實施例中，僅存在與測試接腳複用接腳的外部的電壓產生模組570。
舉例而言，當資料DQ<0>~DQ<7>由DDR3 SDRAM所提供時，則開關580導通，用以將電壓產生模組570所產生參考電壓VREF提供給比較模組510。在一個實施例中，開關580由外部邏輯單元(未顯示)所控制。此時，電壓產生模組520被禁用。當資料DQ<0>~DQ<7>由DDR4 SDRAM所提供時，則開關580不導通。此時，電壓產生模組520被致能，用以產生參考電壓VREF，並傳送給比較模組510。
開關模組530耦接在比較模組510與偵測模組540之間，用以傳送偵測信號DT1~DTN。在本實施例中，開關模組530包括開關SW1~SWN。開關SW1~SWN係由邏輯單元550所產生的切換信號(未顯示)控制。邏輯單元550產生複數切換信號，用以控制開關SW1~SWN。當開關SW1~SWN被導通時，便可將偵測信號傳送至測試接腳560。在一可能實施例中，當開關SW1~SWN之一者被導通時，其它開關不被導通。
監測模組540耦接於開關模組530與邏輯單元550之間，並監測邏輯單元550的內部狀態，如電流、電壓、溫度，用以產生監測信號DT1~DTN。監測信號DT1~DTN中的至少一個 可能為電流信號、電壓信號或是溫度信號。在本實施例中，監測模組540具有多個監測器，但並非用以限制本發明。在其它實施例中，監測模組540僅具有單一監測器。
在本實施例中，測試人員可利用測試接腳560得知監測信號DT1~DTN，並根據監測信號DT1~DTN判斷資料接收晶片500是否正常。在測試完畢後，測試人員可發出關閉信號給邏輯單元550，用以不導通開關模組530。當測試人員需測試資料接收晶片500時，再發出開啟信號，用以控制邏輯單元550導通開關模組530。
本發明並不限定邏輯單元550的內部架構。在一個實施例中，邏輯單元550包括至少一個微處理器、一個微控制器、記憶體、邏輯閘。任何用以處理外部資料的電路架構，均可應用在邏輯單元550中。資料接收晶片500透過測試接腳560接收電壓產生模組570產生的參考電壓VREF能夠減少資料接收晶片500的接腳數。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500‧‧‧資料接收晶片
510‧‧‧比較模組
520、570‧‧‧電壓產生模組
530‧‧‧開關模組
540‧‧‧偵測模組
550‧‧‧邏輯單元
560‧‧‧測試接腳
580、SW1~SWN‧‧‧開關
DT1~DTN‧‧‧偵測信號
DQ<0>~DQ<7>‧‧‧資料
VREF‧‧‧參考信號

Claims (10)

  1. 一種資料接收晶片，耦接一外部記憶體，該外部記憶體具有一第一輸入輸出接腳，用以輸出一第一資料，該資料接收晶片包括：一比較模組，耦接該第一輸入輸出接腳，用以接收該第一資料，並將該第一資料與一第一參考電壓作比較，用以識別該第一資料的值；一電壓產生模組，用以產生該第一參考電壓；一邏輯單元，耦接該比較模組與該電壓產生模組，並輸出至少一切換信號；一偵測模組，偵測該邏輯單元，用以產生至少一偵測信號；以及一開關模組，根據該切換信號，將該偵測信號傳送至一測試接腳。
  2. 如申請專利範圍第1項所述之資料接收晶片，其中該比較模組及該電壓產生模組耦接該測試接腳。
  3. 如申請專利範圍第1項所述之資料接收晶片，其中該測試接腳耦接一外部電壓產生模組。
  4. 如申請專利範圍第3項所述之資料接收晶片，其中該外部電壓產生模組獨立在該資料接收晶片之外。
  5. 如申請專利範圍第3項所述之資料接收晶片，其中該測試接腳透過一外部開關耦接該外部電壓產生模組。
  6. 如申請專利範圍第1項所述之資料接收晶片，其中該偵測信號係為一電流信號或是一電壓信號。
  7. 如申請專利範圍第1項所述之資料接收晶片，其中該開關模組包括複數開關，用以傳送複數偵測信號至該測試接腳。
  8. 如申請專利範圍第7項所述之資料接收晶片，其中當該等開關之一者導通時，該等開關之其它者不導通。
  9. 如申請專利範圍第1項所述之資料接收晶片，其中該資料接收晶片係為一記憶體控制器。
  10. 如申請專利範圍第9項所述之資料接收晶片，其中該記憶體控制器係用以讀取一雙倍資料率同步動態隨機存取記憶體。
TW104142218A 2015-11-26 2015-12-16 資料接收晶片 TWI573072B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510843471.3A CN105321577B (zh) 2015-11-26 2015-11-26 数据接收芯片

Publications (2)

Publication Number Publication Date
TWI573072B TWI573072B (zh) 2017-03-01
TW201719376A true TW201719376A (zh) 2017-06-01

Family

ID=55027317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142218A TWI573072B (zh) 2015-11-26 2015-12-16 資料接收晶片

Country Status (4)

Country Link
US (1) US9536594B1 (zh)
EP (1) EP3174058B1 (zh)
CN (1) CN105321577B (zh)
TW (1) TWI573072B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321541B (zh) * 2015-11-26 2019-03-15 上海兆芯集成电路有限公司 数据接收芯片
CN107315442B (zh) * 2017-06-30 2019-04-30 上海兆芯集成电路有限公司 控制器与参考电压产生方法
CN111458621B (zh) * 2019-01-21 2022-03-01 华邦电子股份有限公司 集成电路及其多芯片状态的检测方法
KR102670946B1 (ko) * 2019-09-27 2024-05-31 에스케이하이닉스 주식회사 기준 전압을 생성하는 반도체 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760268B2 (en) * 2002-11-26 2004-07-06 Freescale Semiconductor, Inc. Method and apparatus for establishing a reference voltage in a memory
US7095245B2 (en) * 2003-11-14 2006-08-22 Intel Corporation Internal voltage reference for memory interface
CN1758192A (zh) * 2005-11-02 2006-04-12 威盛电子股份有限公司 控制模块以及相关的控制芯片与识别方法
KR100851989B1 (ko) * 2006-10-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 온도정보 출력회로 및 방법
KR100879783B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US8111564B2 (en) * 2009-01-29 2012-02-07 International Business Machines Corporation Setting controller termination in a memory controller and memory device interface in a communication bus
US20110286271A1 (en) 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
US9111603B1 (en) * 2012-02-29 2015-08-18 Altera Corporation Systems and methods for memory controller reference voltage calibration
US20160071566A1 (en) * 2014-09-04 2016-03-10 Hiromi Noro Semiconductor device

Also Published As

Publication number Publication date
US9536594B1 (en) 2017-01-03
EP3174058B1 (en) 2019-11-06
CN105321577A (zh) 2016-02-10
CN105321577B (zh) 2018-09-14
TWI573072B (zh) 2017-03-01
EP3174058A1 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
TWI573072B (zh) 資料接收晶片
US9418726B1 (en) Data reception chip
US9536579B2 (en) Semiconductor integrated circuit capable of precisely adjusting delay amount of strobe signal
US8902681B2 (en) Setting a reference voltage in a memory controller trained to a memory device
TWI619120B (zh) 資料接收晶片
US10134466B2 (en) Data reception chip
US9691440B2 (en) Control method for data reception chip
US20150194196A1 (en) Memory system with high performance and high power efficiency and control method of the same
KR100933814B1 (ko) 온 다이 터미네이션 테스트 장치 및 온 다이 터미네이션테스트 방법
CN111863048A (zh) 存储器参考电压的确定电路、方法、存储器和电子设备
US9135980B2 (en) Memory control circuit and method of controlling data reading process of memory module
US10902896B2 (en) Memory circuit and method thereof
JP4711941B2 (ja) メモリーのスイッチモジュール制御装置及び関連方法
US9570149B2 (en) Output signal generation device having a phase adjustment unit and method for adjusting a phase difference between an input and an output signal
US9036437B2 (en) Method and apparatus for testing memory utilizing a maximum width of a strobe signal and a data width of a data signal
US7898270B2 (en) Circuit for testing internal voltage of semiconductor memory apparatus
JP2014075168A (ja) 半導体装置